TW201711222A - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TW201711222A
TW201711222A TW105128441A TW105128441A TW201711222A TW 201711222 A TW201711222 A TW 201711222A TW 105128441 A TW105128441 A TW 105128441A TW 105128441 A TW105128441 A TW 105128441A TW 201711222 A TW201711222 A TW 201711222A
Authority
TW
Taiwan
Prior art keywords
light
substrate
thickness
emitting element
surface area
Prior art date
Application number
TW105128441A
Other languages
English (en)
Inventor
楊於錚
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Publication of TW201711222A publication Critical patent/TW201711222A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

一種發光元件,包含:一透明基板;以及一發光疊層形成於透明基板之一表面上,其中透明基板具有一基板厚度,且當基板厚度較一參考厚度增加30 mm時,此發光元件之光取出效率增加不超過0.3%。

Description

發光元件及其製造方法
本發明關於一種發光元件,特別是一種包含一透明基板的發光元件,本發明另包含此發光元件的製造方法。
發光二極體 (light-emitting diode,簡稱LED)為一種固態半導體元件,一般包含一p型半導體層、一n型半導體層及一活性區位於p型半導體層及n型半導體層之間。發光二極體係分別透過p型半導體層及n型半導體層將電洞及電子注入活性區後,以輻射復合(Radiative Recombination)並發光,藉此將電能轉換為光能。
本發明提供一種發光元件包含:一透明基板;以及一發光疊層形成於透明基板之一表面上,其中透明基板具有一基板厚度,且當基板厚度較一參考厚度增加30 mm時,發光元件之一光取出效率增加不超過0.3%。
本發明提供一種發光元件包含:一透明基板;以及一發光疊層形成於透明基板之一表面上,其中透明基板具有一基板表面積及一基板厚度,基板厚度等於或大於一飽和厚度且符合下列公式,其中 A 代表基板表面積以 mil2 為單位表示時的數值部份,B 代表飽和厚度以 mm 為單位表示時的數值部份: B=0.0754´A+83.824。
以下實施例將伴隨著圖式說明本發明之概念,在圖式或說明中,相似或相同之部分係使用相同之標號。
第1圖為本發明一實施例的發光元件(LED),發光元件 100 包含一透明基板101、一發光疊層102、一第一電極103及一第二電極104。發光疊層102形成於透明基板101上,且第一電極103與第二電極104形成於發光疊層102之表面上。
透明基板101係用以支持或成長發光元件100的發光疊層102,避免發光疊層 102 在製造或使用發光元件 100的過程中損壞。透明基板101的材質並不限於單晶基板,亦可以為多晶基板或非晶基板。舉例來說,透明基板101的材料可以選自於藍寶石(sapphire)、玻璃(glass)、矽(Si)、氮化鎵(GaN)、磷化鎵(GaP)、砷化鎵(GaAs)、磷砷化鎵(AsGaP)、硒化鋅(ZnSe)、硫化鋅(ZnS)或碳化矽(SiC)等。在一較佳實施例中,透明基板101為單晶藍寶石,藉由磊晶成長方法生長發光疊層102。此外,為了降低透明基板101與發光疊層102之間的全反射(total internal reflection ,簡稱TIR)並增加光取出效率,透明基板101具有一圖案化表面,發光疊層102形成於圖案化表面上。透明基板101對發光疊層102發射之一發射光呈現透明,詳言之,透明基板101對發射光的穿透率高於90%。透明基板101具有一基板厚度,基板厚度的尺寸不僅影響製造發光元件100時的切割速率及良率,亦與光取出效率有關。為了增加發光元件100的光取出效率,基板厚度具有一條件詳載如後。
如第1圖所示,發光疊層包含具有一第一導電型之一第一半導體層105位於透明基板101上、具有一第二導電型之一第二半導體層106位於第一半導體層105上以及一活性區107形成於第一半導體層105及第二半導體層106之間。發光疊層102具有一下陷區111以暴露一部分的第一半導體層105。發光疊層102另包含一緩衝層108覆蓋於透明基板101的圖案化表面上,且位於透明基板101與第一半導體層105之間。第二半導體層106覆蓋於活性區107上,活性區107包含選自於以下的結構:同質結構(homostructure)、單異質結構(single heterostructure ,簡稱SH)、雙異質結構(double heterostructure,簡稱DH)以及多重量子井(MQW)等。第一導電型與第二導電型不同,例如:第一半導體層105及第二半導體層106分別包含n型氮化鎵及p型氮化鎵。發光疊層102透過習知的磊晶方法形成,例如金屬有機化學氣相層積法(MOCVD)、分子束磊晶法(MBE)或氫化物氣相磊晶法(HVPE)等。
在一較佳實施例中,當緩衝層108作為一晶格緩衝層時,係藉由磊晶製程直接成長於透明基板101上,因此緩衝層108的材料包含氮化鎵(GaN)、氮化鋁(AlN)或氮化鋁鎵(AlGaN),緩衝層108為透過磊晶製程形成的單晶結構或多晶結構。或者,當發光疊層102透過基板轉移技術結合至透明基板101時,緩衝層108可以由一黏著層取代,以接合發光疊層102至透明基板101,其中,黏著層係可以透過介電接合製程形成,且黏著層的材料包含透明高分子或透明氧化物。在一較佳的實施例中,緩衝層108或黏著層的厚度為1mm至3 mm,第一半導體層105的厚度為2 mm至6 mm,活性區107的厚度為0.15 mm至0.45 mm,且第二半導體層106的厚度為0.1 mm至0.3 mm。
第一電極103及第二電極104各為一接合墊以供覆晶式接合或打線接合至一外部電源並引進電流至發光疊層102,以點亮發光元件100。第一電極103位於下陷區111上且與第一半導體層105電性連接。第二電極104形成於一透明導電氧化層109上且電性連接於第二半導體層106,透明導電氧化層109位於第二電極104與第二半導體層106之間,且與第二半導體層106形成歐姆接觸,以將電流均勻地分散並引入發光疊層102中。在一實施例中,透明導電氧化層109的材料包含透明導電氧化物,例如氧化銦錫(ITO)。此外,發光元件100包含一保護層110包覆發光疊層102的頂部及側壁,藉此保護發光元件100避免受到機械性處理而損傷,或者避免遭受環境侵蝕。在一較佳實施例中,透明導電氧化層109的厚度為介於300 Å到] 800 Å之間,且保護層110的厚度為介於500 Å 至 1000 Å之間。第一電極103及第二電極104的表面未覆蓋保護層110,以自外部電源傳導電流至發光疊層102。為了反射朝向透明基板101的發射光並且增加光取出效率,發光元件100更包含位於透明基板101下方的一背面反射層112,背面反射層112能夠將超過95%的光反射回發光疊層102。在一實施例中,背面反射層112的材料包含一金屬鏡及/或一布拉格反射鏡(Distributed Bragg Reflector ,簡稱DBR),布拉格反射鏡係位於透明基板101及金屬鏡之間。布拉格反射鏡包含交互堆疊的低折射率層及高折射率層,其中低折射率層包含二氧化矽,高折射率層包含氧化鋁,金屬鏡包含金、鋁、銀。
當第一實施例之基板厚度較一參考厚度增加30 mm時,發光元件100的光取出效率增加幅度不超過0.1%(意即小於或等於0.1%)。光取出效率可以為經重複量測(例如超過或等於20次)與計算後獲得的平均值,以降低量測誤差。其中參考厚度係指一參考發光元件除其基板厚度較發光元件100之基板厚度少30 mm外,其餘結構(例如:基板表面積、發光疊層102、第一電極103及第二電極104的設置位置等)均與發光元件100相同,且參考厚度的數值為大於零之正數 。換言之,當基板厚度減少30 mm時,本實施例之發光元件100的光取出效率減少小於0.1%。
此外,透明基板101具有一基板表面積。第2圖為基板表面積為1035 mil2 的發光元件100之光取出效率與基板厚度的關係。如第2圖所示,當基板厚度由50 mm增加至240 mm時,光取出效率有顯著的增加,接著光取出效率在基板厚度大於240 mm以後增加漸緩,而大致上在基板厚度高於240 mm後不變,此時240 mm的數值可被視為具有基板表面積為1035 mil2 時的發光元件100之飽和厚度,當基板厚度等於飽和厚度時,發光元件 100 達到一飽和光取出效率。換言之,飽和厚度為發光元件 100達到飽和光取出效率所需之基板厚度的最小值,因此,基板厚度較佳大於或等於飽和厚度,以達到較佳的光取出效率。
第3圖為第2圖中光取出效率與基板厚度之關係的部分放大圖。當基板厚度由240 mm 減少至 210  mm時,光取出效率下降0.08 %,然而,當基板厚度由230  mm 減少至 200  mm時,光取出效率降低0.11 %(大於0.1 %),且當基板厚度由220  mm 減少至 190  mm時,光取出效率降低0.11 %;因此,在本實施例中,基板表面積為1035 mil2 的發光元件100之飽和厚度即為 240  mm。第4圖為不同基板表面積之發光元件100的光取出效率與基板厚度的關係圖,在第4圖中不同的曲線代表具有不同基板表面積的發光元件100,曲線A代表基板表面積為396 mil2 、曲線B代表基板表面積為1035 mil2 、曲線C代表基板表面積為1380 mil2 ,而曲線D代表基板表面積為2025 mil2 ,曲線A的發光元件100之飽和厚度約140  mm,此飽和厚度為基板表面積為396 mil2 的發光元件100達到飽和光取出效率的基板厚度最小值。同樣地,基板表面積為1035 mil2 之發光元件100的飽和厚度為240  mm,基板表面積為1380 mil2 之發光元件100的飽和厚度為280  mm,基板表面積為2025 mil2 之發光元件100的飽和厚度為310  mm。任一不同的基板表面積具有各自相對應之飽和厚度,且飽和厚度大致上隨著基板表面積增加而提高。需要注意的是,雖然理論上可以透過化學機械平坦化製程(Chemical-Mechanical Planarization,簡稱CMP)或其他習知的研磨方法減少基板厚度,然而本發明之基板厚度較佳是藉由電腦模擬或實驗等方法建立關係曲線而預先決定。詳言之,實驗方法包含準備數個僅有基板厚度不同但其餘結構如基板表面積、發光疊層102、第一電極103及第二電極104的設置位置等均相同的發光元件100,一一量測或計算個別發光元件100的光取出效率,並歸納獲得基板厚度與光取出效率的關係曲線,如第2圖及第4圖所示,而後根據此關係曲線,在處理基板之前預先決定具有高光取出效率之發光元件的基板厚度。
第5圖為由第4圖計算而得之飽和厚度與基板表面積之關係圖。飽和厚度與基板表面積呈正相關,詳言之,飽和厚度與基板表面積大致為線性正相關,如下方公式(1)所示。在公式(1)中,A代表基板表面積以 mil2 為單位表示時的數值部份、B 代表飽和厚度以 mm 為單位表示時的數值部份。在此需要特別說明的是,下列公式(1)以及說明書內所提及的各公式僅為表示純數值的關係式,變數於公式二側之單位可以不同。
B=0.1048´A+115.82             … 公式 (1)
在第一實施例中,雖然飽和厚度與基板表面積大致呈線性正相關,然而在相同基板表面積下,飽和厚度與透明基板101的長寬比的關聯性卻很小或大致不相關。由於當基板厚度等於或大於飽和厚度B時能夠獲得較高的光取出效率,基板厚度(Tsub )較佳地符合下列公式(2),其中 Tsub 為基板厚度以 mm 為單位表示時的數值部份,A 代表基板表面積以 mil2 為單位表示時的數值部份:
Tsub ≥0.1048´A+115.82… 公式 (2)
由於飽和厚度可以輕易地透過公式(1)決定,因此發光元件100在特定的基板表面積下,可以透過具有等於或大於飽和厚度的基板厚度而達到較高的光取出效率。以具有2025 mil2 之基板表面積的發光元件100為例,其飽和厚度根據公式(1)計算而得為328.04 mm,因此,當基板表面積為2025 mil2 時,將基板厚度決定於高於328.04 mm的數值能夠使發光元件100得到較佳的光取出效率。此外,基板表面積較佳為等於或大於1 mm2 或2025 mil2 以使單一發光元件具有高流明值,並應用於行動裝置、顯示或高功率應用,根據公式(2)所示,當基板表面積大於2025 mil2 時,基板厚度若高於328.04 mm將可獲得較高的光取出效率。於本實施例中,透明基板101較佳具有約大於115 mm之基板厚度以提供支撐功能,意即上述之參考厚度較佳大於85 mm。在一實施例中,為了應用於高功率需求的應用中,發光元件100的基板表面積較佳大於400 mil2 (即上式(1)、(2)中的 A ≥400 mil2 ),此時基板厚度係大於157.7  mm;又例如當基板表面積為784 mil2 (即上式(1)、(2)中的 A ≥784 mil2 ),基板厚度較佳大於198 mm,以使發光元件100達到高光取出效率。
在第二實施例中,基板厚度符合以下情況:當基板厚度較一參考厚度增加30 mm時,發光元件100的光取出效率增加幅度不超過0.2%(意即小於或等於0.2%),其中參考厚度係指一參考發光元件除其基板厚度較發光元件100之基板厚度少30 mm外,其餘結構均與發光元件100相同,且參考厚度的數值為大於零之正數。換言之,當本實施例之發光元件100的基板厚度減少 30 mm時,光取出效率減少小於 0.2 %。且不同基板表面積的發光元件100具有獨特的相應之飽和厚度,飽和厚度為如前述發光元件 100達到飽和光取出效率所需之基板厚度之最小值,當發光元件100具有大於或等於飽和厚度之基板厚度時,係能較小於飽和厚度之基板厚度的發光元件100具有較高的光取出效率。依據本實施例之基板厚度的定義,並以第4圖所示的不同基板表面積的發光元件100之光取出效率與基板厚度的關係圖,決定當基板表面積為396 mil2 、1035 mil2 、1380 mil2 及2025 mil2 時,各發光元件100的飽和厚度分別為110 mm、200 mm、230 mm及270 mm。第6圖之趨勢線L2顯示本實施例之飽和厚度與基板表面積之關係大致呈正相關;詳言之,飽和厚度與基板表面積大致為線性正相關。下方公式(3)代表第二實施例之飽和厚度與基板表面積的關係,其中,A代表基板表面積以 mil2 為單位表示時的數值部份、B代表飽和厚度以 mm 為單位表示時的數值部份。在此需要特別說明的是,下列公式(3)僅為表示純數值的關係式,變數於公式二側之單位可以不同。
B=0.0977´A+84.403… 公式 (3)
由於當基板厚度等於或大於飽和厚度時能夠獲得較高的光取出效率,第二實施例之基板厚度(Tsub )較佳符合下列公式(4),其中 Tsub 為基板厚度以 mm 為單位表示時的數值部份,A代表基板表面積以 mil2 為單位表示時的數值部份。於本實施例中,透明基板101具有約大於84 mm之基板厚度以提供支撐功能,此時上述之參考厚度較佳大於54 mm。
Tsub ≥0.0977´A+84.403… 公式 (4)
第三實施例中,基板厚度符合以下情況:當基板厚度較一參考厚度增加30 mm時,發光元件100的光取出效率增加幅度不超過0.3%(意即小於或等於0.3%),其中參考厚度係指一參考發光元件除其基板厚度較發光元件100之基板厚度少30 mm外,其餘結構均與發光元件100相同,且參考厚度的數值為大於零之正數。換言之,當基板厚度減少30 mm時,本實施例之發光元件100的光取出效率減少小於0.3%。飽和厚度為發光元件 100達到飽和光取出效率所需之基板厚度的最小值,當發光元件100具有大於或等於飽和厚度之基板厚度時,係能較小於飽和厚度之基板厚度的發光元件100具有較高的光取出效率。依據本實施例之基板厚度的定義,並以第4圖所示的不同基板表面積的發光元件100之光取出效率與基板厚度的關係圖,決定當基板表面積為396 mil2 、1035 mil2 、1380 mil2 及2025 mil2 時,各發光元件100的飽和厚度分別為100 mm、170 mm、210 mm及220 mm。第6圖之趨勢線L3顯示本實施例之飽和厚度與基板表面積大致呈正相關。下方公式(5)代表第三實施例之飽和厚度與基板表面積的關係,其中,A 代表基板表面積以 mil2 為單位表示時的數值部份、B代表飽和厚度以 mm 為單位表示時的數值部份。在此需要特別說明的是,下列公式(5)僅為表示純數值的關係式,變數於公式二側之單位可以不同。
B=0.0754´A+83.824… 公式 (5)
由於當基板厚度等於或大於飽和厚度時能夠獲得較高的光取出效率,第三實施例之基板厚度(Tsub )較佳地符合下列公式(6),其中 Tsub 為基板厚度以 mm 為單位表示時的數值部份,A 代表基板表面積以 mil2 為單位表示時的數值部份。於本實施例中,透明基板101具有約大於 83 mm之基板厚度以提供支撐功能,此時上述之參考厚度較佳大於53 mm。
Tsub ≥0.0754´A+83.824… 公式 (6)
在實務應用上,發光元件100擁有多樣的基板尺寸,為了能夠生產出具最佳光取出效率的不同尺寸的發光元件100,在製造發光元件100之前,根據特定的基板表面積預先決定發光元件100的飽和厚度。本發明更包含一種製造上述的發光元件100的方法,包含下列步驟:
(1)決定一基板表面積,並根據基板表面積決定一飽和厚度;
(2) 提供具有一起始厚度大於飽和厚度之一透明基板;
(3) 成長一磊晶疊層於透明基板101上,係依序成長一緩衝層108、一第一半導體層105、一活性區107及一第二半導體層106於透明基板101上;
(4) 去除一部分的發光疊層102以形成一下陷區111並暴露出一部分的第一半導體層105;
(5) 藉由濺鍍法或電子束蒸鍍法(e-beam evaporation method)沉積一透明導電氧化層109於第二半導體層106的表面上;
(6) 形成一第一電極103位於暴露的第一半導體層105上且電性連接於第一半導體層105,以及形成一第二電極104位於透明導電氧化層109上且電性連接於第二半導體層106;
(7) 在透明導電氧化層109及發光疊層102上形成一保護層110;
(8) 將磊晶疊層切割成複數個發光疊層102在透明基板101上;
(9) 決定不小於飽和厚度之一基板厚度Tsub
(10) 處理透明基板101以使透明基板101具有基板厚度Tsub
(11) 藉由雷射(例如:皮秒雷射)切割透明基板101以形成複數個發光晶粒,例如發光元件100各自具有一基板表面積,其中基板厚度Tsub 符合當基板厚度較一參考厚度增加30 mm時,發光元件100的光取出效率增加幅度不超過0.3%,亦即當基板厚度減少30 mm時,發光元件100的光取出效率減少小於0.3%;或者基板厚度 Tsub 較佳符合下列公式:
Tsub ≥ 0.0754´A+83.824。
其中參考厚度係指一參考發光元件除其基板厚度較發光元件100之基板厚度少30 mm外,其餘結構均與發光元件100相同。當藉由皮秒雷射切割透明基板101以形成複數個發光晶粒時,皮秒雷射的脈衝寬度 (pulse width) 相對較短,以有效地降低透明基板101與雷射光束之間的熱反應,詳言之,皮秒雷射的脈衝寬度小於15皮秒以增加切割透明基板101的效率。皮秒雷射包含紫外光(UV)雷射、綠光雷射、近紅外光雷射或二氧化碳雷射等。此外,步驟(2)中之透明基板101的起始厚度選自由不同基板供應商提供的具多種厚度的不同商業化基板。例如:當步驟(1)所決定的基板表面積為2045 mil2 時,透明基板101的起始厚度可以選擇為透過公式(1)計算而得最靠近飽和厚度且大於飽和厚度的商業化厚度,例如大於328.04 mm,藉此降低步驟(10)中用以處理透明基板101的費用。在另一實施例中,步驟(3)可以選擇為透過黏著層取代緩衝層108以接合包含第一半導體層105、活性區107及第二半導體層106的磊晶疊層,其中黏著層的功能以將磊晶疊層接合至透明基板101。
第7圖為包含本發明一實施例之發光元件100的發光裝置,一發光模組78包含數個發光元件100在一電路板6上,並且發光模組78被安裝至一燈泡80中。根據施加的驅動電壓不同,發光元件100之間可以透過電路板6的電路串聯或並聯。燈泡80更包含一光學鏡82覆蓋發光模組78、具有用以承載發光模組78的一承載表面之一散熱器85、一保護殼81覆蓋發光模組78且連接於散熱器85、連接於散熱器85之一框體87、以及電性連接框體87與發光模組78的一電性連接器88。
需要注意的是,在透明基板101上形成的各層之總厚度遠薄於透明基板101,且相較於透明基板101的厚度變化對光取出效率的影響,透明基板101上的各層總厚度變化對於光取出效率並未有明顯影響。因此,對於透明基板101上各層的厚度調整應被本發明所揭露的內容涵蓋。本發明所列舉之各實施例僅用以說明本發明,並非用以限制本發明之範圍,任何人對本發明所作顯而易見的修飾或變更皆不脫離本發明之精神與範圍。
100‧‧‧發光元件
101‧‧‧透明基板
102‧‧‧發光疊層
103‧‧‧第一電極
104‧‧‧第二電極
105‧‧‧第一半導體層
106‧‧‧第二半導體層
107‧‧‧活性區
108‧‧‧緩衝層
109‧‧‧透明導電氧化層
110‧‧‧保護層
111‧‧‧下陷區
6‧‧‧電路板
78‧‧‧發光模組
80‧‧‧燈泡
81‧‧‧保護殼
82‧‧‧光學鏡
85‧‧‧散熱器
87‧‧‧框體
88‧‧‧電性連接器
第1圖為本發明一實施例之發光元件。
第2圖為本發明一實施例之發光元件的光取出效率與基板厚度的關係圖。
第3圖為第2圖之光取出效率與基板厚度曲線的部分放大圖。
第4圖為不同基板表面積下,發光元件之光取出效率與基板厚度的關係圖。
第5圖為本發明第一實施例之發光元件的飽和厚度與基板表面積的關係圖。
第6圖為本發明第一實施例、第二實施例及第三實施例之發光元件的飽和厚度與基板表面積的關係圖。
第7圖為包含本發明一實施例之發光元件的發光裝置。

Claims (10)

  1. 一種發光元件,包含: 一透明基板;以及 一發光疊層形成於該透明基板之一表面上,其中該透明基板具有一基板厚度,且當基板厚度較一參考厚度增加30 mm時,該發光元件之一光取出效率增加不超過0.3%。
  2. 如申請專利範圍第1項所述之發光元件,其中當該基板厚度較該參考厚度增加30 mm時,該發光元件之一光取出效率增加不超過0.1%。
  3. 如申請專利範圍第1項所述之發光元件,其中該透明基板具有一基板表面積及一飽和厚度,該飽和厚度為發光元件達到一飽和光取出效率所需之該基板厚度的最小值,該飽和厚度與該基板表面積符合以下公式,其中 A代表基板表面積以mil2 為單位表示時的數值部份,B代表飽和厚度以mm 為單位表示時的數值部份: B= 0.0754´A+83.824。
  4. 一種發光元件,包含: 一透明基板;以及 一發光疊層形成於該透明基板之一表面上,其中該透明基板具有一基板表面積及一基板厚度,該基板厚度等於或大於一飽和厚度且符合下列公式,其中A代表基板表面積以mil2 為單位表示時的數值部份,B代表飽和厚度以mm 為單位表示時的數值部份: B= 0.0754´A+83.824。
  5. 如申請專利範圍第4項所述之發光元件,其中該基板表面積及該飽和厚度符合下列公式,其中 A代表基板表面積以mil2 為單位表示時的數值部份,B代表飽和厚度以mm 為單位表示時的數值部份: B= 0.1048´A+115.82。
  6. 如申請專利範圍第5項所述之發光元件,其中該基板表面積大於2025 mil2 且該基板厚度大於 328.04 mm。
  7. 如申請專利範圍第4項所述之發光元件,其中該透明基板具有一圖案化表面,該發光疊層形成於該圖案化表面上。
  8. 如申請專利範圍第4項所述之發光元件,其中該透明基板包含單晶氧化鋁。
  9. 如申請專利範圍第4項所述之發光元件,其中該發光疊層包含具有單晶或多晶之一緩衝層且透過磊晶製程直接成長於該透明基板上。
  10. 如申請專利範圍第4項所述之發光元件,其中該發光疊層透過一黏著層接合於該透明基板。
TW105128441A 2015-09-08 2016-09-02 發光元件及其製造方法 TW201711222A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/847,169 US20170069791A1 (en) 2015-09-08 2015-09-08 Light-emitting device and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
TW201711222A true TW201711222A (zh) 2017-03-16

Family

ID=58055023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128441A TW201711222A (zh) 2015-09-08 2016-09-02 發光元件及其製造方法

Country Status (4)

Country Link
US (1) US20170069791A1 (zh)
CN (1) CN107026222B (zh)
DE (1) DE102016116704A1 (zh)
TW (1) TW201711222A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690093B (zh) * 2017-04-05 2020-04-01 晶元光電股份有限公司 發光元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597863B (zh) * 2013-10-22 2017-09-01 晶元光電股份有限公司 發光元件及其製造方法
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
US6969874B1 (en) * 2003-06-12 2005-11-29 Sandia Corporation Flip-chip light emitting diode with resonant optical microcavity
US9524869B2 (en) * 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US20140017840A1 (en) * 2004-03-11 2014-01-16 Epistar Corporation Nitride-based light-emitting device
US20120037886A1 (en) * 2007-11-13 2012-02-16 Epistar Corporation Light-emitting diode device
WO2014052130A1 (en) * 2012-09-28 2014-04-03 Saint-Gobain Ceramics & Plastics, Inc. Modified microgrinding process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690093B (zh) * 2017-04-05 2020-04-01 晶元光電股份有限公司 發光元件

Also Published As

Publication number Publication date
US20170069791A1 (en) 2017-03-09
CN107026222B (zh) 2020-08-21
DE102016116704A1 (de) 2017-03-09
CN107026222A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
US9263652B2 (en) Semiconductor light-emitting device
US9425361B2 (en) Light-emitting device
US9130119B2 (en) Non-polar and semi-polar light emitting devices
JP6755656B2 (ja) 発光素子、発光素子アレイ及びそれを含む照明装置
TWI479693B (zh) 發光裝置及其製造方法
KR102070089B1 (ko) 반도체 발광소자 패키지 및 이를 이용한 조명장치
US8710530B2 (en) Light emitted diode
US20100123161A1 (en) Light emitting diode, production method thereof and lamp
JP2010219310A (ja) 光デバイスおよび光デバイス構造
TWI455357B (zh) 發光裝置及其製造方法
US20240297207A1 (en) Light emitting device
CN107026222B (zh) 发光元件及其制造方法
KR20100075420A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US9356189B2 (en) Light-emitting device and method for manufacturing the same
US9112101B2 (en) Light-emitting device manufacturing method
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
US9871168B2 (en) Light emitting diode device having connected light emitting diode elements and method of fabricating the same
US20130130417A1 (en) Manufacturing method of a light-emitting device
KR102385209B1 (ko) 반도체 소자
US9362718B2 (en) Semiconductor light emitting device
US9184345B2 (en) Light emitting diode and light emitting diode lamp
KR101115533B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR101493354B1 (ko) 발광 다이오드 장치 및 제조 방법
US20140183589A1 (en) Method for manufacturing a semiconductor light-emitting element and semiconductor light-emitting element manufactured thereby