TW201703250A

TW201703250A - 加強型高電子遷移率電晶體

Info

Publication number: TW201703250A
Application number: TW104122575A
Authority: TW
Inventors: rui-hua Hong; dong-xing Wu
Original assignee: Nat Chung-Hsing Univ
Priority date: 2015-07-13
Filing date: 2015-07-13
Publication date: 2017-01-16
Also published as: TWI577009B

Abstract

本發明提供一種加強型高電子遷移率電晶體，包含：一個基板、一個半導體單元、一個帶負電層、一個介電層，及一個電極單元。該半導體單元形成於該基板表面，具有一遠離該基板的上表面，該帶負電層具有複數負電荷，形成於該半導體單元部份的上表面往下的區域。該介電層設置於部分的該半導體單元的上表面，並覆蓋該帶負電層。

Description

加強型高電子遷移率電晶體

本發明是有關於一種電晶體，特別是指一種加強型高電子遷移率電晶體。

氮化鎵因為具有寬能隙，所以除了可做為發光材之外，目前已成功的被應用在高頻之功率元件。氮化鎵/氮化鋁鎵材料所製作之電晶體，由於在氮化鎵/氮化鋁鎵間之能隙差異造成能帶彎曲與能帶不連續，因此，在界面能帶彎曲部分會局限大量的電子，而形成2DEG(二維電子氣)。2DEG的電子遷移率極高(約1500cm²/Vs)，因此具有高的切換速度，但也因為電子存在此一區域，使得電晶體需在空乏模式(Depletion mode)操作，在此空乏模式操作的電晶體一般稱為常開式(normal on)電晶體。此種常開式電晶體的臨界電壓(threshold voltage)為負值，因此，在閘極零偏壓時電晶體仍會導通電流，而會形成額外的功率耗損。

為了將氮化鎵/氮化鋁鎵電晶體應用在如高功率高效率放大器，高能量切換裝置與省電模式等元件上，需要形成常閉式(normal off)電晶體，亦即元件在零偏壓時不導通，在施加偏壓操作時始導通的電晶體。而此類常閉式(normal off)電晶體的製作，目前有利用凹陷式閘極結構 (recessed gate)，也有利用在氮化鋁鎵(AlGaN)的通道下方加入阻障層，利用阻障層的極化電荷空乏通道的電荷，或是利用CF₄電漿處理方式，令氟離子進入氮化鋁鎵的通道中，空乏通道的電荷，使得電晶體在零偏壓時不導通，而得到該常閉式(normal off)電晶體。

但是，前述要利用將氮化鎵/氮化鋁鎵電晶體形成常閉式(normal off)電晶體，利用凹陷式閘極結構，因為須蝕刻，所以容易造成片電阻增加及漏電流增加等問題，而影響電晶體的特性；而利用電漿處理方式，也容易因為氟離子為進入半導體的深層區域，而容易對半導體材料產生影響。

因此，本發明之目的，即在提供一種加強型高電子遷移率電晶體。

於是，本發明加強型高電子遷移率電晶體，包含：一個基板、一個半導體單元、一層帶負電層、一層介電層，及一個電極單元。

該半導體單元含有氮化鎵系半導體材料，形成於該基板表面，並具有一遠離該基板的頂面。

該帶負電層形成於該半導體單元的頂面往下的區域。

該介電層設置於部分的該半導體單元的頂面，並覆蓋帶負電層。

該電極單元包括設置於該半導體單元的頂面，且經由該介電層彼此間隔的一源極、汲極，及一設置於該介電層上的閘極。

本發明之功效在於，於該半導體單元的頂面淺層區域形成一層帶負電層，利用該帶負電層空乏通道區的電子，而得到常閉式(normal off)電晶體，因為，該帶負電層僅形成在淺層區域，因此，不會損壞該半導體單元的材料特性。

21‧‧‧基板

22‧‧‧緩衝層

23‧‧‧半導體單元

231‧‧‧第一半導體層

232‧‧‧第二半導體層

233‧‧‧第三半導體層

24‧‧‧帶負電層

25‧‧‧介電層

26‧‧‧電極單元

261‧‧‧源極

262‧‧‧汲極

263‧‧‧閘極

本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一元件結構圖，說明本發明加強型高電子遷移率電晶體的一實施例；圖2是物性分析圖，以SIMS(二次離子質譜儀分析)圖證實氟離子位於一第三半導體層的上表面；圖3是一電性圖，說明一具體例在V_GS分別是0V、1V、2V、3V、4V、5V之下的V_DS-I_DS；及圖4是一電性圖，說明一具體例在V_DS分別是5V、10V、15V、20V之下的V_GS-I_DS。

參閱圖1，本發明加強型高電子遷移率電晶體的一實施例，包含：一個基板21、一層緩衝層22、一個半導體單元23、一個帶負電層24、一層介電層25，及一個電極單元26。

該基板21可選自藍寶石(Sapphire)、碳化矽(SiC)或矽(Si)。

該緩衝層22形成於該基板表面，選自氮化鎵或氮化鋁材料。

該半導體單元23包括依序自該緩衝層22表面向上形成的一第一半導體層231、一第二半導體層232，及一第三半導體層233，其中，該第三半導體層233的表面即為該半導體單元23的頂面。

該半導體單元23可以化學氣相沉積(CVD)、分子束磊晶成長(MBE)或有機金屬氣相磊晶(MOVPE)沉積而得，由於該些製程方法為本技術領域所周知，因此不再多加贅述。

其中，該第一、二、三半導體層231、232、233是選自氮化鎵系化合物，於本發明該實施例中，該第一、三半導體層231、233的構成材料為氮化鎵(GaN)，該第二半導體層232的構成材料為氮化鋁鎵(AlGaN)。要說明的是，該半導體單元23的膜層結構也可視需求而進一步於該第一半導體層231與該基板21之間再形成一層由氮化鋁鎵(AlGaN)構成的AlGaN半導體層，或是再進一步形成多層分別由氮化鎵(GaN)及氮化鋁鎵(AlGaN)構成之半導體膜層，而形成(AlGaN/GaN)n/GaN/AlGaN/GaN，n≧1的多膜層結構，由於該等半導體膜層相關的相關材料及膜層結構為於HFMT技術領域者所周知，且非為本技術之重點，因此，不再多加詳述說明。

該帶負電層24含有多數負電荷，該等負電荷可為負離子或電子，形成於該半導體單元23部份的頂面往下的淺層區域。

詳細的說，該帶負電層24可以是利用ICP-RIE(CF₄、SF₆)(感應耦合電漿反應離子蝕刻)，於氮氣腔體內，在上、下電極分別為800/150W，且處理時間為100秒的條件下，令複數由電漿強化後的反應離子氣體轟擊該第三半導體層233的部份表面，對該第三半導體層233進行氟離子電漿表面處理，而於該第三半導體層233經由氟離子電漿表面處理後的區域形成該帶負電層24，而令該帶負電層24位於該第三半導體層233的表面往下的淺層區域。

要補充說明的是，當該帶負電層24的氟離子濃度不足時(即氟離子電漿表面處理時間過短)，該帶負電層24無法有效截斷電流。

該介電層25設置於部分的該半導體單元23的頂面，並覆蓋該帶負電層24。

該介電層25的材料選自下列群組之一：Al₂O₃、HfO₂、La₂O₃、ZrO₂、AlN、TiO₂、Y₂O₃、Ta₂O₅、BST、STO。且是以化學氣相沉積(CVD)、電子束蒸鍍(E-gun evaporator)、機金屬氣相磊晶(MOVPE)，或原子層沉積(ALD)方式沉積而得。

該電極單元26包括設置於該半導體單元23的頂面，且經由該介電層25彼此間隔的一源極261和一汲極 262；以及一設置於該介電層25上，並與該帶負電層24的位置相對應的閘極263，且其中，該閘極263的表面積不小於該帶負電層24的表面積。

該閘極263、該源極261，及該汲極262的材料可選自下列常用的金屬群組之一組合：Ti、Al、Au、Cu，且可視需求而為單層或多層結構。由於該電極單元26的製備、膜層結構及材料選擇為本技術領域所習知，因此不再多加贅述。

本發明利用ICP-RIE(CF₄、SF₆₎(感應耦合電漿反應離子蝕刻)對該半導體單元23進行氟離子電漿表面處理，令該半導體單元23於靠近頂面的表(淺)層區域形成帶有多數氟離子的帶負電層24，因此，可藉由該等氟離子消除對應於該閘極263下方，並位於該第一、二半導體層261、262接面(GaN/AlGaN)之間的2DEG電荷，令其在閘極偏壓為零時不導通，而得到常閉式(normal off)電晶體。此方式可避免習知利用凹陷式閘極結構，或直接於AlGaN/GaN界面進行氟離子電漿處理的方式，因為對該半導體材料的晶格結構造成破壞，所導致的例如片電阻增加及漏電流增加等問題。

接著，利用一具體例詳細說明本發明該加強型高電子遷移率電晶體，當可更清楚明白。

本發明加強型高電子遷移率電晶體的一具體例，其結構與該實施例大致相同，惟更加精確說明結構的實際厚度，及材料的選擇。

於該具體例中，該基板的材料是矽(Si)，該緩衝層為選自氮化鎵或氮化鋁，該半導體單元是自該緩衝層向上，具有4層半導體層(依序為第一AlGaN層、第一GaN層、第二AlGaN層，及第二GaN層)的堆疊結構。

其中，該緩衝層的厚度約為5μm，該半導體單元中各膜層(第一AlGaN層/第一GaN層/第二AlGaN層/第二GaN層)的厚度分別為10nm/1μm/25nm/1.5nm。

該帶負電層位於該第二GaN層的表面往下的淺層表面。

該介電層覆蓋該帶負電層，該閘級位於該介電層上，且該閘級的正投影為完全遮覆該帶負電層；該源極及汲極位於該介電層的兩側，而位於該第二GaN層的表面。於本具體例中，該介電層為Al₂O₃，厚度為25nm，該閘極寬度為7μm，且該源極及該汲極是使用鈦/鋁/鈦/金(Ti/Al/Ti/Au)的膜層組成，厚度依序為25nm/1250nm/45nm/60nm。該閘極的使用鎳/金(Ni/Au)的膜層組成，後續依序為150nm/50nm。

茲將前述該加強型高電子遷移率電晶體的具體例的製作方法說明如下。

首先自一基板表面，利用化學氣相沉積(MOCVD)方式形成該緩衝層，接著，再利用MOCVD方式，自該緩衝層表面依序沉積形成該第一AlGaN層、第一GaN層、第二AlGaN層、第二GaN層。然後利用濕式蝕刻，自該第二GaN層頂面向下蝕刻至該第一GaN層的部份表面露出，形成一平台(mesa)，而得到該半導體單元。

接著，利用微影製程，於該第二GaN層表面形成具有二個彼此間隔之開口的遮罩，自該二個開口於該第二GaN層表面沉積形成兩個金屬層，接著，移除該遮罩，並對該兩個金屬層進行快速熱退火(870℃，N₂條件、30sec)而得到該源極及汲極。

接著再利用第二次微影製程，於該第二GaN層表面形成一具有位於該源極及汲極之間的一開口的遮罩，然後自該開口對該第二GaN層進行氟離子電漿表面處理100秒，接著移除該遮罩，即可得到位於該第二GaN層，並鄰近該第二GaN層頂面的淺層區域的該帶負電層，且形成該帶負電層層後不須經過退火步驟即可進行後續製程。

再接著，使用ALD(Atomic Layer Deposition)在該第二GaN層的表面，對應該帶負電層的位置形成該介電層，最後，於該介電質層表面以濺鍍方式形成足以覆蓋該帶負電層範圍的閘極，即可製得本發明該加強型高電子遷移率電晶體。

接著將前述該具體例製得的加強型高電子遷移率電晶體進行物性與電性量測。

參閱圖2，圖2是該加強型高電子遷移率電晶體的SIMS(二次離子質譜分析圖)量測結果。本發明該具體例整體的結構自該介電層往下依序為Al₂O₃/帶負電層/GaN/AlGaN/GaN(25nm/1.5nm/25nm/1μm/10nm)。從SIMS結果可以看出，元素氟(F)的峰值約位於26nm處，因此證實元素氟(F)位於第二GaN層的淺層表面區域。

此外，常閉式電晶體是在閘極偏壓(V_GS)小於零時，由於該閘極正投影下方被空乏(沒有載子通過)，造成汲極電流(I_DS)不導通。參閱圖3，圖3是說明該具體例在不同閘極偏壓(V_GS)(0V、1V、2V、3V、4V、5V)之下，汲極電壓V_DS對汲極電流₍I_DS)的變化。在圖3中，當閘極偏壓(V_GS)為0V時，由於該等氟離子的作用，使得閘極正投影處的部分2DEG電荷被排除，使得汲極電流(I_DS)為無法順利導通(I_DS值為零)，且當閘極偏壓(V_GS)漸漸增加時，汲極電流(I_DS)始導通。證實了本發明可藉由表面氟離子電漿處理的方式而得到一常閉式電晶體。

參閱圖4，圖4，為本發明該具體例(CF₄電漿處理時間為100秒)在不同V_DS(5V、10V、15V、20V)之下的V_GS-I_DS，由圖4可知當汲極偏壓(V_DS)=5V時，臨界電壓(V_TH)=0.7V，且無論汲極偏壓(V_DS)=10V、15V，或20V時，汲極電流(I_DS)的大小是與閘極偏壓(V_GS)所施加的偏壓呈現相關性，證實了本發明的閘極偏壓(V_GS)具有良好的電流控制性。

此外，要補充說明的是，V_TH(臨界電壓)的大小可進一步透過該帶負電層的濃度來調控，當該帶負電層的濃度增加時，需要加上閘極偏壓(V_GS)中和帶負電層，令2DEG能夠順利導通，因此，此時所需的V_TH(臨界電壓)也隨之增大。

綜上所述，本發明藉由對該第二GaN層進行氟離子電漿表面處理，於該閘極下方形成由多個負離子或電子構成的帶負電層，因此，可藉由該等負電荷消除對應於該閘極下方，並位於該第一、二半導體層(GaN/AlGaN)接面之間的2DEG的電荷，不僅製程簡單，且可避免習知的凹陷式閘極結構，或直接於AlGaN/GaN界面進行氟離子電漿處理的方式，對該半導體材料的晶格結構造成破壞，而影響電晶體特性，故確實能達成本發明之目的。

惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。