TW201703193A - 經由主動區輪廓以控制高度之半導體製造之方法 - Google Patents

經由主動區輪廓以控制高度之半導體製造之方法 Download PDF

Info

Publication number
TW201703193A
TW201703193A TW105102321A TW105102321A TW201703193A TW 201703193 A TW201703193 A TW 201703193A TW 105102321 A TW105102321 A TW 105102321A TW 105102321 A TW105102321 A TW 105102321A TW 201703193 A TW201703193 A TW 201703193A
Authority
TW
Taiwan
Prior art keywords
fin
etch
dose
active region
trench
Prior art date
Application number
TW105102321A
Other languages
English (en)
Other versions
TWI601239B (zh
Inventor
趙益承
張哲誠
巫柏奇
李榮瑞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201703193A publication Critical patent/TW201703193A/zh
Application granted granted Critical
Publication of TWI601239B publication Critical patent/TWI601239B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本揭露提供一種根據一些實施例之用於製造一積體電路之方法。該方法包括：在一半導體基板上形成一溝槽，藉此定義鰭片主動區；提取該等鰭片主動區之一輪廓；根據該等鰭片主動區之該輪廓判定一蝕刻劑量；用一介電材料填充該溝槽；及使用該蝕刻劑量對該介電材料執行一蝕刻製程，藉此使該介電材料凹入並定義該等鰭片主動區之一鰭片高度。

Description

經由主動區輪廓以控制高度之半導體製造之方法 交叉參考
本申請案主張2015年2月13日申請之美國臨時專利申請案第62/116,257號之優先權，其整個揭露內容特此以引用之方式併入本文中。
在積體電路業界之高階技術節點中，半導體裝置之關鍵尺寸變得愈來愈小。採用了各種新組合物及結構。舉例而言，高介電係數介電材料及金屬用以形成諸如金氧半導體場效電晶體(MOSFET)之場效電晶體(FET)之閘極堆疊。亦使用三維(3D)鰭式場效電晶體(FINFET)。然而，在FINFET中，鰭片主動區擠製在半導體基板上方。有挑戰性的是在晶圓之間、在批次之間、在產品之間均一地控制鰭片主動區之高度。因此，影響電路效能及品質。舉例而言，在形成金屬閘極堆疊之現有方法中，金屬閘極在移除虛設閘極並用閘極材料填充閘極溝槽之閘極替換製程中形成。歸因於高填充密度及小之特徵尺寸，有挑戰性的是達成恰當間隙填充及輪廓控制，特別是對於FINFET。
因此，需要形成FINFET之積體電路之方法及系統以解決上文識別出之問題。
本概念性的揭露提出一種新穎的半導體製造之方法，尤指一種經由主動區輪廓以控制高度之半導體製造之方法。因此，能夠改善半導體製造的諸多問題。
本揭露的一些實施例提供了一種方法，其包含：在一半導體基板上形成一溝槽，藉此定義鰭片主動區；提取該等鰭片主動區之一輪廓；根據該等鰭片主動區之該輪廓判定一蝕刻劑量；用一介電材料填充該溝槽；及使用該蝕刻劑量對該介電材料執行一蝕刻製程，藉此使該介電材料凹入並定義該等鰭片主動區之一鰭片高度。
本揭露的一些實施例提供了一種方法，其包含：在一基板上形成第一溝槽，藉此在該基板上定義第一隆脊構件；量測該等第一隆脊構件之一側壁角(SWA)；根據該SWA及一所要高度判定一蝕刻劑量；用一材料填充該第一溝槽；及用該蝕刻劑量對該材料執行一蝕刻製程，藉此使該材料凹入並定義具有該所要高度之該等第一隆脊構件。
本揭露的一些實施例提供了一種用於半導體製造之系統，其包含：一計量工具，其可操作以量測形成於一半導體基板上之一鰭片主動區之輪廓；一蝕刻設備，其可操作以對該半導體基板執行一蝕刻製程；及一製造模組，其與該計量工具及該蝕刻設備耦接，其中該製造模組經設計以基於該鰭片主動區之該輪廓判定一蝕刻劑量。
100‧‧‧製造具有鰭片主動區之半導體結構之方法
110‧‧‧操作
120‧‧‧操作
130‧‧‧操作
140‧‧‧操作
150‧‧‧操作
160‧‧‧操作
170‧‧‧操作
180‧‧‧操作
200‧‧‧半導體結構
200A‧‧‧部分
210‧‧‧半導體基板
220‧‧‧蝕刻遮罩
225‧‧‧溝槽
230‧‧‧鰭片主動區
240‧‧‧介電材料
245‧‧‧淺溝槽隔離(STI)構件
256‧‧‧閘電極
260‧‧‧閘極堆疊
270‧‧‧經摻雜井
272‧‧‧虛設閘極堆疊
274‧‧‧閘極介電層
276‧‧‧閘極導電層
278‧‧‧閘極間隔件
280‧‧‧源極及汲極(S/D)構件
282‧‧‧輕度摻雜汲極(LDD)構件
284‧‧‧層間介電質(ILD)
286‧‧‧閘極溝槽
290‧‧‧閘極堆疊
292‧‧‧界面層
294‧‧‧閘極介電層
296‧‧‧閘極導電層(或閘電極)
296A‧‧‧罩蓋層
296B‧‧‧阻斷層
296C‧‧‧功函數金屬層
296D‧‧‧另一阻斷層
296E‧‧‧填充金屬層
300‧‧‧製造系統/設備
310‧‧‧製造模組
320‧‧‧計量工具
330‧‧‧蝕刻設備
340‧‧‧資料庫
350‧‧‧鰭片輪廓提取模組(FPE模組)
360‧‧‧蝕刻劑量(ED)模組
H1‧‧‧高度
W1‧‧‧寬度
H2‧‧‧高度
W2‧‧‧寬度
H‧‧‧高度
T1‧‧‧厚度
T2‧‧‧厚度
CD1‧‧‧尺寸
CD2‧‧‧尺寸
V1‧‧‧第一體積
V2‧‧‧第二體積
當結合附圖進行閱讀時，自以下實施方式最好地理解本揭露之態樣。應強調的是，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增加或減小各種特徵之尺寸。
圖1為根據一些實施例構建之製造半導體結構之方法的流程圖。
圖2至圖8及圖15為根據一些實施例構建之處於各種製造階段之 半導體結構的剖視圖。
圖9及圖10為根據一些實施例構建之半導體結構之剖視圖。
圖11至圖14為根據一些其他實施例構建之處於各種製造階段之半導體結構的剖視圖。
圖16至圖19為根據一些實施例構建之處於各種製造階段之半導體結構的剖視圖。
圖20為根據一些實施例構建之圖19中之半導體結構之閘極堆疊的剖視圖。
圖21為根據一些實施例構建之圖19中之半導體結構的俯視圖。
圖22為根據一些實施例構建之圖21之半導體結構之剖視圖。
圖23為實施圖1之方法所在之系統之例示性實施例的示意圖。
應理解，以下揭露內容提供用於實施本發明之不同特徵的許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等組件及配置僅為實例且不意欲為限制性的。另外，本發明可在各種實例中重複參考數字及/或字母。此重複係出於簡單及清晰之目的，且本身並不規定所論述之各種實施例及/或組態之間的關係。此外，在以下描述中，第一特徵在第二特徵上方或上之形成可包括第一特徵及第二特徵直接接觸地形成之實施例，且亦可包括額外特徵可經形成從而插入第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。
圖1為根據本揭露之態樣構建的製造具有鰭片主動區之半導體結構之方法100的流程圖。圖2至圖8及圖15為根據一些實施例之處於各種製造階段之半導體結構200的剖視圖。圖9及圖10為根據各種實施例構建之半導體結構之剖視圖。半導體結構200及製造該半導體結構之方法100予以共同描述。
參看圖1及圖2，方法100藉由提供半導體基板210開始。半導體基板210包括矽。替代地，基板210包括鍺或矽鍺。在其他實施例中，基板210可使用另一半導體材料，諸如金剛石、碳化矽、砷化鎵、GaAsP、AlInAs、AlGaAs、GaInP或其其他恰當組合。
方法100藉由在半導體基板210中形成一或多個溝槽而行進至操作110。在一些實施例中，形成溝槽包括形成定義用於鰭片主動區之區域之蝕刻遮罩220，如圖3中所說明；且進一步包括通過蝕刻遮罩220之開口對半導體基板210執行蝕刻製程，藉此將圖案自蝕刻遮罩220轉印至半導體基板210，如圖4中所說明。在一些實施例中，蝕刻遮罩220為有效地抵抗蝕刻製程之硬式遮罩。硬式遮罩包括一或多個介電材料層。在一些實例中，硬式遮罩包括氧化矽、氮化矽、碳化矽或氮氧化矽。在一個實例中，硬式遮罩包括氧化矽層及形成於氧化矽層上之氮化矽層。硬式遮罩之形成包括沈積及圖案化。舉例而言，硬式遮罩之沈積包括由熱氧化製程形成氧化矽層及由化學氣相沈積(CVD)製程形成氮化矽層。硬式遮罩之圖案化包括在硬式遮罩上形成經圖案化光阻層，通過經圖案化光阻層之開口蝕刻硬式遮罩，及剝離光阻層。根據一些實施例，經圖案化光阻藉由包括以下各者之程序形成：光阻塗佈、軟式烘烤、遮罩對準、圖案暴露、暴露後烘烤、光阻顯影及硬式烘烤。經圖案化光阻層亦可由諸如無遮罩光微影、電子束寫入、離子束寫入及分子束壓印之其他合適方法形成或替代。在其他實施例中，蝕刻遮罩220為諸如經圖案化光阻層之軟式遮罩，其能夠有效地抵抗應用至半導體基板210之蝕刻製程。
操作110包括通過蝕刻遮罩220之開口應用至半導體基板210之蝕刻製程，藉此形成一或多個溝槽225及鰭片主動區230，如圖4中所說明。鰭片主動區230凸出且提供3D主動構件。應用至半導體基板210之蝕刻製程可包括乾式蝕刻、濕式蝕刻或其一組合。在一些實施例 中，濕式蝕刻製程用包括KOH溶液之蝕刻劑而應用至矽基板。在一些實施例中，乾式蝕刻製程用包括以下各者之蝕刻劑而應用至矽基板：含氟氣體、含氯氣體或其一組合，諸如CF4、SF6、NF3或Cl2。在一些實施例中，蝕刻遮罩220在諸如由蝕刻製程形成溝槽225之後在此目前製造階段被移除。
圖5為根據一些實施例構建之半導體結構200之呈部分形式之剖視圖。參看圖1及圖5，方法100包括提取鰭片主動區230之輪廓或特定言之提取鰭片主動區230之輪廓參數的操作120。在一些實施例中，鰭片主動區230之輪廓參數包括鰭片主動區230之側壁角(SWA)。在一些實施例中，鰭片主動區230之輪廓參數包括SWA及其他參數，諸如橫跨鄰接鰭片主動區230之水平溝槽尺寸。在一些實施例中，鰭片主動區可具有更複雜之輪廓，且可需要更多輪廓參數。
操作120包括量測製程以使用合適計量技術及計量工具來提取鰭片主動區230之輪廓。在一些實施例中，鰭片主動區230之輪廓由光學臨界尺寸(OCD)計量工具來量測。OCD技術為用以精確地判定半導體晶圓之電路構件之尺寸(諸如，寬度、高度或側壁角)的臨界尺寸量測技術。OCD技術組合非接觸光學技術與強力資料分析軟體以提供針對線寬、高度及側壁角之高度準確之量測結果。此技術可用於獨立平台及整合式平台兩者中。在實施例之促進中，基於散射量測之光學臨界尺寸計量學(OCD)用以在提供對積體電路結構之幾乎非破壞量測之益處的情況下量測鰭片主動區230之輪廓。此外，OCD對於鰭片主動區230之邊緣粗糙度為不受損傷的。在一些其他實施例中，諸如掃描電子顯微鏡(SEM)之其他計量工具可另外或替代地用以提取鰭片主動區230的輪廓。
歸因於側壁角，鰭片主動區230之水平尺寸在自不同位準量測時為不同的。如圖5中所說明，鰭片主動區230之自鰭片主動區230之頂 表面在高度H1處量測的寬度為W1。鰭片主動區230之自鰭片主動區230之頂表面在高度H2處量測的寬度為W2。當H2大於H1時，通常W2大於W1。參數SWA由諸如SWA=(H2-H1)/(W2-W1)之公式與彼等尺寸相關。當鰭片主動區230之輪廓更複雜(諸如曲面側壁)時，操作120可包括提取額外資料，或在必要時提取整個輪廓。在一些實例中，操作120包括量測及資料分析，使得獲得恰當參數(諸如SWA)。鰭片主動區230之輪廓用以判定稍遲製造階段之蝕刻製程，鰭片主動區之輪廓之恰當參數為與該蝕刻製程相關之彼等參數。
在一些實施例中，複數個鰭片主動區針對各別輪廓而量測。在此狀況下，輪廓在複數個鰭片主動區上進行平均。舉例而言，半導體基板210之不同方位(諸如晶圓邊緣及晶圓中心)處的各種鰭片主動區針對各別SWA由OCD量測。接著，平均製程應用至SWA以判定半導體基板210之平均SWA。在一些其他實施例中，平均SWA可為一批次中諸如一生產批次中之複數個晶圓上的平均SWA。
參看圖1，方法100亦包括藉由判定用於後續蝕刻製程之蝕刻劑量進行的操作130，該蝕刻製程實施於稍後階段且將稍後予以描述。蝕刻劑量為與蝕刻製程相關之參數。舉例而言，蝕刻劑量可定義為蝕刻強度與蝕刻持續時間之乘積。在一些實施例中，當給出蝕刻劑及蝕刻條件(諸如基板溫度)時，蝕刻劑量由蝕刻持續時間判定。在此狀況下，當蝕刻劑量經加倍時，蝕刻持續時間經加倍。
在操作130中，蝕刻劑量根據鰭片主動區230之經提取輪廓而判定。在特定實例中，蝕刻劑量根據鰭片主動區230之SWA來判定。當SWA發生變化時，蝕刻劑量亦相應經調整，使得鰭片主動區230之所要高度保持不改變。此外，蝕刻劑量根據鰭片主動區230之所提取輪廓及鰭片主動區230之所要高度而判定。操作130提供依據鰭片輪廓(例如，SWA)調諧/調整蝕刻劑量使得鰭片主動區230之高度在晶圓間 且批次之間保持實質上相同之機制。在一些實施例中，操作130包括藉由使用使蝕刻劑量與鰭片主動區之輪廓之一或多個參數相關之公式來判定蝕刻劑量。在一些實施例中，操作130包括藉由使用使蝕刻劑量與鰭片主動區之輪廓之一或多個參數相關之查找表來判定蝕刻劑量。查找表可根據歷史製造資料來建立並更新。在一些其他實施例中，操作130包括經由查找表或公式根據鰭片主動區之輪廓之變化而調整蝕刻劑量。操作130將稍後在引入蝕刻製程之後以更多細節來進一步描述。
返回參看圖1，方法100藉由用諸如以下各者之一或多種介電材料240填充溝槽225來行進至操作140：氧化矽、氮化矽、氮氧化矽、低介電係數介電材料、其他合適介電材料或其組合。經填充溝槽可具有多層結構。在一個實例中，填充溝槽之材料包括襯層及形成於襯層上之另一介電材料。
在一些實施例中，操作140中介電材料240之填充包括沈積150(如圖6中所說明)及拋光160(如圖7中所說明)。在一些實例中，介電材料240至溝槽225之沈積150包括形成熱氧化襯層且其後由諸如具有沈積及蝕刻效應兩者用於更好間隙填充結果之高密度電漿CVD(HDPCVD)之化學氣相沈積(CVD)形成諸如氧化矽之另一介電材料。在沈積150之後，介電材料240填充於溝槽225中，且亦可過量形成於鰭片主動區230上。替代地，操作150可替代地包括其他技術以在溝槽225中形成介電材料240。舉例而言，氧化矽可由旋塗化學溶液並固化溶液以形成旋塗式玻璃或聚合物介電材料而形成於溝槽225中。
在一些實例中，拋光160包括應用至半導體基板210以移除過量介電材料240並全域平坦化半導體基板210之頂表面從而導致隔離構件形成於鰭片主動區230之間的化學機械拋光(CMP)製程。在一些實例中，操作160可替代地包括回蝕製程，其以實質上相同之速率移除介 電材料240及鰭片主動區230兩者。
參看圖1及圖8，方法100藉由對半導體結構200執行蝕刻製程以選擇性地蝕刻介電材料240並使介電材料240凹入而行進至操作170，藉此形成淺溝槽隔離(STI)特徵245並定義具有某高度H之鰭片主動區230。蝕刻製程經設計以具有在操作130處所判定之蝕刻劑量。特定言之，蝕刻劑量根據鰭片主動區230之輪廓判定或調整以便達成晶圓間且批次間鰭片主動區230之均一高度。特定言之，蝕刻劑量根據提取自鰭片主動區240之輪廓之一或多個輪廓參數而判定或調整。在一些實例中，輪廓參數包括側壁角。在其他實例中，輪廓參數包括側壁角及溝槽225之尺寸。在各種實施例中，蝕刻製程包括濕式蝕刻、乾式蝕刻或經設計以選擇性地蝕刻介電材料240之組合。舉例而言，當介電材料240包括氧化矽時，蝕刻製程可包括用具有經稀釋之氫氟酸(DHF)之蝕刻劑的濕式蝕刻。
鰭片主動區230之高度H在對應產品之規範中定義。當高度H之變化超出由規範定義之容許範圍時，半導體結構200中對應電路之效能被實質上降級。在具有較小特徵大小之高階技術節點中，控制鰭片主動區之高度H更具挑戰性。此係由於均一鰭片高度直接影響裝置效能及可靠性，尤其是對於具有FINFET之3D結構及具有小得多之特徵大小之高階技術。所揭露方法提供根據主動區230之輪廓動態地調諧/調整蝕刻劑量之方法，其有效地減小鰭片主動區之高度的變化。蝕刻劑量在蝕刻製程之配方中定義。在一些實施例中，當給出蝕刻製程之其他參數(諸如蝕刻劑之蝕刻化學成分及溫度)時，蝕刻劑量由蝕刻持續時間定義。下文進一步解釋其機制。
經由吾人之實驗，發現，蝕刻厚度受蝕刻提及(待移除之介電材料之體積)影響，其被稱作蝕刻體積效應。舉例而言，給定區中介電材料240之經移除體積與蝕刻劑之化學供應成比例，且因此與蝕刻劑 量成比例。
圖9及圖10說明實質上類似但具有具不同輪廓特定言之具不同SWA之鰭片主動區之兩個半導體結構。圖8中之鰭片主動區具有第一SWA，且圖9中之鰭片主動區具有不同於第一SWA之第二SWA。藉由在相同蝕刻劑量情況下應用同一蝕刻製程，介電材料之經移除部分之厚度不同，諸如分別為T1及T2，如圖9及圖10中所說明。由於第一SWA較大，因此第一經蝕刻介電層厚度T1較小。蝕刻製程受水平溝槽尺寸(諸如如圖9中所說明之橫跨兩個鄰接鰭片主動區之尺寸CD1，或圖10中的CD2)影響，此係由於水平溝槽尺寸判定蝕刻製程期間之化學供應。蝕刻製程亦係關於SWA，此係由於其判定多少量之介電材料應被移除以便達成某凹入深度。藉由用相同蝕刻劑量之蝕刻製程，第一體積V1之介電材料240在圖8之半導體結構中被移除，且第二體積V2之介電材料240在圖9之半導體結構中被移除。當CD1與CD2相同時，化學供應為相同的。在此狀況下，V1實質上等於V2。因此，第二厚度T2不同於第一厚度T1，此係由於第二SWA不同於第一SWA。在此特定實例中，第二厚度T2大於第一厚度T1，此係由於第二SWA小於第一側壁角。
考慮到蝕刻體積效應，操作120提取鰭片主動區230之輪廓且操作130根據鰭片主動區230之輪廓且進一步根據所要鰭片高度H判定蝕刻劑量，使得鰭片高度在晶圓間且在批次間實質上相同。即使先前製程(諸如操作110)可引入變化從而使得鰭片主動區230之輪廓不同，但鰭片高度之變化藉由實施操作120、130及150而經消除或最小化。
在各種實施例中，操作130可經不同地實施。舉例而言，查找表基於歷史資料來建置以使蝕刻劑量與SWA配對。當SWA由操作120提取時，蝕刻劑量使用所保存之查找表根據SWA來判定。在另一實例中，基線蝕刻劑量根據基線SWA來判定。當改變所提取SWA時，蝕刻 劑量之相對改變根據公式(取決於輪廓之複雜度及蝕刻製程之特性為線性公式或非線性公式)來判定。
在另一實例中，蝕刻劑量之變化與SWA在小範圍內之變化成比例。因此，劑量變化與SWA變化之比率對於給出蝕刻設備及給出蝕刻製程為一常數。與蝕刻設備及蝕刻製程相關聯之歷史製造資料用以判定比率。因此，操作130包括使用所判定之比率根據SWA改變而判定劑量改變。比率可根據新製造資料進行調整，因此捕獲蝕刻製程之移位及其他關聯移位。
本方法100可包括其他替代例。舉例而言，蝕刻遮罩220可在CMP製程之前藉由蝕刻製程予以移除、藉由CMP製程予以移除，或在CMP製程期間作為拋光遮罩而仍然存在。在最後狀況下，蝕刻遮罩220可在CMP製程之後由蝕刻製程移除。在說明於圖3至圖7中之一些實施例中，蝕刻遮罩220在操作140之前被移除。
在說明於圖11至圖15中之其他實施例中，蝕刻遮罩220在CMP製程之後仍然存在。特定言之，在操作110之後，形成溝槽225，蝕刻遮罩220仍然存在於鰭片主動區230之頂部上，如圖11中所說明。在操作150中，介電材料240沈積於溝槽225中且又可沈積於蝕刻遮罩220上，如圖12中所說明。在操作160中，CMP製程應用至介電材料240以移除蝕刻遮罩220上方之過量部分。CMP製程可使用蝕刻遮罩220作為拋光停止層而停止於蝕刻遮罩220上，如圖13中所說明。藉由該方法，更好地控制介電材料240之厚度。在操作170中，蝕刻製程使介電材料240凹入，藉此形成淺溝槽隔離構件245，如圖14中所說明。在蝕刻製程期間，蝕刻遮罩220仍然存在於鰭片主動區230上，且進一步充當保護層而保護鰭片主動區230免受蝕刻製程損害。其後，藉由合適技術(諸如用選擇性地移除蝕刻遮罩220之蝕刻劑的濕式蝕刻)移除蝕刻遮罩220，從而導致說明於圖8中之半導體結構200。操作170中之蝕刻製 程使用由操作130判定之蝕刻劑量。然而，在本實施例中，因此判定之蝕刻劑量不同於圖7至圖8中之蝕刻製程之蝕刻劑量，此係由於介電材料240在操作160中之CMP之後及蝕刻製程之前的厚度歸因於蝕刻遮罩220而不同。
參看圖1，方法100可進一步包括在以上操作之前、期間及/或之後的其他操作。在一些實施例中，方法100包括操作180以在鰭片主動區230上形成各種裝置，諸如FET。因此，彼等FET被稱作鰭式場效電晶體(FINFET)。
在一些實施例中，形成FINFET包括形成FINFET之閘極堆疊260，如圖15中所說明。閘極堆疊260包括閘極介電層及形成於閘極介電層上之閘極導電層。閘極堆疊可由閘極替代製程形成。在閘極替代製程中，形成虛設閘極，其後形成源極及汲極構件，且接著由具有高介電係數介電材料及金屬之金屬閘極替代虛設閘極。
在一些實施例中，閘極介電層包括形成於鰭片主動區230上之高介電係數介電材料層。閘極介電層可進一步包括插入於鰭片主動區230與高介電係數介電材料層之間的界面層(IL)。
在實施例之促進中，界面層包括藉由諸如原子層沈積(ALD)、熱氧化或UV-臭氧氧化之恰當技術而形成之氧化矽。高介電係數介電層包括具有高於熱氧化矽之介電常數(約3.9)之介電常數的介電材料。高介電係數介電層係藉由諸如ALD之合適製程而形成。形成高介電係數介電材料層之其他方法包括金屬有機化學氣相沈積(MOCVD)、物理氣相沈積(PVD)、UV-臭氧氧化或分子束磊晶法(MBE)。在一個實施例中，高介電係數介電材料包括HfO2。替代地，高介電係數介電材料層包括金屬氮化物、金屬矽酸鹽或其他金屬氧化物。
閘極導電層包括一或多個導電材料，諸如經摻雜多晶矽、矽化物、金屬或金屬合金。在一些實例中，閘極導電層包括鋁、銅、鎢或 其他合適導電材料。在各種實例中，閘極導電層可不止包括導電層，諸如罩蓋層、具有針對每一類型(n型或p型)FET而調諧之恰當功函數之功函數層及填充金屬(諸如鋁)。
閘極堆疊可藉由閘極替代製程而形成。在閘極替代製程中，形成虛設閘極，其後形成源極及汲極構件，且接著由具有高介電係數介電材料及金屬之金屬閘極替代虛設閘極。源極構件及汲極構件之形成可包括形成經輕度摻雜汲極(LDD)構件，且接著形成經重度摻雜源極及汲極(S/D)。源極及汲極構件之形成可涉及一或多個離子植入製程。在一些實施例中，應變源極及汲極構件係藉由以下操作來形成：蝕刻源極及汲極區以形成源極及汲極凹部，藉由磊晶生長不同於半導體基板之半導體材料之一或多個半導體材料填充凹部用於應變效應以增強通道區中之載子遷移率。源極及汲極構件可在磊晶生長期間進行原位摻雜。
具有一或多個FINFET裝置之半導體結構200及操作180在下文根據一些實施例予以進一步描述。以下諸圖中之半導體結構200為簡單起見可僅包括圖15之一部分(部分200A)。儘管以下諸圖中之半導體結構200可說明一個鰭片主動區230及一個閘極堆疊，然而，應理解，半導體結構200可包括呈各種組態之複數個鰭片主動區230及複數個閘極堆疊，諸如並行組態且閘極堆疊中之每一者放置於複數個鰭片主動區230上方之複數個閘極堆疊。
在操作170之後，鰭片主動區230可包括與半導體基板210之半導體材料相同之半導體材料，諸如矽。替代地，鰭片主動區230包括不同於半導體基板210之半導體材料的半導體材料。鰭片主動區230可包括根據個別應用諸如應變裝置、高頻裝置或發光二極體組態之不同半導體材料之兩個或兩個以上半導體層。舉例而言，鰭片主動區230包括第一矽層、第一矽層上之矽鍺層及矽鍺層上之第二矽層。在另一實 例中，鰭片主動區230包括第一矽鍺層、第一矽鍺層上之矽層及矽層上之第二矽鍺層。在一些實施例中，鰭片主動區230中之各種半導體層由在操作110之前執行之選擇性磊晶生長(SEG)而形成。在其他實施例中，鰭片主動區230中之各種半導體層藉由在操作160之後執行的SEG形成。特定言之，在操作160之後，鰭片主動區230經凹入，且接著半導體層在凹部中藉由SEG形成。CMP製程可經執行以平坦化頂表面。
參看圖16，經摻雜井270可形成於鰭片主動區230中。在一些實施例中，鰭片主動區230經設計以形成FET，諸如p型FET(pFET)或n型FET(nFET)。在一些實例中，pFET將形成於主動區230上，且經摻雜井270包括n型摻雜劑，諸如磷(P)。在一些其他實例中，nFET將形成於主動區230上，且經摻雜井270包括分佈於主動區中之p型摻雜劑，諸如硼(B)。摻雜劑可經引入至基板210中以藉由合適摻雜製程諸如一或多個離子植入而形成經摻雜井270。
仍參看圖16，一或多個虛設閘極堆疊272形成於半導體基板210上。虛設閘極堆疊220包括閘極介電層274(諸如氧化矽)及閘極導電層276(諸如多晶矽)。閘極堆疊270之形成包括沈積及圖案化。圖案化進一步包括微影製程及蝕刻。硬式遮罩層可進一步用以圖案化閘極堆疊270。
參看圖17，源極及汲極(S/D)構件280形成於鰭片主動區230中。在一些實施例中，閘極間隔件278及輕度摻雜汲極(LDD)構件282進一步形成於鰭片主動區230中。
閘極間隔件278包括介電材料，諸如氧化矽、氮化矽、氮氧化矽。閘極間隔件278藉由包括沈積及蝕刻之程序而形成於閘極堆疊272之側壁上。S/D構件280及LDD構件藉由各別離子植入而形成。遵循一或多個熱退火製程以活化經摻雜物質。S/D構件280及LDD構件282包 括相同類型之導電性且但不同之摻雜濃度。在一個程序中，LDD構件282形成於具有第一類型之導電性及較低摻雜濃度之鰭片主動區230上；閘極間隔件278形成於閘極堆疊272之側壁上；且接著S/D構件280形成於具有第一類型導電性及較高摻雜濃度之鰭片主動區230上。
在一些實施例中，S/D構件280由磊晶生長形成以增強裝置效能從而諸如用於應變效應以增強遷移率。在實施例之促進中，源極及汲極280之形成包括選擇性地蝕刻基板210以形成凹部；且磊晶生長半導體材料於凹部中以形成S/D 280。凹部可使用濕式及/或乾式蝕刻製程形成以選擇性地蝕刻基板210之材料。在實施例之促進中，閘極堆疊272、閘極間隔件278及STI 245共同地充當蝕刻硬式遮罩，藉此在源極及汲極區中形成凹部。在一些實例中，諸如以下各者之蝕刻劑用以形成凹部：四氟化碳(CF4)、四甲基氫氧化銨(THMA)、其他合適蝕刻劑或其組合。
其後，凹部藉由將S/D構件280磊晶生長於結晶結構中而填充有半導體材料。磊晶生長可包括用恰當摻雜劑進行原位摻雜以形成S/D。在一些實施例中，磊晶生長為在磊晶生長期間涉及蝕刻之選擇性沈積製程，使得半導體材料實質上生長於凹部中的半導體表面上。特定言之，選擇性沈積製程涉及用於蝕刻效應之氯且使得沈積為選擇性的。選擇性沈積製程經設計並調諧以磊晶生長，使得形成於凹部中之S/D 280包括呈結晶結構之半導體材料。半導體材料不同於基板210之半導體材料。舉例而言，半導體材料包括氮化矽或矽鍺，而基板210為矽基板。在一些實施例中，半導體材料經選擇用於通道區中之恰當應變效應，使得對應載子遷移率得以增加。在一個實例中，鰭片主動區230係針對pFET，半導體材料為針對S/D 280之摻雜有硼之矽鍺，而基板210為矽基板。在另一實例中，鰭片主動區230係針對nFET，半導體材料為針對S/D 280之摻雜有磷的碳化矽，而基板210為 矽基板。
在又一實施例中，矽化物構件可進一步形成於源極及汲極區上以減小接觸電阻。矽化物構件可藉由包括金屬沈積(諸如鎳沈積)之稱作自對準矽化物(self-aligned silicide、salicide)之技術而形成於矽基板上，藉由熱退火以使金屬與矽反應以形成矽化物，且藉由蝕刻以移除未反應金屬。
仍參看圖17，層間介電質(ILD)284形成於基板及閘極堆疊272上。ILD 284由諸如CVD之恰當技術來沈積。ILD 284包括介電材料，諸如氧化矽、低介電係數介電材料或一組合。接著，化學機械拋光(CMP)製程其後可經應用以使ILD 284之表面極化。在一個實例中，閘極堆疊由CMP製程暴露用於後續處理步驟。在圖案化閘極堆疊272之硬式遮罩在先前操作中不被移除之另一實例中，CMP又移除硬式遮罩。替代地，CMP在硬式遮罩上停止，且硬式遮罩其後由蝕刻製程移除。
參看圖18，虛設閘極堆疊272被部分或完全移除，從而導致閘極溝槽286。虛設閘極之移除包括一或多個蝕刻步驟以選擇性地移除閘極導電層276，或替代地由諸如一或多個濕式蝕刻、乾式蝕刻或組合之合適蝕刻製程移除閘極堆疊272。
參看圖19，各種閘極材料層填充於淺溝槽286中，從而在閘極溝槽286中形成金屬閘極290。在一些實施例中，諸如在高介電係數最後製程中，閘極材料層包括閘極介電層294及閘極導電層(或閘電極)296。閘極介電層294包括高介電係數介電材料。閘極導電層296包括金屬。在一些實施例中，閘極導電層296包括多個層，諸如罩蓋層、功函數金屬層、阻斷層及填充金屬層(諸如鋁或鎢)。閘極材料層可進一步包括插入於基板210與高介電係數介電材料之間的諸如氧化矽之界面層292。界面層292為閘極介電層之一部分。各種閘極材料層藉由 諸如CVD、PVD、電鍍、ALD或其他合適技術之沈積填充於閘極溝槽286中。
高介電係數介電層294包括HfO2，或替代地金屬氮化物、金屬矽酸鹽或其他金屬氧化物。高介電係數介電層294由諸如ALD之合適製程形成。形成高介電係數介電材料層之其他方法包括MOCVD、PVD、UV-臭氧氧化或MBE。
在以剖視圖說明於圖20中之一個實施例中，閘電極256包括罩蓋層296A、阻斷層296B、功函數金屬層296C、另一阻斷層296D及填充金屬層296E。在實施例之促進中，罩蓋層296A包括由諸如ALD之恰當沈積技術形成之氮化鈦、氮化鉭或其他合適材料。阻斷層296B包括由諸如ALD之恰當沈積技術形成之氮化鈦、氮化鉭或其他合適材料。
功函數金屬層296C包括具有恰當功函數之金屬或金屬合金導電層，使得對應FET針對其裝置效能經增強。功函數(WF)金屬層296C對於pFET及nFET不同，從而分別稱作n型WF金屬及p型WF金屬。WF金屬之選擇取決於待形成於主動區230上之FET。舉例而言，半導體結構200包括用於nFET之第一主動區230及用於pFET之另一主動區，且因此n型WF及p型WF金屬分別形成於對應閘極堆疊中。特定言之，n型WF金屬為具有第一功函數之金屬，使得關聯nFET之臨限電壓得以減小。n型WK金屬靠近矽導電帶能量(Ec)或較低功函數，從而呈現更容易之電子逃逸。舉例而言，n型WF金屬具有約4.2eV或以下之功函數。p型WF金屬為具有第二功函數之金屬，使得關聯pFET之臨限電壓得以減小。p型WF金屬靠近於矽價帶能量(Ev)或較高功函數，從而呈現對原子核之強的電子鍵接能量。舉例而言，p型功函數金屬具有約5.2eV或更高之WF。
在一些實施例中，n型WF金屬包括鉭(Ta)。在其他實施例中，n 型WF金屬包括鈦鋁(TiAl)、氮化鈦鋁(TiAlN)或其組合。在其他實施例中，n型金屬包括Ta、TiAl、TiAlN、氮化鎢(WN)或其組合。n型WF金屬可包括各種基於金屬之薄膜作為用於最佳化之裝置效能及處理相容性之堆疊。在一些實施例中，p型WF金屬包括氮化鈦(TiN)或氮化鉭(TaN)。在其他實施例中，p型金屬包括TiN、TaN、氮化鎢(WN)、鈦鋁(TiAl)或其組合。p型WF金屬可包括各種基於金屬之薄膜作為用於最佳化之裝置效能及處理相容性之堆疊。功函數金屬藉由諸如PVD之合適技術來沈積。
阻斷層296D包括由諸如ALD之恰當沈積技術形成之氮化鈦、氮化組或其他合適材料。在各種實施例中，填充金屬層296E包括鋁、鎢或其他合適金屬。填充金屬層296E由諸如PVD或電鍍之合適技術來沈積。
圖19中之半導體結構200又進一步說明於圖21及圖22中。圖21為半導體結構200之俯視圖。圖19及圖22分別為沿著圖21之虛線AA'及BB'獲得之半導體結構200之剖視圖。圖21說明兩個鰭片主動區230，但圖22為了簡單起見僅說明一個鰭片主動區230。應理解，半導體結構200可包括兩個或兩個以上鰭片主動區230及兩個或兩個以上閘極堆疊290。各種對應nFET、pFET及其他電路裝置形成於基板210上。特定言之，閘極290放置於鰭片主動區230及隔離構件245上。閘極290在鰭片主動區230上之第一部分及閘極290在隔離構件245上之第二部分具有處於各種位準之各別底表面(換言之不共面)。
返回參看圖1，方法100可包括其他製造操作。在一些實施例中，互連結構形成於基板上，且經設計以耦接各種電晶體及其他裝置以形成功能電路。互連結構包括各種導電特徵，諸如用於水平連接之金屬線及用於垂直連接之接點/通路。各種互連構件可實施包括銅、鎢及/或矽化物之各種導電材料。在一個實例中，鑲嵌製程用以形成 基於銅之多層互連結構。在另一實施例中，鎢用以形成接觸孔中之鎢插頭。
圖23說明根據一些實施例構建之實施方法100之製造系統300之例示性實施例的示意圖。設備300包括與計量工具320及蝕刻設備330耦接之製造模組310。計量工具320在一個實例中可為OCD工具。蝕刻設備330為執行操作170之蝕刻製程之工具。製造模組310可嵌入於蝕刻設備330中或分散於半導體製造系統中。製造模組310包括軟體、硬體及資料庫340。資料庫340經設計以保持並維護蝕刻配方、裝置規範(諸如鰭片高度)、歷史製造資料及/或使SWA與蝕刻劑量匹配之查找表。製造模組310進一步包括經設計以提取鰭片主動區230之輪廓(諸如SWA)之輪廓的鰭片輪廓提取模組(FPE模組)350。FPE模組350與計量工具320耦接，並基於由計量工具進行之量測(操作120)來提取鰭片輪廓。製造模組310進一步包括經設計以基於所提取之鰭片輪廓而判定蝕刻製程之蝕刻劑量之蝕刻劑量(ED)模組360。因此，操作130由ED模組360實施。ED模組360與用於鰭片輪廓之FPE模組350耦接，且與用於各種資料(諸如所要鰭片高度)之資料庫340耦接。ED模組360進一步與蝕刻裝置330耦接以提供所判定之蝕刻劑量至蝕刻設備，使得操作170中之蝕刻製程由蝕刻設備330與所判定之蝕刻劑量實施，藉此形成具有鰭片高度之鰭片主動區230，該鰭片高度在晶圓之間且在批次之間具有最小化之變化。系統300可進一步包括耦接或整合在一起之其他模組、製造設備及計量工具。在各種實例中，系統300之各種實體經由網際網路、企業內部網路或其他纜線/無線通信構件而耦接在一起。
本揭露並不限於半導體結構包括諸如金屬-氧化物-矽(MOS)電晶體之場效電晶體之應用，且可擴展至具有金屬閘極堆疊之其他積體電路。舉例而言，半導體結構200可包括動態隨機存取記憶體(DRAM)單 元、單一電子電晶體(SET)及/或其他微電子裝置(本文中被共同地稱作電子裝置)。在另一實施例中，半導體結構200包括FinFET電晶體。當然，本發明之態樣亦適用及/或易於適宜於其他類型之電晶體，且可用於許多不同應用中，包括感測器單元、記憶體單元、邏輯單元及其他。
本揭露提供一種半導體結構及其製造方法。方法包括：提取鰭片主動區之輪廓；根據鰭片主動區輪廓判定或調整蝕刻劑量；及使用蝕刻劑量執行蝕刻製程以使介電材料凹入，藉此形成鰭片主動區及淺溝槽隔離構件。判定蝕刻劑量之操作可使用查找表或公式。替代地，實施前饋迴路，使得來自先前晶圓之輪廓之變化用以調整後續晶圓之蝕刻劑量。本發明之一些實施例給予優於現有技術之優點，儘管應理解，其他實施例可給予不同優點，但並非所有優點有必要在本文中予以論述，且並非需要特定優點用於所有實施例。藉由使用所揭露之方法，減小對應半導體結構中鰭片主動區之高度的變化，且增強裝置效能。藉由使用所揭露之方法，鰭片高度加載可經過度控制以低於6nm。鰭片高度加載定義為歸因於鰭片高度加載之鰭片高度變化。舉例而言，一個結構具有具經並聯緻密地組態之1000個鰭片特徵之密集鰭片圖案，且另一結構具有具與其他鰭片構件隔離之4個鰭片構件的隔離鰭片圖案。第一結構中之緻密鰭片圖案與第二結構中隔離之鰭片圖案之間的鰭片高度差為鰭片高度加載。吾人之實驗不斷地展示，鰭片高度加載為：在使用現有方法情況下大於6nm；且在使用所揭露方法情況下小於6nm。特定言之，藉由使用所揭露之方法，鰭片高度加載經控制以在一些實例中為在1nm與3nm之間的範圍內。總體而言，藉由所揭露之方法，鰭片加載效應依據鰭片高度變化被實質上減小，此情形提供對FinFET結構(或其他3D結構)之顯著改良，特別是對於具有小得多之特徵大小的高階技術節點。具有經最佳化並動態調整之蝕 刻劑量之蝕刻製程可應用至具有類似輪廓敏感性電路構件之其他結構。
因此，本揭露亦提供一種根據一些實施例之用於製造一積體電路之方法。該方法包括：在一半導體基板上形成一溝槽，藉此定義鰭片主動區；提取該等鰭片主動區之一輪廓；根據該等鰭片主動區之該輪廓判定一蝕刻劑量；用一介電材料填充該溝槽；及使用該蝕刻劑量對該介電材料執行一蝕刻製程，藉此使該介電材料凹入並定義該等鰭片主動區之一鰭片高度。
本揭露提供一種根據一些實施例之用於製造一積體電路之方法。該方法包括：在一基板上形成第一溝槽，藉此在該基板上定義第一隆脊構件；量測該等第一隆脊構件之一側壁角(SWA)；根據該SWA及一所要高度判定一蝕刻劑量；用一材料填充該第一溝槽；及用該蝕刻劑量對該材料執行一蝕刻製程，藉此使該材料凹入並定義具有該所要高度之該等第一隆脊構件。
本揭露提供一種根據一些實施例之用於半導體製造之系統。該系統包括：一計量工具，其可操作以量測形成於一半導體基板上之一鰭片主動區之輪廓；一蝕刻設備，其可操作以對該半導體基板執行一蝕刻製程；及一製造模組，其與該計量工具及該蝕刻設備耦接，其中該製造模組經設計以基於該鰭片主動區之該輪廓判定一蝕刻劑量。
當結合附圖進行閱讀時，自以上描述最好地理解本發明之態樣。應強調的是，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增加或減小各種特徵之尺寸。亦應強調的是，附加圖式僅說明本發明之典型實施例，且因此不應被視在範疇上為限制性的，此係因為本發明可同樣良好地應用於其他實施例。
雖然僅本發明之幾個例示性實施例已在上文詳細地描述，但熟 習此項技術著將易於瞭解，在不實質上背離本發明之新穎教示及優點之情況下，許多修改在例示性實施例中係可能的。應理解，上文列出之步驟之各種不同組合可以各種序列或並行地使用，且不存在關鍵或必需之特定步驟。又，上文關於一些實施例說明並論述之特徵可與上文關於其他實施例說明並論述之特徵進行組合。因此，所有此等修改意欲包括在本說明書之範疇內。
100‧‧‧製造具有鰭片主動區之半導體結構之方法
110‧‧‧操作
120‧‧‧操作
130‧‧‧操作
140‧‧‧操作
150‧‧‧操作
160‧‧‧操作
170‧‧‧操作
180‧‧‧操作

Claims (10)

  1. 一種方法，其包含：在一半導體基板上形成一溝槽，藉此定義鰭片主動區；提取該等鰭片主動區之一輪廓；根據該等鰭片主動區之該輪廓判定一蝕刻劑量；用一介電材料填充該溝槽；及使用該蝕刻劑量對該介電材料執行一蝕刻製程，藉此使該介電材料凹入並定義該等鰭片主動區之一鰭片高度。
  2. 如請求項1之方法，其中該使用該蝕刻劑量對該介電材料執行該蝕刻製程包括形成：具有該鰭片高度之該等鰭片主動區，該鰭片高度具有範圍介於1nm與3nm之間的一鰭片高度加載。
  3. 如請求項1之方法，其中該形成該溝槽包括：使用一微影製程在該半導體基板上形成一蝕刻遮罩；及通過該蝕刻遮罩之開口蝕刻該半導體基板。
  4. 如請求項1之方法，其中該提取該等鰭片主動區之該輪廓包括量測該溝槽之一側壁角。
  5. 如請求項4之方法，其中該量測該側壁角包括：藉由一基於散射量測之光學臨界尺寸計量學(OCD)來量測該側壁角。
  6. 如請求項1之方法，其進一步包含：在一第二半導體基板上形成一第二溝槽，藉此定義第二鰭片主動區；提取該等第二鰭片主動區之一第二輪廓；在該第二輪廓不同於該輪廓的情況下調整該蝕刻劑量；用該介電材料填充該第二溝槽；及使用該經調整之蝕刻劑量對該介電材料執行一第二蝕刻製 程，藉此使該介電材料凹入並定義具有該高度之該等第二鰭片主動區。
  7. 一種方法，其包含：在一基板上形成第一溝槽，藉此在該基板上定義第一隆脊構件；量測該等第一隆脊構件之一側壁角(SWA)；根據該SWA及一所要高度判定一蝕刻劑量；用一材料填充該第一溝槽；及用該蝕刻劑量對該材料執行一蝕刻製程，藉此使該材料凹入並定義具有該所要高度之該等第一隆脊構件。
  8. 如請求項7之方法，其中該量測該第一隆脊構件之SWA包括量測該基板上之多個方位且產生一平均SWA；且該判定該蝕刻劑量包括根據該平均SWA及該所要高度判定該蝕刻劑量。
  9. 如請求項7之方法，其中該量測該側壁角包括：藉由一基於散射量測之光學臨界尺寸計量學(OCD)來量測該側壁角。
  10. 一種用於半導體製造之系統，其包含：一計量工具，其可操作以量測形成於一半導體基板上之一鰭片主動區之輪廓；一蝕刻設備，其可操作以對該半導體基板執行一蝕刻製程；及一製造模組，其與該計量工具及該蝕刻設備耦接，其中該製造模組經設計以基於該鰭片主動區之該輪廓判定一蝕刻劑量。
TW105102321A 2015-02-13 2016-01-26 經由主動區輪廓以控制高度之半導體製造之方法 TWI601239B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562116257P 2015-02-13 2015-02-13
US14/975,525 US9673112B2 (en) 2015-02-13 2015-12-18 Method of semiconductor fabrication with height control through active region profile

Publications (2)

Publication Number Publication Date
TW201703193A true TW201703193A (zh) 2017-01-16
TWI601239B TWI601239B (zh) 2017-10-01

Family

ID=56552467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102321A TWI601239B (zh) 2015-02-13 2016-01-26 經由主動區輪廓以控制高度之半導體製造之方法

Country Status (5)

Country Link
US (2) US9673112B2 (zh)
KR (2) KR20160100261A (zh)
CN (1) CN105895528B (zh)
DE (1) DE102016100142B4 (zh)
TW (1) TWI601239B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694593B (zh) * 2018-04-17 2020-05-21 聯華電子股份有限公司 半導體記憶元件的製作方法
US11823864B1 (en) * 2020-04-08 2023-11-21 Hrl Laboratories, Llc Embedded high-Z marker material and process for alignment of multilevel ebeam lithography

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673112B2 (en) 2015-02-13 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor fabrication with height control through active region profile
CN107919347B (zh) * 2016-10-10 2020-07-10 中芯国际集成电路制造(上海)有限公司 鳍式电阻元件及半导体器件的形成方法
US10499876B2 (en) * 2017-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Test key design to enable X-ray scatterometry measurement
US10170577B1 (en) 2017-12-04 2019-01-01 International Business Machines Corporation Vertical transport FETs having a gradient threshold voltage
US10832919B2 (en) * 2018-04-11 2020-11-10 International Business Machines Corporation Measuring and modeling material planarization performance
US10546770B2 (en) * 2018-05-02 2020-01-28 Varian Semiconductor Equipment Associates, Inc. Method and device isolation structure in finFET
US10770302B2 (en) * 2018-09-27 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor FinFET device and method
CN113707554B (zh) * 2020-05-20 2024-05-10 广东汉岂工业技术研发有限公司 精准制备鳍式结构深度的自动制程控制方法
CN112133631B (zh) * 2020-09-25 2022-11-18 上海华力微电子有限公司 改善栅极刻蚀形貌稳定性的方法和刻蚀设备

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643557B1 (en) * 2000-06-09 2003-11-04 Advanced Micro Devices, Inc. Method and apparatus for using scatterometry to perform feedback and feed-forward control
JP2005064500A (ja) 2003-08-14 2005-03-10 Samsung Electronics Co Ltd マルチ構造のシリコンフィンおよび製造方法
US8129283B2 (en) * 2007-02-13 2012-03-06 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
JP5301912B2 (ja) 2008-07-31 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8264032B2 (en) 2009-09-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Accumulation type FinFET, circuits and fabrication method thereof
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US20110260282A1 (en) * 2010-04-23 2011-10-27 Toshiba America Electronic Components, Inc. Semiconductor device and manufacturing methods
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8879073B2 (en) * 2012-02-24 2014-11-04 Kla-Tencor Corporation Optical metrology using targets with field enhancement elements
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8580642B1 (en) 2012-05-21 2013-11-12 Globalfoundries Inc. Methods of forming FinFET devices with alternative channel materials
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8846477B2 (en) * 2012-09-27 2014-09-30 Globalfoundries Inc. Methods of forming 3-D semiconductor devices using a replacement gate technique and a novel 3-D device
US8497177B1 (en) * 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8809171B2 (en) 2012-12-28 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming FinFETs having multiple threshold voltages
US9166053B2 (en) * 2013-02-22 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device including a stepped profile structure
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US9029226B2 (en) 2013-03-13 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for doping lightly-doped-drain (LDD) regions of finFET devices
US20150014808A1 (en) 2013-07-11 2015-01-15 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
US9240342B2 (en) * 2013-07-17 2016-01-19 Globalfoundries Inc. Methods of forming replacement fins for a FinFET semiconductor device by performing a replacement growth process
US9673112B2 (en) 2015-02-13 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor fabrication with height control through active region profile

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694593B (zh) * 2018-04-17 2020-05-21 聯華電子股份有限公司 半導體記憶元件的製作方法
US11823864B1 (en) * 2020-04-08 2023-11-21 Hrl Laboratories, Llc Embedded high-Z marker material and process for alignment of multilevel ebeam lithography

Also Published As

Publication number Publication date
DE102016100142B4 (de) 2018-10-31
DE102016100142A1 (de) 2016-08-18
TWI601239B (zh) 2017-10-01
CN105895528B (zh) 2019-10-08
US9978652B2 (en) 2018-05-22
KR101959638B1 (ko) 2019-03-18
CN105895528A (zh) 2016-08-24
KR20160100261A (ko) 2016-08-23
US20170309526A1 (en) 2017-10-26
US9673112B2 (en) 2017-06-06
KR20170128192A (ko) 2017-11-22
US20160240444A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI601239B (zh) 經由主動區輪廓以控制高度之半導體製造之方法
KR102105116B1 (ko) 유전체 게이트 위의 콘택트를 갖는 finfet 디바이스를 위한 구조체 및 방법
KR101887255B1 (ko) 3D FinFET 금속 게이트를 위한 구조물 및 방법
US11133306B2 (en) Semiconductor device including fin structures and manufacturing method thereof
KR101496518B1 (ko) 고유전율 및 금속 게이트 구조를 갖는 ｍｏｓｆｅｔ를 위한 구조 및 방법
US8999794B2 (en) Self-aligned source and drain structures and method of manufacturing same
US8569139B2 (en) Method of manufacturing strained source/drain structures
US8372755B2 (en) Multilayer hard mask
US20180145131A1 (en) Semiconductor Device and Method
TWI718211B (zh) 鰭式場效電晶體元件及其形成方法
US10461173B1 (en) Methods, apparatus, and manufacturing system for forming source and drain regions in a vertical field effect transistor
TWI713771B (zh) 半導體元件之製造方法
TW201834054A (zh) 電晶體及其形成方法
US20230369465A1 (en) Semiconductor Device Structure With Uniform Threshold Voltage Distribution and Method of Forming the Same
KR20190002273A (ko) FinFET을 위한 하이브리드 방위를 갖는 집적 회로 구조물 및 방법
US11996472B2 (en) Multi-layer dielectric refill for profile control in semiconductor devices
KR20190125144A (ko) 게이트 구조물 및 방법
TWI785401B (zh) 半導體裝置及其形成方法
US20230253470A1 (en) Semiconductor Device Structure with Uneven Gate Profile
US11631745B2 (en) Semiconductor device structure with uneven gate profile