TW201702877A - 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 - Google Patents

映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 Download PDF

Info

Publication number
TW201702877A
TW201702877A TW104122494A TW104122494A TW201702877A TW 201702877 A TW201702877 A TW 201702877A TW 104122494 A TW104122494 A TW 104122494A TW 104122494 A TW104122494 A TW 104122494A TW 201702877 A TW201702877 A TW 201702877A
Authority
TW
Taiwan
Prior art keywords
unit
mapping table
physical
storage space
entity
Prior art date
Application number
TW104122494A
Other languages
English (en)
Other versions
TWI534618B (zh
Inventor
葉志剛
謝長翰
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW104122494A priority Critical patent/TWI534618B/zh
Priority to US14/829,654 priority patent/US10191840B2/en
Application granted granted Critical
Publication of TWI534618B publication Critical patent/TWI534618B/zh
Publication of TW201702877A publication Critical patent/TW201702877A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

本發明提出一種用於可複寫式非揮發性記憶體模組的映射表更新方法。本方法包括在緩衝記憶體中分配映射表儲存空間，以儲存實體位址-邏輯位址映射表。本方法還判斷映射表儲存空間的剩餘儲存空間是否小於門檻值。若剩餘儲存空間小於門檻值，將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表，並清除儲存在該映射表儲存空間實體位址-邏輯位址映射表的映射資訊。本方法也包括：將對應已程式化作動實體抹除單元的更新映射資訊儲存至該映射表儲存空間中。

Description

映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
本發明是有關於一種的映射表更新方法，且特別是有關於一種用於可複寫式非揮發性記憶體模組的邏輯位址-實體位址映射表更新方法、記憶體控制電路單元及記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，因此，近年可複寫式非揮發性記憶體產業成為電子產業中相當熱門的一環。例如，以快閃記憶體作為儲存媒體的固態硬碟(Solid-state drive)已廣泛應用作為電腦主機的硬碟，以提升電腦的存取效能。
使用可複寫式非揮發性記憶體模組作為儲存媒體的記憶體儲存裝置會建立邏輯位址-實體位址映射表來記錄邏輯單元與實體單元之間的映射資訊，使主機系統可順利存取可複寫式非揮發性記憶體模組的資料。例如，當主機系統欲寫入資料時，記憶體儲存裝置可將此資料程式化至實體單元，並將此資料的邏輯單元與實體單元的映射關係更新至邏輯位址-實體位址映射表。具體而言，記憶體儲存裝置會將對應此邏輯單元的邏輯位址-實體位址映射表載入至緩衝記憶體來更新。
而由於主機系統每次欲寫入資料的邏輯單元可能對應於不同的邏輯位址-實體位址映射表，為避免頻繁地更新邏輯位址-實體位址映射表，記憶體儲存裝置會分配一暫存空間以儲存暫存映射表，且將欲寫入的資料程式化至作動實體抹除單元，並將資料所屬的邏輯單元與作動實體抹除單元的映射關係儲存在暫存空間中。當暫存空間已滿時，再將儲存在暫存空間中的暫存映射表的映射資訊一次更新至邏輯位址-實體位址映射表。
然而，實際可程式化至每個實體單元的資料量可能不同(例如，資料經過壓縮)，也就是說，每個實體單元可能映射到不同數量的邏輯單元。因此，暫存映射表中對應每個實體單元的映射資訊大小也會不同。如此一來，當暫存空間已滿時，可能形成作動實體抹除單元尚未被寫滿的情況。而在此情況下，由於暫存空間已滿，記憶體儲存裝置的控制電路會將暫存空間中所儲存的暫存映射表的映射資訊更新至邏輯位址-實體位址映射表，並將後續欲寫入的資料根據程式化順序程式化至作動實體抹除單元中尚未被程式化的實體程式化單元。
例如，多階記憶胞(Multi Level Cell, MLC)NAND快閃記憶體的實體抹除單元包括下實體程式化單元(又稱快速頁面)與上實體程式化單元(又稱慢速頁面)。在將暫存映射表的映射資訊更新至邏輯位址-實體位址映射表之後，倘若根據程式化順序而將欲寫入的資料程式化至作動實體抹除單元中的上實體程式化單元時，發生程式化錯誤(例如，發生不預期斷電)，會導致對應此上實體程式化單元的已程式化的下實體程式化單元的資料也發生錯誤。但由於邏輯位址-實體位址映射表已被更新，已無從得知此資料的舊位址，而發生此資料無法恢復的狀況。
本發明範例實施例提供一種映射表更新方法、記憶體控制電路單元及記憶體儲存裝置，其能夠有效率地更新邏輯位址-實體位址映射表，並避免更新邏輯位址-實體位址映射表後，已程式化的資料因其他實體程式化單元的程式化失敗而無法恢復的狀況。
本發明一範例實施例提出一種映射表更新方法，以用於記憶體儲存裝置。記憶體儲存裝置具有可複寫式非揮發性記憶體模組。可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一實體抹除單元具有多個實體程式化單元。映射表更新方法包括：在緩衝記憶體中分配映射表儲存空間，以儲存實體位址-邏輯位址映射表；判斷映射表儲存空間中的剩餘儲存空間是否小於一第一門檻值；倘若判斷剩餘儲存空間小於第一門檻值，則將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表；清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊；以及將屬於多個邏輯程式化單元的多筆寫入資料程式化至所述實體抹除單元之中的一個作動實體抹除單元的多個實體程式化單元，建立程式化所述寫入資料的實體程式化單元與邏輯程式化單元之間的多個更新映射資訊，並且將所述更新映射資訊儲存至映射表儲存空間中。
在本發明的一範例實施例中，上述將所述更新映射資訊儲存至映射表儲存空間中的步驟包括：當將所述更新映射資訊的其中一部份儲存至映射表儲存空間並且映射表儲存空間中的剩餘儲存空間不大於第二門檻值時，判斷作動實體抹除單元中是否存有至少一第一實體程式化單元，其中所述至少一第一實體程式化單元為下實體程式化單元，所述至少一第一實體程式化單元已程式化有效資料且對應所述至少一第一實體程式化單元的上實體程式化單元未被程式化；倘若判斷作動實體抹除單元中存有所述至少一第一實體程式化單元時，則將虛擬資料程式化至對應所述至少一第一實體程式化單元的上實體程式化單元；在將虛擬資料程式化至對應所述至少一第一實體程式化單元的上實體程式化單元之後，將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表；以及清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊並且將所述更新映射資訊的其餘部份儲存至映射表儲存空間中。
在本發明的一範例實施例中，上述映射表儲存空間中已儲存對應多個已程式化實體抹除單元的多個更新映射資訊。
在本發明的一範例實施例中，上述的映射表更新方法更包括：計算對應所述已程式化實體抹除單元的其中一個已程式化實體抹除單元的更新映射資訊的大小，其中所述其中一個已程式化實體抹除單元為在將所述寫入資料程式化至作動實體抹除單元的多個實體程式化單元之前最後程式化的實體抹除單元；以及設定其中一個已程式化實體抹除單元的更新映射資訊的大小作為第一門檻值。
在本發明的一範例實施例中，上述的映射表更新方法更包括：計算對應每一已程式化實體抹除單元的更新映射資訊的大小；計算所述已程式化實體抹除單元的更新映射資訊的大小的平均值；以及設定平均值作為第一門檻值。
在本發明的一範例實施例中，上述的映射表更新方法更包括：計算對應每一已程式化實體抹除單元的更新映射資訊的大小；識別對應所述已程式化實體抹除單元的更新映射資訊的大小之中的最大值；以及設定最大值作為第一門檻值。
在本發明的一範例實施例中，上述寫入資料之中的至少一部分資料是將從主機系統所接收的多筆原始資料壓縮後所產生的資料。
本發明一範例實施例提出一種記憶體控制電路單元，用於控制記憶體儲存裝置的可複寫式非揮發性記憶體模組。其中可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一實體抹除單元具有多個實體程式化單元。記憶體控制電路單元包括：主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統；記憶體介面用以耦接至可複寫式非揮發性記憶體模組；且記憶體管理電路耦接至主機介面與記憶體介面。記憶體管理電路用以在緩衝記憶體中分配映射表儲存空間，以儲存實體位址-邏輯位址映射表，此外，記憶體管理電路更用以判斷映射表儲存空間中的剩餘儲存空間是否小於一第一門檻值。倘若判斷剩餘儲存空間小於第一門檻值，記憶體管理電路更用以將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表。再者，記憶體管理電路更用以清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊。另外，記憶體管理電路更用以將屬於多個邏輯程式化單元的多筆寫入資料程式化至所述實體抹除單元之中的一個作動實體抹除單元的多個實體程式化單元，建立程式化所述寫入資料的實體程式化單元與該些邏輯程式化單元之間的多個更新映射資訊，並且將所述更新映射資訊儲存至映射表儲存空間中。
在本發明的一範例實施例中，當將所述更新映射資訊的其中一部份儲存至映射表儲存空間且映射表儲存空間的剩餘儲存空間不大於第二門檻值時，記憶體管理電路更用以判斷作動實體抹除單元中是否存有至少一第一實體程式化單元，其中所述至少一第一實體程式化單元為下實體程式化單元，所述至少一第一實體程式化單元已程式化有效資料且對應該所述至少一第一實體程式化單元的上實體程式化單元未被程式化。此外，倘若判斷作動實體抹除單元中存有所述至少一第一實體程式化單元時，記憶體管理電路更用以將虛擬資料程式化至對應所述至少一第一實體程式化單元的上實體程式化單元。並且，在將虛擬資料程式化至對應所述至少一第一實體程式化單元的上實體程式化單元之後，記憶體管理電路更用以將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表。再者，記憶體管理電路更用以清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊並且將所述更新映射資訊的其餘部份儲存至映射表儲存空間中。
在本發明的一範例實施例中，上述映射表儲存空間中已儲存對應多個已程式化實體抹除單元的多個更新映射資訊。
在本發明的一範例實施例中，上述記憶體管理電路更用以計算對應所述已程式化實體抹除單元的其中一個已程式化實體抹除單元的更新映射資訊的大小，其中所述其中一個已程式化實體抹除單元為在將所述寫入資料程式化至作動實體抹除單元的多個實體程式化單元之前最後程式化的實體抹除單元。並且，記憶體管理電路更用以設定所述其中一個已程式化實體抹除單元的更新映射資訊的大小作為第一門檻值。
在本發明的一範例實施例中，上述記憶體管理電路更用以計算對應每一已程式化實體抹除單元的更新映射資訊的大小。此外，記憶體管理電路更用以計算所述已程式化實體抹除單元的更新映射資訊的大小的平均值，並設定此平均值作為第一門檻值。
在本發明的一範例實施例中，上述記憶體管理電路更用以計算對應每一已程式化實體抹除單元的更新映射資訊的大小。此外，記憶體管理電路更用以識別對應所述已程式化實體抹除單元的更新映射資訊的大小之中的最大值，並設定此最大值作為第一門檻值。
在本發明的一範例實施例中，上述寫入資料之中的至少一部分資料是經由上述記憶體管理電路將從主機系統所接收的多筆原始資料壓縮後所產生的資料。
本發明一範例實施例提出一種記憶體儲存裝置包括：連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。連接介面單元用以耦接至主機系統；可複寫式非揮發性記憶體模組包括多個實體抹除單元；記憶體控制電路單元耦接至連接介面單元與可複寫式非揮發性記憶體模組。記憶體控制電路單元用以在緩衝記憶體中分配映射表儲存空間，用以儲存實體位址-邏輯位址映射表。此外，記憶體控制電路單元更用以判斷映射表儲存空間中的剩餘儲存空間是否小於一第一門檻值。倘若判斷剩餘儲存空間小於第一門檻值，記憶體控制電路單元更用以將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表。再者，記憶體控制電路單元更用以清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊。另外，記憶體控制電路單元更用以將屬於多個邏輯程式化單元的多筆寫入資料程式化至所述實體抹除單元之中的一個作動實體抹除單元的多個實體程式化單元，建立程式化所述寫入資料的實體程式化單元與邏輯程式化單元之間的多個更新映射資訊，並且將所述更新映射資訊儲存至映射表儲存空間中。
在本發明的一範例實施例中，當將所述更新映射資訊的其中一部份儲存至映射表儲存空間並且映射表儲存空間中的剩餘儲存空間不大於第二門檻值時，記憶體控制電路單元更用以判斷作動實體抹除單元中是否存有至少一第一實體程式化單元，其中所述至少一第一實體程式化單元為下實體程式化單元，所述至少一第一實體程式化單元已程式化有效資料且對應所述至少一第一實體程式化單元的上實體程式化單元未被程式化。此外，倘若判斷作動實體抹除單元中存有所述至少一第一實體程式化單元時，記憶體控制電路單元更用以將虛擬資料程式化至對應所述至少一第一實體程式化單元的上實體程式化單元。並且，在將虛擬資料程式化至對應所述至少一第一實體程式化單元的上實體程式化單元之後，記憶體控制電路單元更用以將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表。再者，記憶體控制電路單元更用以清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊並且將所述更新映射資訊的其餘部份儲存至映射表儲存空間中。
在本發明的一範例實施例中，上述映射表儲存空間中已儲存對應多個已程式化實體抹除單元的多個更新映射資訊。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以計算對應所述已程式化實體抹除單元的其中一個已程式化實體抹除單元的更新映射資訊的大小，其中所述其中一個已程式化實體抹除單元為在將所述寫入資料程式化至作動實體抹除單元的多個實體程式化單元之前最後程式化的實體抹除單元。並且，記憶體控制電路單元更用以設定所述其中一個已程式化實體抹除單元的更新映射資訊的大小作為第一門檻值。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以計算對應每一已程式化實體抹除單元的更新映射資訊的大小。此外，記憶體控制電路單元更用以計算所述已程式化實體抹除單元的更新映射資訊的大小的平均值，並設定此平均值作為第一門檻值。
在本發明的一範例實施例中，上述記憶體控制電路單元更用以計算對應每一已程式化實體抹除單元的更新映射資訊的大小。此外，記憶體控制電路單元更用以識別對應所述已程式化實體抹除單元的更新映射資訊的大小之中的最大值，並設定此最大值作為第一門檻值。
在本發明的一範例實施例中，上述寫入資料之中的至少一部分資料是經由記憶體控制電路單元將從主機系統所接收的多筆原始資料壓縮後所產生的資料。
基於上述，可提升邏輯位址-實體位址映射表的更新效率，並避免更新邏輯位址-實體位址映射表後，已程式化的資料因其他實體程式化單元的程式化失敗而無法恢復的狀況。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖，且圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
請參照圖1，主機系統11一般包括電腦12與輸入/輸出(input/output, I/O)裝置13。電腦12包括微處理器122、隨機存取記憶體(random access memory, RAM) 124、系統匯流排126與資料傳輸介面128。輸入/輸出裝置13包括如圖2的滑鼠21、鍵盤22、顯示器23與印表機24。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置13，輸入/輸出裝置13可更包括其他裝置。
在本範例實施例中，記憶體儲存裝置10是透過資料傳輸介面128與主機系統11的其他元件電性連接。藉由微處理器122、隨機存取記憶體124與輸入/輸出裝置13的運作可將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。例如，記憶體儲存裝置10可以是如圖2所示的隨身碟25、記憶卡26或固態硬碟(Solid State Drive, SSD)27等的可複寫式非揮發性記憶體儲存裝置。
圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
一般而言，主機系統11為可實質地與記憶體儲存裝置10配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統11是以電腦系統來做說明，然而，在另一範例實施例中主機系統11可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為圖3中的數位相機(攝影機)31時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡32、MMC卡33、記憶棒(memory stick)34、CF卡35或嵌入式儲存裝置36(如圖3所示)。嵌入式儲存裝置36包括嵌入式多媒體卡(Embedded MMC, eMMC)。值得一提的是，嵌入式多媒體卡是直接電性連接於主機系統的基板上。
圖4是根據一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE) 1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、安全數位(Secure Digital, SD)介面標準、記憶棒(Memory Stick, MS)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。在本範例實施例中，連接介面單元可與記憶體控制電路單元封裝在一個晶片中，或佈設於一包含記憶體控制電路單元之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~ 410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組406為多階記憶胞（Multi Level Cell，MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個資料位元的快閃記憶體模組）。然而，本發明不限於此，可複寫式非揮發性記憶體模組406亦可是單階記憶胞（Single Level Cell，SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個資料位元的快閃記憶體模組）、複數階記憶胞（Trinary Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個資料位元的快閃記憶體模組）、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、UHS-I介面標準 、UHS-II介面標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體508、電源管理電路510、錯誤檢查與校正電路512與資料壓縮/解壓縮電路514。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code, ECC Code)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會根據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
資料壓縮/解壓縮電路514是耦接至記憶體管理電路502。在此，資料壓縮/解壓縮電路514用以壓縮欲寫入至可複寫式非揮發性記憶體模組406的資料並且用以解壓縮從可複寫式非揮發性記憶體模組406中所讀取之資料。例如，資料壓縮/解壓縮電路514包含壓縮器(compressor)及解壓縮器(decompressor)。壓縮器可用以找出原始資料(original data)中存在的資料累贅(data redundancy)、移除所找出之累贅，將剩餘的必要資料編碼並且輸出編碼結果(即，壓縮資料(compressed data)。而解壓縮器用以將讀入的壓縮資料根據既定的步驟解碼並送出解碼結果(即，解壓縮資料(decompressed data))。在本範例實施例中，資料壓縮/解壓縮電路514是使用無失真壓縮演算法來壓縮資料，以使壓縮後之資料能夠被還原。
圖6A與圖6B是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組106之實體抹除單元的運作時，以“提取”、“分組”、“劃分”、“關聯”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6A，記憶體控制電路單元404(或記憶體管理電路502)會將實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，當從主機系統11接收到寫入指令與欲寫入之資料時，記憶體管理電路502會從閒置區604中提取實體抹除單元，並且將資料寫入至所提取的實體抹除單元中，以替換資料區602的實體抹除單元。
邏輯上屬於系統區606的實體抹除單元是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體管理電路502會從取代區608中提取正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會根據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。
請參照圖6B，如上所述，資料區602與閒置區604的實體抹除單元是以輪替方式來儲存主機系統11所寫入之資料。在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會配置邏輯位址610(0)~610(D)給主機系統11，以映射至資料區602中部份的實體抹除單元414(0)~410(F-1)，以利於在以上述輪替方式來儲存資料之實體抹除單元中進行資料存取。特別是，主機系統11會透過邏輯位址610(0)~610(D)來存取資料區602中的資料。此外，記憶體控制電路單元404(或記憶體管理電路502)會建立邏輯位址-實體位址映射表(logical address-physical address mapping table)，以記錄邏輯單元與實體單元之間的映射關係。此邏輯位址-實體位址映射表可以例如是記錄邏輯位址與實體抹除單元、邏輯位址與實體程式化單元、邏輯程式化單元與實體抹除單元及/或邏輯程式化單元與實體程式化單元之間的映射關係等各種邏輯與實體的對應關係，本發明不加以限制。
在本範例實施例中，記憶體儲存裝置10的可複寫式非揮發性記憶體模組406可以是以實體程式化單元為基礎(亦稱為頁面為基礎(page based))來進行管理。例如，在執行寫入指令時，不管目前資料是要寫入至那個邏輯程式化單元，記憶體控制電路單元404(或記憶體管理電路502)皆會以一個實體程式化單元接續一個實體程式化單元的方式來寫入資料(亦稱為隨機寫入機制)。具體來說，記憶體控制電路單元404(或記憶體管理電路502)會從閒置區604中提取一個空的實體抹除單元作為作動實體抹除單元來寫入資料。並且，當此作動實體抹除單元已寫滿時，記憶體控制電路單元404(或記憶體管理電路502)會再從閒置區604中提取另一個空的實體抹除單元作為作動實體抹除單元，以繼續寫入對應來自於主機系統11之寫入指令的資料。
在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會在緩衝記憶體508中分配映射表儲存空間，用以儲存實體位址-邏輯位址映射表(physical address-logical address mapping table)，以記錄已程式化的作動實體抹除單元的實體程式化單元與資料所屬的邏輯程式化單元的映射關係。在本範例實施例中，程式化至實體程式化單元的資料可以是經過壓縮或未經過壓縮的。因此，一個實體程式化單元可映射一個或多個邏輯程式化單元。若一個實體程式化單元是映射到一個邏輯程式化單元(例如，程式化至作動實體抹除單元的資料未經過壓縮)，當作動實體抹除單元寫滿時，作動實體抹除單元的多個實體程式化單元與多個邏輯程式化單元的多個映射關係所形成的更新映射資訊的大小恰為1單位。記憶體控制電路單元404(或記憶體管理電路502)可在緩衝記憶體508中分配4單位的儲存空間作為映射表儲存空間來儲存實體位址-邏輯位址映射表。然而，也可視實際需求來決定分配更多或更少的儲存空間來作為映射表儲存空間，本發明不加以限制。
圖7A、圖7B與圖7C是根據一範例實施例所繪示之將作動實體抹除單元之更新映射資訊儲存至映射表儲存空間的範例示意圖。
請參照圖7A，為方便說明，本範例實施例是以尚未有任何實體抹除單元被關聯至資料區為開始來進行說明。記憶體控制電路單元404(或記憶體管理電路502)在緩衝記憶體508中分配4單位儲存空間的映射表儲存空間701以儲存實體位址-邏輯位址映射表。當記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到將資料寫入邏輯位址的寫入指令時，記憶體控制電路單元404(或記憶體管理電路502)會從閒置區604提取一個空的實體抹除單元(即，實體抹除單元410(0))作為作動實體抹除單元。記憶體控制電路單元404(或記憶體管理電路502)會按照作動實體抹除單元的實體程式化單元的程式化順序將資料程式化至實體抹除單元410(0)的實體程式化單元中。記憶體控制電路單元404(或記憶體管理電路502)並根據實體抹除單元410(0)中已程式化的實體程式化單元與資料所屬的邏輯程式化單元的映射關係建立更新映射資訊，且將更新映射資訊儲存至映射表儲存空間701中。當作動實體抹除單元(即實體抹除單元410(0))寫滿時，記憶體控制電路單元404(或記憶體管理電路502)會從閒置區604提取另一個空的實體抹除單元410(1)作為新的作動實體抹除單元，以儲存後續寫入指令的資料。
在本範例實施例中，當作動實體抹除單元已寫滿而需從閒置區604選取另一個空的實體抹除單元作為新的作動實體抹除單元時，記憶體控制電路單元404(或記憶體管理電路502)會判斷是否需更新邏輯位址-實體位址映射表。具體而言，記憶體控制電路單元404(或記憶體管理電路502)會預估映射表儲存空間701的剩餘儲存空間是否還可完整儲存對應一個實體抹除單元的更新映射資訊，進而決定是否需將儲存在映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊更新到邏輯位址-實體位址映射表。在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會判斷映射表儲存空間701的剩餘儲存空間是否小於特定的第一門檻值。倘若剩餘儲存空間小於第一門檻值，記憶體控制電路單元404(或記憶體管理電路502)會根據實體位址-邏輯位址映射表701中所儲存的映射資訊，將對應的邏輯位址-實體位址映射表載入緩衝記憶體508，並將映射資訊更新至邏輯位址-實體位址映射表。
在本範例實施例中，第一門檻值可設定為儲存在映射表儲存空間701中對應已程式化的實體抹除單元的其中一個實體抹除單元的更新映射資訊的大小。例如，此其中一個實體抹除單元可為在選取新的作動實體抹除單元之前最後一個程式化的實體抹除單元。
在本範例實施例中，當實體抹除單元410(0)已寫滿，而選取實體抹除單元410(1)作為新的作動實體抹除單元時，記憶體控制電路單元404(或記憶體管理電路502)會計算映射表儲存空間701中對應已程式化的實體抹除單元410(0)的更新映射資訊UM0的大小為1單位，且映射表儲存空間701的剩餘儲存空間為3單位。此時，在選取新的作動實體抹除單元之前最後一個程式化的實體抹除單元為實體抹除單元410(0)。因此，記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(0)的更新映射資訊UM0的大小(即1單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)會判斷映射表儲存空間701的剩餘儲存空間(即3單位)不小於第一門檻值(即1單位)，而無需更新邏輯位址-實體位址映射表。也就是說，可將新的作動實體抹除單元的更新映射資訊儲存至映射表儲存空間701。
請參照圖7B，記憶體控制電路單元404(或記憶體管理電路502)選取實體抹除單元410(1)作為作動實體抹除單元，並將資料程式化至實體抹除單元410(1)中。記憶體控制電路單元404(或記憶體管理電路502)根據實體抹除單元410(1)中已程式化的實體程式化單元與資料所屬的邏輯程式化單元的映射關係建立更新映射資訊，且將更新映射資訊儲存至映射表儲存空間中。當實體抹除單元410(1)寫滿時，記憶體控制電路單元404(或記憶體管理電路502)計算實體位址-邏輯位址映射表701中對應已程式化的實體抹除單元410(1)的更新映射資訊UM1的大小為1.5單位。
此時，映射表儲存空間701已儲存有對應實體抹除單元410(0)的更新映射資訊UM0與對應實體抹除單元410(1)的更新映射資訊UM1，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位。記憶體控制電路單元404(或記憶體管理電路502)並計算映射表儲存空間701的剩餘儲存空間為1.5單位。而在選取新的作動實體抹除單元之前最後一個程式化的實體抹除單元為實體抹除單元410(1)。因此，記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(1)的更新映射資訊UM1的大小(即1.5單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷剩餘儲存空間(即1.5單位)不小於第一門檻值(即1.5單位)，由此不更新邏輯位址-實體位址映射表。也就是說，可將新的作動實體抹除單元的更新映射資訊儲存至映射表儲存空間701。
請參照圖7C，記憶體控制電路單元404(或記憶體管理電路502)選取實體抹除單元410(2)作為作動實體抹除單元，並將資料程式化至實體抹除單元410(2)中。記憶體控制電路單元404(或記憶體管理電路502)根據實體抹除單元410(2)中已程式化的實體程式化單元與資料所屬的邏輯程式化單元的映射關係建立更新映射資訊，且將更新映射資訊儲存至映射表儲存空間701中。當實體抹除單元410(2)寫滿時，記憶體控制電路單元404(或記憶體管理電路502)計算映射表儲存空間701中對應已程式化的實體抹除單元410(2)的更新映射資訊UM2的大小為1單位。
此時，映射表儲存空間701已儲存有對應實體抹除單元410(0)的更新映射資訊UM0、對應實體抹除單元410(1)的更新映射資訊UM1與對應實體抹除單元410(2)的更新映射資訊UM2，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位，更新映射資訊UM2的大小為1單位。記憶體控制電路單元404(或記憶體管理電路502)並計算映射表儲存空間701的剩餘儲存空間為0.5單位。在選取新的作動實體抹除單元之前最後一個程式化的實體抹除單元為實體抹除單元410(2)。因此，記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(2)的更新映射資訊UM1的大小(即1單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷剩餘儲存空間(即0.5單位)小於第一門檻值(即1單位)，需更新邏輯位址-實體位址映射表。也就是說，映射表儲存空間701可能無法完整儲存對應一個新的作動實體抹除單元的更新映射資訊，而需將儲存在映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊儲存至邏輯位址-實體位址映射表，並清除映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊。
在本發明的另一範例實施例中，第一門檻值還可設定為映射表儲存空間中所儲存的對應各已程式化實體抹除單元的更新映射資訊的大小之中的最大值。
例如，請參照圖7A，此時，映射表儲存空間701只儲存了對應實體抹除單元410(0)的更新映射資訊UM0，其中更新映射資訊UM0的大小為1單位，且映射表儲存空間701的剩餘儲存空間為3單位。記憶體控制電路單元404(或記憶體管理電路502)識別對應各已程式化實體抹除單元的更新映射資訊的大小之中，實體抹除單元410(0)的更新映射資訊UM0的大小為最大值。因此，記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(0)的更新映射資訊UM0的大小(即1單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間701的剩餘儲存空間(即3單位)不小於第一門檻值(即1單位)，由此不更新邏輯位址-實體位址映射表。
例如，請參照圖7B，此時，映射表儲存空間701已儲存了對應實體抹除單元410(0)的更新映射資訊UM0與對應實體抹除單元410(1)的更新映射資訊UM1，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位，且映射表儲存空間701的剩餘儲存空間為1.5單位。記憶體控制電路單元404(或記憶體管理電路502)識別對應各已程式化實體抹除單元的更新映射資訊的大小之中，實體抹除單元410(1)的更新映射資訊UM1的大小為最大值。因此，記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(1)的更新映射資訊UM1的大小(即1.5單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間701的剩餘儲存空間(即1.5單位)不小於第一門檻值(即1.5單位)，由此不更新邏輯位址-實體位址映射表。
例如，請參照圖7C，此時，映射表儲存空間701已儲存了對應實體抹除單元410(0)的更新映射資訊UM0、對應實體抹除單元410(1)的更新映射資訊UM1與對應實體抹除單元410(2)的更新映射資訊UM2，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位，更新映射資訊UM2的大小為1單位，且映射表儲存空間701的剩餘儲存空間為0.5單位。記憶體控制電路單元404(或記憶體管理電路502)識別對應各已程式化實體抹除單元的更新映射資訊的大小之中，實體抹除單元410(1)的更新映射資訊UM1的大小為最大值。因此，記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(1)的更新映射資訊UM1的大小(即1.5單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間701的剩餘儲存空間(即0.5單位)小於第一門檻值(即1.5單位)，而將儲存在映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊儲存至邏輯位址-實體位址映射表，並清除映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊。
在上述的範例實施例中，第一門檻值是設定為儲存在映射表儲存空間701中對應已程式化的實體抹除單元的其中一個實體抹除單元的更新映射資訊的大小。然而，在本發明的另一範例實施例中，第一門檻值亦可設定為映射表儲存空間中所儲存的對應各已程式化實體抹除單元的更新映射資訊的大小的平均值。
例如，請參照圖7A，此時，映射表儲存空間701只儲存了對應實體抹除單元410(0)的更新映射資訊UM0，其中更新映射資訊UM0的大小為1單位，且映射表儲存空間701的剩餘儲存空間為3單位。記憶體控制電路單元404(或記憶體管理電路502)計算對應各已程式化實體抹除單元的更新映射資訊的大小的平均值為1單位，並將第一門檻值設定為1單位。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間701的剩餘儲存空間(即3單位)不小於第一門檻值(即1單位)，不更新邏輯位址-實體位址映射表。
例如，請參照圖7B，此時，映射表儲存空間701已儲存了對應實體抹除單元410(0)的更新映射資訊UM0與對應實體抹除單元410(1)的更新映射資訊UM1，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位，且映射表儲存空間701的剩餘儲存空間為1.5單位。記憶體控制電路單元404(或記憶體管理電路502)計算對應各已程式化實體抹除單元的更新映射資訊的大小的平均值為1.25單位，並將第一門檻值設定為1.25單位。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間701的剩餘儲存空間(即1.5單位)不小於第一門檻值(即1.25單位)，不更新邏輯位址-實體位址映射表。
例如，請參照圖7C，此時，映射表儲存空間701已儲存有對應實體抹除單元410(0)的更新映射資訊UM0、對應實體抹除單元410(1)的更新映射資訊UM1與對應實體抹除單元410(2)的更新映射資訊UM2，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位，更新映射資訊UM2的大小為1單位，且映射表儲存空間701的剩餘儲存空間為0.5單位。記憶體控制電路單元404(或記憶體管理電路502)計算對應各已程式化實體抹除單元的更新映射資訊的大小的平均值為1.17單位，並將第一門檻值設定為1.17單位。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷實體位址-邏輯位址映射表701剩餘儲存空間(即0.5單位)小於第一門檻值(即1.17單位)，而將儲存在映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊儲存至邏輯位址-實體位址映射表，並清除映射表儲存空間701中的實體位址-邏輯位址映射表的映射資訊。
由於，本發明是以映射表儲存空間中所儲存的對應各已程式化實體抹除單元的更新映射資訊的大小，來預估映射表儲存空間的剩餘儲存空間是否可完整儲存一個新的作動實體抹除單元的更新映射資訊。因此，當新的作動實體抹除單元的更新映射資訊的大小不如預期，而大於映射表儲存空間的剩餘儲存空間時，會形成作動實體抹除單元還未寫滿，映射表儲存空間僅儲存了對應新的作動實體抹除單元的更新映射資訊的一部分就已寫滿的情況。
圖8是根據一範例實施例所繪示之將作動實體抹除單元之更新映射資訊的一部分儲存至映射表儲存空間的範例示意圖。
請參照圖8，實體抹除單元410(0)與實體抹除單元410(1)為已程式化的實體抹除單元。當實體抹除單元410(0)與實體抹除單元410(1)已寫滿時，映射表儲存空間801中儲存了對應實體抹除單元410(0)的更新映射資訊UM0，與對應實體抹除單元410(1)的更新映射資訊UM1，其中更新映射資訊UM0的大小為1單位，更新映射資訊UM1的大小為1.5單位，且剩餘儲存空間為1.5單位。記憶體控制電路單元404(或記憶體管理電路502)選取實體抹除單元410(2)作為作動實體抹除單元。記憶體控制電路單元404(或記憶體管理電路502)設定實體抹除單元410(1)(即選取新的作動實體抹除單元之前最後一個程式化的實體抹除單元)的更新映射資訊的大小(即1.5單位)作為第一門檻值。進一步地，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間801的剩餘儲存空間(即1.5單位)，不小於第一門檻值(即1.5單位)，不更新邏輯位址-實體位址映射表。因此，記憶體控制電路單元404(或記憶體管理電路502)將資料程式化至實體抹除單元410(2)，並根據實體抹除單元410(2)中已程式化的實體程式化單元與資料所屬的邏輯程式化單元的映射關係建立更新映射資訊，且將更新映射資訊儲存至映射表儲存空間801中。
在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)可進一步判斷映射表儲存空間801的剩餘儲存空間是否不大於第二門檻值，以決定是否要判斷作動實體抹除單元(即實體抹除單元410(2))依序可被程式化的實體程式化單元是否為上實體程式化單元。第二門檻值可小於第一門檻值，或等於零(即映射表儲存空間801已寫滿)，或依實際需求設定，本發明不加以限制。以下將以第二門檻值為零的情況進行說明。
在本範例實施例中，實際上，當實體抹除單元410(2)寫滿時，根據實體抹除單元410(2)中已程式化的實體程式化單元與資料所屬的邏輯程式化單元的映射關係所建立的更新映射資訊的大小為2單位，但映射表儲存空間801的剩餘儲存空間僅能再儲存1.5單位大小的更新映射資訊。因此，映射表儲存空間801僅儲存了對應實體抹除單元410(2)的部份的更新映射資訊UM3(即，部份的更新映射資訊UM3的大小為1.5單位)就已寫滿，但實體抹除單元410(2)尚未寫滿。
當映射表儲存空間801已寫滿時，也就是說，映射表儲存空間801已無剩餘儲存空間可儲存更新映射資訊，需將儲存在映射表儲存空間801中的實體位址-邏輯位址映射表的映射資訊更新至邏輯位址-實體位址映射表，並將映射表儲存空間801中的實體位址-邏輯位址映射表的映射資訊清除。但由於作動實體抹除單元(即實體抹除單元410(2))尚未寫滿，記憶體控制電路單元404(或記憶體管理電路502)在更新邏輯位址-實體位址映射表之前，會先判斷作動實體抹除單元(即實體抹除單元410(2))依序可被程式化的實體程式化單元是否為上實體程式化單元。具體而言，記憶體控制電路單元404(或記憶體管理電路502)會判斷作動實體抹除單元(即實體抹除單元410(2))中是否存在已程式化有效資料的下實體程式化單元，且此下實體程式化單元所對應的上實體程式化單元尚未被程式化。倘若判斷作動實體抹除單元(即實體抹除單元410(2))中存在上述下實體程式化單元，記憶體控制電路單元404(或記憶體管理電路502)會將一虛擬資料(dummy data)程式化至上述下實體程式化單元所對應的上實體程式化單元中。
圖9是根據一範例實施例所繪示之實體程式化單元的排列順序的示意圖。在此，以實體抹除單元410(2)為例進行說明，其他實體抹除單元的結構亦可以此類推。
請參照圖9，實體抹除單元410(2)包括實體程式化單元PBA(0-0)~PBA(0-K)。例如，在本範例實施例中，K為整數。例如，K為255。實體程式化單元PBA(0-0)與實體程式化單元PBA(0-2)是由字元線W(0)上的記憶胞所構成；實體程式化單元PBA(0-1)與實體程式化單元PBA(0-4)是由字元線W(1)上的記憶胞所構成；實體程式化單元PBA(0-3)與實體程式化單元PBA(0-6)是由字元線W(2)上的記憶胞所構成；實體程式化單元PBA(0-5)與實體程式化單元PBA(0-8)是由字元線W(3)上的記憶胞所構成；並且以此類推，實體程式化單元PBA(0-(K-4))與實體程式化單元PBA(0-(K-1))是由字元線W(L-1)上的記憶胞所構成且實體程式化單元PBA(0-(K-2))與實體程式化單元PBA(0-K)是由字元線W(L)上的記憶胞所構成。在此，實體程式化單元PBA(0-0)、PBA(0-1)、PBA(0-3)、PBA(0-5)、…、PBA(0-(K-4))、PBA(0-(K-2))為下實體程式化單元，而實體程式化單元PBA(0-2)、PAB(0-4)、PBA(0-6) 、PBA(0-8)、…、PBA(0-(K-1))、PBA(0-K)為上實體程式化單元。
圖10A與圖10B是根據一範例實施例所繪示之將虛擬資料程式化至作動實體抹除單元的上實體程式化單元的範例示意圖。
請參照圖10A，當映射表儲存空間801已寫滿時，作動實體抹除單元(即實體抹除單元410(2))已程式化有效資料的實體程式化單元為下實體程式化單元PBA(0-0)、PBA(0-1)、PBA(0-3)與上實體程式化單元PBA(0-2)、PBA(0-4)。其中，記憶體控制電路單元404(或記憶體管理電路502)判斷實體抹除單元410(2)的下實體程式化單元PBA(0-3)所對應的上實體程式化單元PBA(0-6)尚未被程式化。基此，記憶體控制電路單元404(或記憶體管理電路502)會先將虛擬資料程式化至實體抹除單元410(2)的上實體程式化單元PBA(0-6)後，再將儲存在映射表儲存空間801中的實體位址-邏輯位址映射表的映射資訊更新至邏輯位址-實體位址映射表，並清除映射表儲存空間801中的實體位址-邏輯位址映射表的映射資訊。
請參照圖10B，在本發明另一範例實施例中，當映射表儲存空間801已寫滿時，作動實體抹除單元(即實體抹除單元410(2))已程式化有效資料的實體程式化單元為下實體程式化單元PBA(0-0)、PBA(0-1)、PBA(0-3)、PBA(0-5)與上實體程式化單元PBA(0-2)、PBA(0-4)。其中，記憶體控制電路單元404(或記憶體管理電路502)判斷實體抹除單元410(2)的下實體程式化單元PBA(0-3)所對應的上實體程式化單元PBA(0-6)與下實體程式化單元PBA(0-5)所對應的上實體程式化單元PBA(0-8)皆尚未被程式化。基此，記憶體控制電路單元404(或記憶體管理電路502)會將虛擬資料程式化至實體抹除單元410(2)的上實體程式化單元PBA(0-6)與上實體程式化單元PBA(0-8)後，再將映射表儲存空間801中的實體位址-邏輯位址映射表的映射資訊更新至邏輯位址-實體位址映射表，並清除映射表儲存空間801中的實體位址-邏輯位址映射表的映射資訊。
圖11為根據本發明一範例實施例所繪示之映射表更新方法的流程圖。
請參照圖11，在步驟S1101中，記憶體控制電路單元404(或記憶體管理電路502)分配映射表儲存空間，以儲存實體位址-邏輯位址映射表。具體而言，記憶體控制電路單元404(或記憶體管理電路502)是在緩衝記憶體508中分配映射表儲存空間。
在步驟S1103中，記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收多筆寫入資料，而該些寫入資料屬於多個邏輯程式化單元。
在步驟S1105中，記憶體控制電路單元404(或記憶體管理電路502)選取一個實體抹除單元作為作動實體抹除單元。具體而言，記憶體控制電路單元404(或記憶體管理電路502)是從可複寫式非揮發性記憶體模組406的多個實體抹除單元中選取其中一個作為作動實體抹除單元。
在步驟S1107中，記憶體控制電路單元404(或記憶體管理電路502)判斷映射表儲存空間的剩餘儲存空間是否小於第一門檻值。第一門檻值可依實際需求設定為不同的特定值，此部分已於前面的範例實施例中說明，在此不再贅述。
倘若映射表儲存空間的剩餘儲存空間小於第一門檻值，在步驟S1109中，記憶體控制電路單元404(或記憶體管理電路502)將儲存在映射表儲存空間中的實體位址-邏輯位址映射表中的映射資訊更新至至少一邏輯位址-實體位址映射表，並清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊。記憶體控制電路單元404(或記憶體管理電路502)可在將映射資訊更新至至少一邏輯位址-實體位址映射表之後，立即清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊。然而，記憶體控制電路單元404(或記憶體管理電路502)也可在下次程式化作動實體抹除單元之前的任意時間點進行清除，本發明不加以限制。
在步驟S1111中，記憶體控制電路單元404(或記憶體管理電路502)將該些寫入資料程式化至作動實體抹除單元的多個實體程式化單元，建立程式化該些寫入資料的多個實體程式化單元與該些邏輯程式化單元之間的多個更新映射資訊，並將該些更新映射資訊儲存至映射表儲存空間中。具體而言，在步驟S1107中，倘若判斷映射表儲存空間的剩餘儲存空間不小於第一門檻值，記憶體控制電路單元404(或記憶體管理電路502)直接執行步驟S1111。相對地，在步驟S1107中，倘若判斷映射表儲存空間的剩餘儲存空間小於第一門檻值，記憶體控制電路單元404(或記憶體管理電路502)則先執行步驟S1109，再執行步驟S1111。需特別說明的是，在本範例實施例中，是在將寫入資料程式化至作動實體抹除單元之前，先判斷映射表儲存空間的剩餘儲存空間是否小於第一門檻值。然而，在另一範例實施例中，也可在將寫入資料程式化之作動實體抹除單元之後，即判斷映射表儲存空間的剩餘儲存空間是否小於第一門檻值，本發明不加以限制。
圖12為根據本發明一範例實施例所繪示之映射表更新方法的另一範例流程圖。圖12是針對圖11的將更新映射資訊儲存至映射表儲存空間的步驟的一範例實施例方法流程圖。
請參照圖12，在將作動實體抹除單元的多個更新映射資訊儲存至映射表儲存空間中的步驟中，當僅將該些更新映射資訊的一部份儲存至映射表儲存空間中並且實體位址-邏輯位址映射表不大於第二門檻值時，在步驟S1201中，記憶體控制電路單元404(或記憶體管理電路502)會判斷作動實體抹除單元中是否存有已程式化有效資料的至少一下實體程式化單元，且此至少一下實體程式化單元對應的上實體程式化單元未被程式化。
倘若判斷作動實體抹除單元中存有此至少一下實體程式化單元，在步驟S1203中，記憶體控制電路單元404(或記憶體管理電路502)將一虛擬資料程式化至此至少一下實體程式化單元對應的上實體程式化單元中。
在步驟S1205中，記憶體控制電路單元404(或記憶體管理電路502)將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表。具體而言，在步驟S1201中，倘若判斷不存有此至少一下實體程式化單元，記憶體控制電路單元404(或記憶體管理電路502)則直接執行步驟S1205。相對地，在步驟S1201中，倘若判斷存有此至少一下實體程式化單元，記憶體控制電路單元404(或記憶體管理電路502)則先執行步驟S1203，再執行步驟S1205。
在步驟S1207中，記憶體控制電路單元404(或記憶體管理電路502)會清除儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊，並且將該些更新映射資訊的其餘部份儲存至映射表儲存空間中。
綜上所述，本發明範例實施例所提出的映射表更新方法、記憶體控制電路單元及記憶體儲存裝置利用映射表儲存空間來儲存對應於作動實體抹除單元的實體位址-邏輯位址映射表的更新映射資訊，並根據映射表儲存空間中剩餘儲存空間的大小，來判斷是否要將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至邏輯位址-實體位址映射表。當作動實體抹除單元未寫滿，但已需將儲存在映射表儲存空間中的實體位址-邏輯位址映射表的映射資訊更新至邏輯位址-實體位址映射表的情況下，若判斷依序可程式化資料的實體程式化單元為上實體程式化單元，則將虛擬資料寫入上實體程式化單元中。基此，可以提升更新邏輯位址-實體位址映射表的效率，並避免更新邏輯位址-實體位址映射表後，已程式化的資料因其他實體程式化單元的程式化失敗而無法恢復的狀況。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
12‧‧‧電腦
13‧‧‧輸入/輸出裝置
122‧‧‧微處理器
124‧‧‧隨機存取記憶體(RAM)
126‧‧‧系統匯流排
128‧‧‧資料傳輸介面
21‧‧‧滑鼠
22‧‧‧鍵盤
23‧‧‧顯示器
24‧‧‧印表機
25‧‧‧隨身碟
26‧‧‧記憶卡
27‧‧‧固態硬碟
31‧‧‧數位相機
32‧‧‧SD卡
33‧‧‧MMC卡
34‧‧‧記憶棒
35‧‧‧CF卡
36‧‧‧嵌入式儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
410(0)~410(N)‧‧‧實體抹除單元
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧緩衝記憶體
510‧‧‧電源管理電路
512‧‧‧錯誤檢查與校正電路
514‧‧‧資料壓縮/解壓縮電路
602‧‧‧資料區
604‧‧‧閒置區
606‧‧‧系統區
608‧‧‧取代區
610(0)~610(D)‧‧‧邏輯位址
701、801‧‧‧映射表儲存空間
UM0、UM1、UM2、UM3‧‧‧更新映射資訊
PBA(0-0)~PBA(0-K)‧‧‧實體程式化單元
W(0)~W(L)‧‧‧字元線
D0~D5‧‧‧有效資料
DD‧‧‧虛擬資料
S1101、S1103、S1105、S1107、S1109、S1111、S1201、S1203、S1205、S1207‧‧‧映射表更新方法的步驟
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。 圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。 圖6A與圖6B是根據一範例實施例所繪示之管理實體抹除單元的範例示意圖。 圖7A、圖7B與圖7C是根據一範例實施例所繪示之將作動實體抹除單元之更新映射資訊儲存至映射表儲存空間的範例示意圖。 圖8是根據一範例實施例所繪示之將作動實體抹除單元之更新映射資訊的一部分儲存至映射表儲存空間的範例示意圖。 圖9是根據一範例實施例所繪示之實體程式化單元的排列順序的示意圖。 圖10A與圖10B是根據一範例實施例所繪示之將虛擬資料程式化至作動實體抹除單元的上實體程式化單元的範例示意圖。 圖11為根據本發明一範例實施例所繪示之映射表更新方法的流程圖。 圖12為根據本發明一範例實施例所繪示之映射表更新方法的另一範例流程圖。
S1101、S1103、S1105、S1107、S1109、S1111‧‧‧映射表更新方法的步驟

Claims (21)

  1. 一種映射表更新方法，用於一記憶體儲存裝置，該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元，該映射表更新方法包括： 在一緩衝記憶體中分配一映射表儲存空間，以儲存一實體位址-邏輯位址映射表； 判斷該映射表儲存空間中的一剩餘儲存空間是否小於一第一門檻值； 倘若判斷該剩餘儲存空間小於該第一門檻值，則將儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表； 清除儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊；以及 將屬於多個邏輯程式化單元的多筆寫入資料程式化至該些實體抹除單元之中的一作動實體抹除單元的多個實體程式化單元，建立程式化該些寫入資料的該些實體程式化單元與該些邏輯程式化單元之間的多個更新映射資訊，並且將該些更新映射資訊儲存至該映射表儲存空間中。
  2. 如申請專利範圍第1項所述的映射表更新方法，其中將該些更新映射資訊儲存至該映射表儲存空間中的步驟包括： 當將該些更新映射資訊的其中一部份儲存至該映射表儲存空間並且該映射表儲存空間中的該剩餘儲存空間不大於一第二門檻值時，判斷該作動實體抹除單元中是否存有一至少一第一實體程式化單元，其中該至少一第一實體程式化單元為一下實體程式化單元，該第一實體程式化單元已程式化一有效資料且對應該至少一第一實體程式化單元的上實體程式化單元未被程式化； 倘若判斷該作動實體抹除單元中存有該至少一第一實體程式化單元時，則將一虛擬資料程式化至對應該至少一第一實體程式化單元的上實體程式化單元； 在將該虛擬資料程式化至對應該至少一第一實體程式化單元的上實體程式化單元之後，將儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊更新至該至少一邏輯位址-實體位址映射表；以及 清除儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊並且將該些更新映射資訊的其餘部份儲存至該映射表儲存空間中。
  3. 如申請專利範圍第1項所述的映射表更新方法，該映射表儲存空間中已儲存對應多個已程式化實體抹除單元的多個更新映射資訊。
  4. 如申請專利範圍第3項所述的映射表更新方法，更包括： 計算對應該些已程式化實體抹除單元的其中一個已程式化實體抹除單元的更新映射資訊的大小，其中該其中一個已程式化實體抹除單元為在將該些寫入資料程式化至該作動實體抹除單元的多個實體程式化單元之前最後程式化的實體抹除單元；以及 設定該其中一個已程式化實體抹除單元的更新映射資訊的大小作為該第一門檻值。
  5. 如申請專利範圍第3項所述的映射表更新方法，更包括： 計算對應每一該些已程式化實體抹除單元的更新映射資訊的大小； 計算該些已程式化實體抹除單元的更新映射資訊的大小的一平均值；以及 設定該平均值作為該第一門檻值。
  6. 如申請專利範圍第3項所述的映射表更新方法，更包括： 計算對應每一該些已程式化實體抹除單元的更新映射資訊的大小； 識別對應該些已程式化實體抹除單元的更新映射資訊的大小之中的一最大值；以及 設定該最大值作為該第一門檻值。
  7. 如申請專利範圍第1項所述的映射表更新方法，其中，該些寫入資料之中的至少一部份資料是將從一主機系統所接收的多筆原始資料壓縮後所產生的資料。
  8. 一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元，該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中，該記憶體管理電路用以在一緩衝記憶體中分配一映射表儲存空間，以儲存一實體位址-邏輯位址映射表， 其中，該記憶體管理電路更用以判斷該映射表儲存空間中的一剩餘儲存空間是否小於一第一門檻值， 其中，倘若判斷該剩餘儲存空間小於該第一門檻值，該記憶體管理電路更用以將儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表， 其中，該記憶體管理電路更用以清除儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊， 其中，該記憶體管理電路更用以將屬於多個邏輯程式化單元的多筆寫入資料程式化至該些實體抹除單元之中的一作動實體抹除單元的多個實體程式化單元，建立程式化該些寫入資料的該些實體程式化單元與該些邏輯程式化單元之間的多個更新映射資訊，並且將該些更新映射資訊儲存至該映射表儲存空間中。
  9. 如申請專利範圍第8項所述的記憶體控制電路單元，其中當將該些更新映射資訊的其中一部份儲存至該映射表儲存空間並且該映射表儲存空間中的該剩餘儲存空間不大於一第二門檻值時，該記憶體管理電路更用以判斷該作動實體抹除單元中是否存有一至少一第一實體程式化單元，其中該至少一第一實體程式化單元為一下實體程式化單元，該第一實體程式化單元已程式化一有效資料且對應該至少一第一實體程式化單元的上實體程式化單元未被程式化， 其中，倘若判斷該作動實體抹除單元中存有該至少一第一實體程式化單元時，該記憶體管理電路更用以將一虛擬資料程式化至對應該至少一第一實體程式化單元的上實體程式化單元， 其中，在將該虛擬資料程式化至對應該至少一第一實體程式化單元的上實體程式化單元之後，該記憶體管理電路更用以將儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊更新至該至少一邏輯位址-實體位址映射表， 其中，該記憶體管理電路更用以清除儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊並且將該些更新映射資訊的其餘部份儲存至該映射表儲存空間中。
  10. 如申請專利範圍第8項所述的記憶體控制電路單元，其中該映射表儲存空間中已儲存對應多個已程式化實體抹除單元的多個更新映射資訊。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中該記憶體管理電路更用以計算對應該些已程式化實體抹除單元的其中一個已程式化實體抹除單元的更新映射資訊的大小，其中該其中一個已程式化實體抹除單元為在將該些寫入資料程式化至該作動實體抹除單元的多個實體程式化單元之前最後程式化的實體抹除單元， 其中該記憶體管理電路更用以設定該其中一個已程式化實體抹除單元的更新映射資訊的大小作為該第一門檻值。
  12. 如申請專利範圍第10項所述的記憶體控制電路單元，其中該記憶體管理電路更用以計算對應每一該些已程式化實體抹除單元的更新映射資訊的大小， 其中，該記憶體管理電路更用以計算該些已程式化實體抹除單元的更新映射資訊的大小的一平均值， 其中，該記憶體管理電路更用以設定該平均值作為該第一門檻值。
  13. 如申請專利範圍第10項所述的記憶體控制電路單元，其中該記憶體管理電路更用以計算對應每一該些已程式化實體抹除單元的更新映射資訊的大小， 其中該記憶體管理電路更用以識別對應該些已程式化實體抹除單元的更新映射資訊的大小之中的一最大值， 其中該記憶體管理電路更用以設定該最大值作為該第一門檻值。
  14. 如申請專利範圍第8項所述的記憶體控制電路單元，其中，該些寫入資料之中的至少一部份資料是經由該記憶體管理電路將從該主機系統所接收的多筆原始資料壓縮後所產生的資料。
  15. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，包括多個實體抹除單元，每一該些實體抹除單元具有多個實體程式化單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中，該記憶體控制電路單元用以在一緩衝記憶體中分配一映射表儲存空間，用以儲存一實體位址-邏輯位址映射表， 其中，該記憶體控制電路單元更用以判斷該映射表儲存空間中的一剩餘儲存空間是否小於一第一門檻值， 其中，倘若判斷該剩餘儲存空間小於該第一門檻值，該記憶體控制電路單元更用以將儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊更新至至少一邏輯位址-實體位址映射表， 其中，該記憶體控制電路單元更用以清除儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊， 其中，該記憶體控制電路單元更用以將屬於多個邏輯程式化單元的多筆寫入資料程式化至該些實體抹除單元之中的一作動實體抹除單元的多個實體程式化單元，建立程式化該些寫入資料的該些實體程式化單元與該些邏輯程式化單元之間的多個更新映射資訊，並且將該些更新映射資訊儲存至該映射表儲存空間中。
  16. 如申請專利範圍第15項所述的記憶體儲存裝置，其中當將該些更新映射資訊的其中一部份儲存至該映射表儲存空間並且該映射表儲存空間中的該剩餘儲存空間不大於一第二門檻值時，該記憶體控制電路單元更用以判斷該作動實體抹除單元中是否存有一至少一第一實體程式化單元，其中該至少一第一實體程式化單元為一下實體程式化單元，該第一實體程式化單元已程式化一有效資料且對應該至少一第一實體程式化單元的上實體程式化單元未被程式化， 其中，倘若判斷該作動實體抹除單元中存有該至少一第一實體程式化單元時，該記憶體控制電路單元更用以將一虛擬資料程式化至對應該至少一第一實體程式化單元的上實體程式化單元， 其中，在將該虛擬資料程式化至對應該至少一第一實體程式化單元的上實體程式化單元之後，該記憶體控制電路單元更用以將儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊更新至該至少一邏輯位址-實體位址映射表， 其中，該記憶體控制電路單元更用以清除儲存在該映射表儲存空間中的該實體位址-邏輯位址映射表的映射資訊並且將該些更新映射資訊的其餘部份儲存至該映射表儲存空間中。
  17. 如申請專利範圍第15項所述的記憶體儲存裝置，其中該映射表儲存空間中已儲存對應多個已程式化實體抹除單元的多個更新映射資訊。
  18. 如申請專利範圍第17項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以計算對應該些已程式化實體抹除單元的其中一個已程式化實體抹除單元的更新映射資訊的大小，其中該其中一個已程式化實體抹除單元為在將該些寫入資料程式化至該作動實體抹除單元的多個實體程式化單元之前最後程式化的實體抹除單元， 其中該記憶體控制電路單元更用以設定該其中一個已程式化實體抹除單元的更新映射資訊的大小作為該第一門檻值。
  19. 如申請專利範圍第17項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以計算對應每一該些已程式化實體抹除單元的更新映射資訊的大小， 其中，該記憶體控制電路單元更用以計算該些已程式化實體抹除單元的更新映射資訊的大小的一平均值， 其中，該記憶體控制電路單元更用以設定該平均值作為該第一門檻值。
  20. 如申請專利範圍第17項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以計算對應每一該些已程式化實體抹除單元的更新映射資訊的大小， 其中該記憶體控制電路單元更用以識別對應該些已程式化實體抹除單元的更新映射資訊的大小之中的一最大值， 其中該記憶體控制電路單元更用以設定該最大值作為該第一門檻值。
  21. 如申請專利範圍第15項所述的記憶體儲存裝置，其中，該些寫入資料之中的至少一部份資料是經由該記憶體控制電路單元將從該主機系統所接收的多筆原始資料壓縮後所產生的資料。
TW104122494A 2015-07-13 2015-07-13 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置 TWI534618B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104122494A TWI534618B (zh) 2015-07-13 2015-07-13 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
US14/829,654 US10191840B2 (en) 2015-07-13 2015-08-19 Mapping table updating method, memory control circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104122494A TWI534618B (zh) 2015-07-13 2015-07-13 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TWI534618B TWI534618B (zh) 2016-05-21
TW201702877A true TW201702877A (zh) 2017-01-16

Family

ID=56509379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122494A TWI534618B (zh) 2015-07-13 2015-07-13 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US10191840B2 (zh)
TW (1) TWI534618B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710893B (zh) * 2018-09-26 2020-11-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US10892031B2 (en) 2018-09-26 2021-01-12 Silicon Motion, Inc. Data storage device and control method for non-volatile memory
US10991422B2 (en) 2018-09-26 2021-04-27 Silicon Motion, Inc. Data storage device using a host memory buffer for single-level cell storage and control method for non-volatile memory

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588833B (zh) * 2015-11-27 2017-06-21 群聯電子股份有限公司 資料程式化方法與記憶體儲存裝置
US11249646B1 (en) * 2016-02-01 2022-02-15 OmniTier Storage, Inc. Large segment management
CN108733576B (zh) * 2017-04-20 2022-12-09 得一微电子股份有限公司 一种固态硬盘及其内存转换层对映方法
CN107844431B (zh) * 2017-11-03 2022-01-25 合肥兆芯电子有限公司 映射表更新方法、存储器控制电路单元与存储器存储装置
TWI648629B (zh) * 2017-11-09 2019-01-21 合肥兆芯電子有限公司 映射表更新方法、記憶體控制電路單元與記憶體儲存裝置
TWI693516B (zh) * 2018-11-13 2020-05-11 群聯電子股份有限公司 映射表更新方法、記憶體控制電路單元與記憶體儲存裝置
WO2021232427A1 (en) 2020-05-22 2021-11-25 Yangtze Memory Technologies Co., Ltd. Flush method for mapping table of ssd
CN112468841B (zh) * 2020-11-26 2023-04-07 Oppo广东移动通信有限公司 音频传输方法、装置、智能设备及计算机可读取存储介质
CN113741812B (zh) * 2021-08-09 2024-04-12 浙江大华技术股份有限公司 存储器分区的更新方法、装置、电子装置和存储介质
CN116578246B (zh) * 2023-07-05 2023-09-29 合肥康芯威存储技术有限公司 一种存储设备及其控制方法
CN117492663B (zh) * 2023-12-29 2024-03-26 合肥康芯威存储技术有限公司 一种存储器及其数据处理方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US6886085B1 (en) * 2000-04-19 2005-04-26 International Business Machines Corporation Method and apparatus for efficient virtual memory management
KR100449708B1 (ko) * 2001-11-16 2004-09-22 삼성전자주식회사 플래시 메모리 관리방법
JP2005293774A (ja) * 2004-04-02 2005-10-20 Hitachi Global Storage Technologies Netherlands Bv ディスク装置の制御方法
US8037112B2 (en) * 2007-04-23 2011-10-11 Microsoft Corporation Efficient access of flash databases
US8250333B2 (en) * 2009-01-05 2012-08-21 Sandisk Technologies Inc. Mapping address table maintenance in a memory device
US8219776B2 (en) * 2009-09-23 2012-07-10 Lsi Corporation Logical-to-physical address translation for solid state disks
US9244833B2 (en) * 2012-05-30 2016-01-26 Silicon Motion, Inc. Data-storage device and flash memory control method
TWI517165B (zh) * 2014-03-31 2016-01-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9626312B2 (en) * 2015-07-17 2017-04-18 Sandisk Technologies Llc Storage region mapping for a data storage device
TWI569139B (zh) * 2015-08-07 2017-02-01 群聯電子股份有限公司 有效資料合併方法、記憶體控制器與記憶體儲存裝置
TWI582776B (zh) * 2016-01-04 2017-05-11 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI710893B (zh) * 2018-09-26 2020-11-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US10892031B2 (en) 2018-09-26 2021-01-12 Silicon Motion, Inc. Data storage device and control method for non-volatile memory
US10991422B2 (en) 2018-09-26 2021-04-27 Silicon Motion, Inc. Data storage device using a host memory buffer for single-level cell storage and control method for non-volatile memory

Also Published As

Publication number Publication date
US20170017570A1 (en) 2017-01-19
TWI534618B (zh) 2016-05-21
US10191840B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
TWI534618B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI459197B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI527037B (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
US9690490B2 (en) Method for writing data, memory storage device and memory control circuit unit
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI540582B (zh) 資料管理方法、記憶體控制電路單元以及記憶體儲存裝置
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
CN106372000B (zh) 映射表更新方法、存储器控制电路单元及存储器存储装置
TW201705148A (zh) 映射表存取方法、記憶體控制電路單元及記憶體儲存裝置
TWI506634B (zh) 資料存取方法、記憶體控制電路單元及記憶體儲存裝置
US9304907B2 (en) Data management method, memory control circuit unit and memory storage apparatus
TW201725588A (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN109491828B (zh) 解码方法、存储器存储装置及存储器控制电路单元
TWI548991B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
TWI635495B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US9600363B2 (en) Data accessing method, memory controlling circuit unit and memory storage apparatus
TWI545576B (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
CN105573662B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
CN110389708B (zh) 平均磨损方法、存储器控制电路单元与存储器存储装置
CN117493233A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN116009790A (zh) 有效节点管理方法、存储装置及存储器控制电路单元
CN118051182A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元