TWI710893B

TWI710893B - 資料儲存裝置以及非揮發式記憶體控制方法

Info

Publication number: TWI710893B
Application number: TW108112761A
Authority: TW
Inventors: 袁奕鴻
Original assignee: 慧榮科技股份有限公司
Priority date: 2018-09-26
Filing date: 2019-04-11
Publication date: 2020-11-21
Also published as: TW202013187A; TW202013191A; TWI705328B

Abstract

非揮發式記憶體之最佳化使用。透過一控制器，一非揮發式記憶體與一主機之通訊採一第一長度。該控制器載有一壞行表格，以一第二長度為單位管理該非揮發式記憶體的壞行。該第二長度短於該第一長度。以位元組通訊為例，壞行標示係以半位元組為單位。半位元組的一段儲存單元中若有任何儲存單元損壞，該段儲存單元即標示為壞行。

Description

資料儲存裝置以及非揮發式記憶體控制方法

本案係有關於非揮發式記憶體之壞行管理。

非揮發式記憶體有多種形式─例如，快閃記憶體（flash memory）、磁阻式隨機存取記憶體（Magnetoresistive RAM）、鐵電隨機存取記憶體（Ferroelectric RAM）、電阻式隨機存取記憶體（Resistive RAM）、自旋轉移力矩隨機存取記憶體（Spin Transfer Torque-RAM， STT-RAM）…等，用於長時間資料保存，可做為儲存媒體實現一資料儲存裝置。

非揮發式記憶體之儲存單元可能在因為製程不穩定而有部分損壞，或是因為頻繁使用而被標示為損壞。如何管理損壞的儲存單元為本技術領域重要議題。

相較於一非揮發式記憶體與一主機通訊所採用的一第一長度之數據傳輸，本案以一第二長度為單位管理該非揮發式記憶體損壞的儲存單元。該第二長度短於該第一長度。該第二長度的一段儲存單元中，若有任何儲存單元損壞，該段儲存單元即標示為壞行（bad column）。本案特意令壞行標示單位（第二長度）小於通訊單位（第一長度），以最佳化利用一非揮發式記憶體，降低將良好的儲存單元標示為壞行的機率。

根據本案一種實施方式實現的一資料儲存裝置包括一非揮發式記憶體以及一控制器。該控制器根據一主機之要求操作該非揮發式記憶體。該非揮發式記憶體與該主機之通訊採一第一長度。該控制器更載有一壞行表格，以一第二長度為單位管理該非揮發式記憶體的壞行。該第二長度短於該第一長度。一種實施方式中，該非揮發式記憶體上，該第二長度的一段儲存單元中若有任何儲存單元損壞，該段儲存單元即標示為壞行。

相應該壞行表格，該控制器可對一資料匯流排傳輸的資料穿插虛假資料，再交予該非揮發式記憶體儲存，以避開壞行之使用，並維持以該第一長度與該非揮發式記憶體通訊。

該控制器可提供一暫存器，保存該資料匯流排傳輸的資料，待虛假資料插入後輸出。該控制器可更提供一壞行處理模塊、一第一多工器以及一第二多工器。該第一多工器具有一第一輸入端耦接該資料匯流排、以及一第二輸入端耦接該暫存器。該第二多工器具有一第一輸入端接收該第二長度的虛假資料、以及一第二輸入端耦接該第一多工器的輸出。根據該壞行表格，該壞行處理模塊控制該第一多工器以及該第二多工器，使該資料匯流排傳輸的資料穿插虛假資料。

該該控制器可更包括一主機數據儲存器、一校驗碼引擎以及一元資料暫存器。該資料匯流排傳輸的資料係由該主機數據儲存器、該校驗碼引擎以及該元資料暫存器輪番提供。

相應該壞行表格，該控制器可對取自該非揮發式記憶體的資料進行辨識，將非對應壞行的資料，與對應壞行的虛假資料分類緩存，再組合同類緩存內容，維持以該第一長度實現該非揮發式記憶體之通訊。

該控制器可提供一壞行處理模塊、一第一先進先出緩存器、以及一第二先進先出緩存器。該壞行處理模塊根據該壞行表格運作。

對取自該非揮發式記憶體的資料，該壞行處理模塊將非對應壞行的資料推入該第一先進先出緩存器，並將對應壞行的虛假資料推入該第二先進先出緩存器，再組合同一個先進先出緩存器的內容交予一資料匯流排，維持以該第一長度實現該資料匯流排之傳輸。根據該壞行表格，該壞行處理模塊可更產生一虛假資料標幟，指示該資料匯流排傳輸的是否為虛假資料。

該控制器可更包括一主機數據儲存器、一校驗碼引擎以及一元資料暫存器。除卻虛假資料，該資料匯流排傳輸的資料輪番載入該主機數據儲存器、該校驗碼引擎以及該元資料暫存器，以回應該主機。

本案概念可用於實施非揮發式記憶體控制方法。

根據本案一種實施方式所實現的非揮發式記憶體控制幫法包括：根據一主機之要求操作一非揮發式記憶體，其中，該非揮發式記憶體與該主機之通訊採一第一長度；且記載一壞行表格，以一第二長度為單位管理該非揮發式記憶體的壞行。該第二長度短於該第一長度。

下文特舉實施例，並配合所附圖示，詳細說明本發明內容。

以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。

非揮發式記憶體可以是快閃記憶體（Flash Memory）、磁阻式隨機存取記憶體（Magnetoresistive RAM）、鐵電隨機存取記憶體（Ferroelectric RAM）、電阻式記憶體（Resistive RAM，RRAM）、自旋轉移力矩隨機存取記憶體（Spin Transfer Torque-RAM， STT-RAM）…等，提供長時間資料保存之儲存媒體。以下特別以快閃記憶體為例進行討論。

現今資料儲存裝置常以快閃記憶體為儲存媒體，實現記憶卡（Memory Card）、通用序列匯流排閃存裝置（USB Flash Device）、固態硬碟（SSD） …等產品。有一種應用是採多晶片封裝、將快閃記憶體與其控制器包裝在一起─稱為嵌入式快閃記憶體模組（如eMMC）。

以快閃記憶體為儲存媒體的資料儲存裝置可應用於多種電子裝置中。所述電子裝置包括智慧型手機、穿戴裝置、平板電腦、虛擬實境設備…等。電子裝置的運算模塊可視為一主機（Host），操作所使用的資料儲存裝置，以存取其中快閃記憶體。

以快閃記憶體為儲存媒體的資料儲存裝置也可用於建構數據中心。例如，伺服器可操作固態硬碟（SSD）陣列形成數據中心。伺服器即可視為一主機，操作所連結之固態硬碟，以存取其中快閃記憶體。

資料儲存裝置的記憶體控制器可多通道存取（multi-channel accessing）快閃記憶體。各通道的快閃記憶體可被一個或一個以上的晶片致能信號（chip enable signal，簡稱CE signal）所控制，其中，控制的最小單位為邏輯單元編號（Logical Unit Number，LUN）。

各邏輯單元編號可對應複數個平面（planes）。各平面包括複數個區塊（blocks）。各區塊具有複數個頁面（pages）。一頁面可提供一預設長度（如4KB、8KB、16KB、或其他）的資料儲存。主機數據（Host Data）的單位可為512B或4KB，則一頁面可儲存複數份主機數據。由於快閃記憶體在製作時可能產生壞行（Bad Column），因此，一頁面的資料儲存量會多於預設量，而多餘的正常的資料行可用以替補壞行。

一般而言，記憶體控制器會以壞行表格標註快閃記憶體中的壞行，以避免使用壞行來儲存資料，或是將壞行所儲存的資料予以屏蔽（Mask）。8個資料行可儲存一個位元組的資料。當以第一長度，例如位元組（Byte），作為壞行標註的最小單位時，如果連續8個資料行中有任一個資料行為壞行，則記憶體控制器會將此8個資料行記錄至壞行表格。

在本案中，記憶體控制器不再以第一長度作為壞行標註的單位時，改以第二長度，例如4個位元（又稱半位元組，Nibble），作為壞行標註的單位，其中，第二長度短於第一長度。當以第二長度作為壞行標註的單位時，若有1個資料行損壞，則包含此資料行的第二長度的資料行將被記錄至壞行表格。換句話說，一個位元組長度的資料行，如果有1個資料行為壞行，則僅有4個資料行被視為壞行，並記錄至壞行表格，另4個資料行仍可正常運作，如此一來，可最佳化利用快閃記憶體的資料儲存空間，降低壞行所造成的資料儲存空間的減損。

第1圖圖解第一長度壞行管理與第二長度壞行管理的差別。一般而言，快閃記憶體與記憶體控制器的通訊是以位元組為數據傳輸單位。在圖示中壞行以符號’B’標示，在8個資料行中有兩個壞行。如果以位元組模式（Byte Mode），或第一長度，為壞行標註的單位，此8個資料行都會被視為壞行，有高達六個良好資料行被強制跳過不使用。本案提出以半位元組模式（Nibble Mode），或第二長度，為壞行標註的單位，在上述例子中，將僅有前4個資料行被視為壞行，後4個資料行仍為正常的資料行，因此，快閃記憶體的儲存空間的使用可達最佳化。

一種實施方式是在開卡階段時記憶體控制器對快閃記憶體進行掃描，並以本案所述第二長度為單位，將壞行記錄至壞行表格。其中，壞行表格較佳以第二長度為單位，記錄具有壞行的位址或編號；或是，記錄每一單位的狀態，並分別以”1”以及”0”來作標示壞行或非壞行。

一種實施例中，記憶體控制器可即時更新壞行表格的內容，將新增的壞行記錄至壞行表格中。

因應本案所述特殊長度的壞行管理，記憶體控制器控制快閃記憶體以進行資料存取時，必需分拆及合併從快閃記憶體所讀取的資料，才能從快閃記憶體讀取正確的資料；另外，也必需分拆及合併寫入至快閃記憶體的資料，才能寫入正確的資料至快閃記憶體。

第2A圖根據本案一種實施方式圖解一資料儲存裝置200，記憶體控制器202可根據主機206之指令而操作快閃記憶體204。

記憶體控制器202儲存本案根據特殊長度所建立的一壞行表格208，壞行表格208可暫存在靜態隨機存取記憶體（SRAM）或是其它資料暫存元件上，或儲存在快閃記憶體204中。壞行處理模塊210根據壞行表格208的內容來控制多工器212以及214的運作，將半位元組的虛假資料（Dummy Data），例如：0xF，穿插進（Insert）資料匯流排216上傳輸的寫入資料，使寫入資料可以寫入至快閃記憶體204中未損壞的資料行中，而將虛假資料寫入至快閃記憶體204的壞行中。

資料匯流排216傳遞的寫入資料可來自主機數據儲存器220、校驗碼引擎（ECC Engine）224、以及元資料（Meta data）暫存器226。主機數據儲存器220較佳為靜態隨機存取記憶體（SRAM）或是其它儲存裝置，用以暫存來自主機206的主機數據。校驗碼引擎224可根據主機數據進行編碼以產生校驗碼，例如，每1KB主機數據產生一組校驗碼，此校驗碼可用以檢查主機數據的正確性或用以回復（Recover）主機數據。校驗碼引擎224亦可直接接收主機數據並進行編碼。元資料暫存器226用以暫存一個主機數據的元資料，或是一個頁面大小的資料的元資料。

記憶體控制器202可包括一狀態機（state machine），安排主機數據、校驗碼、與元資料輪流輸出至資料匯流排216，經過多工器212以及214後，輸出至輸出匯流排228，之後，記憶體控制器202再將上述資料寫入（編程）至快閃記憶體204。記憶體控制器202可利用多工器214輸出虛假資料至輸出匯流排228，並將來自資料匯流排216的上述資料暫時保存至暫存器218，之後，再將暫存器218中的上述資料經過多工器212以及214而輸出至輸出匯流排228，如此一來，虛假資料可順利地插進上述資料中。

第2B圖根據本案一種實施方式圖解記憶體控制器202為快閃記憶體204之讀取操作所提供的相應設計。

記憶體控制器202更包括以邏輯運算建構的數據辨識與分類緩存模塊230。根據壞行表格208，壞行處理模塊210控制數據辨識與分類緩存模塊230，對取自快閃記憶體204的資料進行辨識。取自壞行的資料以及取自非壞行的資料分類緩存（例如，以兩個先進先出（FIFO）緩存器分開緩存），或是，僅緩存取自非壞行的資料。當同類緩存的資料可組合為位元組大小的資料時，則將位元組大小的資料傳輸至資料匯流排216，如此一來，記憶體控制器202的其他元件的不需任何修改即可保持運作。

一種實施方式中，壞行處理模塊210更提供虛假資料標幟（Flag），反映該資料匯流排216傳輸的資料取自壞行或是取自非壞行。根據虛假資料標幟除卻虛假資料後，記憶體控制器202的狀態機可根據非壞行資料的位元組計數而切換，辨識出主機數據、校驗碼、元資料，分別輸入主機數據儲存器220、校驗碼引擎224、以及元資料暫存器226，回應主機206的讀取要求。

以上記憶體控制器202設計可有多種變形。關於寫入操作，所實現的工作內容包括：相應壞行表格208，對資料匯流排216傳輸的資料穿插虛假資料，再將資料寫入至快閃記憶體204，使正確的資料寫入非壞行而讓虛假資料寫入至壞行中，並使記憶體控制器202以及快閃記憶體204採用原本的通訊方式（第一長度）進行通訊。關於讀取操作，所實現的工作內容包括：相應壞行表格208，記憶體控制器202對取自快閃記憶體204的資料進行辨識，將來自非壞行的資料與來自壞行的資料分類緩存，之後，再組合同類緩存內容，以取得正確的資料，並使記憶體控制器202以及快閃記憶體204採用原本的通訊方式（第一長度）進行通訊。

第3A圖示意根據第2A圖架構所實現的一寫入操作。假設一個頁面的長度4個位元組，而壞行表格208中標示壞行302與304。資料匯流排216依序傳輸三個位元組的資料，每個位元組包括2個半位元組。半位元組1_L以及半位元組1_H組合成第一個位元組。半位元組2_L以及半位元組2_H組合成第二個位元組。半位元組3_L以及半位元組3_H組合成第三個位元組。資料匯流排216傳輸半位元組1_L以及半位元組1_H，壞行處理模塊210直接讓半位元組1_L以及半位元組1_H傳輸至輸出匯流排228。資料匯流排216接著傳輸半位元組2_L以及半位元組2_H。因應查表得知的壞行302記號，壞行處理模塊210將四位元的虛假資料0xF插至半位元組2_L之前，傳送虛假資料0xF以及半位元組2_L至輸出匯流排228，此時，半位元組2_H則暫存至暫存器218。之後，因應查表得知的壞行304記號，壞行處理模塊210將四位元的虛假資料0xF插至半位元組2_H之前，傳送虛假資料0xF以及半位元組2_H至輸出匯流排228。至於資料匯流排216最末傳輸的半位元組3_L以及半位元組3_H，壞行處理模塊210直接讓半位元組3_L以及半位元組3_H傳輸至輸出匯流排228，不做虛假資料0xF插入。最後，輸出匯流排228上包括四個位元組，半位元組1_L以及半位元組1_H組合成第一個位元組；半位元組的虛假資料0xF以及半位元組2_L組合成第二個位元組；半位元組0xF以及半位元組的虛假資料2_H組合成第三個位元組；半位元組3_L以及半位元組3_H組合成第四個位元組。輸出匯流排228上的四個位元組則寫入至快閃記憶體204的頁面中。根據本案技術，快閃記憶體204與外通訊仍是維持一般設計（如，位元組長度）。特殊長度（如，半位元組）的各壞行以相應長度的虛假資料0xF略過。虛假資料也可填入其他數值。實現如此虛假資料插入的邏輯架構也可能有微調。

第3B圖示意根據第2B圖架構所實現的一讀取操作。根據主機206的讀取要求，記憶體控制器202讀取快閃記憶體204的頁面以取得四個位元組，此四個位元組則傳送至輸出匯流排228。基於壞行表格208的內容，數據辨識與分類緩存模塊230對輸出匯流排228上的資料進行辨識。取自壞行302以及304的虛假資料0xF以及取自非壞行的資料分類緩存。同類緩存內容再組合出位元組大小的資料由資料匯流排216傳輸。

數據辨識與分類緩存模塊230的先進先出（FIFO）緩存器306以及FIFO緩存器308的填寫順序如下：半位元組1_L以及半位元組1_H寫入FIFO緩存器306（順序標號為1以及2）；半位元組的虛假資料0xF寫入FIFO緩存器308（順序標號為3）；半位元組2_L寫入FIFO緩存器306（順序標號為4）；半位元組的虛假資料0xF寫入FIFO緩存器308（順序標號為5）；半位元組2_H、半位元組3_L以及半位元組3_H寫入FIFO緩存器306（順序標號為6、7以及8）。依照順序標號1以及2，半位元組1_L以及半位元組1_H自FIFO緩存器306取出，組合為第一個位元組資料，再傳送至資料匯流排216。依照順序標號3以及4，此時FIFO緩存器308以及FIFO緩存器306都只存在半位元組的資料，無法組合成一位元組的純粹有效資料、或純粹虛假資料。依照順序標號5，此時FIFO緩存器308內容可先組合出一位元組的虛假資料，因此，成為第二個位元組資料，傳送至資料匯流排216。依照順序標號6，此時FIFO緩存器306內容可組合出一位元組的有效資料2_L以及2_H，成為第三個位元組資料，傳送至資料匯流排216。依照順序標號7以及8，半位元組3_L以及半位元組3_H自FIFO緩存器306取出，組合為第四個位元組資料，傳送至資料匯流排216。資料匯流排216符合通訊介面使用的數據長度（位元組長度）。

壞行處理模塊210可更根據壞行表格208提供虛假資料標幟310，符合資料匯流排216傳輸的資料內容。如圖所示，高位標示有效資料，低位標示虛假資料。

本案前述概念更可用於實現非揮發式記憶體的控制方法。

根據本案一種實施方式提出的非揮發式記憶體控制方法，包括以下步驟：步驟S12：接收來自主機之指令，其中，命令可為讀取指令或寫入指令。步驟S14：依據壞行表格以及指令來存取非揮發式記憶體，其中，非揮發式記憶體之通訊採第一長度，指令的資料的管理單位為第二長度，第二長度小於第一長度。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200:資料儲存裝置；202:控制器；204:快閃記憶體；206:主機；208:壞行表格；210:壞行處理模塊；212、214:多工器；216:資料匯流排；218:暫存器；220:主機數據儲存器；224:校驗碼引擎；226:元資料暫存器；228:輸出匯流排；230:數據辨識與分類緩存模塊；302、304:壞行；306、308:先進先出緩存器；以及310:虛假資料標幟。

第1圖圖解第一長度壞行管理與第二長度壞行管理的差別；第2A圖根據本案一種實施方式圖解一資料儲存裝置200，其中記憶體控制器202為快閃記憶體204之程式化（programming）提供相應設計；第2B圖根據本案一種實施方式圖解記憶體控制器202為快閃記憶體204之讀取操作所提供的相應設計；第3A圖示意根據第2A圖架構所實現的一寫入操作；且第3B圖示意根據第2B圖架構所實現的一讀取操作。

200:資料儲存裝置

202:控制器

204:快閃記憶體

206:主機

208:壞行表格

210:壞行處理模塊

212、214:多工器

216:資料匯流排

218:暫存器

220:主機數據儲存器

224:校驗碼引擎

226:元資料暫存器

228:輸出匯流排

Claims

一種資料儲存裝置，包括：一非揮發式記憶體；以及一控制器，根據一主機之要求操作該非揮發式記憶體，其中該非揮發式記憶體與該主機之通訊採一第一長度，其中：該控制器更載有一壞行表格，以一第二長度為單位管理該非揮發式記憶體的壞行；該第二長度短於該第一長度；該非揮發式記憶體上，該第二長度的一段儲存單元中若有任何儲存單元損壞，該段儲存單元即標示為壞行；且相應該壞行表格，該控制器對取自該非揮發式記憶體的資料進行辨識，將非對應壞行的資料，與對應壞行的虛假資料分類緩存，再組合同類緩存內容，維持以該第一長度實現該非揮發式記憶體之通訊，其中虛假資料係組合成以該第一長度為通訊單位。
如申請專利範圍第1項所述之資料儲存裝置，其中：相應該壞行表格，該控制器對一資料匯流排傳輸的資料穿插虛假資料，再交予該非揮發式記憶體儲存，以避開壞行之使用，並維持以該第一長度與該非揮發式記憶體通訊。
如申請專利範圍第2項所述之資料儲存裝置，其中：該控制器更提供一暫存器，保存該資料匯流排傳輸的資料，待虛假資料插入後輸出。
如申請專利範圍第3項所述之資料儲存裝置，其中：該控制器更提供一壞行處理模塊、一第一多工器以及一第二多工器；該第一多工器具有一第一輸入端耦接該資料匯流排、以及一第二輸入端耦接該暫存器；該第二多工器具有一第一輸入端接收該第二長度的虛假資料、以及一第二輸入端耦接該第一多工器的輸出；且根據該壞行表格，該壞行處理模塊控制該第一多工器以及該第二多工器，使該資料匯流排傳輸的資料穿插虛假資料。
如申請專利範圍第4項所述之資料儲存裝置，其中：該控制器更包括一主機數據儲存器、一校驗碼引擎以及一元資料暫存器；且該資料匯流排傳輸的資料係由該主機數據儲存器、該校驗碼引擎以及該元資料暫存器輪番提供。
如申請專利範圍第1項所述之資料儲存裝置，其中：該控制器更提供一壞行處理模塊、一第一先進先出緩存器、以及一第二先進先出緩存器；該壞行處理模塊根據該壞行表格運作；且對取自該非揮發式記憶體的資料，該壞行處理模塊將非對應壞行的資料推入該第一先進先出緩存器，並將對應壞行的虛假資料推入該第二先進先出緩存器，再組合同一個先進先出緩存器的內容交予一資料匯流排，維持以該第一長度實現該資料匯流排之傳輸。
如申請專利範圍第6項所述之資料儲存裝置，其中：根據該壞行表格，該壞行處理模塊更產生一虛假資料標幟，指示該資料匯流排傳輸的是否為虛假資料。
如申請專利範圍第7項所述之資料儲存裝置，其中：該控制器更包括一主機數據儲存器、一校驗碼引擎以及一元資料暫存器；且除卻虛假資料，該資料匯流排傳輸的資料輪番載入該主機數據儲存器、該校驗碼引擎以及該元資料暫存器，以回應該主機。
一種非揮發式記憶體控制方法，包括：根據一主機之要求操作一非揮發式記憶體，其中該非揮發式記憶體與該主機之通訊採一第一長度；且記載一壞行表格，以一第二長度為單位管理該非揮發式記憶體的壞行，其中：該第二長度短於該第一長度；該非揮發式記憶體上，該第二長度的一段儲存單元中若有任何儲存單元損壞，該段儲存單元即標示為壞行；且相應該壞行表格，對取自該非揮發式記憶體的資料進行辨識，將非對應壞行的資料，與對應壞行的虛假資料分類緩存，再組合同類緩存內容，維持以該第一長度實現該非揮發式記憶體之通訊，其中虛假資料係組合成以該第一長度為通訊單位。
如申請專利範圍第9項所述之非揮發式記憶體控制方法，更包括：相應該壞行表格，對一資料匯流排傳輸的資料穿插虛假資料，再交予該非揮發式記憶體儲存，以避開壞行之使用，並維持以該第一長度與該非揮發式記憶體通訊。
如申請專利範圍第10項所述之非揮發式記憶體控制方法，更包括：提供一暫存器，保存該資料匯流排傳輸的資料，待虛假資料插入後輸出。
如申請專利範圍第11項所述之非揮發式記憶體控制方法，更包括：提供一壞行處理模塊、一第一多工器以及一第二多工器，其中：該第一多工器具有一第一輸入端耦接該資料匯流排、以及一第二輸入端耦接該暫存器；該第二多工器具有一第一輸入端接收該第二長度的虛假資料、以及一第二輸入端耦接該第一多工器的輸出；且根據該壞行表格，該壞行處理模塊控制該第一多工器以及該第二多工器，使該資料匯流排傳輸的資料穿插虛假資料。
如申請專利範圍第12項所述之非揮發式記憶體控制方法，更包括：提供一主機數據儲存器、一校驗碼引擎以及一元資料暫存器，其中：該資料匯流排傳輸的資料係由該主機數據儲存器、該校驗碼引擎以及該元資料暫存器輪番提供。
如申請專利範圍第9項所述之非揮發式記憶體控制方法，更包括：提供一壞行處理模塊、一第一先進先出緩存器、以及一第二先進先出緩存器，其中：該壞行處理模塊根據該壞行表格運作；且對取自該非揮發式記憶體的資料，該壞行處理模塊將非對應壞行的資料推入該第一先進先出緩存器，並將對應壞行的虛假資料推入該第二先進先出緩存器，再組合同一個先進先出緩存器的內容交予一資料匯流排，維持以該第一長度實現該資料匯流排之傳輸。
如申請專利範圍第14項所述之非揮發式記憶體控制方法，其中：根據該壞行表格，該壞行處理模塊更產生一虛假資料標幟，指示該資料匯流排傳輸的是否為虛假資料。
如申請專利範圍第15項所述之非揮發式記憶體控制方法，更包括：提供一主機數據儲存器、一校驗碼引擎以及一元資料暫存器，其中：除卻虛假資料，該資料匯流排傳輸的資料輪番載入該主機數據儲存器、該校驗碼引擎以及該元資料暫存器，以回應該主機。