TW201702628A - 自動調校半導體元件測試機台之方法 - Google Patents

自動調校半導體元件測試機台之方法 Download PDF

Info

Publication number
TW201702628A
TW201702628A TW105102914A TW105102914A TW201702628A TW 201702628 A TW201702628 A TW 201702628A TW 105102914 A TW105102914 A TW 105102914A TW 105102914 A TW105102914 A TW 105102914A TW 201702628 A TW201702628 A TW 201702628A
Authority
TW
Taiwan
Prior art keywords
test
board
machine
semiconductor component
value
Prior art date
Application number
TW105102914A
Other languages
English (en)
Other versions
TWI591362B (zh
Inventor
何恆春
Original Assignee
何恆春
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 何恆春 filed Critical 何恆春
Publication of TW201702628A publication Critical patent/TW201702628A/zh
Application granted granted Critical
Publication of TWI591362B publication Critical patent/TWI591362B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

本發明揭露一種自動調校半導體元件測試機台之方法。半導體元件測試機台包括晶圓測試機台(Wafer tester)以及封裝晶片測試機台(Package IC tester)。本方法先藉由一校正板卡取得機台初始設定值及板卡初始設定值，接著記錄每次測試半導體元件之測試紀錄、該半導體元件使用之機台測試參數值及板卡測試參數值。當一半導體元件未通過測試時，可使用先前使用之機台測試參數值及板卡測試參數值或調整該測試參數值而再次測試該半導體元件。本發明可自動修正調整不當的機台測試參數所產生的不適當的測試結果。

Description

自動調校半導體元件測試機台之方法
本發明係與半導體元件測試機台相關，特別是關於一種自動依據測試紀錄調校半導體元件測試機台之方法。
在半導體產業的製程上，主要可分為晶片(IC)設計、晶圓製程(Wafer Fabrication，簡稱Wafer Fab)、晶圓測試(Wafer Probe)，及晶圓封裝(Packaging)等階段。其中，晶圓測試是指對晶圓上的每個晶粒(Die)進行針測。亦即在檢測頭裝上以金屬線製成之探針(probe)，並使用探針與晶粒上的接點(pad)接觸，以測試晶粒的電氣特性。未通過測試的晶粒會被墨水標上記號。當晶圓以晶粒為單位被切割成獨立的晶粒時，標有記號的晶粒則被淘汰，不再進行下一個製程，完成晶圓檢測流程。
一般晶圓(Wafer)檢測流程所使用的機台係藉由通道板卡對晶圓進行測試，並依據所檢測之晶圓的類型使用不同種類通道板卡。機台內設置一片或複數板卡插槽用以讓通道板卡插接其中。常用的通道板卡包括32通道、64通道或128通 道以上等等類型。
機台及板卡依據不同的晶圓而提供不同的測試參數給晶圓上的晶粒，以便確定晶圓上的晶粒的運作是否正常。於先前技術中，機台的測試參數通常是由機台的原廠先設定完成再提供給測試商使用。然而，機台及板卡常因機台的裝置不當或零件更換或零件老化等其它因素而導致原來設定的測試參數不再適用於受測晶圓，此時可能產生測試不通過的情況。
為解決此問題，先前技術中需要原廠的維修人員重新調校機台以設定適合的測試參數。然而，重新調校機台必須先中斷測試流程，這將大大地降低的測試的效率。此外，經過調校的機台有可能還是無法提供合適的測試參數，因為，在先前技術中並無針對板卡的測試參數進行調校比對的功能。換言之，先前技術中，即使重新調校機台，也可能因為板卡不能有調校比對原始紀錄的功能而產生不適當的測試結果。
本發明之目的在於提供一種自動調校半導體元件測試機台之方法以提昇半導體元件檢測的效率，特別係指晶圓或封裝IC晶片的檢測效率。
為了達到上述目的，本發明提供之一種自動調校半導體元件測試機台之方法，該測試機台係用以測試至少一半導體元件且該半導體元件包括至少一待測物(Device Under Test,DUT)，其中該測試機台包括至少一板卡插槽用以分別接收一通道板卡於其中，且每一該通道板卡包括至少一測試通道，該方法包括：(A).藉由偵測設置於該板卡插槽內之一校正板卡而獲得該測試機台之一機台初始設定值以及該通道板卡 之一板卡初始設定值，並記錄該測試機台之該機台初始設定值以及該通道板卡之該板卡初始設定值；以及(B).對該半導體元件進行測試，並記錄該受測之半導體元件之一測試紀錄，該受測半導體元件之一受測時刻，該受測半導體元件被測試時所使用之該機台之一機台測試參數值以及該通道板卡之一板卡測試參數值；其中，當該半導體元件未通過測試時，使用先前通過測試之半導體元件所使用之該機台測試參數值以及該板卡測試參數值再次對該半導體元件進行測試。
較佳地，其中，當該再次受測半導體元件未通過該再次測試時，包括步驟：(C).依據該未通過測試之該半導體元件所使用之該機台測試參數值以及該板卡測試參數值與該機台初始設定值以及該板卡初始設定值之差值而自動產生一補償值；以及(D).依據該補償值產生一調校機台測試參數值以及一調校板卡測試參數值並使用該調校機台測試參數值及/或該調校板卡測試參數值測試該未通過測試之半導體元件。
較佳地，其中，該步驟(A)-(D)係由一系統程式執行，且該系統程式更包括提供一使用者介面，其中該使用者介面顯示至少一補償值修正圖塊，當該補償值修正圖塊被選擇時，該系統程式自動產生該調校機台測試參數值及/或該調校板卡測試參數值。
較佳地，其中，該測試紀錄被儲存於一雲端儲存裝置內。
較佳地，其中，該通道板卡包括電源供應通道板卡(Device Power Supplies,DPS)及高速訊號通道板卡(High Speed Digital,HSD)。
較佳地，其中，該半導體元件測試機台包括晶圓 測試機台(Wafer tester)或封裝晶片測試機台(Package IC tester)。
較佳地，其中，測試之該半導體元件包括至少一晶圓(Wafer)、至少一晶粒(Die)或至少一封裝晶片(Package IC)。
100‧‧‧半導體元件測試機台，晶圓測試機台semiconductor component tester,Wafer tester
101‧‧‧晶圓Wafer
1011‧‧‧待測物Device Under Test,DUT
110‧‧‧機台初始設定值equipment initial setting value
120-122‧‧‧機台測試參數值equipment data
130‧‧‧調校機台測試參數值
200‧‧‧晶圓針測機Wafer Prober
300‧‧‧板卡插槽
400‧‧‧通道板卡
410‧‧‧板卡初始設定值board initial setting value
420-422‧‧‧板卡測試參數值board data
430‧‧‧調校板卡測試參數值
500‧‧‧電子裝置
510-512‧‧‧測試紀錄
501‧‧‧系統程式
520‧‧‧補償值
530‧‧‧補償值修正圖塊
600‧‧‧校正板卡calibration board
700‧‧‧雲端儲存裝置
800‧‧‧表格
810‧‧‧受測時間欄位
820‧‧‧測試紀錄名稱
830‧‧‧檢視圖塊
840‧‧‧確認圖塊
850‧‧‧取消圖塊
UI‧‧‧使用者介面
S1~S4‧‧‧流程步驟
圖1：係使用本發明自動調校半導體元件測試機台之方法之一晶圓測試機台之一較佳實施例示意圖。
圖2：係圖1晶圓測試機台之板卡插槽之示意圖。
圖3：係本發明自動調校半導體元件測試機台之方法之一較佳實施例流程圖。
圖4：係本案自動調校半導體元件測試機台之方法之另一較佳實施例流程圖。
圖5：係本發明之機台初始設定值之一實施例之示意圖。
圖6：係本發明之板卡初始設定值之一實施例之示意圖。
圖7：係本發明之晶圓測試紀錄之一實施例之示意圖。
圖8：係本發明機台測試參數及板卡測試參數之實施例之示意圖。
圖9：係本發明補償值設定之一操作介面之一實施例之示意圖。
以下，茲以本發明之較佳實施例並配合圖式作進一步說明。
在此先說明於實務上半導體元件的檢測項目類別。其中，半導體元件測試機台包括晶圓測試機台(Wafer tester)或封裝晶片測試機台(Package IC tester)。而測試之半導體元件包括晶圓(Wafer)或封裝晶片(Package IC)。於本實施例中，則以晶圓測試機台來說明本發明之方法的技術特徵，但於實際運用時不以本例之晶圓測試為限制，亦可同理地運用於至少一晶粒測試或至少一封裝晶片測試。
如本說明書之先前技術所述，一晶圓通常包括單一或複數待測物，該待測物通常是晶粒。而每一待測物包括單一或複數精密量測單元(Precision Measurement Unit，PMU)。而單一或複數精密量測單元更包括同步相量量測單元(Phasor Measurement Unit)、電源量測單元(Electric Power Measurement Unit)及脈衝量測單元(Pulse Measurement Unit)，且同步相量量測單元、電源量測單元及脈衝量測單元分別包括不同的準位。所謂的準位係指各精密量測單元之電路的基準值。透過測試機台提供電源電壓等輸入訊號，再由通道板卡提供單一或複數測試通道，例如比較器，以測試每一待測物之基準值。通道板卡再將測試結果之基準值反饋回測試機台，並將測試後之基準值記錄於測試記錄，再依據測試所得的基準值判斷受測之待測物的品質。其中，前述之測試機台與通道板卡各自包括測試待測物之機台測試參數值與板卡測試參數值，且機台測試參數值與板卡測試參數值係為提供測試準位之輸入訊號，例如電源電壓 等輸入訊號。而上述有關於晶圓測試之各準位測試之相關技術係為熟知半導體產業人士所知悉，在此即不再予以贅述。
首先請參閱圖1及圖2，圖1係使用本發明方法之半導體元件測試機台之實施例之示意圖。圖2係為圖1機台之板卡插槽之示意圖。
如圖1及圖2所示，圖1之測試機台100包括晶圓針測機200、板卡插槽300、通道板卡400以及校正板卡600。測試機台100連接於一電子裝置500，例如桌上型電腦，及一雲端儲存裝置700。其中，晶圓針測機200用以測試晶圓101，且每一晶圓101包括複數待測物1011(Device Under Test,DUT)，例如，晶粒(Die)。板卡插槽300用以分別接收單一或複數通道板卡400。每一通道板卡400包括單一或複數測試通道，且通道板卡400因不同性質的晶圓而有不同的通道數量，例如，32通道、64通道、128通道或128通道以上通道。校正板卡600用以取得晶圓測試機台100之機台初始設定值110，以及通道板卡400之板卡初始設定值410。電腦500內建一系統程式501用以執行本案方法而對晶圓101進行測試。電腦500的系統程式501另提供使用者介面UI，用以顯示本發明方法的各種參數並提供使用者操作使用。而雲端儲存裝置700用以儲存晶圓測試機台100測試晶圓101之測試紀錄510。
先說明校正板卡600的運作流程。維修人員先將校正板卡600電性連接通道板卡400，再將校正板卡600及通道板卡400分別插入一板卡插槽300。其中，校正板卡600包括測試用之參考電路(圖未示)。接著，電腦500執行系統程式501並使用校正板卡600之參考電路對晶圓101進行測試，進而取得機台初始設定值110及板卡初始設定值410。之後，系統程式501將機台初始設定值110及板卡初始設定值410儲存於測試紀錄 510。而上述有關於電腦執行系統程式取得各初始設定值之相關技術係為熟知半導體產業人士所知悉，在此即不再予以贅述。
請參閱圖3，圖3係為本發明自動調校晶圓測試機台之方法之較佳實施例流程圖。接著以圖3說明自動調校晶圓測試機台的流程。本發明自動調校晶圓測試機台100之方法至少包括步驟S1：以校正板卡600取得機台初始設定值110及板卡初始設定值410，以及步驟S2：依序測試晶圓，並以受測時間紀錄受測晶圓之測試紀錄510，測試紀錄510包括機台測試參數值120及板卡測試參數值420。當晶圓未通過測試時，晶圓測試機台100使用先前通過測試之機台測試參數值120及板卡測試參數值420重新校正，並再次進行晶圓測試，完成晶圓測試後將當次之測試紀錄510儲存於雲端儲存裝置700。其中，每一受測時間包括每日、每周或測試周期為單位，受測時間用以紀錄受測晶圓101之每一測試紀錄510之機台測試參數值120及板卡測試參數值420。
如上所述，舉一實施例說明晶圓測試機台100使用先前測試紀錄510調校晶圓測試機台100的流程。於步驟S1中，晶圓測試機台100之測試紀錄510包括不同類型、編號之通道板卡400的機台初始設定值110及板卡初始設定值410與每一受測時間之機台測試參數值120及板卡測試參數值420。其中，通道板卡的類型包括電源供應通道板卡(Device Power Supplies,DPS)或高速訊號通道板卡(High Speed Digital,HSD)等，各機台測試的通道板卡類型不同，不以本例為限制。當晶圓101未通過晶圓測試機台100的測試時，系統程式501依據該次測試使用之通道板卡400的類型及編號讀取對應此通道板卡400之每一受測時間之測試紀錄510，並使用測試紀錄510中先前已通過 測試之機台測試參數值120及板卡測試參數值420重新測試晶圓。詳言之，當晶圓測試機台100未通過測試晶圓101時，程式501可針對未通過測試的測試通道重新測試，程式501重新使用板卡測試參數值420中對應上述之測試通道的參數值測試晶圓101。
請搭配參閱圖5至圖8，進一步說明程式501以使用者介面UI顯示機台初始設定值110及板卡初始設定值410的方式。如圖5及圖6所示，於本實施例中，機台初始設定值110可被儲存為一文字檔案並顯示於電腦500，如圖5所示。板卡初始設定值410包含板卡的每個通道的初始設定值。在本例中以表格方式呈現，如圖6所示。本實施例所呈現之顯示方式係為說明之用，並非用以限制本發明僅有該種呈現方式。本發明所使用的系統程式501可依實際運用方式不同而調整介面顯示方式。
接著請參閱圖7及圖8，圖7為顯示於電腦500之晶圓101之測試紀錄510的示意圖。圖8為顯示於電腦500之機台測試參數值120-122及板卡測試參數值420-422。如圖7所示，系統程式501以使用者介面UI顯示一表格800，而表格800記錄測試紀錄510。表格800至少包括受測時間欄位810、測試紀錄名稱欄位820及檢視圖塊830。受測時間欄位810被寫入晶圓101之受測時間。測試紀錄名稱欄位820被寫入對應上述受測時間之測試紀錄名稱。而檢視圖塊830用以連結另一使用者介面以檢視對應測試紀錄510的內容。其中，測試紀錄510包括依據每一受測時間紀錄該時間點的機台測試參數值120-122及板卡測試參數值420-422，例如，每天的一時段，或以天為單位記錄測試紀錄。之後如圖8所示，舉一測試紀錄512來說明使用先前測試紀錄511的操作介面。如圖7所示，當晶圓未通過測試時， 測試紀錄512之檢視圖塊830被點選，則使用者介面UI的顯示畫面包括當次測試紀錄512、先前通過測試之測試紀錄511、確認圖塊840及取消圖塊850。系統程式501依據當次測試紀錄512與先前通過測試之測試紀錄511兩者比對機台測試參數值121,122及板卡測試參數值421,422是否相同。倘若不相同，確認圖塊840則被點選，使系統程式501使用測試紀錄511數值再次測試晶圓。反之，倘若晶圓測試機台100使用先前測試紀錄511仍未通過測試時，亦或是當次測試紀錄512與先前通過測試之測試紀錄511兩者之機台測試參數值121,122及板卡測試參數值421,422相同，則進行下列流程。
本發明之方法更包括下列步驟。請參閱圖4，圖4例為係本案自動調校晶圓測試機台之方法之另一較佳實施例流程圖。如圖4所示，本發明自動調校晶圓測試機台100之方法還包括步驟S3：依據機台初始設定值110及板卡初始設定值410與機台測試參數值120及板卡測試參數值420之差值產生補償值520，以及步驟S4：依據補償值520產生調校機台測試參數值130及調校板卡測試參數值430。其中，系統程式501依據機台測試參數值120及機台初始設定值110與板卡測試參數值420及板卡初始設定值410之間的差值產生補償值520進而產生調校機台測試參數值130及調校板卡測試參數值430之一者或其兩者。其中，機台測試參數值120及板卡測試參數值420係為晶圓測試機台100測試晶圓101時，受測之晶圓101的電氣特性所需晶圓測試機台100及通道板卡400提供的電流電壓等各數值。而測試紀錄510則記錄每一受測時間的機台測試參數值120及板卡測試參數值420。
請參閱圖9，圖9係本發明補償值設定之操作介面之實施例之示意圖。接著以圖4及圖9來說明上述之實施例，如 圖9所示，使用者介面UI顯示一補償值校正介面，且使用者介面UI包括單一或複數機台測試參數值120、單一或複數板卡測試參數值420及單一或複數補償值修正圖塊530。其中，單一或複數機台測試參數值120及單一或複數板卡測試參數值420為未通過測試之測試紀錄。當任一補償值修正圖塊530被點選時，系統程式則依據被點選之補償值修正圖塊530所預設的校正值而產生調校機台測試參數值130或調校板卡測試參數值430。其中，適當計算之後的校正值為特定比例調校的新數值，例如，升降3%。之後，系統程式以更新後之調校機台測試參數值130或調校板卡測試參數值430或其兩者而重新配置進行晶圓測試。
除此之外，當晶圓101未通過晶圓測試機台100測試時，使用者可進一步判斷晶圓101未通過測試的原因係由包括晶圓測試機台100造成或是由通道板卡400所造成。為此，可將晶圓101未通過晶圓測試機台100測試之該次測試結果儲存於測試紀錄510再上傳至雲端儲存裝置700。之後將通道板卡400移植到同型號之另一晶圓測試機台，並下載未通過測試之測試紀錄510至該另一晶圓測試機台，並使用測試紀錄510於該另一測試機台重新測試相同的晶圓101，進而判斷未通過測試的原因係由晶圓測試機台100所產生還是由通道板卡400所產生。而上述有關於判斷未通過測試的原因之相關技術係為熟知半導體產業人士所知悉，在此即不再予以贅述。
由以上描述可知，本案之自動調校晶圓測試機台之方法主要以受測時間為依據記錄所對應之測試紀錄，並依據測試紀錄使用先前通過測試之測試紀錄再次測試，進而自動調校晶圓測試機台及通道板卡。其次，本案進一步依據補償值產生調校機台測試參數值及調校板卡測試參數值補償對應之機 台測試參數值及板卡測試參數值，確實縮短整體校正的時間，並依據所需調校的數值進行補償，可選擇補償機台測試參數值、板卡測試參數值或其兩者，本發明係為方便使用者管理晶圓測試機台，並更為省時的調教晶圓測試機台。
以上所述僅為本發明之較佳實施例，並非用以限定本發明之申請專利範圍，因此凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含於本案之申請專利範圍內。
S1~S2‧‧‧流程步驟

Claims (7)

  1. 一種自動調校半導體元件測試機台之方法，該測試機台係用以測試至少一半導體元件且該半導體元件包括至少一待測物(Device Under Test,DUT)，其中該測試機台包括至少一板卡插槽用以分別接收一通道板卡於其中，且每一該通道板卡包括至少一測試通道，該方法包括：(A).藉由偵測設置於該板卡插槽內之一校正板卡而獲得該測試機台之一機台初始設定值以及該通道板卡之一板卡初始設定值，並記錄該測試機台之該機台初始設定值以及該通道板卡之該板卡初始設定值；以及(B).對該半導體元件進行測試，並記錄該受測之半導體元件之一測試紀錄，該受測半導體元件之一受測時刻，該受測半導體元件被測試時所使用之該機台之一機台測試參數值以及該通道板卡之一板卡測試參數值；其中，當該半導體元件未通過測試時，使用先前通過測試之半導體元件所使用之該機台測試參數值以及該板卡測試參數值再次對該半導體元件進行測試。
  2. 如申請專利範圍第1項所述之方法，其中，當該再次受測半導體元件未通過該再次測試時，包括步驟：(C).依據該未通過測試之該半導體元件所使用之該機台測試參數值以及該板卡測試參數值與該機台初始設定值以及該板卡初始設定值之差值而自動產生一補償值；以及(D).依據該補償值產生一調校機台測試參數值以及一調校板卡測試參數值並使用該調校機台測試參數值及/或該調校板卡測試參數值測試該未通過測試之半導體元件。
  3. 如申請專利範圍第2項所述之方法，其中，該步驟(A)-(D)係由一系統程式執行，且該系統程式更包括提供一使用者介面，其中該使用者介面顯示至少一補償值修正圖塊，當該補償值修正圖塊被選擇時，該系統程式自動產生該調校機台測試參數值及/或該調校板卡測試參數值。
  4. 測試紀錄如申請專利範圍第1項所述之方法，其中，該測試紀錄被儲存於一雲端儲存裝置內。
  5. 如申請專利範圍第1項所述之方法，其中，該通道板卡包括電源供應通道板卡(Device Power Supplies,DPS)及高速訊號通道板卡(High Speed Digital,HSD)。
  6. 如申請專利範圍第1項所述之方法，其中，該半導體元件測試機台包括晶圓測試機台(Wafer tester)或封裝晶片測試機台(Package IC tester)。
  7. 如申請專利範圍第1項所述之方法，其中，測試之該半導體元件包括至少一晶圓(Wafer)、至少一晶粒(Die)或至少一封裝晶片(Package IC)。
TW105102914A 2015-02-13 2016-01-29 自動調校半導體元件測試機台之方法 TWI591362B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562115995P 2015-02-13 2015-02-13

Publications (2)

Publication Number Publication Date
TW201702628A true TW201702628A (zh) 2017-01-16
TWI591362B TWI591362B (zh) 2017-07-11

Family

ID=56621039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102914A TWI591362B (zh) 2015-02-13 2016-01-29 自動調校半導體元件測試機台之方法

Country Status (2)

Country Link
US (1) US9910091B2 (zh)
TW (1) TWI591362B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109903708A (zh) * 2019-03-21 2019-06-18 深圳市华星光电技术有限公司 量测系统及其量测参数设置方法
CN111693846A (zh) * 2019-03-12 2020-09-22 新唐科技股份有限公司 芯片测试系统及方法
CN115598580A (zh) * 2022-12-12 2023-01-13 南京宏泰半导体科技有限公司（Cn） 分立器件半导体测试系统测试站自动切换校准装置及方法
TWI798696B (zh) * 2020-11-04 2023-04-11 大陸商勝達克半導體科技（上海）有限公司 一種用於晶片測試機的自動校準方法及測試元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113534033A (zh) * 2020-04-21 2021-10-22 圣邦微电子（北京）股份有限公司 测试机台的校准方法及校准系统
CN112858878B (zh) * 2021-01-08 2021-12-21 胜达克半导体科技(上海)有限公司 一种用于晶圆测试的晶粒加权补偿计算方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256964A (en) * 1992-07-31 1993-10-26 International Business Machines Corporation Tester calibration verification device
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
DE10296904B4 (de) * 2001-06-07 2010-09-09 Advantest Corp. Verfahren zum Kalibrieren eines Halbleiter-Prüfgeräts
US20020199141A1 (en) * 2001-06-20 2002-12-26 Carol Lemlein Calibration apparatus and method for automatic test equipment
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
US7106081B2 (en) * 2004-07-08 2006-09-12 Verigy Ipco Parallel calibration system for a test device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111693846A (zh) * 2019-03-12 2020-09-22 新唐科技股份有限公司 芯片测试系统及方法
CN109903708A (zh) * 2019-03-21 2019-06-18 深圳市华星光电技术有限公司 量测系统及其量测参数设置方法
CN109903708B (zh) * 2019-03-21 2022-04-26 Tcl华星光电技术有限公司 量测系统及其量测参数设置方法
TWI798696B (zh) * 2020-11-04 2023-04-11 大陸商勝達克半導體科技（上海）有限公司 一種用於晶片測試機的自動校準方法及測試元件
CN115598580A (zh) * 2022-12-12 2023-01-13 南京宏泰半导体科技有限公司（Cn） 分立器件半导体测试系统测试站自动切换校准装置及方法

Also Published As

Publication number Publication date
TWI591362B (zh) 2017-07-11
US9910091B2 (en) 2018-03-06
US20160238686A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
TWI591362B (zh) 自動調校半導體元件測試機台之方法
TWI570654B (zh) Use the test data for quality control
EP1815261A1 (en) Method and apparatus for controlling variable delays in electronic circuitry
EP1440328B1 (en) Method and apparatus for calibration and validation of high performance dut power supplies
US7617427B2 (en) Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
KR101348425B1 (ko) 자동 테스트 장비의 타이밍 보정 장치
JP3798713B2 (ja) 半導体集積回路装置及びそのテスト方法
TW201533456A (zh) 晶圓測試數據分析方法
CN104422801A (zh) 负载板、自动测试设备和ic测试方法
CN111966593A (zh) 一种芯片测试量产前自动补偿的实现方法
CN100511622C (zh) 修正半导体引脚测试电压来校正输出电流的方法
US8751183B2 (en) Tester having system maintenance compliance tool
CN112945418B (zh) 集成芯片的测温装置及测温方法
US20100237893A1 (en) Semiconductor test apparatus and test method for semiconductor device
US8928346B2 (en) Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing
CN107340487A (zh) 一种查看测试系统处于稳定状态下实际加工能力的方法
US9645195B2 (en) System for testing integrated circuit
TWI693410B (zh) 晶片測試系統及方法
CN103592613B (zh) 测试校正仪、测试系统及测试方法
JP4025731B2 (ja) タイミング補正装置、タイミング補正方法及びデバイス評価装置
KR20060103878A (ko) 컴퓨터로 구현되는 방법 및 다수의 머신-판독가능 매체
WO2022213877A1 (zh) 循环迭代校准方法及使用其的测试设备
KR20010081625A (ko) 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법
TWI661202B (zh) 具數位信號顯示功能的測試裝置與數位信號的顯示方法