TW201640508A - 電阻式記憶體裝置 - Google Patents
電阻式記憶體裝置 Download PDFInfo
- Publication number
- TW201640508A TW201640508A TW104114908A TW104114908A TW201640508A TW 201640508 A TW201640508 A TW 201640508A TW 104114908 A TW104114908 A TW 104114908A TW 104114908 A TW104114908 A TW 104114908A TW 201640508 A TW201640508 A TW 201640508A
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- memory unit
- voltage signal
- voltage
- mode
- Prior art date
Links
- 230000004044 response Effects 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 57
- 239000000463 material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 229910052582 BN Inorganic materials 0.000 claims description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006386 memory function Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一種電阻式記憶體裝置，包含一非揮發性記憶體單元及一驅動電路。該非揮發性記憶體單元根據該驅動電路所產生的第一與第二電壓信號，操作在一電晶體模式或一記憶體模式。當該第一電壓信號為一第一偏壓且該第二電壓信號作為一控制信號時，該非揮發性記憶體單元操作於該電晶體模式並回應於該控制信號而導通或不導通。當該非揮發性記憶體單元導通，同時該第一與第二電壓信號分別變成一接地電位與一第二偏壓時，該非揮發性記憶體單元回應於該第二偏壓與該接地電位而切換至該記憶體模式，並根據該第二偏壓進行一設定操作或一重設操作。
Description
本發明是有關於一種記憶體裝置，特別是指一種電阻式記憶體裝置。
參閱圖1，習知電阻式記憶體單元陣列92包括複數個非揮發性記憶體單元93、複數條分別接收複數個第一電壓信號V11、V12、V13的位元線BL1、BL2、BL3，及複數條分別接收複數個第二電壓信號V21、V22的字線WL1、WL2。每一非揮發性記憶體單元93包括串聯連接的一電晶體931及一電阻式記憶體單元932。於每個非揮發性記憶體單元93中，當該電晶體931回應於該等第二電壓信號V21、V22中的一對應者而導通時，該電阻式記憶體單元932根據該等第一電壓信號V11、V12、V13中的一對應者，可在一高阻態(High Resistance State，HRS)與一低阻態(Low Resistance State，LRS)之間切換。每一電阻式記憶體單元932在該低阻態下具有一代表數位信號“0”的低電阻值，而在該高阻態下具有一代表數位信號“1”的高電阻值，藉此，達到記憶體功能。
然而，在上述結構中，由於每一非揮發性記憶
體單元93所包含的該電晶體931及該電阻式記憶體單元932為必要構件，因此，該習知電阻式記憶體單元陣列92具有相對較大的電路面積且所需製造成本較高。
因此，本發明之目的，即在提供一種可減少電路面積及降低製造成本的電阻式記憶體裝置。
於是，本發明電阻式記憶體裝置，包含一非揮發性記憶體單元及一驅動電路。
該非揮發性記憶體單元包括一基材、一二維材料層、一閘極介電層、一源極電極、一汲極電極及一閘極電極。
該二維材料層形成在該基材的一頂面上。
該閘極介電層覆蓋在該二維材料層的一部分。
該源極電極與該汲極電極設置在該基材的該頂面上並分別間隔地位在該閘極介電層的兩對側，而且部分接觸該二維材料層，該源極電極被接至地。
該閘極電極覆蓋在該閘極介電層上。
該驅動電路電連接該非揮發性記憶體單元的該閘極電極與該汲極電極，並選擇性產生一第一電壓信號與一第二電壓信號，而且將該第一電壓信號與該第二電壓信號分別施加至該非揮發性記憶體單元的該汲極電極與該閘極電極，以致該非揮發性記憶體單元根據該第一電壓信號與該第二電壓信號，操作在一電晶體模式與一記憶體模式其中之一者。
當該非揮發性記憶體單元受控於該驅動電路操作於該電晶體模式時，該第一電壓信號為一大於零的第一偏壓且該第二電壓信號作為一控制信號，以致該非揮發性記憶體單元回應於該控制信號而使得該汲極電極與該源極電極之間導通或不導通。
當該非揮發性記憶體單元操作在該電晶體模式且其該汲極電極與該源極電極之間導通，同時該第一電壓信號變成一接地電位且該第二電壓信號變成一第二偏壓時，該非揮發性記憶體單元回應於該第二偏壓與該接地電位，從該電晶體模式切換至該記憶體模式，且該閘極介電層是一可在一高阻態與一低阻態之間切換的電阻轉態層，該非揮發性記憶體單元根據該第二偏壓利用該電阻轉態層進行一設定操作與一重設操作其中之一者。
1‧‧‧驅動電路
2‧‧‧記憶體單元陣列
3~8‧‧‧非揮發性記憶體單元
31‧‧‧基材
311‧‧‧絕緣層
32‧‧‧二維材料層
33‧‧‧閘極介電層
34‧‧‧源極電極
35‧‧‧汲極電極
36‧‧‧閘極電極
BL1‧‧‧位元線
BL2‧‧‧位元線
BL3‧‧‧位元線
WL1‧‧‧字線
WL2‧‧‧字線
VBL1‧‧‧第一電壓信號
VBL2‧‧‧第一電壓信號
VBL3‧‧‧第一電壓信號
VWL1‧‧‧第二電壓信號
VWL2‧‧‧第二電壓信號
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：圖1是一電路圖，說明一習知電阻式記憶體單元陣列；圖2是一方塊圖，說明本發明電阻式記憶體裝置之一實施例；圖3是一電路圖，說明該實施例之一記憶體單元陣列；圖4是一剖視示意圖，說明該實施例之該記憶體單元陣列之一非揮發性記憶體單元；圖5是一電路圖，說明該實施例之該非揮發性記憶體單元操作於一電晶體模式；及
圖6是一電路圖，說明該實施例之該非揮發性記憶體單元操作於一記憶體模式。
參閱圖2，本發明電阻式記憶體裝置之一實施例包含一驅動電路1，及一電連接該驅動電路1的記憶體單元陣列2。該驅動電路1選擇性產生至少一個第一電壓信號與至少一個第二電壓信號，以驅動該記憶體單元陣列2。
參閱圖3，在此實施例中，該記憶體單元陣列2為一2x3記憶體單元陣列，但不限於此，並包括六個非揮發性記憶體單元3~8、二條字線(word line)WL1、WL2，及三條位元線(bit line)BL1、BL2、BL3。該等非揮發性記憶體單元3~8是以兩列三行的方式排列。
參閱圖4，每一非揮發性記憶體單元3~8包括一基材31、一二維材料層32、一閘極介電層33、一源極電極34、一汲極電極35及一閘極電極36。
該基材31可為任意之一半導體基材，例如一矽基材，包含一位在其頂部的絕緣層311，例如一氧化矽層。該二維材料層32形成在該基材31的一頂面上。該閘極介電層33覆蓋在該二維材料層32的一部分。該源極電極34與該汲極電極35設置在該基材31的該頂面上並分別間隔地位在該閘極介電層33的兩對側，而且該源極電極34與該汲極電極35的底面完全接觸該二維材料層32。值得注意的是，在其他實施例中，該源極34與該汲極電極35的底面可部分接觸該二維材料層32。該源極電極34被接地。該
閘極電極36覆蓋在該閘極介電層上33。在此實施例中，該二維材料層32含有石墨烯、單層氮化硼、二硫化鉬及二硫化鎢中的其中之一或其組合。
再參閱圖3，該字線WL1電連接該等非揮發性記憶體單元3、4、5的該等閘極電極36，該字線WL2電連接該等非揮發性記憶體單元6、7、8的該等閘極電極36。該位元線BL1電連接該等非揮發性記憶體單元3、6的該等汲極電極35，該位元線BL2電連接該等非揮發性記憶體單元4、7的該等汲極電極35，且該位元線BL3電連接該等非揮發性記憶體單元5、8的該等汲極電極35。
在此實施例中，該驅動電路1(見圖2)選擇性產生三個第一電壓信號VBL1、VBL2、VBL3與二個第二電壓信號VWL1、VWL2。該等第一電壓信號VBL1、VBL2、VBL3分別施加至該記憶體單元陣列2的該等位元線BL1、BL2、BL3，而該等第二電壓信號VWL1、VWL2分別施加至該記憶體單元陣列2的該等字線WL1、WL2，如圖3所示，以致該等非揮發性記憶體單元3~8中的每一者根據在其閘極電極36所接收的該等第二電壓信號VWL1、VWL2中之一對應者與在其汲極電極35所接收的該等第一電壓信號VBL1、VBL2、VBL3中之一對應者，操作在一電晶體模式與一記憶體模式二者其中之一。
在此實施例中，該等非揮發性記憶體單元3~8的操作方式相似，故僅舉該非揮發性記憶體單元3為例說明其如何操作在該電晶體模式與該記憶體模式。參閱圖5，
當來自於該驅動電路1(見圖2)之該第一電壓信號VBL1為一大於零的第一偏壓且來自於該驅動電路1的該第二電壓信號VWL1作為一控制信號時，該非揮發性記憶體單元3受控於該驅動電路1操作於該電晶體模式，以致該非揮發性記憶體單元3回應於該控制信號而使得該汲極電極35與該源極電極34之間導通或不導通。
參閱圖4、6，當該非揮發性記憶體單元3操作在該電晶體模式且其該汲極電極35與該源極電極34之間導通，同時該第一電壓信號VBL1變成一接地電位且該第二電壓信號VWL1變成一第二偏壓時，該非揮發性記憶體單元3回應於該第二偏壓與該接地電位，從該電晶體模式切換至該記憶體模式。此時，該閘極介電層33是一可在一高阻態(High Resistance State，HRS)與一低阻態(Low Resistance State，LRS)之間切換的電阻轉態層。於是，該非揮發性記憶體單元3根據該第二偏壓利用該電阻轉態層進行一設定操作與一重設操作其中之一者。舉例來說，當該第二偏壓的絕對值大於一第一預設參考值時，該非揮發性記憶體單元3是以該電阻轉態層回應於該第二偏壓從該高阻態切換至該低阻態之方式來進行該設定操作。當該第二偏壓的絕對值介於該第一預設參考值與一小於該第一預設參考值的第二預設參考值時，該非揮發性記憶體單元3是以該電阻轉態層回應於該第二偏壓從該低阻態切換至該高阻態之方式來進行該重設操作。
依照前例，該非揮發性記憶體單元3在進行該
設定操作與該重設操作時，該非揮發性記憶體單元3的一狄拉克點(即，該非揮發性記憶體單元3之電流對電壓之特徵曲線的一轉折點)的電壓V1、V2，及該等電壓V1、V2的一電壓差△V可由下式(1)~(3)獲得：
簡單來說，在此實施例中，由於該非揮發性記憶體單元3在進行該設定操作與該重設操作的同時，會根據該第二偏壓改變該電阻轉態層(即，該閘極介電層33)的一電容值，造成該非揮發性記憶體單元3在該設定操作與該重設操作時，該等狄拉克點的電壓V1、V2具有極大的差異，以至不同大小的該等狄拉克點的電壓V1、V2可分別用以代表數位信號“0”與數位信號“1”，藉此，達到記憶體功能。此外，在其他實施例中，藉由改變該電阻轉態層的該電容值，可使該非揮發性記憶體單元3具有多個不同大小的狄拉克點電壓，且其可分別用以代表多位元資料的記憶體功能。舉例來說，若要達到二位元數位資料(即，“00”、“01”、“10”及“11”)的記憶體功能，則需具有四個不同大小的狄拉克點電壓，因此需藉由改變該第二偏壓(即，該第二電壓信號VWL1)，使得該電阻轉態層具有四個不同大小的電容值，以達到本發明電阻式記憶體裝置之多位元資料的記憶體功能。
需注意的是，本發明該等非揮發性記憶體單元3~8中的每一者可為一單極性電阻式記憶體單元及一雙極性電阻式記憶體單元二者其中之一。對於單極性電阻式記憶體單元而言，該等非揮發性記憶體單元3~8中的每一者進行該設定操作與該重設操作時所需的該第二偏壓具有相同的極性(即，該第二偏壓皆大於零或皆小於零)，且該等非
揮發性記憶體單元3~8中的每一者進行一電晶體讀取以取得每一狄拉克點的電壓時，其所需的偏壓與該第二偏壓具有不同的極性。對於雙極性電阻式記憶體單元而言，該等非揮發性記憶體單元3~8中的每一者進行該設定操作與該重設操作時所需的該第二偏壓具有不同的極性(如，當進行該設定操作時，該第二偏壓大於零，當進行該重設操作時，該第二偏壓小於零)，且該等非揮發性記憶體單元3~8中的每一者進行該電晶體讀取時，其所需的偏壓小於該第二偏壓。
綜上所述，藉由該二維材料層32的設計，並配合該驅動電路1選擇性所提供的該等第一電壓信號VBL1、VBL2、VBL3與該等第二電壓信號VWL1、VWL2，該等非揮發性記憶體單元3~8中的每一者可選擇性操作在該電晶體模式或該記憶體模式，不需要圖1中每一非揮發性記憶體單元93中所必須的該電阻式記憶體單元932。因此，由於省略了習知技藝中的電阻式記憶體單元，本發明電阻式記憶體裝置具有一相對小的電路面積及較低的製造成本。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧記憶體單元陣列
3~8‧‧‧非揮發性記憶體單元
34‧‧‧源極電極
35‧‧‧汲極電極
36‧‧‧閘極電極
BL1‧‧‧位元線
BL2‧‧‧位元線
BL3‧‧‧位元線
WL1‧‧‧字線
WL2‧‧‧字線
VBL1‧‧‧第一電壓信號
VBL2‧‧‧第一電壓信號
VBL3‧‧‧第一電壓信號
VWL1‧‧‧第二電壓信號
VWL2‧‧‧第二電壓信號
Claims (5)
- 一種電阻式記憶體裝置，包含：一非揮發性記憶體單元，包括一基材，一二維材料層，形成在該基材的一頂面上，一閘極介電層，覆蓋在該二維材料層的一部分，一源極電極與一汲極電極，設置在該基材的該頂面上並分別間隔地位在該閘極介電層的兩對側，而且部分接觸該二維材料層，該源極電極被接至地，及一閘極電極，覆蓋在該閘極介電層上；及一驅動電路，電連接該非揮發性記憶體單元的該閘極電極與該汲極電極，並選擇性產生一第一電壓信號與一第二電壓信號，而且將該第一電壓信號與該第二電壓信號分別施加至該非揮發性記憶體單元的該汲極電極與該閘極電極，以致該非揮發性記憶體單元根據該第一電壓信號與該第二電壓信號，操作在一電晶體模式與一記憶體模式其中之一者；其中，當該非揮發性記憶體單元受控於該驅動電路操作於該電晶體模式時，該第一電壓信號為一大於零的第一偏壓且該第二電壓信號作為一控制信號，以致該非揮發性記憶體單元回應於該控制信號而使得該汲極電極與該源極電極之間導通或不導通；及其中，當該非揮發性記憶體單元操作在該電晶體模 式且其該汲極電極與該源極電極之間導通，同時該第一電壓信號變成一接地電位且該第二電壓信號變成一第二偏壓時，該非揮發性記憶體單元回應於該第二偏壓與該接地電位，從該電晶體模式切換至該記憶體模式，且該閘極介電層是一可在一高阻態與一低阻態之間切換的電阻轉態層，該非揮發性記憶體單元根據該第二偏壓利用該電阻轉態層進行一設定操作與一重設操作其中之一者。
- 如請求項1所述的電阻式記憶體裝置，其中，當該非揮發性記憶體單元操作在該記憶體模式且該第二偏壓的絕對值大於一第一預設參考值時，該非揮發性記憶體單元是以該電阻轉態層回應於該第二偏壓從該高阻態切換至該低阻態之方式來進行該設定操作。
- 如請求項2所述的電阻式記憶體裝置，其中，當該非揮發性記憶體單元操作在該記憶體模式且該第二偏壓的絕對值介於該第一預設參考值與一小於該第一預設參考值的第二預設參考值時，該非揮發性記憶體單元是以該電阻轉態層回應於該第二偏壓從該低阻態切換至該高阻態之方式來進行該重設操作。
- 如請求項1所述的電阻式記憶體裝置，其中，該基材包含一位在其頂部的絕緣層。
- 如請求項1所述的電阻式記憶體裝置，其中，該二維材料層含有石墨烯、單層氮化硼、二硫化鉬及二硫化鎢中的其中之一或其組合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104114908A TWI552152B (zh) | 2015-05-11 | 2015-05-11 | 電阻式記憶體裝置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104114908A TWI552152B (zh) | 2015-05-11 | 2015-05-11 | 電阻式記憶體裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI552152B TWI552152B (zh) | 2016-10-01 |
| TW201640508A true TW201640508A (zh) | 2016-11-16 |
Family
ID=57848130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104114908A TWI552152B (zh) | 2015-05-11 | 2015-05-11 | 電阻式記憶體裝置 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI552152B (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102005242B (zh) * | 2009-08-28 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | 电阻随机存储器及其驱动方法 |
| TWI503949B (zh) * | 2011-11-18 | 2015-10-11 | Chrongjung Lin | 可變且可逆之電阻式記憶儲存單元及記憶儲存模組 |
| CN102368536A (zh) * | 2011-11-25 | 2012-03-07 | 北京大学 | 一种阻变式存储器单元 |
| KR20140058278A (ko) * | 2012-11-06 | 2014-05-14 | 삼성전자주식회사 | 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법 |
| US8963114B2 (en) * | 2013-03-06 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers |
| US9478638B2 (en) * | 2013-03-12 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive switching random access memory with asymmetric source and drain |
-
2015
- 2015-05-11 TW TW104114908A patent/TWI552152B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TWI552152B (zh) | 2016-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601195B2 (en) | Voltage control for crosspoint memory structures | |
| US10388699B2 (en) | Three-dimensional semiconductor memory devices | |
| KR101726460B1 (ko) | 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이 | |
| US9847123B2 (en) | Multi-bit ferroelectric memory device and methods of forming the same | |
| US8391049B2 (en) | Resistor structure for a non-volatile memory device and method | |
| KR101570187B1 (ko) | 어레이 내의 저항성 스위칭 디바이스를 판독하기 위한 회로 및 방법 | |
| TW201916039A (zh) | 電阻變化型記憶體 | |
| KR20050085533A (ko) | 메모리 및 액세스 디바이스 | |
| TW201946061A (zh) | 具有耦合電容之自我參考感測方案 | |
| US8981463B2 (en) | Memory cell array with semiconductor selection device for multiple memory cells | |
| CN111179991B (zh) | 阻变存储阵列及其操作方法、阻变存储器电路 | |
| CN105304126A (zh) | 记忆体阵列电路 | |
| CN111091858B (zh) | 阻变存储阵列的操作方法 | |
| JP4662990B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| JP4603437B2 (ja) | 相補出力型抵抗性メモリセル | |
| WO2021136394A1 (zh) | 阻变存储阵列及其操作方法、阻变存储器电路 | |
| CN116645984B (zh) | 存储器装置中的信号产生电路系统布局 | |
| CN110603640A (zh) | 存储器电路系统 | |
| US12148471B2 (en) | Reconfigurable computational memory device, operation method of the reconfigurable computational memory device and semiconductor die including the reconfigurable computational memory device | |
| US20140085964A1 (en) | Semiconductor storage device | |
| TWI552152B (zh) | 電阻式記憶體裝置 | |
| TWI847204B (zh) | 疊層層級信號發展疊接 | |
| US12336180B2 (en) | Memory cell array with increased source bias voltage | |
| US20230108879A1 (en) | Resistance network having four contacts per memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |