TW201637008A - 雙極型憶阻器 - Google Patents

雙極型憶阻器 Download PDF

Info

Publication number
TW201637008A
TW201637008A TW104136849A TW104136849A TW201637008A TW 201637008 A TW201637008 A TW 201637008A TW 104136849 A TW104136849 A TW 104136849A TW 104136849 A TW104136849 A TW 104136849A TW 201637008 A TW201637008 A TW 201637008A
Authority
TW
Taiwan
Prior art keywords
switch
circuit
memristor
line
voltage
Prior art date
Application number
TW104136849A
Other languages
English (en)
Inventor
隆燁 謝
寧 葛
慧敏 黃
Original Assignee
惠普發展公司有限責任合夥企業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 惠普發展公司有限責任合夥企業 filed Critical 惠普發展公司有限責任合夥企業
Publication of TW201637008A publication Critical patent/TW201637008A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04586—Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads of a type not covered by groups B41J2/04575 - B41J2/04585, or of an undefined type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一電路包含一輸入、一接地、一第一開關、一第二開關及一雙極性憶阻器。

Description

雙極型憶阻器
本發明係有關於雙極型憶阻器。
發明背景
本文揭示討論包括一憶阻器的一電路。於一個實施例中，該電路可用於一記憶體陣列。於一個實施例中，包括一憶阻器的一記憶體陣列係用作為一電子裝置，諸如但非僅限於流體噴出裝置中之一記憶體。
一憶阻器為一裝置，其取決於一切換事件期間已經橫跨憶阻器施加的電位差而改變電阻。各個憶阻器具有一切換電壓，其係指用以切換憶阻器的狀態之電壓。當供應電壓係大於憶阻器的切換電壓時，憶阻器切換狀態例如：從ON狀態至OFF狀態或從OFF狀態至ON狀態。於ON狀態中憶阻器具有相對低電阻，及於OFF狀態中憶阻器具有相對高電阻。當切換事件時隨著電阻的改變，憶阻器可用作為記憶體。
將一憶阻器切換成ON狀態，具有低電阻，稱作為設定憶阻器。一憶阻器可藉施加高於一第一臨界值的一電位差給該憶阻器而予設定。將一憶阻器切換成OFF狀態， 具有高電阻，稱作為復置憶阻器。一憶阻器可藉施加低於一第二臨界值的一電位差而予復置。
以雙極性憶阻器為例，第一臨界值及第二臨界值乃具有相反極性的電位差。如此，舉例言之，高於一第一臨界值的一正電位差可SET憶阻器成ON狀態；及低於一第二臨界值的一負電位差可RESET憶阻器成OFF狀態。因此，能夠遞送電壓的正及負二極性的一電壓源可用以SET及RESET憶阻器。
依據本發明之一實施例，係特地提出一種電路，其包含：一電壓輸入；一雙極性憶阻器；一第一傳導路徑連結該雙極性憶阻器到該電壓輸入及一電路接地；該第一傳導路徑包括一第一開關；一第二傳導路徑連結該雙極性憶阻器到該電壓輸入及該電路接地；該第二傳導路徑包括一第二開關；於該電路之一第一組態中，該第一開關為閉路及該第二開關為開路，使得當電壓之一第一極性供給該電壓輸入時，電流可沿該第一傳導路徑流動且於一第一方向流經該雙極性憶阻器；及於該電路之一第二組態中，該第一開關為開路及該第二開關為閉路，使得當電壓之一第一極性供給該電壓輸入時，電流可沿該第二傳導路徑流動且於與該第一方向相反的一第二方向流經該雙極性憶阻器。
1‧‧‧電路
5‧‧‧線圖
6‧‧‧實線、高電阻狀態線
7‧‧‧虛線、低電阻狀態線
10‧‧‧憶阻器
11‧‧‧第一終端
12‧‧‧第二終端
20、25、30、35‧‧‧電晶體、開關
21‧‧‧SET線路
31‧‧‧RESET線路
40‧‧‧輸入線路
50‧‧‧電路接地
60‧‧‧第一傳導線路
70‧‧‧第二傳導線路
65‧‧‧第三傳導線路
80‧‧‧第一傳導路徑
90‧‧‧第二傳導路徑
100、110‧‧‧記憶體胞元
200A-C‧‧‧記憶體胞元實例
210‧‧‧列開關
220‧‧‧行開關
300‧‧‧系統
302‧‧‧計算裝置
304‧‧‧流體噴出設備
306‧‧‧控制器
308‧‧‧處理器
310‧‧‧資料儲存裝置
312‧‧‧流體貯器
314‧‧‧流體匣
316‧‧‧流體噴出裝置
318‧‧‧安裝總成
320‧‧‧媒體傳送總成
324‧‧‧孔口
326‧‧‧媒體
328‧‧‧流體液滴
330‧‧‧電源供應器
332‧‧‧流體調節總成
350‧‧‧記憶體陣列
360‧‧‧電路
A、B‧‧‧點、接點
CS‧‧‧行線
HRS‧‧‧高電阻狀態
LRS‧‧‧低電阻狀態
RS‧‧‧列線
T1-2‧‧‧臨界值
參考附圖只藉非限制性實施例描述實例，附圖 中：圖1為包括一憶阻器之一電路略圖實例；圖2顯示通過圖1之該電路的一第一傳導路徑；圖3顯示通過圖1之該電路的一第二傳導路徑；圖4顯示包括一憶阻器的另一電路實例；圖5顯示包括一憶阻器的另一電路實例；圖6顯示一記憶體陣列實例；及圖7顯示包括一憶阻器之一流體噴出裝置實例。
較佳實施例之詳細說明
於後文詳細說明部分中，「一(a)」及「一(an)」等術語係用以表示一或多個特定元件之存在。
本文揭示描述雙極性憶阻器、第一開關及第二開關。藉由切換開關，電流可於第一方向或於與該第一方向相反的第二方向導向通過雙極性憶阻器。藉此方式，即便電壓供應源/來源的單一極性可資利用，仍可設定與復置雙極性憶阻器。
圖1為一電路略圖，顯示一電路1其包括一雙極性憶阻器10、一第一開關20及一第二開關30。此等組件係連結至一輸入線路40及一電路接地50。在該電路之一第一側上，包括第一開關20的一第一傳導線路60連結輸入線路40至電路接地50。在該電路之一第二側上，包括第二開關30的一第二傳導線路70連結輸入線路40至電路接地50。憶阻器10係在延伸於第一與第二傳導線路間的一第三傳導線路 65上。憶阻器10之一第一終端11係於點A連結至第一傳導線路60，而憶阻器之一第二終端12係於點B連結至第二傳導線路70。於本脈絡中，「連結」包括直接連結及透過其它組件或傳導線路間接連結。舉例言之，雖然未顯示於圖1，但在線路60或70與憶阻器間可有一或多個開關或其它組件，其可為閉路以選取該憶阻器。
可施加電壓到輸入線路40，使得輸入線路40與接地50間之電位差升高。於一個實施例中，來自電壓源的電壓能夠供給電壓的單一極性，但無法供給電壓的二不同極性。舉例言之，電壓源能夠供給正電壓，但非負電壓。於一個實施例中，電壓源為特定應用積體晶片(ASIC)其具有一輸出連結到該電路的輸入線路40。輸入線路40可用作為讀/寫線路用以讀取或寫入到憶阻器10。
若一電位差施加到憶阻器10，使得第一終端11係在比第二終端12更高的電位，則電流可於一第一方向從終端11通過憶阻器流到終端12。若電位差係高於憶阻器的一切換臨界值，則可將該憶阻器從一高電阻狀態(OFF)切換成一低電阻狀態(ON)。此點稱作為「設定」憶阻器。若第二終端12具有比第一終端11更高的電壓，則電流可於一第二方向自第二終端12流到第一終端11。此種第二方向係與第一方向反向。若此種負電位差的幅值係大於一第二臨界值，則可將該憶阻器從低電阻狀態(ON)切換成高電阻狀態(OFF)。此點稱作為「復置」憶阻器。
圖1中之圖形5顯示針對一型雙極性憶阻器電流 對電壓之變化之一實例。初始，憶阻器係在OFF狀態且具有高電阻。此點稱作為高電阻狀態(HRS)。於OFF狀態或HRS狀態的電壓對電流係以實線6顯示。憶阻器維持於OFF狀態直到電壓升高到一第一臨界值T1。於T1，電阻快速降低，如由增高的電流可知，及憶阻器進入ON狀態或低電阻狀態(LRS)。此點稱作為設定憶阻器。於LRS的電壓對電流係以虛線7顯示。憶阻器維持於LRS直到電壓降至低於第二臨界值T2，其乃負電壓。換言之，臨界值T1與T2具有相反極性。於T2，憶阻器改回HRS，如快速降低的電流顯示。此種方法稱作復置憶阻器。
藉由施加一電壓其幅值係小於切換臨界值及測量電流；或藉由施加一電流使得橫跨憶阻器的電壓降的幅值係小於切換電壓臨界值及測量電壓，可決定亦即「讀取」憶阻器的狀態。從電流及電壓，可推知憶阻器的電阻且知曉其狀態。
藉施加高於臨界值T1或低於臨界值T2的一電位差，憶阻器可被寫入，例如，設定或消除。當電壓之單一極性供給輸入線路40上時，圖1中顯示的電路能夠設定及復置憶阻器。電路藉由在一第一組態與一第二組態間切換而能夠達成此點。
如圖2中顯示，於第一組態，第一開關20為閉路(亦即ON)及第二開關30為開路(亦即OFF)。第一組態在輸入線路40與接地50間形成一第一傳導路徑80。第一傳導路徑80於圖2中以粗體標示。電流能夠在輸入線路40與接地50間 沿第一傳導路徑80行進，且於一第一方向行進通過憶阻器10。在輸入線路40與接地50間之電位差造成橫跨憶阻器的一電壓降。若電壓源為正，則憶阻器的第一終端11與第二終端12間之電位差或電壓降為正。若此一電位差係大於第一切換臨界值，則其將SET該憶阻器。
如圖3中顯示，於第二組態，第一開關20為開路(亦即OFF)及第二開關30為閉路(亦即ON)。如圖3中顯示，第一組態在輸入線路40與接地50間形成一第二傳導路徑90。第二傳導路徑90於圖3中以粗體標示。電流能夠在輸入線路40與接地50間沿第路徑行進，且於一第一方向行進通過憶阻器10。在輸入線路40與接地50間之電位差造成橫跨憶阻器的一電壓降。若電壓源為正，則憶阻器的第一終端11與第二終端12間之電位差或電壓降為負。若此一電位差係低於(亦即幅值大於)第二切換臨界值，則其將RESET該憶阻器。
如此可知，藉由切換在輸入線路40與接地50間之路徑，橫跨憶阻器10的電位差之極性可被反相。如此允許憶阻器的設定與復置，即便當電壓輸入供給電壓之單一極性時亦復如此。
第一開關20及第二開關30可以是電晶體。於一個實施例中，第一開關20的一閘極可連結到一SET線路21。第二開關30的一閘極可連結到一RESET線路31。SET線路及RESET線路可連結到控制電路，諸如ASIC。
當一信號係在SET線路21上發送給第一電晶體 20的閘極時，其導通了第一電晶體20。當一正電壓施加至輸入線路40時，在憶阻器10的第一終端11與第二終端12間設定一正電位差。電流可於箭頭顯示的方向，沿第一路徑80在輸入線路40與接地50間流動。若輸入線路40上的信號為一寫入信號，亦即，若輸入電壓為夠高，且所得橫跨憶阻器的電位差係高於一第一切換臨界值，則憶阻器可被設定為ON狀態。
當一信號係在RESET線路31上發送給第二電晶體30的閘極時，其導通了第二電晶體30。當一正電壓施加至輸入線路40時，在憶阻器10的第一終端11與第二終端12間設定一負電位差。電流可於箭頭顯示的方向，沿第二路徑90流動。若輸入線路40上的信號為一寫入信號，亦即，若輸入電壓為夠高，且所得橫跨憶阻器的電位差具有幅值大於一第二切換臨界值，則憶阻器10可被復置為OFF狀態。
控制電路例如ASIC可以使得在任一個時間一信號在SET線路或RESET線路上發送，但不會同時發送兩個線路。表1顯示基於復置及設定線路上的信號該電路之邏輯運算。
表1
圖4顯示一實施例，其係類似圖1，但其中一電阻器R1係在第一線路60上及一電阻器R2係在第二線路70上。於此一實施例中，電阻器係位在第一開關20及第二開關30上方。電阻器可緩和橫跨憶阻器10的電位差。於一個實施例中，第一開關20及第二開關30乃NMOS電晶體，電阻器R1及R2輔助緩和汲極電壓到適合電晶體操作的適當值。
圖5顯示一實施例，其係類似圖1，但其中一第三開關25係位在第一線路60上及一第四開關35係位在第二線路70上。第三開關25形成自輸入線路40至接地50的第一路徑之一部分。換言之，當第一開關20及第三開關25為閉路時，電流可流經第三開關25，通過接點A，經由憶阻器10至接點B，及經由第一開關20至接地。如此當第一及第三開關為閉路時，電路採取第一組態，而可SET憶阻器。
第四開關35形成自輸入線路40至接地50的第二路徑之一部分。換言之，當第二開關30及第四開關35為閉路時，電流可流經第四開關35，通過接點B，經由憶阻器10至接點A，及經由第二開關30至接地。如此當第二及第四開關為閉路時，電路採取第二組態，而可RESET憶阻器。
第一至第四開關20、25、30、35可以是電晶體。第一及第三開關可稱作為SET電晶體，原因在於當此等開關為ON時憶阻器可被設定。第二及第四開關可稱作為RESET電晶體，原因在於當此等開關為ON時憶阻器可被復置。攜載信號到SET電晶體之閘極的線路可稱作為攜載一信號用 以指示憶阻器的設定之線路。攜載信號到RESET電晶體之閘極的線路可稱作為攜載一信號用以指示憶阻器的復置之線路。
於一個實施例中，電路可具有名義上稱作SET線路21之一第一線路及名義上稱作RESET線路31之一第二線路。一控制器諸如ASIC可供給信號給SET及RESET線路，使得當SET線路為高時，RESET線路為低及反之亦然。藉此方式，SET與RESET線路可一起工作用以將電路自其中憶阻器可被設定的第一組態切換成其中憶阻器可被復置的第二組態。
於一個實施例中，電晶體為NMOS或PMOS電晶體。當閘極電壓為低時PMOS電晶體為ON，而當閘極電壓為高時NMOS電晶體為ON。
於圖5例示之實施例中，第一開關20乃連結到SET線路21的一NMOS電晶體，及第三開關25乃連結到RESET線路25的一PMOS電晶體。如此，當SET線路21為高而RESET線路25為低時，兩個開關將轉為ON，沿第一路徑連結輸入線路40到接地50。如此，當於輸入40施加一正電壓時，橫跨憶阻器10施加一正電位差。另一方面，當SET線路為低而RESET線路31為高時，兩個電晶體皆為關閉，第一路徑斷開。
第二開關30乃連結到RESET線路31的一NMOS電晶體，及第四開關35乃連結到SET線路21的一PMOS電晶體。如此，當RESET線路為高而SET線路21為低時，開關30、 35將轉為ON，沿第二路徑連結輸入線路40到接地50。如此，當於輸入40施加一正電壓時，橫跨憶阻器10施加一負電位差。另一方面，當SET線路為高而RESET線路為低時，兩個電晶體皆為關閉，第二路徑斷開。
於其它實施例中，第一及第二開關兩者可以皆為NMOS電晶體或兩者可以皆為PMOS電晶體。連結到SET及RESET線路的電路連結可取決於電晶體類型修改，用以確保當SET線路為高時第一及第三電晶體20、25為ON，及當RESET線路為高時第二及第四電晶體30、35為ON。
圖6顯示一記憶體陣列之一實施例。記憶體陣列係類似圖4的電路，但有並聯在輸入線路40與接地50間之多個記憶體胞元。各個記憶體胞元可在連結第一傳導線路60與第二傳導線路70的一個別傳導線路上。例示實施例顯示第一記憶體胞元100及最末或第N個記憶體胞元110，介於其間的記憶體胞元以虛線指示。
各個記憶體胞元包含一憶阻器。於一個實施例中，記憶體陣列可以是在任一個時間只選取單一記憶體胞元。在任一個時間可選取且讀取或寫入多個記憶體胞元中之單一記憶體胞元。藉此方式，單一輸入線路40可用以供電給讀取或寫入操作至該等記憶體胞元中之任一者。
舉例言之，各個記憶體胞元可包括一選擇開關或多個選擇開關用於選取記憶體胞元。例如，當一記憶體胞元中的該選擇開關或多個選擇開關為閉路時，憶阻器接觸線路70及60，使得低電壓的電流可通過胞元而讀取憶阻器， 或更大的電位差可橫跨憶阻器施加以寫入憶阻器。選擇開關可以是電晶體，其具有一閘極連結到一選擇線路，其傳遞一選擇信號給胞元。
於一個配置中，記憶體胞元可藉列定址。舉例言之，各個記憶體胞元屬於一個別列且連結到一個別列線。列線上的一信號導通記憶體胞元內的一開關而選取該記憶體胞元。於另一個實施例中，各個記憶體胞元係藉列及行定址。舉例言之，可以有多條列線及多條行線，各自傳遞選取個別列或行的一信號。各個記憶體胞元可連結到一列線及一行線。於該種情況下，各個記憶體胞元包括該憶阻器及一列開關及一行開關，二者皆須導通以藉由連結憶阻器到電路而選取憶阻器。列開關可以是具有一閘極連結到一列選擇線路的一電晶體，及行開關可以是具有一閘極連結到一行選擇線路的一電晶體。
200A為一實例記憶體胞元，其中憶阻器10係串聯於具有一閘極連結到一列線RS的列開關210與具有一閘極連結到一行線CS的行開關220間。於另一個實施例200B中，憶阻器10係串聯列開關210及行開關220，但列開關210及行開關220係位在憶阻器的一側。於另一個實施例200C中，憶阻器10係串聯列開關210，而列開關210的閘極係連結到一列線RS。行開關220係在列開關210上，而行開關220的閘極係連結到一行線CS。如此，當列開關及行開關被導通時，憶阻器連結到電路的其餘部分，胞元被有效選取。此等僅為實例而其它具體實施例及變化例亦屬可能。
於圖6之實施例中，在第一及第二傳導線路60、70上有一對電阻器R1及R2。於其它實施例中，如同圖1，可以沒有電阻器。於又另一個實施例中，第一開關及第二開關可位在輸入線路40與第一記憶體胞元100間，而非位在最末記憶體胞元110與接地50間。於又另一個實施例中，如圖5中例示，可以有第三及第四開關。於該種情況下，第一開關及第二開關可位在最末記憶體胞元110與接地50間，而第三及第四開關可位在輸入線路40與第一記憶體胞元100間。
此處描述之電路及記憶體陣列可用以提供一電子裝置上的一記憶體。舉例言之，其可用於流體噴出裝置。流體噴出裝置的一個實施例乃用於噴出墨水的一列印頭。但流體噴出裝置並非限制於此而可用於噴出磁性物質、藥品及其它流體。又復，記憶體陣列及電路也可用於單晶片系統(SOC)或嵌入系統。於一個實施例中，憶阻器或記憶體陣列可用於儲存識別電子裝置的資料，或儲存代碼其可用以確證該電子裝置為正版裝置，其可配合屬於相同販售商的其它設備使用。
圖7顯示一系統300之一個實施例其包含一流體噴出裝置316，如前文描述，其包括一憶阻器電路或一記憶體陣列350。
系統300包括一計算裝置302，其係連結到一流體噴出設備304，諸如列印器。計算裝置可藉直接有線連結、無線連結或電腦網路連結。計算裝置可發送指令給一控制 器306用來以精確方式指示流體的列印或噴出。控制器306可位在設備304內且例如可以是ASIC。控制器306可包括一處理器308及一資料儲存裝置310。控制器306發送指令給一流體噴出裝置316用以指示流體的列印或精準噴出。
流體噴出裝置316可構成一流體匣314的一部分。舉例言之，該流體匣也可包括一流體貯器312及一流體調節總成332，墨水或其它流體經此總成而循環到流體噴出裝置。於其它實施例中，流體噴出裝置可與流體匣分開且獨立，但自其中接收流體。一安裝總成318及一媒體傳送總成320可相對於彼此移動媒體及流體噴出裝置，使得流體可噴出到媒體的一期望區域。系統可由一電源供應器330供電。
如前文描述，流體噴出裝置316包括一憶阻器電路或一記憶體陣列350。此點可用以識別流體噴出裝置給控制器306。舉例言之，控制器306可讀取及/或寫入到記憶體陣列350用以驗證該流體噴出裝置乃正版裝置而適合配合流體噴出設備使用。當記憶體陣列350使用憶阻器時可能相當小，因而只在流體噴出裝置上占據一個相當小的空間，留下其它空間自由用於其它用途。於一個實施例中，控制器306能夠在其發送給流體噴出裝置的信號中傳遞電壓之單一極性，例如正電壓。利用前文描述的記憶體陣列，憶阻器記憶體胞元仍然可被設定及復置，即便當電壓之單一極性傳遞給流體噴出裝置亦復如此。
流體噴出裝置也可包括電路360以從流體噴出裝置的孔口噴出流體液滴。電路可接收來自控制器306的指令 信號，且處理此等信號用以，例如藉熱噴出元件的加熱或以其它方式自特定流體噴出孔口噴出流體。記憶體陣列350與電路360可分享某些共用電路元件，例如電壓輸入及/或若干信號線。如此可節省成本及最小化在流體噴出裝置的矽晶元件上使用的空間。
於本說明書(包括任何隨附之申請專利範圍、摘要說明及附圖)中揭示的全部特徵及/或如此揭示的任何方法或程序之全部步驟皆可以任一項組合而予組合，此等特徵及/或步驟中之至少部分彼此互斥的組合除外。
除非另行載明否則於本說明書(包括任何隨附之申請專利範圍、摘要說明及附圖)中揭示的各個特徵可由用於相同的、相當的或相似的目的之替代特徵置換。如此，除非另行載明否則所揭示的各個特徵只是一籠統系統之相當的或相似的特徵中之一個實例。
1‧‧‧電路
5‧‧‧線圖
6‧‧‧實線
7‧‧‧虛線
10‧‧‧雙極性憶阻器
11、12‧‧‧終端
20、30‧‧‧開關
21‧‧‧SET線路
31‧‧‧RESET線路
40‧‧‧輸入線路
50‧‧‧電路接地
60、70‧‧‧傳導線路
A、B‧‧‧點
HRS‧‧‧高電阻態
LRS‧‧‧低電阻態
T1-2‧‧‧臨界值

Claims (15)

  1. 一種電路，其包含：一電壓輸入；一雙極性憶阻器；一第一傳導路徑連結該雙極性憶阻器到該電壓輸入及一電路接地；該第一傳導路徑包括一第一開關；一第二傳導路徑連結該雙極性憶阻器到該電壓輸入及該電路接地；該第二傳導路徑包括一第二開關；於該電路之一第一組態中，該第一開關為閉路及該第二開關為開路，使得當電壓之一第一極性供給該電壓輸入時，電流可沿該第一傳導路徑流動且於一第一方向流經該雙極性憶阻器；及於該電路之一第二組態中，該第一開關為開路及該第二開關為閉路，使得當電壓之一第一極性供給該電壓輸入時，電流可沿該第二傳導路徑流動且於與該第一方向相反的一第二方向流經該雙極性憶阻器。
  2. 如請求項1之電路，其中：該第一開關為一第一電晶體及該第一電晶體的一閘極係連結到一線路用以指示該雙極性憶阻器的設定；及該第二開關為一第二電晶體及該第二電晶體的一閘極係連結到一線路用以指示該雙極性憶阻器的復置。
  3. 如請求項1之電路，其中該第一傳導路徑包括一第一電阻器及該第二傳導路徑包括一第二電阻器。
  4. 如請求項1之電路，其中：該第一傳導路徑包括一第三開關其於該電路之該第一組態中為閉路及於該電路之該第二組態中為開路；及該第二傳導路徑包括一第四開關其於該電路之該第一組態中為開路及於該電路之該第二組態中為閉路。
  5. 如請求項1之電路，其中該電路包含並聯於該電壓輸入與該電路接地間之多個雙極性憶阻器。
  6. 如請求項5之電路，其中各個憶阻器為一記憶體胞元的部分其包括一行開關及一列開關用以選取於該記憶體胞元內之該雙極性憶阻器。
  7. 如請求項1之電路，其進一步包含一電壓源其係用以供給電壓之一單一極性給該電壓輸入。
  8. 一種記憶體陣列，其包含：一信號輸入線路用以供給一讀或寫信號給一記憶體胞元；並接在該信號輸入線路與一接地間之一第一傳導線路及一第二傳導線路；並接在該第一傳導線路與第二傳導線路間之多個記憶體胞元，各個記憶體胞元包括一雙極性憶阻器；在該第一傳導線路或在該第二傳導線路上的一SET 電晶體，該SET電晶體具有連結到一線路的一閘極用以指示該雙極性憶阻器之設定；及在該第一傳導線路或在該第二傳導線路上的一RESET電晶體，該RESET電晶體具有連結到一線路的一閘極用以指示該雙極性憶阻器之復置。
  9. 如請求項8之記憶體陣列，其中：該等多個記憶體胞元包括一第一記憶體胞元其係最接近該信號輸入線路的該記憶體胞元及一最末記憶體胞元其係最接近該接地的該記憶體胞元；該SET電晶體係在該信號輸入線路與該第一記憶體胞元間，或在該最末記憶體胞元與該接地間；及該RESET電晶體係在該信號輸入線路與該第一記憶體胞元間，或在該最末記憶體胞元與該接地間。
  10. 如請求項8之記憶體陣列，其中各個記憶體胞元包含一選擇開關用以選擇於該胞元內的該憶阻器。
  11. 如請求項8之記憶體陣列，其中該等多個記憶體胞元係排列成包括多列及多行的一網格及各個記憶體胞元包括一列開關及一行開關，當該列開關及該行開關兩者皆為導通時該記憶體胞元係被選取。
  12. 如請求項8之記憶體陣列，其進一步包含連結到該信號輸入線路的一特定應用積體電路(ASIC)，其中該ASIC係能提供電壓之一單一極性而不能提供電壓之兩個不同極性。
  13. 一種流體噴出裝置，其包含： 多個噴嘴，流體係經由其中被噴出；電路，用於接收信號及回應於該等所接收的信號而驅動流體通過所選取的噴嘴噴出；一輸入線路；連結到該輸入線路之一雙極性憶阻器；在該雙極性憶阻器之一第一側上的一第一開關及在該雙極性憶阻器之一第二側上的一第二開關；該電路能夠藉由該等第一及第二開關之切換而在一第一組態與一第二組態間改變；於該電路之一第一組態中，該第一開關為ON及該第二開關為OFF形成在該輸入線路與一接地間之一第一傳導路徑使得當具有一第一極性之一電壓係施加至該輸入線路時，電位差之一第一極性係橫跨該雙極性憶阻器施加；及於該電路之該第二組態中，該第一開關為OFF及該第二開關為ON形成在該輸入線路與該接地間之一第二傳導路徑使得當具有一第一極性之一電壓係施加至該輸入線路時，電位差之一第二極性係橫跨該雙極性憶阻器施加；該第二極性係與該第一極性相反。
  14. 如請求項13之流體噴出裝置，其中：該第一開關為一第一電晶體及該第一電晶體的一閘極係連結到一線路用以攜載一信號而指示該雙極性憶阻器的設定；及該第二開關為一第二電晶體及該第二電晶體的一 閘極係連結到一線路用以攜載一信號而指示該雙極性憶阻器的復置。
  15. 如請求項13之流體噴出裝置，其中：該電路之該第一組態形成一傳導路徑連結該雙極性憶阻器之該第一終端到該輸入線路及該雙極性憶阻器之該第二終端到該接地；該電路之該第二組態形成一傳導路徑連結該雙極性憶阻器之該第二終端到該輸入線路及該雙極性憶阻器之該第一終端到該接地。
TW104136849A 2014-11-25 2015-11-09 雙極型憶阻器 TW201637008A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/067358 WO2016085470A1 (en) 2014-11-25 2014-11-25 Bi-polar memristor

Publications (1)

Publication Number Publication Date
TW201637008A true TW201637008A (zh) 2016-10-16

Family

ID=56074822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136849A TW201637008A (zh) 2014-11-25 2015-11-09 雙極型憶阻器

Country Status (3)

Country Link
US (1) US10026476B2 (zh)
TW (1) TW201637008A (zh)
WO (1) WO2016085470A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112859986A (zh) * 2021-01-20 2021-05-28 武汉工程大学 基于忆阻的连续可调电压源产生电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10318242B2 (en) 2017-09-08 2019-06-11 Board Of Regents, The University Of Texas System Memristor-based multipliers using memristors-as-drivers (MAD) gates
US10305484B2 (en) * 2017-09-08 2019-05-28 Board Of Regents, The University Of Texas System Memristor-based dividers using memristors-as-drivers (MAD) gates
US20200194501A1 (en) * 2018-12-13 2020-06-18 Tetramem Inc. Implementing phase change material-based selectors in a crossbar array
TWI687045B (zh) * 2019-04-17 2020-03-01 華邦電子股份有限公司 振盪器及其操作方法
CN111865264B (zh) * 2019-04-26 2024-01-23 华邦电子股份有限公司 振荡器及其操作方法
US10878905B1 (en) * 2019-07-02 2020-12-29 Microchip Technology Inc. Metal filament ReRAM cell with current limiting during program and erase
CN113314178B (zh) * 2021-05-07 2022-08-26 浙江树人学院（浙江树人大学） 一种忆阻器读写方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818473A (en) 1993-07-14 1998-10-06 Seiko Epson Corporation Drive method for an electrostatic ink jet head for eliminating residual charge in the diaphragm
KR100268947B1 (ko) 1998-04-03 2000-10-16 김영환 비휘발성 강유전체 메모리 및 그의 제어회로
KR100479810B1 (ko) 2002-12-30 2005-03-31 주식회사 하이닉스반도체 불휘발성 메모리 장치
US8548334B2 (en) * 2006-12-06 2013-10-01 Mohammad Mazed Dynamic intelligent bidirectional optical access communication system with object/intelligent appliance-to-object/intelligent appliance interaction
EP2311094B1 (en) * 2008-07-31 2014-01-01 Hewlett-Packard Development Company, L.P. Multi-layer reconfigurable switches
KR20110074354A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 메모리소자 및 그 동작방법
US20130054886A1 (en) * 2010-01-25 2013-02-28 Idatamap Pty. Ltd. Content addressable memory (cam)
US8416604B2 (en) 2010-01-26 2013-04-09 Industrial Cooperation Foundation Chonbuk National University Method of implementing memristor-based multilevel memory using reference resistor array
US8611134B2 (en) * 2010-03-25 2013-12-17 Hewlett-Packard Development Company, L.P. Systems and methods for row-wire voltage-loss compensation in crossbar arrays
US8411477B2 (en) * 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8681579B2 (en) * 2010-04-30 2014-03-25 Hewlett-Packard Development Company, L.P. Programmable current-limited voltage buffer, integrated-circuit device and method for current-limiting a memory element
US8305039B2 (en) * 2010-07-15 2012-11-06 Texas Instruments Incorporated Electrical energy storage systems and methods
US8619457B2 (en) * 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
KR101528180B1 (ko) * 2010-11-19 2015-06-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
US20140158973A1 (en) * 2011-08-03 2014-06-12 Jianhua Yang Nitride-based memristors
CN103827972A (zh) * 2011-08-26 2014-05-28 惠普发展公司，有限责任合伙企业 用于读取阵列中的电阻开关器件的电路和方法
CN103858168B (zh) * 2011-09-02 2016-09-28 慧与发展有限责任合伙企业 用于存储数据的设备和用于读取存储单元的方法
CN103890943B (zh) * 2011-10-21 2016-09-28 慧与发展有限责任合伙企业 基于异质结氧化物的忆阻元件
US8882217B2 (en) * 2011-10-27 2014-11-11 Hewlett-Packard Development Company, L.P. Printhead assembly including memory elements
DE102011085555A1 (de) * 2011-11-02 2013-05-02 Robert Bosch Gmbh Variable Widerstandsanordnung, Messbrückenschaltung und Verfahren zum Kalibrieren einer Messbrückenschaltung
US8711646B2 (en) * 2012-05-08 2014-04-29 Samsung Electronics Co., Ltd. Architecture, system and method for testing resistive type memory
US8780610B2 (en) * 2012-07-27 2014-07-15 Hewlett-Packard Development Company, L.P. Storing data in a non-volatile latch
KR20150041609A (ko) * 2012-07-31 2015-04-16 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 비휘발성 저항성 메모리 셀
US8937829B2 (en) * 2012-12-02 2015-01-20 Khalifa University of Science, Technology & Research (KUSTAR) System and a method for designing a hybrid memory cell with memristor and complementary metal-oxide semiconductor
US8749422B1 (en) * 2012-12-14 2014-06-10 Charles Cullen Moore Signal conversion using state sensitive device arrays
CN103022351A (zh) 2012-12-28 2013-04-03 北京大学 基于忆阻器和薄膜晶体管的柔性存储器及多阻态的实现
US9165246B2 (en) * 2013-01-29 2015-10-20 Hewlett-Packard Development Company, L.P. Neuristor-based reservoir computing devices
US9070436B2 (en) * 2013-01-30 2015-06-30 Hewlett-Packard Development Company, L.P. Memory controller using crisscross error-correcting codes
US8917537B2 (en) * 2013-01-30 2014-12-23 Hewlett-Packard Development Company, L.P. Inline fuses in programmable crossbar arrays
US9214224B2 (en) * 2013-02-28 2015-12-15 Hewlett Packard Enterprise Development Lp Memory elements with series volatile and nonvolatile switches
US20140268994A1 (en) * 2013-03-14 2014-09-18 United States Of America As Represented By The Secretary Of The Air Force Write-Time Based Memristive Physical Unclonable Function
CN103246904B (zh) * 2013-05-24 2016-04-06 北京大学 基于阻变忆阻器的时间关联学习神经元电路及其实现方法
US8953387B2 (en) * 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
KR20160039195A (ko) * 2013-07-31 2016-04-08 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 크로스포인트 메모리 스트럭처의 전압 제어
US20150117087A1 (en) * 2013-10-31 2015-04-30 Honeywell International Inc. Self-terminating write for a memory cell
WO2015065415A1 (en) * 2013-10-31 2015-05-07 Hewlett-Packard Development Company, L.P. Memristive device switching by alternating polarity pulses
EP3063009A4 (en) * 2013-10-31 2018-03-21 Hewlett-Packard Development Company, L.P. Printheads having memories formed thereon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112859986A (zh) * 2021-01-20 2021-05-28 武汉工程大学 基于忆阻的连续可调电压源产生电路

Also Published As

Publication number Publication date
US20170243645A1 (en) 2017-08-24
US10026476B2 (en) 2018-07-17
WO2016085470A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
TW201637008A (zh) 雙極型憶阻器
US11642883B2 (en) Selectors for memory elements
US20160093402A1 (en) Memory with distributed replacement word lines
JP2019054200A (ja) 抵抗変化型メモリ
US7635174B2 (en) Heater chip test circuit and methods for using the same
TWI550608B (zh) 存取基於電阻式儲存元件之記憶體胞元陣列之技術
US11285717B2 (en) Input control signals propagated over signal paths
US20150213884A1 (en) Partitioned resistive memory array
US8004875B2 (en) Current magnitude compensation for memory cells in a data storage array
TWI237597B (en) Inkjet printer's recognize circuit
TWI727534B (zh) 用於列印構件之積體電路與用以傳送來自積體電路之儲存資料之方法
TW202039265A (zh) 傳送列印構件(二)
US8576605B2 (en) Nonvolatile semiconductor memory device
TWI616354B (zh) 路徑安排於預充電電晶體上方之預充電線路
JP2014182861A (ja) 半導体記憶装置
KR20210113268A (ko) 통신하는 인쇄 컴포넌트
US20110255330A1 (en) Nonvolatile semiconductor memory device
NZ780372B2 (en) Selectors for nozzles and memory elements