TW201633169A - Usb晶片組 - Google Patents

Usb晶片組 Download PDF

Info

Publication number
TW201633169A
TW201633169A TW104129740A TW104129740A TW201633169A TW 201633169 A TW201633169 A TW 201633169A TW 104129740 A TW104129740 A TW 104129740A TW 104129740 A TW104129740 A TW 104129740A TW 201633169 A TW201633169 A TW 201633169A
Authority
TW
Taiwan
Prior art keywords
module
signal
coupled
differential
unit
Prior art date
Application number
TW104129740A
Other languages
English (en)
Other versions
TWI581106B (zh
Inventor
王維宇
魏郁忠
鄭媖蓮
Original Assignee
威盛電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 威盛電子股份有限公司 filed Critical 威盛電子股份有限公司
Priority to CN201520907886.8U priority Critical patent/CN205158344U/zh
Priority to CN201510776388.9A priority patent/CN105279121B/zh
Priority to US15/059,227 priority patent/US10061735B2/en
Publication of TW201633169A publication Critical patent/TW201633169A/zh
Application granted granted Critical
Publication of TWI581106B publication Critical patent/TWI581106B/zh
Priority to US16/050,103 priority patent/US10606788B2/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

一種USB晶片組,耦接於一第一裝置與一第二裝置之間,並包括一資料處理單元以及一發送單元。資料處理單元根據第一裝置所提供一第一資訊,產生複數傳送資訊。發送單元將傳送資訊提供予第二裝置,並包括一轉換模組、一第一輸出驅動模組、一第二輸出驅動模組以及一發射端選擇模組。轉換模組並列地接收傳送資訊,並串列地輸出傳送資訊。第一輸出驅動模組耦接一第一接腳組。第二輸出驅動模組耦接一第二接腳組。發射端選擇模組耦接於轉換模組與第一及第二輸出驅動模組之間。

Description

USB晶片組
本發明係有關於一種USB晶片組,特別是有關於一種內建選擇模組應用在USB Type-C規格之領域的USB晶片組。
隨著科技的進步,電子裝置的種類愈來愈多。電子裝置可透過一通訊介面與一主機裝置進行資料傳輸。在目前的許多通訊介面中,以通用串列匯流排(Universal Serial Bus;以下簡稱USB)介面最常使用。
本發明提供一種USB晶片組,耦接於一第一裝置與一第二裝置之間,並包括一資料處理單元以及一發送單元。資料處理單元根據第一裝置所提供一第一資訊,產生複數傳送資訊。發送單元將傳送資訊提供予第二裝置,並包括一轉換模組、一第一輸出驅動模組、一第二輸出驅動模組以及一發射端選擇模組。轉換模組並列地接收傳送資訊,並串列地輸出傳送資訊。第一輸出驅動模組耦接一第一接腳組。第二輸出驅動模組耦接一第二接腳組。發射端選擇模組耦接於轉換模組與第一及第二輸出驅動模組之間。
本發明另提供一種USB晶片組,包括一資料處理單 元、一發送單元、一第一接腳組以及一第二接腳組。資料處理單元根據一第一裝置所提供一第一資訊,產生複數傳送資訊。發送單元處理傳送資訊,用以產生一輸出信號。第一及第二接腳組用以傳送輸出信號予一第二裝置。
為讓本發明之特徵和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下:
100‧‧‧操作系統
110‧‧‧外部裝置
120‧‧‧USB晶片組
130‧‧‧主機裝置
P1~P5‧‧‧接腳組
121‧‧‧資料處理單元
124‧‧‧偵測單元
SR‧‧‧處理信號
ST‧‧‧傳送資訊
SD‧‧‧偵測信號
250、260‧‧‧預驅動模組
SE1~SE8‧‧‧增強信號
SI‧‧‧輸入信號
SD1、SD2‧‧‧差動信號
SS1、SS2‧‧‧設定值
342、345‧‧‧差動對
343、346‧‧‧電流模組
VOP1、VOP2‧‧‧操作電壓
TXP1、TXN1、TXP2、TXN2、CC1、CC2、RXP1、RXN1、RXP2、RXN2‧‧‧接腳
122、200A、200B、200C‧‧‧發送單元
123、300A、300B、300C、300D、300E‧‧‧接收單元
210A、210B、210C‧‧‧轉換模組
341、344‧‧‧電流轉換電壓模組
220A、220B、220C‧‧‧發射端選擇模組
320A、320B、320C、320D、320E‧‧‧接收端選擇模組
230A、240A、230B、240B、230C、240C‧‧‧輸出驅動模組
311~314‧‧‧終端阻抗匹配模組
330A、330B、331C、332C、330D、330E‧‧‧位準調整模組
340A、340B、340C、331D、332D、340D、341E、342E‧‧‧可變增益調整模組
331B、332B、331E、332E‧‧‧位準調整器
348、349‧‧‧可變電阻單元
第1圖為本發明之操作系統的示意圖。
第2A~2C圖為本發明之發送單元之可能實施例。
第3A~3E圖為本發明之接收單元之可能實施例。
第1圖為本發明之操作系統的示意圖。如圖所示,操作系統100包括一外部裝置110、一USB晶片組120以及一主機裝置130。外部裝置110透過USB晶片組120接收來自主機裝置130的資訊或是提供資訊予主機裝置130。同樣地,主機裝置130也是透過USB晶片組120接收來自外部裝置110的資訊或是提供資訊予外部裝置110。在第1圖之實施例中,USB晶片組120係位於主機裝置130中,然不限於此。USB晶片組120亦可位於外部裝置110中(圖未示)。
本發明並不限定USB晶片120的種類。在一可能實施例中,USB晶片組120係為一USB 3.0或是USB 3.1晶片組。如圖所示,晶片組120具有接腳組P1~P5,用以耦接外部裝置110。接腳組P1包括接腳TXP1與TXN1,用以傳送一輸出信號予外部 裝置110。接腳組P2包括接腳TXP2與TXN2,用以傳送一輸出信號予外部裝置110。接腳組P3包括接腳CC1、CC2。接腳組P4包括接腳RXP1與RXN1,用以接收來自外部裝置110的一輸入信號。接腳組P5包括接腳RXP2與RXN2,用以接收來自外部裝置110的一輸入信號。
在本實施例中,晶片組120包括一資料處理單元121、一發送單元122、一接收單元123以及一偵測單元124。資料處理單元121根據主機裝置130所提供的一資訊,產生複數傳送資訊ST。發送單元122轉換傳送資訊ST,用以產生一輸出信號,並透過接腳組P1或P2發送予外部裝置110。在一可能實施例中,發送單元122具有一解多工器(未顯示),用以透過接腳組P1或P2發送輸出信號予外部裝置110。
接收單元123透過接腳組P4或P5接收外部裝置110所提供的一輸入信號,並處理該輸入信號,用以產生一處理信號SR。資料處理單元121根據處理信號SR,產生相對應的接收資訊予主機裝置130。在一可能實施例中,接收單元123具有一多工器(未顯示),用以接收來自接腳組P4或P5的輸入信號。
偵測單元124偵測接腳組P3的電壓位準,用以控制發送單元122的解多工器以及接收單元123的多工器。在本實施例中,發送單元122根據偵測單元124所產生的偵測信號SD,選擇接腳組P1及P2之一者發送輸出信號。接收單元123根據偵測信號SD,選擇接腳組P4及P5之一者接收外部裝置110所提供的一輸入信號。
第2A圖為發送單元122的一可能實施例。在本實施 例中,發送單元200A包括一轉換模組210A、一發射端選擇模組220A、輸出驅動模組(output driver)230A與240A。轉換模組210A並列地接收多筆傳送資訊ST,並差動方式串列地輸出傳送資訊ST。在一可能實施例中,轉換模組210A係為一並串列轉換器(serializer)。
發射端選擇模組220A根據偵測信號SD,將轉換模組210A的輸出提供予輸出驅動模組230A或240A。在一可能實施例中,發射端選擇模組220A係為一解多工器(demultiplexer),但並非用以限制本發明。在其它實施例中,發射端選擇模組220A係由電晶體或開關所構成。
當發射端選擇模組220A將轉換模組210A的輸出提供予輸出驅動模組230A時,輸出驅動模組230A增加轉換模組210A的輸出資訊的驅動能力,用以產生一增強信號SE1,並透過接腳組P1輸出增強信號SE1。同樣地,當發射端選擇模組220A將轉換模組210A的輸出提供予輸出驅動模組240A時,輸出驅動模組240A增加轉換模組210A的輸出資訊的驅動能力,用以產生一增強信號SE2,並透過接腳組P2輸出增強信號SE2
第2B圖係為本發明之發送單元的另一可能實施例。第2B圖相似第2A圖,不同之處在於第2B圖多了一預驅動模組(pre-driver)250B。預驅動模組250B耦接於發射端選擇模組220B與轉換模組210B之間。預驅動模組250B增加轉換模組210B的輸出信號的驅動能力,用以產生一增強信號SE。在一可能實施例中,增強信號SE係為一差動信號。由於轉換模組210B的動作原理與轉換模組210A相似,故不再贅述。
發射端選擇模組220B根據偵測信號SD,將增強信號SE提供予輸出驅動模組230B或240B。當發射端選擇模組220B將增強信號SE提供予輸出驅動模組230B時,輸出驅動模組230B再增加增強信號SE的驅動能力,用以產生一增強信號SE3,並透過接腳組P1輸出增強信號SE3。同樣地,當發射端選擇模組220B將增強信號SE提供予輸出驅動模組240B時,輸出驅動模組240B增加增強信號SE的驅動能力,用以產生一增強信號SE4,並透過接腳組P2輸出增強信號SE4
第2C圖為本發明之發送單元的另一可能實施例。發射端選擇模組220C耦接於轉換模組210C與預驅動模組250與260之間。由於轉換模組210C的動作原理與轉換模組210A相似,故不再贅述。在本實施例中,發射端選擇模組220C根據偵測信號SD,將轉換模組210C的輸出提供予預驅動模組250或260。在一可能實施例中,發射端選擇模組220C係為一解多工器。
當預驅動模組250接收到轉換模組210C的輸出時,增加轉換模組210C的輸出信號的驅動能力,用以產生一增強信號SE5。輸出驅動模組230C再提升增強信號SE5的驅動能力,用以產生增強信號SE7,並透過接腳組P1提供增強信號SE7予外部裝置110。同樣地,當預驅動模組260接收到轉換模組210C的輸出時,增加轉換模組210C的輸出信號的驅動能力,用以產生一增強信號SE6。輸出驅動模組240C再提升增強信號SE6的驅動能力,用以產生增強信號SE8,並透過接腳組P2提供增強信號SE8予外部裝置110。
第3A~3D圖為本發明之接收單元的可能實施例。在 第3A圖中,接收單元300A包括,終端阻抗匹配模組311~314、一接收端選擇模組320A、一位準調整模組330A以及一可變增益調整模組(variable gain tuning module)340A。終端阻抗匹配模組311~314設置接收端選擇模組320A之前,並分別耦接接腳RXP1、RXN1、RXP2、RXN2,用以匹配接腳RXP1、RXN1、RXP2、RXN2的阻抗。
接收端選擇模組320A根據偵測信號SD,將接腳組P4或P5上的信號作為一輸入信號SI傳送至位準調整模組330A。在一可能實施例中,接收端選擇模組320A係為一多工器,但並非用以限制本發明。在其它實施例中,接收端選擇模組320A係由電晶體所構成。
位準調整模組330A用以調整輸入信號SI的共模(common mode)的電壓位準。在一可能實施例中,位準調整模組330A係為一高通濾波器(high pass filter)或是一位準轉換器(level shifter)。可變增益調整模組340A調整位準調整模組330A的輸出,用以產生處理信號SR予資料處理單元121。在一可能實施例中,處理信號SR係為一差動信號。在一可能實施例中,可變增益調整模組340A可為一等化器(equalizer)或是一可變增益放大器(variable gain amplifier),但並非用以限制本發明。
第3B圖為本發明之接收單元的另一可能實施例。第3B圖相似第3A圖,不同之處在於第3B圖的接收端選擇模組320B係耦接於位準調整模組330B與可變增益調整模組340B之間。在本實施例中,位準調整模組330B具有位準調整器331B與332B。
位準調整器331B耦接接腳組P4,並調整接腳組P4上的信號的共模電壓位準,用以產生一差動信號SD1。位準調整器332B耦接接腳組P5,並調整接腳組P5上的信號的共模電壓位準,用以產生一差動信號SD2。接收端選擇模組320B根據偵測信號SD,將差動信號SD1或SD2提供予可變增益調整模組340B。在一可能實施例中,接收端選擇模組320B係為一多工器。可變增益調整模組340B調整接收端選擇模組320B的輸出,用以產生處理信號SR。
在第3C圖中,接收單元300C包括複數終端阻抗匹配模組311~314、位準調整模組331C、332C、一接收端選擇模組320C以及一可變增益調整模組340C。位準調整模組331C耦接接腳組P4,並根據一設定值SS1調整接腳組P4上的信號的共模電壓位準,用以產生一差動信號SD1。位準調整模組332C耦接接腳組P5,並根據一設定值SS2調整接腳組P5上的信號的共模電壓位準,用以產生一差動信號SD2。在一可能實施例中,位準調整模組331C與332C係將設定值SS1與SS2作為差動信號SD1與SD2的共模電壓。
可變增益調整模組340C調整位準調整模組331C或332C的輸出,用以產生處理信號SR。在一可能實例中,可變增益調整模組340C根據差動信號SD1與SD2的共模電壓的位準,決定是否調整差動信號SD1與SD2。以差動信號SD1為例,當差動信號SD1的共模電壓的位準等於一預設值時,可變增益調整模組340C不調整差動信號SD1。相反地,當差動信號SD1的共模電壓的位準不等於預設值時,可變增益調整模組340C調整差 動信號SD1
在本實施例中,可變增益調整模組340C包括電流轉換電壓模組341、344、差動對342、345、可變電阻單元348、349以及電流模組343、346,但並非用以限制本發明。如圖所示,電流轉換電壓模組341、差動對342與電流模組343串聯於操作電壓VOP1與VOP2之間。電流模組343用以提供至少二固定的電流。差動對342根據電流模組343所產生的電流處理差動信號SD1,用以產生一差動電流輸出。電流轉換電壓模組341根據差動對342所產生的差動電流輸出,產生一第一差動電壓,用以作為處理信號SR。可變電阻單元348耦接於差動對342與電流模組343之間,其會隨著差動對342之輸出端信號之頻率而改變其阻值。在一實施例中,電流模組343包括兩組電流源。每一電流源的一端耦接差動對342,另一端接收操作電壓VOP2。在一可能實施例中,操作電壓VOP2係為一接地電壓。
同樣地,電流轉換電壓模組344、差動對345與電流模組346串聯於操作電壓VOP1與VOP2之間。電流模組346用以提供至少二固定的電流。差動對345根據電流模組346所產生的電流,處理差動信號SD2,用以產生一差動電流輸出。電流轉換電壓模組344根據差動對345所產生的差動電流輸出,產生一第二差動電壓,用以作為處理信號SR。可變電阻單元349耦接於差動對345與電流模組346之間,其會隨著差動對345之輸出端信號之頻率而改變其阻值。可變電阻單元348、349可以其它主動元件或是被動元件來實現之。在一實施例中,電流模組346包括兩組電流源。每一電流源的一端耦接差動對345,另一端 接收操作電壓VOP2。在一可能實施例中,操作電壓VOP2係為一接地電壓。
接收端選擇模組320C根據偵測信號SD,提供設定值SS1及SS2予位準調整模組331C及332C,用以間接地不啟動差動對342或345。在本實施例中,接收端選擇模組320C根據偵測信號SD,將電壓V1與V2之一者作為設定值SS1,並且將電壓V1及V2之另一者作為設定值SS2。在一可能實施例中,接收端選擇模組320C係為一多工器。
在第3D圖中,接收端選擇模組320D係設置在可變增益調整模組340D之中。由於第3D圖中的位準轉換模組330D的特性與第3B圖中的位準轉換模組330B相似,故不再贅述。
在本實施例中,可變增益調整模組340D包括電流轉換電壓模組341、344、差動對342、345、可變電阻單元348、349、電流模組343及346以及一接收端選擇模組320D。電流轉換電壓模組341、接收端選擇模組320D、差動對342與電流模組343串聯於操作電壓VOP1與VOP2之間,用以對差動信號SD1進行增益變化。差動對342處理差動信號SD1。電流模組343耦接於差動對342與操作電壓VOP2之間。電流轉換電壓模組341耦接於操作電壓VOP1與選擇模組320D之間。
接收端選擇模組320D根據偵測信號SD,導通電流轉換電壓模組341與差動對342之間的路徑或是導通電流轉換電壓模組344與差動對345之間的路徑。當電流轉換電壓模組341與差動對342之間的路徑導通時,電流轉換電壓模組341將差動對342的輸出信號由電流格式轉換成電壓格式,用以產生 處理信號SR。可變電阻單元348耦接於差動對342與電流模組343之間,其會隨著差動對342之輸出端信號之頻率而改變本身的阻值。在一實施例中,電流模組343包括兩組電流源。每一電流源的一端耦接差動對342,另一端接收操作電壓VOP2。在一可能實施例中,操作電壓VOP2係為一接地電壓。同樣地,電流轉換電壓模組344、接收端選擇模組320D、差動對345與電流模組346串聯於操作電壓VOP1與VOP2之間,用以對差動信號SD2進行增益變化。差動對345處理差動信號SD2。電流模組346耦接於差動對345與操作電壓VOP2之間。電流轉換電壓模組344耦接於操作電壓VOP1與接收端選擇模組320D之間。當電流轉換電壓模組344與差動對345之間的路徑導通時,電流轉換電壓模組344將差動對345的輸出信號由電流格式轉換成電壓格式,用以產生處理信號SR。可變電阻單元349耦接於差動對345與電流模組346之間,其會隨著差動對345之輸出端信號之頻率而改變本身的阻值。可變電阻單元348、349可以主動元件或是被動元件來實現之。在一實施例中,電流模組346包括兩組電流源。每一電流源的一端耦接差動對345,另一端接收操作電壓VOP2。在一可能實施例中,操作電壓VOP2係為一接地電壓。
在本實施例中,接收端選擇模組320D用以導通電流轉換電壓模組341與差動對342之間的路徑或是電流轉換電壓模組344與差動對345之間的路徑,但並非用以限制本發明。在其它實施例中,接收端選擇模組320D用以導通差動對342與電流模組343之間的路徑或是差動對345與電流模組346之間的路徑。在其它實施例中,接收端選擇模組320D用以導通電流轉 換電壓模組341與操作電壓VOP1之間的路徑或是電流轉換電壓模組344與操作電壓VOP1之間的路徑。在其它實施例中,接收端選擇模組320D用以導通電流模組343與操作電壓VOP2之間的路徑或是導通電流模組346與操作電壓VOP2之間的路徑。
第3E圖係為本發明之接收單元的另一可能實施例。在本實施例中,接收端選擇模組320E係設置在可變增益放大模組341E、342E與資料處理單元121之間。如圖所示,位準轉換模組330E具有位準轉換器331E與332E,分別對接腳組P4與P5上的信號的共模電壓的位準進行調整,並將調整後的差動信號分別提供予可變增益調整模組341E、342E。
可變增益調整模組341E與342E分別對位準轉換器331E與332E的輸出信號進行增益變化調整。接收端選擇模組320E根據偵測信號SD將可變增益調整模組341E或342E的輸出信號作為處理信號SR。在一可能實施例中,接收端選擇模組320E係為一多工器。
除非另作定義,在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外,除非明白表示,詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致,而不應解釋為理想狀態或過分正式之語態。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧操作系統
110‧‧‧外部裝置
120‧‧‧USB晶片組
130‧‧‧主機裝置
P1~P5‧‧‧接腳組
121‧‧‧資料處理單元
122‧‧‧發送單元
123‧‧‧接收單元
124‧‧‧偵測單元
SR‧‧‧處理信號
ST‧‧‧傳送資訊
SD‧‧‧偵測信號
TXP1、TXN1、TXP2、TXN2、CC1、CC2、RXP1、RXN1、RXP2、RXN2‧‧‧接腳

Claims (20)

  1. 一種USB晶片組,耦接於一第一裝置與一第二裝置之間,並包括:一資料處理單元,耦接該第一裝置,並根據該第一裝置所提供一第一資訊,產生複數傳送資訊;一發送單元,耦接該資料處理單元,用以將該傳送資訊提供予該第二裝置,並包括:一轉換模組,耦接該資料處理單元,用以並列地接收該等傳送資訊,並串列地輸出該等傳送資訊;一第一輸出驅動模組,耦接一第一接腳組;一第二輸出驅動模組,耦接一第二接腳組;以及一發射端選擇模組,耦接於該轉換模組與該第一及第二輸出驅動模組之間。
  2. 如申請專利範圍第1項所述之USB晶片組,更包括一預驅動模組,耦接於該轉換模組與該發射端選擇模組之間,並增加該轉換模組的輸出信號,用以產生一增強信號,該發射端選擇模組將該增強信號提供予該第一或第二輸出驅動模組。
  3. 如申請專利範圍第1項所述之USB晶片組,更包括:一第一預驅動模組,耦接於該發射端選擇模組與該第一輸出驅動模組之間;以及一第二預驅動模組,耦接於該發射端選擇模組與該第二輸出驅動模組之間,該發射端選擇模組將該轉換模組的輸出信號提供予該第一或第二預驅動模組。
  4. 如申請專利範圍第1項所述之USB晶片組,其中該發射端選擇模組係為一解多工器。
  5. 如申請專利範圍第1項所述之USB晶片組,更包括一偵測單元,根據一第三接腳組的電壓位準,產生一偵測信號,該發射端選擇模組根據該偵測信號,選擇性地傳送信號予該第一或第二輸出驅動模組。
  6. 如申請專利範圍第1項所述之USB晶片組,更包括一偵測單元,根據一第三接腳組的電壓位準,產生一偵測信號。
  7. 如申請專利範圍第6項所述之USB晶片組,更包括:一接收單元,包括:一接收端選擇模組,耦接於一第四接腳組以及一第五接腳組,用以根據該偵測信號選擇性地輸出該第四或第五接腳組上的信號;以及一位準調整模組,用以調整該接收端選擇模組的輸出信號的共模電壓位準。
  8. 如申請專利範圍第7項所述之USB晶片組,其中該位準調整模組係為一高通濾波器。
  9. 如申請專利範圍第6項所述之USB晶片組,更包括:一接收單元,包括:一位準調整模組,耦接一第四接腳組以及一第五接腳組,並調整該第四及第五接腳組上的信號的共模電壓位準,用以產生一第一差動信號以及一第二差動信號;以及一接收端選擇模組,根據該偵測信號選擇性地將該第一或第二差動信號提供予一可變增益調整模組。
  10. 如申請專利範圍第6項所述之USB晶片組,更包括:一接收單元,包括:一第一位準調整模組,耦接一第四接腳組,並根據一第一設定值調整該第四接腳組上的信號的共模電壓位準,用以產生一第一差動信號;一第二位準調整模組,耦接一第五接腳組,並根據一第二設定值調整該第五接腳組上的信號的共模電壓位準,用以產生一第二差動信號;以及一接收端選擇模組,耦接該第一及第二位準調整模組,用以根據該偵測信號提供該第一及第二設定值予該第一及第二位準調整模組。
  11. 如申請專利範圍第10項所述之USB晶片組,更包括:一可變增益調整模組,耦接該第一及第二位準調整模組,當該第一差動信號的共模電壓位準等於一預設值時,該可變增益調整模組不調整該第一差動信號,當該第一差動信號的共模電壓位準不等於該預設值時,該可變增益調整模組調整該第一差動信號。
  12. 如申請專利範圍第6項所述之USB晶片組,更包括:一接收單元,包括:一位準調整模組,耦接一第四接腳組以及一第五接腳組,並調整該第四及第五接腳組上的信號的共模電壓位準,用以產生一第一差動信號以及一第二差動信號;以及一可變增益調整模組,選擇性地調整該第一或第二差動信號。
  13. 如申請專利範圍第12項所述之USB晶片組,其中該可變增益調整模組包括:一第一差動對,耦接該位準調整模組,用以接收並處理該第一差動信號,並產生一第一輸出信號組;一第一電流模組,耦接於該第一差動對與一第一操作電壓之間;一第一可變電阻單元,耦接該第一差動對以及該第一電流模組;一第一電流轉換電壓模組,耦接於一第二操作電壓與一接收端選擇模組之間,並轉換該第一輸出信號組,用以產生一第一處理信號;一第二差動對,耦接該位準調整模組,用以接收該第二差動信號,並產生一第二輸出信號組;一第二電流模組,耦接於該第二差動對與該第一操作電壓之間;一第二可變電阻單元,耦接該第二差動對以及該第二電流模組;以及一第二電流轉換電壓模組,耦接於該第二操作電壓與該接收端選擇模組之間,並轉換該第二輸出信號組,用以產生一第二處理信號;其中,該接收端選擇模組,用以根據該偵測信號選擇性地讓該第一電流轉換電壓模組轉換該第一輸出信號組或是讓該第二電流轉換電壓模組轉換該第二輸出信號組。
  14. 如申請專利範圍第13項所述之USB晶片組,其中該資料處理 單元根據該第一或第二處理信號產生一接收資訊予該第二裝置。
  15. 如申請專利範圍第6項所述之USB晶片組,更包括:一接收單元,包括:一位準調整模組,耦接一第四接腳組以及一第五接腳組,並調整該第四及第五接腳組上的信號的共模電壓位準,用以產生一第一差動信號以及一第二差動信號;複數可變增益調整模組,調整該第一及第二差動信號,用以產生一第一處理信號以及一第二處理信號;以及一接收端選擇模組,根據該偵測信號選擇性地傳送該第一或第二處理信號予該資料處理單元。
  16. 如申請專利範圍第15項所述之USB晶片組,其中該資料處理單元根據該第一或第二處理信號產生一接收資訊予該第二裝置。
  17. 一種USB晶片組,包括:一資料處理單元,根據一第一裝置所提供一第一資訊,產生複數傳送資訊;一發送單元,處理該等傳送資訊,用以產生一輸出信號;一第一接腳組,用以傳送該輸出信號予一第二裝置;以及一第二接腳組,用以傳送該輸出信號予該第二裝置。
  18. 如申請專利範圍第17項所述之USB晶片組,更包括:一第三接腳組,耦接該第二裝置;以及一偵測單元,偵測該第三接腳組的電壓位準,用以產生一偵測信號,其中該發送單元根據該偵測信號並透過該第一 或第二接腳組發送該輸出信號。
  19. 如申請專利範圍第18項所述之USB晶片組,更包括:一第四接腳組,耦接該第二裝置,用以接收一第一輸入信號;一第五接腳組,耦接該第二裝置,用以接收一第二輸入信號;以及一接收單元,根據該偵測信號,處理該第一或第二輸入信號,並將處理結果提供予該資料處理單元。
  20. 如申請專利範圍第18項所述之USB晶片組,其中該發送單元具有一解多工器,該接收單元具有一多工器。
TW104129740A 2015-03-06 2015-09-09 Usb晶片組 TWI581106B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201520907886.8U CN205158344U (zh) 2015-03-06 2015-11-13 Usb芯片组
CN201510776388.9A CN105279121B (zh) 2015-03-06 2015-11-13 Usb芯片组
US15/059,227 US10061735B2 (en) 2015-03-06 2016-03-02 USB chipset
US16/050,103 US10606788B2 (en) 2015-03-06 2018-07-31 USB chipset

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562129090P 2015-03-06 2015-03-06

Publications (2)

Publication Number Publication Date
TW201633169A true TW201633169A (zh) 2016-09-16
TWI581106B TWI581106B (zh) 2017-05-01

Family

ID=56361894

Family Applications (3)

Application Number Title Priority Date Filing Date
TW104214580U TWM519756U (zh) 2015-03-06 2015-09-09 Usb晶片組
TW106105426A TWI638267B (zh) 2015-03-06 2015-09-09 Usb晶片組
TW104129740A TWI581106B (zh) 2015-03-06 2015-09-09 Usb晶片組

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW104214580U TWM519756U (zh) 2015-03-06 2015-09-09 Usb晶片組
TW106105426A TWI638267B (zh) 2015-03-06 2015-09-09 Usb晶片組

Country Status (1)

Country Link
TW (3) TWM519756U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648636B (zh) * 2016-11-28 2019-01-21 鈺群科技股份有限公司 C型通用序列匯流排傳輸線及傳輸裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639922B (zh) * 2016-09-08 2018-11-01 鈺群科技股份有限公司 通用序列匯流排c型模組
TWI714938B (zh) * 2019-01-04 2021-01-01 宏碁股份有限公司 控制方法及電子系統

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423898B1 (ko) * 2001-06-16 2004-03-22 삼성전자주식회사 크로스오버 성능이 개선된 유니버셜 시리얼 버스 저속트랜시버
JP3609051B2 (ja) * 2001-11-21 2005-01-12 Necエレクトロニクス株式会社 Usb−hubデバイスおよびその制御方法
US20080065927A1 (en) * 2006-09-11 2008-03-13 Jin-Xiao Wu Circuit for controlling operations of universal serial bus (usb) device
US20120290761A1 (en) * 2011-05-10 2012-11-15 Jui-Yen Chen USB Converter and Related Method
US9195291B2 (en) * 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI648636B (zh) * 2016-11-28 2019-01-21 鈺群科技股份有限公司 C型通用序列匯流排傳輸線及傳輸裝置

Also Published As

Publication number Publication date
TWM519756U (zh) 2016-04-01
TWI581106B (zh) 2017-05-01
TWI638267B (zh) 2018-10-11
TW201723872A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
US7772877B2 (en) Output buffer circuit, differential output buffer circuit, output buffer circuit having regulation circuit and regulation function, and transmission method
US20070013411A1 (en) Apparatus and methods for programmable slew rate control in transmitter circuits
US20080116943A1 (en) True-differential DVI/HDMI line driver
US10496591B2 (en) Converting a mode controlling differential signal in a drive circuit and a driving method
US10606788B2 (en) USB chipset
TWI638267B (zh) Usb晶片組
JP6372202B2 (ja) 受信装置、送信装置、および通信システム
CN104113498A (zh) 均衡器电路和包括均衡器电路的接收器电路
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
EP1548944B1 (en) Receiving device
US8324936B2 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
KR102306916B1 (ko) 송신 장치
KR100780942B1 (ko) 신호 전송 장치 및 신호 전송 방법
CN105279121B (zh) Usb芯片组
JP5956684B2 (ja) ドライバ回路
US11824966B2 (en) Receiver and transmitter for high speed data and low speed command signal transmissions
US10700685B1 (en) High-speed signal driving device
JP6807642B2 (ja) 送信装置
WO2015198804A1 (ja) 送信装置および通信システム
US11467623B2 (en) Reception device
Lee et al. A 3Gbps/Lane MIPI D-PHY Transmission Buffer Chip
WO2012033664A2 (en) Methods and circuits for precise termination
Tai et al. A two-tap voltage-mode transmitter with adaptive de-emphasis and impedance self-calibration in 45 nm CMOS
Moon TX rise/fall time control for multi-rate serial link