TW201631991A - Ｍｅｍｓ麥克風及其形成方法 - Google Patents

Abstract

一種MEMS麥克風及其形成方法，其中的形成方法包括：提供包括第一表面和第二表面的第一襯底，第一襯底包括至少一層導電層，導電層位於第一襯底的第一表面一側；提供包括第三表面和第四表面的第二襯底，第二襯底包括第二基底和敏感電極，第二襯底包括敏感區，敏感電極位於敏感區內，敏感電極位於第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；之後去除第二基底，形成與第二襯底的第三表面相對的第五表面；在第一襯底和第二襯底的敏感區之間形成空腔；自第二襯底的第五表面一側形成貫穿至至少一層導電層的第一導電插塞；MEMS麥克風的性能和可靠性提高、尺寸縮小、工藝成本降低。

Description

MEMS麥克風及其形成方法

本發明涉及半導體製造技術領域，尤其涉及一種MEMS麥克風及其形成方法。

近年來，隨著半導體技術的迅猛發展，電子產品愈來愈趨向於往微型化及薄型化的方向進行設計。在電聲領域的產品當中，麥克風用於將聲波轉換為電信號，而目前市面上可見的許多電子產品中皆已設置有MEMS(微機電)麥克風。與常見的駐極體麥克風(ECM)相比，微機電麥克風具備有更強的耐熱、抗振、防射頻干擾的能力。

MEMS麥克風是通過微電子機械系統工藝在半導體上蝕刻壓力感測膜片而製成的微型麥克風，普遍應用在手機、耳機、筆記本電腦、攝錄影機和汽車上。在MEMS麥克風與CMOS相容的需求和MEMS麥克風尺寸的進一步減小的驅動下，MEMS麥克風的封裝結構成為現在研究的熱點。但是，現有技術通常分別製作CMOS電路和MEMS麥克風，然後將CMOS電路和MEMS麥克風放置於基底上，採用引線將CMOS電路和MEMS麥克風相連。

由於麥克風晶片需要與CMOS電路晶片實現電信號的傳輸，以便對麥克風晶片輸出的電信號進行處理，因此，需要對將所述麥克風晶片與CMOS電路晶片進行系統封裝以形成MEMS麥克風。

在現有的MEMS麥克風製作方法中，集成麥克風晶片和CMOS電路的工藝採用的工藝區別較大，實現單片集成的難度較大。同時，在單一襯底同時製作CMOS電路和麥克風結構時，麥克風結構的存在對CMOS電路的製造起到了阻礙的作用，在同一襯底上CMOS電路的存在也給小尺寸麥克風結構的製作造成了困難。因此，用單一襯底作CMOS電路和麥克風結構的制程較為複雜，所形成的器件尺寸較大，造成製造成本的提高。

在單一襯底上製作集成的麥克風結構和CMOS電路時，如果先製作麥克風結構的部件，後製作CMOS電路，製造麥克風結構的工藝往往對襯底造成影響，導致CMOS電路製作的困難的成品率的降低。如果先製作CMOS電路，後製作麥克風結構，CMOS電路的存在對麥克風結構的材料選擇以及工藝溫度有很大的限制，從而嚴重降低麥克風結構的性能。

因此，急需一種可以有效集成麥克風結構和CMOS電路的方法和結構。

本發明解決的問題是提供一種MEMS麥克風及其形成方法，所述MEMS麥克風製作方法中，製作工藝相互獨立，材料選擇自由，成品率高，後續集成方法簡單，從而形成的麥克風性能和可靠性提高、尺寸縮小、工藝成本降低。

為解決上述問題，本發明提供一種MEMS麥克風的形成方法，包括：提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面， 所述第二襯底包括第二基底以及位於第二基底上的敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內，所述敏感電極位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，去除所述第二基底，形成與所述第二襯底的第三表面相對的第五表面；在所述第一襯底和第二襯底的敏感區之間形成空腔；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與敏感電極形成電連接。

優選的，還包括：形成固定電極，所述固定電極位於第一襯底的第一表面一側或第二襯底的第三表面一側；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極與所述敏感電極對應；在所述固定電極和敏感電極之間形成空腔。

優選的，還包括：形成第一電極層，所述第一電極層包括所述敏感電極；形成第二電極層，所述第二電極層包括所述固定電極；形成擋板，所述擋板位於第一電極層和第二電極層之間，且所述擋板的位置與敏感區對應。

優選的，當所述固定電極位於第一襯底的第一表面一側時，所述空腔的形成步驟包括：在將第一襯底的第一表面與第二襯底的第三表面相互固定之前形成第一開口，所述第一開口位於所述第二襯底的第三表面一側或第一襯底的第一表面一側，或者所述第一襯底的第一表面一側和第二襯底第三表面一側均具有第一開口，所述第一開口的位置與所述敏感區的位置對應；在將第一襯底的第一表面與第二襯底的第三表面相互固定 之後，所述第一開口與第一襯底的第一表面形成空腔。

優選的，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；刻蝕所述半導體層以形成所述固定電極或所述敏感電極；所述基底為第二基底。

優選的，還包括：在所述第一襯底內形成第二開口；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口與第二襯底的敏感區對應。

優選的，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。

優選的，還包括：在第二襯底的第三表面一側形成材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述材料層位於所述第一電極層和第一襯底之間。

優選的，所述第一襯底還包括電路。

優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。

優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。

優選的，將第一襯底的第一表面與第二襯底的第三表面相互 固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。

優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。

優選的，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述敏感區的位置對應。

優選的，形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。

相應的，本發明還提供一種MEMS麥克風的形成方法，包括：提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上或內部的敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內，所述敏感電極位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，對所述第二襯底的第四表面進行減薄，去除部分厚度的第二基底，形成與所述第二襯底的第三表面相對的第五表面；在所述第一襯底和第二襯底的敏感區之間形成空腔；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與敏感電極形成電連接。

優選的，還包括：形成固定電極，所述固定電極位於第二襯底的第三表面一側；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極與所述敏感電極對應；在所述固定電極和敏感電極之間形成空腔。

優選的，當所述敏感電極位於所述第二基底上時，還包括：在對所述第二襯底的第四表面進行減薄之後，刻蝕所述第二基底，形成固定電極。

優選的，還包括：形成第一電極層，所述第一電極層包括所述敏感電極；或者，形成第二電極層，所述第二電極層包括固定電極；形成擋板，所述擋板位於所述第二基底與所述第一電極層或第二電極層之間，且所述擋板的位置與敏感區對應。

優選的，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；刻蝕所述半導體層以形成所述固定電極或所述敏感電極；所述基底為第二基底。

優選的，當所述敏感電極位於所述第二基底上時，還包括：在所述第二襯底的第五表面一側形成第三開口，且所述第三開口的位置與敏感區對應。

優選的，在所述第二襯底的第五表面一側形成至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與敏感區對應。

優選的，當所述敏感電極位於所述第二基底內部時，還包括：在對所述第二襯底的第四表面進行減薄之後，刻蝕所述第二基底，形 成所述敏感電極。

優選的，還包括：在所述第一襯底內形成第二開口；在將第二襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口與第二襯底的敏感區對應。

優選的，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。

優選的，還包括：在第二襯底的第三表面一側形成材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述材料層位於所述第一電極層和第一襯底之間。

優選的，所述第一襯底還包括電路。

優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。

優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。

優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。

優選的，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。

優選的，所述第一襯底還包括自測電極；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述敏感區的位置對應。

優選的，形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。

相應的，本發明還提供一種MEMS麥克風，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的敏感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與敏感電極電連接。

優選的，還包括：固定電極，所述固定電極位於第一襯底的第一表面一側或第二襯底的第三表面一側；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極與所述敏感電極對應；位於所述固定電極和敏感電極之間的空腔。

優選的，所述第二襯底還包括第一電極層，所述第一電極層包括所述敏感電極；所述第一襯底或第二襯底還包括第二電極層，所述第二電極層包括固定電極；擋板，所述擋板位於第一電極層和第二電極層之間，且所述擋板的位置與敏感區對應。

優選的，還包括：位於所述第一襯底內的第二開口，所述第二開口與第二襯底的敏感區對應。

優選的，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。

優選的，還包括：位於所述第二襯底的第三表面一側的材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，所述材料層位於所述第一電極層和第一襯底之間。

優選的，所述第一襯底還包括電路。

優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。

優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。

優選的，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。

優選的，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。

優選的，所述第一襯底還包括自測電極，所述自測電極的位置與所述敏感區的位置對應。

優選的，自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。

相應的，本發明還提供一種MEMS麥克風，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括第二基底以及位於第二基底上或內部的敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的敏感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與敏感電極電連接。

優選的，還包括：固定電極，所述固定電極位於第二襯底的第三表面一側，所述固定電極與所述敏感電極對應；位於所述固定電極和敏感電極之間的空腔。

優選的，當所述敏感電極位於所述第二基底上時，所述固定電極位於第二基底內。

優選的，還包括：所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極；所述第一襯底或第二襯底還包括第二電極層，所述第二電極層包括固定電極；擋板，所述擋板位於第一電極層和第二電極層之間，且所述擋板的位置與敏感區對應。

優選的，當所述敏感電極位於所述第二基底上時，還包括：位於所述第二襯底的第五表面一側的第三開口，且所述第三開口的位置與敏感區對應。

優選的，還包括：至少一個位於所述第二襯底的第五表面一 側並貫穿第二基底的第五通孔，所述第五通孔的位置與敏感區對應。

優選的，還包括：位於所述第一襯底內的第二開口，所述第二開口與第二襯底的敏感區對應。

優選的，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。

優選的，還包括：位於所述第二襯底的第三表面一側的材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，所述材料層位於所述第一電極層和第一襯底之間。

優選的，所述第一襯底還包括電路。

優選的，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。

優選的，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。

優選的，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。

優選的，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。

優選的，所述第一襯底還包括自測電極，所述自測電極的位置與所述敏感區的位置對應。

優選的，自所述第一襯底的第二表面一側貫穿至至少一層所 述導電層的第四導電插塞。

與現有技術相比，本發明的技術方案具有以下優點：本發明的形成方法中，提供包括導電層的第一襯底、以及包括敏感電極的第二襯底；而所述導電層位於第一襯底的第一表面一側，所述敏感電極位於第二襯底的第三表面一側；通過將所述第一襯底的第一表面與第二襯底的第三表面相互固定，能夠形成第一襯底與第二襯底的疊層結構。所述導電層能夠用於對所述敏感電極所輸出的電信號進行傳輸，而為了使所述導電層與所述敏感電極之間能夠實現電連接，需要在去除第二基底並形成於第三表面相對的第五表面之後，形成第二襯底的第五表面貫穿至導電層的第一導電插塞；由於所述第二襯底的第五表面暴露出所述第一導電插塞，因此後續易於形成與所述第一導電插塞頂部以及敏感電極電連接的第一導電結構，從而實現所述敏感電極與導電層之間的電連接。

由於所述導電層形成於第一襯底內，所述敏感電極形成於第二襯底內，並通過使第一襯底的第一表面與第二襯底的第三表面相互固定，以形成第一襯底與第二襯底重疊，從而避免了在同一基底上方逐層形成導電層、固定電極、與固定電極對應的敏感電極、以及位於所述敏感電極與固定電極之間的空腔的步驟，能夠降低工藝難度。而且，能夠避免形成第一襯底的工藝溫度限制影響第二襯底的製造工藝，所述第二襯底以及內部的敏感電極的材料以及工藝選擇更廣泛，所形成的敏感電極的靈敏度也相應提高。

由於所述第一襯底的第一表面與第二襯底的第三表面直接接觸，則所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二 襯底之間的相互支撐強度更高，所述第一襯底和第二襯底不易發生彎折、斷裂或形變，使得所形成的麥克風的結構更為穩定，耐用性得到提高。

其次，上述方法導致由第二襯底的第四表面至第一襯底的第二表面之間的距離較小，有利於使所形成的麥克風的尺寸減小，而且能夠使製造成本降低。

而且，由於通過形成自第二襯底的第五表面貫穿至導電層的第一導電插塞來實現導電層與敏感電極之間的電連接，則無需在第一襯底第一表面與第二襯底第三表面之間設置額外的導電層，能夠避免所述額外的導電層在第一表面和第三表面之間產生應力，進而影響敏感電極和導電層的性能。而且，所述第一襯底第一表面的材料、以及第二襯底第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的麥克風性能更穩定；而且，形成第一襯底和第二襯底的工藝靈活度更高，則所述麥克風的製造工藝應用更廣泛，更有利於與其他集成導電層制程相相容，而且製造成本降低。

此外，採用第一導電插塞電連接所述導電層和敏感電極，由於無需採用壓焊引線電連接第一襯底和第二襯底，因此能夠提高所形成的麥克風的抗干擾能力，而且，能夠降低對封裝工藝的技術要求，而且能夠降低製造成本。

進一步，在第一襯底的第一表面一側或第二襯底的第三表面一側形成固定電極，而所形成的空腔位於所述敏感電極和固定電極之間。所述敏感電極、固定電極和空腔構成電容，當聲波振動所述敏感電極時，能夠引起所述電容的電容值變化，從而輸出隨聲音變化的電信號。

進一步，所述第一襯底包括電路，由於第一襯底與第二襯底重疊，因此，所述電路能夠對包括敏感電極所輸出的電信號進行處理。

進一步，以提供絕緣體上半導體襯底形成所述第二襯底。其中，通過刻蝕所述絕緣體上半導體襯底中的半導體層，能夠形成敏感電極，所述敏感電極在聲波振動下能夠發生形變，以引起敏感電極與固定電極之間的電容變化，從而輸出與聲音有關的電信號。由於所述絕緣體上半導體襯底中的半導體層為單晶半導體材料，在所述單晶半導體材料中摻雜離子所形成的敏感電極具有較高的靈敏度，能夠使所形成的敏感電極的靈敏度及耐久度提高。

進一步，當所述固定電極位於第一襯底的第一表面一側時，在所述第二襯底的第三表面一側、第一襯底的第一表面一側、或者第一表面和第三表面同時形成第一開口；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，由所述第一開口和第一襯底第一表面能夠形成位於敏感電極和固定電極之間的空腔。由於除第一開口的位置之外，第一表面和第三表面大面積接觸，因此固定後的第一襯底和第二襯底總厚度較小，且第一襯底和第二襯底的機械強度較高，所形成的麥克風性能更強。而且，形成所述空腔的工藝簡單，空腔的尺寸易於控制。

進一步，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述敏感電極的位置對應。所述自測電極能夠對所述敏感電極產生靜電引力，以此檢測所述敏感電極的是否能因形變而產生電容變化，從而檢測所述敏感電極是否能夠正常工作。

本發明的另一種形成方法中，提供包括導電層的第一襯底、以及包括敏感電極的第二襯底，通過直接將所述第一襯底的第一表面與第二襯底的第三表面相互固定，能夠形成第一襯底與第二襯底的疊層結構。所述導電層能夠用於對敏感電極所輸出的電信號進行傳輸，而為了使所述導電層與敏感電極之間能夠實現電連接，需要在減薄部分厚度的第二基底並形成第五表面之後，形成第二襯底的第五表面貫穿至導電層的第一導電插塞；由於所述第二襯底的第五表面暴露出所述第一導電插塞，因此後續易於形成與所述第一導電插塞頂部以及敏感電極電連接的第一導電結構，從而實現所述敏感電極與導電層之間的電連接。由於所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底的機械強度更高，所形成的麥克風結構更為穩定，耐用性得到提高。其次，由第二襯底的第四表面至第一襯底的第二表面之間的距離較小，所形成的麥克風尺寸較小。而且，由於第一表面和第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的麥克風性能更穩定。

進一步，當所述敏感電極和固定電極均位於所述第二基底上時，在所述第二襯底的第五表面一側形成第三開口，且所述第三開口的位置與敏感區對應。由於除敏感區以外的區域具有第二基底覆蓋，從而能夠在所述敏感電極獲取外部聲波的同時，增加了所述敏感電極到外部環境的距離，從而使所述敏感電極受到保護，避免敏感電極及表面的保護層受到磨損或其他損傷。

本發明的一種結構中，具有包括導電層的第一襯底、以及包括敏感電極的第二襯底；而所述導電層位於第一襯底的第一表面一側。所 述第一襯底的第一表面與第二襯底的第三表面相互固定，因此，所述第一襯底與第二襯底重疊設置，而所述導電層用於對所述敏感電極輸出的電信號進行傳輸。所述第一導電插塞由所述第二襯底第五表面貫穿至導電層，能夠通過所述第一導電插塞與第一導電結構實現所述敏感電極與導電層之間的電連接。由於所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底的機械強度更高，所形成的麥克風結構更為穩定，耐用性得到提高。其次，由第二襯底的第五表面至第一襯底的第二表面之間的距離較小，所形成的麥克風尺寸較小。而且，由於第一表面和第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的麥克風件性能更穩定。

本發明的另一種結構中，具有包括導電層的第一襯底，還具有包括第二基底以及位於第二基底上的敏感電極的第二襯底；所述導電層位於第一襯底的第一表面一側，而所述敏感電極位於所述第二襯底的第三表面一側。由於所述第一襯底的第一表面與第二襯底的第三表面相互固定，因此，所述第一襯底與第二襯底重疊設置，而所述導電層用於對所述敏感電極所輸出的電信號進行傳輸。由於第二基底位於所述第二襯底的第五表面一側，所述第二基底能夠對所述敏感電極進行保護。而所述第一導電插塞由所述第二襯底第五表面貫穿至導電層，能夠通過所述第一導電插塞與第一導電結構實現所述敏感電極與導電層之間的電連接。由於所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底的機械強度更高，所形成的麥克風結構更為穩定，耐用性得到提高。其次，所述第一襯底第一表面與第二襯底的第三表面之間不存在過多的間隙，由第二襯底 的第五表面至第一襯底的第二表面之間的距離較小，所形成的麥克風尺寸較小。而且，由於第一表面和第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的麥克風性能更穩定。

100‧‧‧第一襯底

101‧‧‧第一表面

102‧‧‧第二表面

103‧‧‧導電層

104‧‧‧第一基底

105‧‧‧第一介質層

106‧‧‧第一結合層

110‧‧‧第二基底

111‧‧‧保護層

112‧‧‧第一電極層

113‧‧‧敏感電極

114‧‧‧第二襯底

117‧‧‧第二結合層

118‧‧‧第三表面

119‧‧‧第四表面

121‧‧‧空腔

122‧‧‧第五表面

123‧‧‧第一導電插塞

125‧‧‧第一導電層

140‧‧‧固定電極

150‧‧‧第二開口

180‧‧‧敏感區

181‧‧‧第二介質層

190‧‧‧第二電極層

191‧‧‧擋板凹槽

192‧‧‧擋板

200‧‧‧第一襯底

201‧‧‧第一表面

202‧‧‧第二表面

203‧‧‧導電層

204‧‧‧第一基底

205‧‧‧第一介質層

206‧‧‧第一結合層

212‧‧‧第一電極層

213‧‧‧敏感電極

214‧‧‧第二襯底

217‧‧‧第二結合層

218‧‧‧第三表面

221‧‧‧空腔

222‧‧‧第五表面

223‧‧‧第一導電插塞

225‧‧‧第一導電層

230‧‧‧自測電極

240‧‧‧固定電極

250‧‧‧第二開口

280‧‧‧敏感區

281‧‧‧第二介質層

290‧‧‧第二電極層

292‧‧‧板擋

300‧‧‧第一襯底

301‧‧‧第一表面

302‧‧‧第二表面

303‧‧‧導電層

304‧‧‧第一基底

305‧‧‧第一介質層

306‧‧‧第一結合層

310‧‧‧第二基底

312‧‧‧第一電極層

313‧‧‧敏感電極

314‧‧‧第二襯底

318‧‧‧第三表面

319‧‧‧第四表面

321‧‧‧空腔

322‧‧‧第五表面

323‧‧‧第一導電插塞

325‧‧‧第一導電層

340‧‧‧固定電極

350‧‧‧第二開口

380‧‧‧敏感區

381‧‧‧第二介質層

382‧‧‧第三介質層

383‧‧‧材料層

390‧‧‧第二電極層

392‧‧‧板擋

400‧‧‧第一襯底

401‧‧‧第一表面

402‧‧‧第二表面

403‧‧‧導電層

404‧‧‧第一基底

405‧‧‧第一介質層

406‧‧‧第一結合層

411‧‧‧保護層

412‧‧‧第一電極層

413‧‧‧敏感電極

414‧‧‧第二襯底

417‧‧‧第二結合層

418‧‧‧第三表面

421‧‧‧空腔

422‧‧‧第五表面

423‧‧‧第一導電插塞

425‧‧‧第一導電層

440‧‧‧固定電極

450‧‧‧第二開口

480‧‧‧敏感區

490‧‧‧第二電極層

492‧‧‧板擋

500‧‧‧第一襯底

501‧‧‧第一表面

502‧‧‧第二表面

503‧‧‧導電層

504‧‧‧第一基底

505‧‧‧第一介質層

506‧‧‧第一結合層

510‧‧‧第二基底

511‧‧‧保護層

512‧‧‧第一電極層

513‧‧‧敏感電極

514‧‧‧第二襯底

517‧‧‧第二結合層

518‧‧‧第三表面

519‧‧‧第四表面

521‧‧‧空腔

522‧‧‧第五表面

523‧‧‧第一導電插塞

525‧‧‧第一導電層

540‧‧‧固定電極

550‧‧‧第二開口

580‧‧‧敏感區

592‧‧‧擋板

600‧‧‧第一襯底

601‧‧‧第一表面

602‧‧‧第二表面

603‧‧‧導電層

604‧‧‧第一基底

605‧‧‧第一介質層

606‧‧‧第一結合層

610‧‧‧第二基底

611‧‧‧保護層

612‧‧‧第一電極層

613‧‧‧敏感電極

614‧‧‧第二襯底

617‧‧‧第二結合層

618‧‧‧第三表面

621‧‧‧空腔

622‧‧‧第五表面

623‧‧‧第一導電插塞

625‧‧‧第一導電層

640‧‧‧固定電極

650‧‧‧第二開口

660‧‧‧第三開口

680‧‧‧敏感區

681‧‧‧第二介質層

690‧‧‧第二電極層

692‧‧‧擋板

700‧‧‧第一襯底

701‧‧‧第一表面

702‧‧‧第二表面

703‧‧‧導電層

704‧‧‧第一基底

706‧‧‧第一結合層

710‧‧‧第二基底

713‧‧‧敏感電極

714‧‧‧第二襯底

717‧‧‧第二結合層

718‧‧‧第三表面

719‧‧‧第四表面

721‧‧‧空腔

722‧‧‧第五表面

723‧‧‧第一導電插塞

725‧‧‧第一導電層

740‧‧‧固定電極

750‧‧‧第二開口

780‧‧‧敏感區

790‧‧‧第二電極層

792‧‧‧擋板

800‧‧‧第一襯底

801‧‧‧第一表面

802‧‧‧第二表面

803‧‧‧導電層

804‧‧‧第一基底

805‧‧‧第一介質層

806‧‧‧第一結合層

810‧‧‧第二基底

812‧‧‧第一電互連層

813‧‧‧敏感電極

814‧‧‧第二襯底

817‧‧‧第二結合層

818‧‧‧第三表面

821‧‧‧空腔

822‧‧‧第五表面

823‧‧‧第一導電插塞

825‧‧‧第一導電層

840‧‧‧固定電極

850‧‧‧第二開口

860‧‧‧第四導電插塞

861‧‧‧第四介質層

862‧‧‧第四導電層

863‧‧‧焊球

880‧‧‧敏感區

881‧‧‧第二介質層

890‧‧‧第二電互連層

892‧‧‧擋板

圖1至圖10是本發明一實施例的MEMS麥克風的形成過程的剖面結構示意圖；圖11至圖12是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖；圖13至圖14是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖；圖15至圖16是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖；圖17至圖19是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖圖20至圖22是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖；圖23至圖25是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖；圖26至圖27是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

如背景技術所述，在現有的MEMS麥克風製作方法中，集成麥克風晶片和處理電路的工藝制程較為複雜，而且所形成的器件尺寸較大。

在一種製造MEMS麥克風的實施例中，分別製造完成麥克風晶片和信號處理電路晶片；將所述麥克風晶片和信號處理電路晶片放置到具有空腔的封裝襯底上，並用壓焊引線將麥克風晶片和信號處理電路晶片相連接；在將信號處理電路晶片相連接之後，塗覆保護膠，以包圍所述信號處理電路晶片；在塗覆保護膠之後，在所述保護膠外設置金屬蓋以進行密封。在另一實施例中，還能夠將麥克風晶片和信號處理電路晶片放置到平面封裝襯底上，用壓焊引線將兩晶片連接，之後再塗覆保護軟膠並採用金屬殼覆蓋。

然而，上述MEMS麥克風製作過程中，所述麥克風晶片和信號處理電路晶片是分立、且平行于封裝襯底表面排布，導致所形成的MEMS麥克風的尺寸較大，無法滿足對MEMS麥克風的集成化與微型化需求。而且，由於在在封裝襯底上放置麥克風晶片和信號處理電路晶片之後，還需要以保護膠進行固定，之後還需要以塑膠蓋或金屬蓋進行保護，導致工藝制程複雜，且不利於與更廣泛的積體電路製造工藝進行集成相容。同時，採用壓焊引線連接兩晶片，使所形成的MEMS麥克風接收信號時容易受到干擾，因此需要採用金屬蓋覆蓋麥克風晶片和信號處理電路晶片，會使得製造成本提高。

為了解決上述問題，本發明提供一種MEMS麥克風及其形成方法。其中的形成方法中，提供包括導電層的第一襯底、以及包括敏感電極的第二襯底；而所述導電層位於第一襯底的第一表面一側，所述敏感電極位於第二襯底的第三表面一側；通過將所述第一襯底的第一表面與第二襯底的第三表面相互固定，能夠形成第一襯底與第二襯底的疊層結構。所 述導電層能夠用於對所述敏感電極所輸出的電信號進行傳輸，而為了使所述導電層與所述敏感電極之間能夠實現電連接，需要在去除第二基底並形成於第三表面相對的第五表面之後，形成第二襯底的第五表面貫穿至導電層的第一導電插塞；由於所述第二襯底的第五表面暴露出所述第一導電插塞，因此後續易於形成與所述第一導電插塞頂部以及敏感電極電連接的第一導電結構，從而實現所述敏感電極與導電層之間的電連接。

由於所述導電層形成於第一襯底內，所述敏感電極形成於第二襯底內，並通過使第一襯底的第一表面與第二襯底的第三表面相互固定，以形成第一襯底與第二襯底重疊，從而避免了在同一基底上方逐層形成導電層、固定電極、與固定電極對應的敏感電極、以及位於所述敏感電極與固定電極之間的空腔的步驟，能夠降低工藝難度。而且，能夠避免形成第一襯底的工藝溫度限制影響第二襯底的製造工藝，所述第二襯底以及內部的敏感電極的材料以及工藝選擇更廣泛，所形成的敏感電極的靈敏度也相應提高。

由於所述第一襯底的第一表面與第二襯底的第三表面直接接觸，則所述第一表面與第三表面的接觸面積較大，使得第一襯底和第二襯底之間的相互支撐強度更高，所述第一襯底和第二襯底不易發生彎折、斷裂或形變，使得所形成的麥克風的結構更為穩定，耐用性得到提高。

其次，上述方法導致由第二襯底的第四表面至第一襯底的第二表面之間的距離較小，有利於使所形成的麥克風的尺寸減小，而且能夠使製造成本降低。

而且，由於通過形成自第二襯底的第五表面貫穿至導電層的 第一導電插塞來實現導電層與敏感電極之間的電連接，則無需在第一襯底第一表面與第二襯底第三表面之間設置額外的導電層，能夠避免所述額外的導電層在第一表面和第三表面之間產生應力，進而影響敏感電極和導電層的性能。而且，所述第一襯底第一表面的材料、以及第二襯底第三表面的材料不受限制，能夠避免第一表面的材料與第三表面之間的材料熱膨脹係數過大，能夠使所形成的麥克風性能更穩定；而且，形成第一襯底和第二襯底的工藝靈活度更高，則所述麥克風的製造工藝應用更廣泛，更有利於與其他集成導電層制程相相容，而且製造成本降低。

此外，採用第一導電插塞電連接所述導電層和敏感電極，由於無需採用壓焊引線電連接第一襯底和第二襯底，因此能夠提高所形成的麥克風的抗干擾能力，而且，能夠降低對封裝工藝的技術要求，而且能夠降低製造成本。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

實施例一

圖1至圖9是本發明實施例的MEMS麥克風的形成過程的剖面結構示意圖。

參考圖1，提供第一襯底100，所述第一襯底100包括相對的第一表面101和第二表面102，所述第一襯底100包括至少一層導電層103，所述導電層103位於所述第一襯底100的第一表面101一側。

所述第一襯底100用於形成導電層103，所述導電層103用於對敏感電極輸出的電信號進行傳輸。

本實施例中，所述第一襯底100包括第一基底104、位於第一基底104表面的第一介質層105、位於第一介質層105表面的導電層103；所述第一襯底100還包括位於第一表面101一側的第一結合層106。本實施例中，所述第一表面101即第一結合層106的表面。在本實施例中，所述導電層103為單層結構。在其他實施例中，所述導電層能夠為多層結構，則後續形成的第一導電插塞至少與一層導電層連接。在其他實施例中，所述第一襯底100還能夠不包括所述第一結合層106。

所述第一基底104包括矽襯底、矽鍺襯底、碳化矽襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。

所述第一介質層105用於電隔離所述導電層103和第一基底104；所述第一介質層105的材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料(介電常數為2.5~3.9的材料)或超低k介質材料(介電常數小於2.5的材料)；所述第一介質層105的形成工藝包括氧化工藝、化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。

所述導電層103的材料包括導電材料，所述導電材料包括金屬、金屬化合物或摻雜離子的半導體材料；所述導電層103的形成步驟包括：在所述第一介質層105表面沉積導電材料層；在所述導電材料層表面形成圖形化層，所述圖形化層暴露出部分導電材料層表面；以所述圖形化層為掩膜刻蝕所述導電材料層直至暴露出第一介質層105表面為止。所述導電材料層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層經過光刻的光刻膠層；所述刻蝕導電材料層的工藝包括幹法刻蝕工藝。

在一實施例中，所述第一襯底100內還具有固定電極，所述固定電極位於所述第一襯底100的第一表面101一側；在後續將第一襯底100的第一表面101與第二襯底的第三表面相互固定之後，所述固定電極與敏感電極相對設置，並在所述敏感電極和固定電極之間形成空腔，使所述敏感電極、固定電極和空腔能夠構成麥克風結構，所述麥克風結構能夠應敏感電極受到的聲波而使輸出的電信號發生變化。在本實施例中，所述固定電極形成於後續提供的第二襯底內。

所述第一結合層106用於保護所述導電層103，並且所述第一結合層106後續需要與第二襯底表面的第二結合層相互固定，以使第一襯底100和第二襯底相互固定。所述第一結合層106的表面平坦，即所述第一襯底100的第一表面101平坦，後續提供的第二襯底的第三表面也平坦，從而在第一襯底100的第一表面101與第二襯底的第三表面固定之後，第一表面101與第三表面的接觸面積較大，則所述第一表面101與第二襯底的疊層結構強度更高、結合更穩定。

所述第一結合層106的材料包括絕緣材料、金屬材料、金屬化合物材料和半導體材料中的一種或多種組合；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述金屬材料包括銅、鎢、鋁、銀、鈦、鉭中的一種或多種；所述金屬化合物材料包括氮化鈦、氮化鉭中的一種或兩種；所述半導體材料包括摻雜離子的多晶矽、無定形矽、多晶鍺、無定型鍺、矽鍺、碳化矽中的一種或多種，所摻雜的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子中的一種或多種。

在一實施例中，所述第一結合層106的材料包括氧化矽；所述第一結合層的形成步驟包括：在所述第一介質層105和導電層103表面沉積第一結合膜；採用化學機械拋光工藝平坦化所述第一結合膜，形成第一結合層106。

在另一實施例中，所述第一襯底100內還能夠不具有第一結合層，而後續提供的第二襯底內能夠具有第二結合層。

此外，所述第一襯底100還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層103可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層103可以包括導體或者半導體。

在本實施例中，還需要提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上的敏感電極，所述敏感電極位於所述第二襯底的第三表面一側。以下將對第二襯底的形成過程進行說明。

請參考圖2，提供第二基底110、位於第二基底110表面的保護層111以及位於保護層111表面的第二電極層190。

本實施例中，所述第二電極層190用於形成固定電極，後續在所述第二電極190上形成敏感電極，由所述固定電極和敏感電極構成麥克風結構。

在一實施例中，所述第二基底110、保護層111和第一電極層112由絕緣體上半導體襯底形成，具體包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；所述基底為第二基底110，所述絕緣層為保護層111； 所述半導體層為第二電極層190。在另一實施例中，所述半導體層為第一電極層，所述第一電極層用於形成敏感電極。

所述絕緣體上半導體襯底包括絕緣體上矽襯底；所述保護層111的材料包括氧化矽，即埋層氧化層(BOX)；所述半導體層的材料包括單晶矽或單晶鍺。由於所述半導體層的材料包括單晶半導體材料，能夠使包括所述敏感電極的電容隨敏感電極的形變而產生的電容變化，即能夠使所形成的敏感電極的性能更穩定可靠。而且，直接採用絕緣體上半導體襯底的半導體層作為第一電極層或第二電極層190、以絕緣層作為保護層111，則無需採用額外的沉積工藝形成所述保護層111以及第一電極層或所述第二電極層190，能夠使工藝制程簡化。

在另一實施例中，所述第二基底110為體基底；體基底包括矽襯底、矽鍺襯底、碳化矽襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。

所述保護層111和第二電極層190採用沉積工藝形成，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝；所述保護層111的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述第二電極層190的材料包括半導體材料，包括多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽、砷化鎵或矽鍺；此外，所述第二電極層190的材料還能夠為金屬或金屬化合物，包括銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種。

由於所述第二基底110為體基底，而所述保護層111和第二電極層190採用沉積工藝形成，因此，所述第二基底110、保護層111和第二電 極層190的材料選擇更廣泛，能夠適應更多工藝制程需求。

請參考圖3，刻蝕所述第二電極層190(如圖2所示)，形成固定電極140。

本實施例中，第二襯底包括所述第二基底110、保護層111和第二電極層190，而通過刻蝕所述第二電極層190，能夠在第二襯底的敏感區180內形成固定電極140。此外，通過刻蝕第二電極層190還能夠形成第二電極互連層，所述第二電極互連層與固定電極140電互連。所述第二襯底的敏感區180形成敏感膜。所述固定電極140在受到聲波影響後不易發生形變，因此需要在所形成的固定電極140內形成若干溝槽或通孔，所述若干溝槽或通孔貫通所述第二電極層190；當後續在所述固定電極140和敏感電極之間形成空腔之後，能夠使得空氣能夠通過所述固定電極140並接觸敏感電極，由聲波引起的空氣振動難以引起固定電極140的形變，而易於引起敏感電極的形變。此外，所述固定電極140內的若干溝槽或通孔還能夠在後續形成空腔的過程中，作為刻蝕工藝的開口。

形成所述固定電極140的步驟包括：在所述第二電極層190表面形成第一圖形化層，所述第一圖形化層暴露出部分第二電極層190表面；以所述第一圖形化層為掩膜，刻蝕所述第二電極層190，直至暴露出所述保護層111表面為止，形成固定電極140；在刻蝕所述第二電極層190之後，去除所述第一圖形化層。

所述第一圖形化層為採用光刻工藝形成的圖形化光刻膠層；此外，所述第一圖形化層也能夠為採用多重圖形掩膜工藝形成的掩膜，例如自對準雙重圖形(Self-Aligned Double Patterning，簡稱SADP)掩膜。 去除所述第一圖形化層的工藝包括幹法刻蝕工藝或濕法刻蝕工藝。

所述刻蝕第二電極層190的工藝為各向異性的幹法刻蝕工藝。本實施例中，刻蝕所述第二電極層190直至暴露出保護層111表面為止。

本實施例中，所述固定電極140與後續形成的敏感電極用於形成麥克風結構，所述固定電極140在受到聲波影響時難以發生形變，而敏感電極受到聲波影響時易於發生形變，從而能夠引起敏感電極和固定電極140之間的電容發生變化，從而引起輸出的電信號發生變化。

在本實施例中，在形成固定電極140之後，還包括：在所述第二電極層190和保護層111表面形成第二介質層181，後續在所述第二介質層181表面形成敏感電極。所述第二介質層181採用沉積工藝形成，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝；所述第二介質層181的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。

在本實施例中，所述第二介質層181內還形成有擋板凹槽191，所述擋板凹槽191用於形成擋板，所形成擋板位於後續形成的第一電極層以及第二電極層190之間，且所述擋板的位置與敏感區180對應。

所述擋板凹槽191的形成步驟包括：在所述第二介質層181表面形成圖形化層，所述圖形化層暴露出需要形成擋板凹槽191的對應區域；以所述圖形化層為掩膜，刻蝕所述第二介質層181，形成所述擋板凹槽191。所述刻蝕第二介質層181的工藝能夠為幹法刻蝕工藝或濕法刻蝕工藝。

請參考圖4，在所述第二電極層190上方形成敏感電極113。

所述敏感電極113的形成步驟包括：在所述第二介質層181 表面形成第一電極層112；通過刻蝕所述第一電極層112形成所述敏感電極113。所形成的敏感電極113位於第二襯底的敏感區180內。此外，通過刻蝕第一電極層112還能夠形成第一電極互連層，所述第一電極互連層與敏感電極113電互連。在本實施例中，所述第一電極互連層與第二電極互連層之間的第二介質層181內還形成有導電插塞進行電連接。

刻蝕所述第一電極層112的步驟包括：在所述第一電極層112表面形成第二圖形化層，所述第二圖形化層暴露出部分第一電極層112表面；以所述第二圖形化層為掩膜，刻蝕所述第一電極層112，直至暴露出所述第二介質層181表面為止，形成敏感電極113。

所述第一電極層112採用沉積工藝形成，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝；所述第一電極層112的材料包括半導體材料，包括多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽、砷化鎵或矽鍺；此外，所述第一電極層112的材料還能夠為金屬或金屬化合物，包括銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種。

所述第二圖形化層為採用光刻工藝形成的圖形化光刻膠層；此外，所述第二圖形化層也能夠為採用多重圖形掩膜工藝形成的掩膜，例如自對準雙重圖形掩膜。去除所述第二圖形化層的工藝包括幹法刻蝕工藝或濕法刻蝕工藝。

所述刻蝕第一電極層112的工藝為各向異性的幹法刻蝕工藝。本實施例中，刻蝕所述第一電極層112直至暴露出第二介質層181表面為止。

在本實施例中，在形成所述第一電極層112之前，還包括：在所述擋板凹槽191(如圖3所示)內形成擋板192。所述擋板192的形成步驟包括：在所述第二介質層181表面和擋板凹槽191內形成擋板膜；平坦化所述擋板膜直至暴露出第二介質層181表面為止，形成所述擋板192。

在另一實施例中，所述擋板192與所述第一電極層112同時形成，所述擋板192和第一電極層112的形成步驟包括：在所述擋板凹槽191內和第二介質層181表面形成導電膜；對所述導電膜進行平坦化工藝；在所述平坦化工藝之後，刻蝕部分所述導電膜直至暴露出第二介質層181表面為止，在第二介質層181表面形成第一電極層112，在擋板凹槽191內形成擋板192。所述擋板膜採用沉積工藝形成，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝；所述擋板192的材料包括半導體材料，包括多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽、砷化鎵或矽鍺；所述擋板192的材料還能夠為金屬或金屬化合物，包括銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種；所述擋板192的材料還能夠包括絕緣材料，所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。

請參考圖5，在所述第二襯底114的第三表面一側形成第二結合層117。

本實施例中，第二襯底114還包括所述第二結合層117，所述第二結合層117的表面為第三表面118。

本實施例中，所述第二結合層117位於所述第一電極層112和第二介質層181表面，所述第二結合層117用於保護所述敏感電極113，並 且所述第二結合層117後續需要與第一結合層106(如圖1所示)相互固定，使第一襯底100(如圖1所示)和第二襯底114相互固定。所述第二結合層117的表面平坦，即所述第二襯底114的第三表面118平坦。在其他實施例中，還能夠僅第一襯底100具有第一結合層，或僅第二襯底114具有第二結合層117。

所述第二結合層117的材料包括絕緣材料、金屬材料、金屬化合物材料和半導體材料中的一種或多種組合；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料；所述金屬材料包括銅、鎢、鋁、銀、鈦、鉭中的一種或多種；所述金屬化合物材料包括氮化鈦、氮化鉭中的一種或兩種；所述半導體材料包括摻雜離子的多晶矽、無定形矽、多晶鍺、無定型鍺、矽鍺、碳化矽中的一種或多種，所摻雜的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子。

在一實施例中，所述第二結合層117的材料為氧化矽；所述第二結合層117的形成步驟包括：在所述第二介質層181和第一電極層112表面沉積第二結合膜；採用化學機械拋光工藝平坦化所述第二結合膜，形成第二結合層117。

本實施例中，在所述第一結合層106和第二結合層117中，至少一者的材料包括絕緣材料，或者能夠兩者表面的材料均為絕緣材料。由於在本實施例中，在後續將第一襯底100和第二襯底114相互固定之後，形成自所述第二襯底114的第五表面貫穿至導電層103表面的第一導電插塞，通過所述第一導電插塞和後續形成的第一導電層能夠實現導電層103和敏感電極113之間的電連接，因此，所述第一結合層106和第二結合層117相接 觸的表面之間無需額外形成導電結構，且所述第一結合層106和第二結合層117的表面材料也無需具有導電材料，因此，所述第一結合層106和第二結合層117的材料選擇更多樣，適應更廣泛的工藝制程需求。

在其他實施例中，所述第二襯底內還能夠不具有第二結合層，而所述第一襯底內具有第一結合層。

請參考圖6，將第一襯底100的第一表面101與第二襯底114的第三表面118相互固定。

在一實施例中，將第一襯底100和第二襯底114相互固定的工藝為鍵合工藝。所述鍵合工藝包括：熔融鍵合(Fusion Bonding)、靜電鍵合(Anodic Bonding)、共晶鍵合(Eutectic Bonding)或熱壓鍵合(Thermal Compression Bonding)等。在另一實施例中，第一襯底100和第二襯底114相互固定的工藝為粘結工藝。通過粘結層將第一襯底100和第二襯底114相互固定；所述粘結層的材料包括絕緣材料，半導體材料、金屬材料或有機材料；而所述第一結合層或第二結合層即所述粘結層。

在本實施例中，所述第一結合層106的表面平坦，所述第二結合層117的第三表面平坦，而所述第一結合層106的表面即第一襯底100的第一表面，第二結合層117的表面即第二襯底114的第三表面；通過將所述第一結合層106的表面與第二結合層117的表面直接接觸並固定，能夠使第一襯底100與第二襯底114重疊設置並相互固定。

由於所述第一襯底100的第一表面101與第二襯底114的第三表面118直接接觸，而且所述第一表面101和第三表面118平坦，則所述第一表面101與第三表面118的接觸面積較大，使得第一襯底100和第二襯底114 之間的相互支撐強度更高，所述第一襯底100和第二襯底114的疊層結構不易發生彎折、斷裂或形變，使得所形成的麥克風結構更為穩定，耐用性得到提高。

而且，除了所形成的空腔121之外，所述第一襯底100第一表面101與第二襯底114的第三表面118大部分直接接觸，且不存在多餘間隙，則由第二襯底114的第四表面119至第一襯底100的第二表面102之間的距離較小，有利於縮小所形成的MEMS麥克風的厚度和尺寸，有利於提高器件集成度。

此外，由於後續通過形成自第二襯底114的第五表面貫穿至導電層103表面的第一導電插塞來實現導電層103與敏感電極113之間的電連接，則無需在第一襯底100第一表面101與第二襯底114第三表面118之間設置額外的導電層，能夠避免所述額外的導電層在第一表面101和第三表面118之間因熱膨脹係數差異而產生額外的應力，從而保證了敏感電極113所輸出的電信號精確。

所述第一襯底100第一表面101的材料、以及第二襯底114第三表面118的材料不受限制，能夠使第一表面101和第三表面118選用熱膨脹係數差異較小的材料，從而避免第一表面101的材料與第三表面118之間的材料因熱膨脹係數差異過大而產生不良應力，能夠使所形成的MEMS麥克風的結合更穩定，且可靠性和精確度提高；而且，形成第一襯底100和第二襯底114的工藝靈活度更高，則所形成的MEMS麥克風的製造工藝應用更廣泛，更有利於與其他集成導電層制程相相容，而且製造成本降低。

請參考圖7，在將第一襯底100的第一表面101與第二襯底114 的第三表面118相互固定之後，去除所述第二基底110，形成與所述第二襯底114的第三表面118相對的第五表面122。

在本實施例中，由於第二基底110和敏感電極113之間具有保護層111，去除所述第二基底110之後，暴露出所述保護層111表面。

去除所述第二基底110的工藝包括化學機械拋光工藝或刻蝕工藝；所述刻蝕工藝能夠為幹法刻蝕工藝、濕法刻蝕工藝或幹法刻蝕和濕法刻蝕組合使用。由於去除所述第二基底110的工藝沿所述第二襯底114的第四表面119進行，因此在去除第二基底之後，在所述第二襯底114與第三表面118相對一側形成第五表面122。

請參考圖8，自所述第二襯底114的第五表面122一側形成貫穿至至少一層所述導電層103的第一導電插塞123，所述第一導電插塞123用於將所述導電層103與敏感電極113形成電連接。

在本實施例中，為了使所形成的第一導電插塞123與固定電極更易電連接，在形成第一導電插塞123之前，去除所述保護層111(如圖7所示)。

由於所述第一襯底100的第一表面101和第二襯底114的第三表面118直接接觸，且所述第一表面101和第三表面118的接觸介面處能夠不具有電連接，則需要形成所述第一導電插塞123；由於所述第一導電插塞123的一端與導電層103電連接，而所述第一導電插塞123的另一端由第二襯底114的第五表面122暴露出，則後續能夠直接在第五表面122形成第一導電層125，使所述第一導電層125與所述第一導電插塞123以及第二電極層190電連接，以此實現導電層103與敏感電極113之間的電連接。

由於所述第一表面101與第三表面118之間無需形成額外的電連接層，因此能夠使第一表面101與第三表面118除後續形成的空腔區域之外大部分相接觸，所述第一表面101與第三表面118的接觸面積較大，因此第一襯底100與第二襯底114固定之後的機械強度更高，所述第一襯底100與第二襯底114的疊層結構難以發生彎折或碎裂。而且，由於所述第一表面101與第三表面118之間無需形成額外的電連接層，則第一表面101和第三表面118的材料能夠選用熱膨脹係數相近的材料，以此避免在第一襯底100和第二襯底114相接觸之後，第一襯底100和第二襯底114因熱膨脹係數差異而產生應力或分層，因此，所述第一襯底100和第二襯底114的疊層結構結合穩定、尺寸縮小、而且工藝制程的適應性更高。

所述第一導電插塞123的形成步驟包括：在第二襯底114的第五表面122形成圖形化層，所述圖形化層暴露出需要形成第一導電插塞123的對應區域；以所述圖形化層為掩膜，刻蝕所述第二電極層190、第二介質層181、第二結合層116和第一結合層106，直至暴露出導電層103表面，在所述第二電極層190、第二介質層181、第二結合層116和第一結合層106內形成第一通孔；在所述第五表面122和第一通孔內形成填充滿所述第一通孔的導電膜；去除第五表面122上不必要的導電膜直至暴露出所述第五表面122為止。在一實施例中，能夠完全去除第五表面上的導電膜。在另一實施例中，能夠在第五表面122上保留部分導電膜。

所述第一導電插塞123的一端能夠相對於第二襯底114的第五表面122突出、凹陷或齊平。

在一實施例中，在形成所述導電膜之前，在所述第一通孔的 側壁表面形成絕緣層，在形成絕緣層之後形成填充滿第一通孔的導電膜；所述絕緣層用於電隔離所述導電膜和第二電極層190、第一電極層112。

所述第一導電插塞123的材料包括銅、鎢、鋁、銀或金；所述導電膜的形成工藝包括物理氣相沉積工藝、化學氣相沉積工藝、原子層沉積工藝、電鍍工藝或化學鍍工藝；所述平坦化導電膜的工藝包括化學機械拋光工藝。此外，所述第一通孔的側壁表面還能夠形成第一阻擋層，所述導電膜形成於第一阻擋層表面，所述第一阻擋層的材料包括鈦、鉭、氮化鉭或氮化鈦中的一種或多種。

請參考圖9，在第一襯底100和第二襯底114的敏感區180之間形成空腔121。

所述空腔121能夠作為敏感電極113和固定電極140之間的介質，當所述敏感電極113因受到聲波振動而發生形變時，能夠引起所述空腔121、敏感電極113和固定電極140所構成電容結構的電容值變化，以此輸出隨聲音變化的電信號。

在本實施例中，由於第二襯底114的第五表面122暴露出所述第二電極層190、固定電極140和第二介質層181；由於所述固定電極140內具有若干溝槽或通孔，且所述溝槽或通孔內由第二介質層181填充，因此，自所述第二介質層181表面進行刻蝕，能夠去除位於敏感電極113和固定電極140之間的第二介質層181，並形成所述空腔121。

形成所述空腔121的工藝包括各向同性的刻蝕工藝，所述各向同性的刻蝕工藝能夠為濕法刻蝕工藝或幹法刻蝕工藝；所述各向同性的刻蝕工藝在各方向上的刻蝕速率相近，因此能夠在平行於第二襯底114表面 的方向上進行刻蝕，以去除固定電極140和敏感電極113之間的第二介質層181。

在本實施例中，所述空腔121在固定第一襯底100和第二襯底114之後形成。在其他實施例中，由於固定電極140和敏感電極113均位於第二襯底114內，則所述空腔在固定第一襯底100和第二襯底114之前，形成於第二襯底114內的敏感電極113和固定電極140之間。

請參考圖10，在所述第一襯底100內形成第二開口150，所述第二開口150與第二襯底114的敏感區180對應。

所述第二開口150作為所形成的MEMS麥克風的背腔，所述第二開口150用於提高所述敏感電極113的振動靈敏度，能夠使聲波帶動所述敏感電極113振動的靈敏度提高，以此輸出隨聲音變化的電信號。

在本實施例中，在將第一襯底100和第二襯底114固定之後形成所述第二開口150；所述第二開口150貫穿所述第一襯底100，且所述第二開口150與所述空腔121連通。

所述第二開口150的形成步驟包括：在所述第一襯底100的第二表面102形成圖形化層，所述圖形化層暴露出與敏感區180對應的區域；以所述圖形化層為掩膜，刻蝕所述第一襯底100，直至暴露出所述敏感電極113為止，形成第二開口150。

在本實施例中，在刻蝕所述第一襯底100以形成第二開口150之前，還包括對所述第一襯底100的第二表面102進行減薄，使得第一襯底100的厚度減薄，從而減少刻蝕深度，使得刻蝕第一襯底100的工藝更精確易控。

在其他實施例中，還能夠在將第一襯底100和第二襯底114固定之前，在第一襯底100內形成第二開口。則所述第二開口能夠貫穿所述第一襯底100；或者，所述第二開口位於所述第一襯底100的第一表面101一側，且所述第二開口不貫穿所述第一襯底100。

相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS麥克風，請繼續參考圖10，包括：第一襯底100，所述第一襯底100包括相對的第一表面101和第二表面102，所述第一襯底100包括至少一層導電層103，所述導電層103位於所述第一襯底100的第一表面101一側；第二襯底114，所述第二襯底114包括相對的第三表面118和第五表面122，所述第二襯底114包括敏感電極113，所述第二襯底114包括敏感區180，所述敏感電極113位於所述敏感區180內；所述第一襯底100的第一表面101與第二襯底114的第三表面118相互固定，且所述第一襯底100與第二襯底114的敏感區180之間具有空腔121；自所述第二襯底114的第五表面122一側貫穿至至少一層導電層103的第一導電插塞123，所述第一導電插塞123用於使所述導電層103與敏感電極113電連接。

以下將對上述結構進行詳細說明。

本實施例中，還包括：固定電極140，所述固定電極140位於第二襯底114的第三表面118一側，所述固定電極140與所述敏感電極113對應；位於所述固定電極140和敏感電極113之間的空腔121。在其他實施例中，所述固定電極還能夠位於第一襯底內，而第二襯底內不具有固定電極，且所述固定電極的位置與敏感區180對應。

本實施例中，所述第二襯底114還包括位於第二基底110上的 第一電極層112，所述第一電極層112包括所述敏感電極113；所述第一襯底100或第二襯底114還包括第二電極層190，所述第二電極層190包括固定電極140；擋板192，所述擋板192位於第一電極層112和第二電極層190之間，且所述擋板192的位置與敏感區180對應。

本實施例中，還包括：位於所述第一襯底100內形成第二開口150，所述第二開口150與第二襯底114的敏感區對應。實施例中，所述第二開口150貫穿所述第一襯底100。在其他實施例中，所述第二開口150位於第一襯底100的第一表面101一側。

在一實施例中，所述第一襯底100還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層103可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層103可以包括導體或者半導體。

所述第二襯底114還包括位於第一電互連層112和第二電互連層190之間的第二介質層181，所述第二介質層181的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。

所述敏感電極113的材料包括半導體材料，包括單晶矽，單晶鍺、III-V化合物、II-VI化合物、多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽或矽鍺。

所述第二襯底114第五表面122還具有第一導電層125，所述第一導電層125還位於第一導電插塞123和第二電互連層190表面；所述第二電互連層190通過導電插塞與第一電互連層112電連接，所述第一電互連層 112與敏感電極113電連接，因此所述第一導電層125能夠與敏感電極113電連接；因此，導電層103能夠通過第一導電插塞123和第一導電層125與敏感電極113電連接。

所述第二襯底114還包括位於所述第三表面118一側的第二結合層117；或者，所述第一襯底100包括位於所述第一表面101一側的第一結合層106；或者，所述第二襯底114還包括位於所述第三表面118一側的第二結合層117，且所述第一襯底100包括位於第一表面101一側的第一結合層106。所述第一結合層106或第二結合層117的材料包括絕緣材料、金屬材料、金屬化合物材料和半導體材料中的一種或多種組合。在一種實施例中，在所述第一結合層106和第二結合層117中，至少一者的材料包括絕緣材料。

在一實施例中，所述第一結合層106或第二結合層117為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。在另一實施例中，所述第一結合層106為鍵合層；或者，所述第二結合層117為鍵合層；或者，所述第一結合層106和第二結合層117為鍵合層。

實施例二

圖11至圖12是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖11，提供第一襯底200，所述第一襯底200包括相對的第一表面201和第二表面202，所述第一襯底200包括至少一層導電層203，所述導電層203位於所述第一襯底200的第一表面201一側，所述第一襯底200還包括自測電極230。

在一實施例中，所述第一襯底200還包括電路，所述電路包 括半導體器件結構、以及電互連結構，所述導電層203可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層可以包括導體或者半導體。

本實施例中，所述導電層203形成於第一基底204上；所述導電層203與第一基底204之間還具有第一介質層205。所述第一襯底200能夠包括位於所述第一表面201一側的第一結合層206。所述第一基底204、第一介質層205、導電層203和第一結合層206與前述實施例的相關說明相同，在此不做贅述。

所述自測電極230的位置與第二襯底的敏感區的位置對應。本實施例中，所述自測電極230形成於第一介質層205表面。由於所述自測電極230的位置與第二襯底內的敏感區對應，即在第一襯底200與第二襯底相互固定之後，所述自測電極230與敏感電極對應設置。

在本實施例中，所述自測電極230位於導電層203同一層；所述自測電極230能夠與導電層203電連接，或者不與導電層203電連接。在其他實施例中，所述自測電極230還能夠高於或低於所述導電層203。在一實施例中，當所述固定電極形成於第一襯底200內時，所述自測電極230位於固定電極同一層，或者，所述自測電極230還能夠高於或低於所述固定電極。

在將第一襯底200與第二襯底固定之後，當對所述自測電極230施加偏壓時，所述自測電極230能夠對第二襯底的敏感區產生靜電引力；所述第二襯底的敏感區為敏感膜，所述靜電引力能夠使敏感膜內的敏感電極產生形變；通過檢測所述靜電引力是否引起所述敏感電極和固定電極之間的容值變化，以此檢測所述敏感電極是否能夠正常工作。

所述自測電極230的材料包括金屬、金屬化合物或摻雜離子的半導體材料；所述自測電極230的形成步驟包括：在所述第一介質層205表面沉積電極材料層；在所述電極材料層表面形成圖形化層，所述圖形化層暴露出部分電極材料層表面；以所述圖形化層為掩膜刻蝕所述電極材料層直至暴露出第一介質層205表面為止。所述電極材料層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層經過光刻的光刻膠層；所述刻蝕電極材料層的工藝包括各向異性的幹法刻蝕工藝。

本實施例中，所述自測電極230與導電層203和導電層203同時形成。在其他實施例中，所述自測電極還能夠在形成導電層之前或之後形成。

請參考圖12，提供第二襯底214，所述第二襯底214包括相對的第三表面218和第四表面，所述第二襯底214包括第二基底以及位於第二基底上的敏感電極213，所述第二襯底214包括敏感區280，所述敏感電極213位於所述敏感區280內，所述敏感電極213位於所述第二襯底214的第三表面218一側；將第一襯底200的第一表面201與第二襯底214的第三表面218相互固定，並在第一襯底200與第二襯底214的敏感區280之間形成空腔221；去除所述第二基底，形成與所述第二襯底214的第三表面218相對的第五表面222；自所述第二襯底214的第五表面222一側形成貫穿至至少一層所述導電層203的第一導電插塞223，所述第一導電插塞223用於將所述導電層203與敏感電極213形成電連接。

在本實施例中，所述第二襯底214內還包括固定電極240，所 述固定電極240位於所述第二襯底214的第三表面218一側，且所述固定電極240與敏感電極213對應；所述敏感電極213和固定電極240之間形成有空腔。

在本實施例中，還包括：在第一襯底200內形成第二開口250，所述第二開口250與空腔221連通；所述第二開口250貫穿第一襯底200或者所述第二開口250位於第一襯底200的第一表面201一側，且不貫穿第一襯底200。

在本實施例中，還包括：在第二襯底214的第五表面形成第一導電層225，所述第一導電層225通過第二電極層290和第一電極層212與敏感電極213電連接；所述第一導電層225還位於第一導電插塞223的頂部表面，使所述第一導電插塞223能夠實現與導電層203和敏感電極213的電連接。

在本實施例中，所述第一電極層212和第二電極層290之間還具有第二介質層281。所述第一電極層212與敏感電極213電連接；所述第二電極層290與固定電極240電連接。

在本實施例中，還包括位於第二襯底214第三表面218一側的第二結合層217，所述第二結合層217表面即第三表面218。

在將第一襯底200的第一表面201與第二襯底214的第三表面218相互固定之後，所述自測電極230的位置與所述敏感區280的位置對應，使得所述自測電極230能夠對敏感電極213施加靜電引力，以此檢測所述敏感電極是否能夠正常工作。

提供所述第二襯底214、將第一襯底200和第二襯底214相互固定的步驟、去除第二基底的步驟、形成第一導電插塞223的步驟、以及形 成第一導電層225的步驟與前述實施例的相關說明相同，在此不做贅述。

相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS麥克風，請繼續參考圖12，包括：第一襯底200，所述第一襯底200包括相對的第一表面201和第二表面202，所述第一襯底200包括至少一層導電層203，所述導電層203位於所述第一襯底200的第一表面201一側，所述第一襯底200還包括自測電極230；第二襯底214，所述第二襯底214包括相對的第三表面218和第五表面222，所述第二襯底214包括敏感電極213，所述第二襯底214包括敏感區280，所述敏感電極213位於所述敏感區280內；所述第一襯底200的第一表面201與第二襯底214的第三表面218相互固定，且所述第一襯底200和第二襯底214的敏感區280之間具有空腔221；所述自測電極230的位置與敏感區280的位置對應；自所述第二襯底214的第五表面222一側貫穿至至少一層所述導電層203的第一導電插塞223，所述第一導電插塞223用於使所述導電層203與敏感電極213電連接。

所述自測電極230的位置與第二襯底214的敏感區280的位置對應，即所述自測電極230與敏感電極213對應設置。

在本實施例中，所述自測電極230位於導電層203同一層；所述自測電極230能夠與導電層203電連接，或者不與導電層203電連接。在其他實施例中，所述自測電極230還能夠高於或低於所述導電層203。

所述自測電極230的材料包括金屬、金屬化合物或摻雜離子的半導體材料。本實施例中，所述自測電極230與導電層203同時形成。在其他實施例中，所述自測電極還能夠在形成導電層203之前或之後形成。

所述自測電極230的材料包括金屬、金屬化合物或摻雜離子 的半導體材料；所述金屬材料包括銅、鎢、鋁、銀、鈦、鉭中的一種或多種；所述金屬化合物材料包括氮化鈦、氮化鉭中的一種或兩種；所述半導體材料包括摻雜離子的多晶矽、無定形矽、多晶鍺、無定型鍺、矽鍺、碳化矽中的一種多多種，所摻雜的離子包括p型離子、n型離子、碳離子、氮離子、氟離子、氫離子。

當對所述自測電極230施加偏壓時，所述自測電極230能夠對敏感電極213產生靜電引力，所述靜電引力能夠使敏感膜產生形變；通過檢測所述靜電引力是否引起包括敏感電極213和固定電極240之間的電容值變化，以此檢測所述敏感電極213是否能夠正常工作。

在一實施例中，所述第一襯底200還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層203可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層可以包括導體或者半導體。

本實施例中，所述導電層203位於第一基底204上；所述導電層203與第一基底204之間還具有第一介質層205。所述第一襯底200能夠包括位於所述第一表面201一側的第一結合層206。所述第一基底204、第一介質層205、導電層203和第一結合層206與前述實施例的相關說明相同，在此不做贅述。

在本實施例中，所述第二襯底214內還包括固定電極240，所述固定電極240位於所述第二襯底214的第三表面218一側，且所述固定電極240與敏感電極213對應；所述敏感電極213和固定電極240之間形成有空腔。

在本實施例中，還包括：在第一襯底200內形成第二開口250，所述第二開口250與空腔221連通；所述第二開口250貫穿第一襯底200或者所述第二開口250位於第一襯底200的第一表面201一側，且不貫穿第一襯底200。

在本實施例中，還包括：位於所述第二襯底214第五表面的第一導電層225，所述第一導電層225通過第二電極層290和第一電極層212與敏感電極213電連接；所述第一導電層225還位於第一導電插塞223的頂部表面，使所述第一導電插塞223能夠實現與導電層203和敏感電極213的電連接。

在本實施例中，所述第一電極層212和第二電極層290之間還具有第二介質層281。所述第一電極層212與敏感電極213電連接；所述第二電極層290與固定電極240電連接。

在本實施例中，還包括位於第二襯底214第三表面218一側的第二結合層217，所述第三結合層217表面即第三表面218。

所述第一襯底200、第二襯底214、敏感電極213、固定電極240、第一導電插塞223、第一導電層225、第二開口250與前述實施例相同，在此不做贅述。

實施例三

圖13至圖14是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖13，提供第二襯底314，所述第二襯底314包括相對的第三表面318和第四表面319，所述第二襯底314包括第二基底310以及位 於第二基底310上的敏感電極313，所述第二襯底314包括敏感區380，所述敏感電極313位於所述敏感區380內，所述敏感電極313位於所述第二襯底314的第三表面318一側。

本實施例中，還包括：在第二襯底314的第三表面318一側形成材料層383；所述第二襯底314還包括位於第二基底310上的第一電極層312，所述第一電極層312包括所述敏感電極313。所述材料層383作為電遮罩層；在後續形成空腔或第二開口時，所述材料層383還能夠作為刻蝕停止層，用於定義刻蝕工藝的停止位置。

在本實施例中，所述材料層383表面為第二襯底314的第三表面318；所述材料層383作為後續與第一襯底相互固定的結合層。在另一實施例中，所述材料層383還能夠不作為與第一襯底相互固定的結合層，並且，在所述材料層383上形成第二結合層，所述第二結合層用於與第一襯底的第一表面相互固定。

所述材料層383採用沉積工藝形成，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝；所述材料層383的材料包括半導體材料，包括多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽、砷化鎵或矽鍺；此外，所述材料層383的材料還能夠為金屬或金屬化合物，包括銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種。

本實施例中，在形成所述材料層383之前，在所述敏感電極313、第一電極層312和第二介質層381表面形成第三介質層382，所述材料層383形成於第三介質層382表面。所述第三介質層382的形成工藝包括沉積工藝，所述沉積工藝包括物理氣相沉積工藝、化學氣相沉積工藝或原子層 沉積工藝；在所述沉積工藝之後，還能夠對所述第三介質層382進行化學機械拋光工藝以平坦化。所述第三介質層382的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。

在本實施例中，所述第二襯底314內還包括固定電極340，所述固定電極340位於所述第二襯底314的第三表面318一側，且所述固定電極340與敏感電極313對應。

請參考圖14，提供第一襯底300，所述第一襯底300包括相對的第一表面301和第二表面302，所述第一襯底300包括至少一層導電層303，所述導電層303位於所述第一襯底300的第一表面301一側；將第一襯底300的第一表面301與第二襯底314的第三表面318相互固定，並在第一襯底300與第二襯底314的敏感區380之間形成空腔321；去除所述第二基底，形成與所述第二襯底314的第三表面318相對的第五表面322；自所述第二襯底314的第五表面322一側形成貫穿至至少一層所述導電層303的第一導電插塞323，所述第一導電插塞323用於將所述導電層303與敏感電極313形成電連接。

在本實施例中，在將第一襯底300的第一表面301與第二襯底314的第三表面318相互固定之後，所述材料層383位於所述第一電極層312和第一襯底100之間。

在本實施例中，所述第一襯底300的第一表面301一側具有第一結合層306，所述材料層383與所述第一結合層306相互接觸固定。

在一實施例中，所述第一襯底300還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層303可以是電路導電層的 一部分，也可以是在電路上附加的導電層。導電層303可以包括導體或者半導體。

本實施例中，所述導電層303形成於第一基底304上；所述導電層303與第一基底304之間還具有第一介質層305。所述第一襯底300能夠包括位於所述第一表面301一側的第一結合層306。所述第一基底304、第一介質層305、導電層303和第一結合層306與前述實施例的相關說明相同，在此不做贅述。

在本實施例中，還包括：在所述敏感電極313和固定電極340之間形成有空腔321；在第一襯底300內形成第二開口350，所述第二開口350與空腔321連通；所述第二開口350貫穿第一襯底300或者所述第二開口350位於第一襯底300的第一表面301一側，且不貫穿第一襯底300。

在本實施例中，還包括：在第二襯底314的第五表面形成第一導電層325，所述第一導電層325通過第二電極層390和第一電極層312與敏感電極213電連接；所述第一導電層325還位於第一導電插塞323的頂部表面，使所述第一導電插塞323能夠實現與導電層303和敏感電極313的電連接。

在本實施例中，所述第一電極層312和第二電極層390之間還具有第二介質層382。所述第一電極層312與敏感電極313電連接；所述第二電極層390與固定電極340電連接。

提供所述第二襯底314、將第一襯底300和第二襯底314相互固定的步驟、去除第二基底的步驟、形成第一導電插塞323的步驟、以及形成第一導電層325的步驟、形成空腔321的步驟、以及形成第二開口350的步 驟與前述實施例的相關說明相同，在此不做贅述。

相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS麥克風，請繼續參考圖14，包括：第一襯底300，所述第一襯底300包括相對的第一表面301和第二表面302，所述第一襯底300包括至少一層導電層303，所述導電層303位於所述第一襯底300的第一表面301一側；第二襯底314，所述第二襯底314包括相對的第三表面318和第五表面322，所述第二襯底314包括敏感電極313，所述第二襯底314包括敏感區380，所述敏感電極313位於所述敏感區380內；所述第一襯底300的第一表面301與第二襯底314的第三表面318相互固定，且所述第一襯底300與第二襯底314的敏感區380之間具有空腔321；自所述第二襯底314的第五表面322一側貫穿至至少一層導電層303的第一導電插塞323，所述第一導電插塞323用於使所述導電層303與敏感電極313電連接。

本實施例中，還包括：位於第二襯底314的第三表面318一側的材料層383；所述第二襯底314還包括位於第二基底310上的第一電極層312，所述第一電極層312與敏感電極電連接；所述第一電極層312包括所述敏感電極313，所述材料層383位於所述第一電極層312和第一襯底300之間。所述材料層383作為電遮罩層；所述材料層383也能夠作為形成空腔321或第二開口350時的刻蝕停止層。

在本實施例中，所述第一襯底300的第一表面301一側具有第一結合層306，所述材料層383與所述第一結合層306相互接觸固定。

所述材料層383的材料包括半導體材料，包括多晶矽、無定形矽、多晶鍺、無定型鍺、碳化矽、砷化鎵或矽鍺；此外，所述材料層383 的材料還能夠為金屬或金屬化合物，包括銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種。

本實施例中，所述敏感電極313、第一電極層312和材料層383之間還具有第三介質層382；所述第三介質層382的材料包括絕緣材料；所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。

在本實施例中，所述第二襯底314內還包括固定電極340，所述固定電極340位於所述第二襯底314的第三表面318一側，且所述固定電極340與敏感電極313對應。

在一實施例中，所述第一襯底300還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層303可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層303可以包括導體或者半導體。

本實施例中，所述導電層303位於第一基底304上；所述導電層303與第一基底304之間還具有第一介質層305。所述第一襯底300能夠包括位於所述第一表面301一側的第一結合層306。所述第一基底304、第一介質層305、導電層303和第一結合層306與前述實施例的相關說明相同，在此不做贅述。

在本實施例中，還包括：位於所述敏感電極313和固定電極340之間的空腔321；位於第一襯底300內的第二開口350，所述第二開口350與空腔321連通；所述第二開口350貫穿第一襯底300或者所述第二開口350位於第一襯底300的第一表面301一側，且不貫穿第一襯底300。

在本實施例中，還包括：位於第二襯底314的第五表面322的第一導電層325，所述第一導電層325通過第二電極層390和第一電極層312與敏感電極313電連接；所述第一導電層325還位於第一導電插塞323的頂部表面，使所述第一導電插塞323能夠實現與導電層303和敏感電極313的電連接。

在本實施例中，所述第一電極層312和第二電極層390之間還具有第二介質層382。所述第一電極層312與敏感電極313電連接；所述第二電極層390與固定電極340電連接。

所述第二襯底314、第一導電插塞323、第一導電層325、空腔321、以及第二開口350與前述實施例的相關說明相同，在此不做贅述。

實施例四

圖15至圖16是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖15，提供第一襯底400，所述第一襯底400包括相對的第一表面401和第二表面402，所述第一襯底400包括至少一層導電層403，所述導電層403位於所述第一襯底400的第一表面401一側，所述第一襯底400還包括位於第一襯底400的第一表面401一側的固定電極440。

本實施例中，所述第一基底404表面具有第一介質層405，所述固定電極440形成於所述第一介質層405表面。所述固定電極440的形成步驟包括：在所述第一介質層405表面沉積第二電極層；在所述第二電極層表面形成圖形化層，所述圖形化層暴露出部分第二電極層表面；以所述圖形化層為掩膜刻蝕所述第二電極層直至暴露出第一介質層405表面為止。所述 第二電極層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝；所述圖形化層包括經過光刻的光刻膠層；所述刻蝕導電材料層的工藝包括幹法刻蝕工藝。

在本實施例中，所述固定電極440與導電層403位於同一層，所述固定電極與導電層403同時形成；所述固定電極440的材料為金屬、金屬化合物或摻雜離子的半導體材料。在其他實施例中，所述固定電極還能夠在形成導電層之前或之後形成；所述固定電極還能夠與導電層位於不同層。

在一實施例中，所述第一襯底400還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層403可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層可以包括導體或者半導體。

本實施例中，所述導電層403形成於第一基底404上；所述導電層403與第一基底404之間還具有第一介質層405。所述第一襯底400能夠包括位於所述第一表面401一側的第一結合層406。所述第一基底404、第一介質層405、導電層403和第一結合層406與前述實施例的相關說明相同，在此不做贅述。

請參考圖16，提供第二襯底414，所述第二襯底414包括相對的第三表面418和第四表面，所述第二襯底414包括第二基底以及位於第二基底上的敏感電極413，所述第二襯底414包括敏感區480，所述敏感電極413位於所述敏感區480內，所述敏感電極413位於所述第二襯底414的第三表面418一側；將第一襯底400的第一表面401與第二襯底414的第三表面418相互 固定，並在第一襯底400與第二襯底414的敏感區480之間形成空腔421；去除所述第二基底，形成與所述第二襯底414的第三表面418相對的第五表面422；自所述第二襯底414的第五表面422一側形成貫穿至至少一層所述導電層403的第一導電插塞423，所述第一導電插塞423用於將所述導電層403與敏感電極413形成電連接。

在本實施例中，所述第二襯底414內不形成固定電極，所述第二基底上形成有敏感電極413。所述敏感電極413的形成步驟包括：在第二基底表面形成保護層411；在所述保護層411表面形成第一電極層412；刻蝕所述第一電極層412，在第二襯底414的敏感區480內形成敏感電極413。本實施例中，去除所述第二基底之後，所暴露出的保護層411表面為所述第五表面422。

本實施例中，還包括在敏感電極413和固定電極440之間形成空腔421，所述空腔421的形成步驟包括：在將第一襯底400的第一表面401與第二襯底414的第三表面418相互固定之前形成第一開口，所述第一開口位於所述第二襯底414的第三表面418一側或第一襯底400的第一表面401一側，或者所述第一襯底400的第一表面401一側和第二襯底414第三表面418一側均具有第一開口，所述第一開口的位置與所述敏感區480的位置對應；在將第一襯底400的第一表面401與第二襯底414的第三表面418相互固定之後，所述第一開口與第一襯底400的第一表面401形成空腔421。本實施例中，所述第一開口形成於第二襯底414的第三表面418一側。

在本實施例中，還包括：形成第一電極層412，所述第一電極層412包括所述敏感電極413；形成第二電極層，所述第二電極層包括所 述固定電極440；形成擋板492，所述擋板492位於第一電極層412和第二電極層之間，且所述擋板492的位置與敏感區480對應。本實施例中，所述擋板492形成於第二結合層417內。

在本實施例中，還包括：在第一襯底400內形成第二開口450，所述第二開口450與空腔421連通；所述第二開口450貫穿第一襯底400或者所述第二開口450位於第一襯底400的第一表面401一側，且不貫穿第一襯底400。

在本實施例中，還包括：在所述保護層411內形成第三導電插塞；在第二襯底414的第五表面422形成第一導電層425，所述第一導電層425通過第三導電插塞與敏感電極413電連接；所述第一導電層425還位於第一導電插塞423的頂部表面，使所述第一導電插塞423能夠實現與導電層403和敏感電極413的電連接。

在本實施例中，還包括位於第二襯底414第三表面418一側的第二結合層417，所述第二結合層417表面即第三表面418。

提供所述第二襯底414、將第一襯底400和第二襯底414相互固定的步驟、去除第二基底的步驟、形成第一導電插塞423的步驟、形成第一導電層425的步驟、形成空腔421的步驟、形成第二開口450的步驟與前述實施例的相關說明相同，在此不做贅述。

相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS麥克風，請繼續參考圖16，包括：第一襯底400，所述第一襯底400包括相對的第一表面401和第二表面402，所述第一襯底400包括至少一層導電層403，所述導電層403位於所述第一襯底400的第一表面401一側，所述 第一襯底400還包括位於第一襯底400的第一表面401一側的固定電極440；第二襯底414，所述第二襯底414包括相對的第三表面418和第五表面422，所述第二襯底414包括敏感電極413，所述第二襯底414包括敏感區480，所述敏感電極413位於所述敏感區480內；所述第一襯底400的第一表面401與第二襯底414的第三表面422相互固定，且所述第一襯底400與第二襯底414的敏感區480之間具有空腔421；自所述第二襯底414的第五表面422一側貫穿至至少一層所述導電層403的第一導電插塞423，所述第一導電插塞423用於使所述導電層403與敏感電極413電連接。

本實施例中，所述第一基底404表面具有第一介質層405，所述固定電極440形成於所述第一介質層405表面。在本實施例中，所述固定電極440與導電層403位於同一層；所述固定電極440的材料為金屬、金屬化合物或摻雜離子的半導體材料。在其他實施例中，所述固定電極還能夠與導電層位於不同層。

在一實施例中，所述第一襯底400還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層403可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層可以包括導體或者半導體。

本實施例中，所述導電層403位於第一基底404上；所述導電層403與第一基底404之間還具有第一介質層405。所述第一襯底400能夠包括位於所述第一表面401一側的第一結合層406。所述第一基底404、第一介質層405、導電層403和第一結合層406與前述實施例的相關說明相同，在此不做贅述。

在本實施例中，所述第二襯底414內不形成固定電極，所述第二基底上具有敏感電極413；所述保護層411表面為所述第五表面422。

在本實施例中，還包括：位於所述第一襯底400內的第二開口450，所述第二開口450與空腔421連通；所述第二開口450貫穿第一襯底400或者所述第二開口450位於第一襯底400的第一表面401一側，且不貫穿第一襯底400。

在本實施例中，還包括：位於第二襯底414的第五表面422的第一導電層425，所述第一導電層425通過第二電極層490和第一電極層412與敏感電極413電連接；所述第一導電層425還位於第一導電插塞423的頂部表面，使所述第一導電插塞423能夠實現與導電層403和敏感電極413的電連接。

在本實施例中，還包括位於第二襯底414第三表面418一側的第二結合層417，所述第二結合層417表面即第三表面418。

所述第二襯底414、第一導電插塞423、第一導電層425、空腔421、第二開口450與前述實施例的相關說明相同，在此不做贅述。

實施例五

圖17至圖19是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖17，提供第一襯底500，所述第一襯底500包括相對的第一表面501和第二表面502，所述第一襯底500包括至少一層導電層503，所述導電層503位於所述第一襯底500的第一表面501一側；提供第二襯底514，所述第二襯底514包括相對的第三表面518和第四表面519，所述 第二襯底514包括第二基底510以及位於第二基底510上的敏感電極513，所述第二襯底514包括敏感區580，所述敏感電極513位於所述敏感區580內，所述敏感電極513位於所述第二襯底517的第三表面518一側；將第一襯底500的第一表面501與第二襯底514的第三表面518相互固定。

本實施例中，所述導電層503形成於第一基底504上；所述導電層503與第一基底504之間還具有第一介質層505。所述第一襯底500能夠包括位於所述第一表面501一側的第一結合層506。所述第一基底504、第一介質層505、導電層503和第一結合層506與前述實施例的相關說明相同，在此不做贅述。

在一實施例中，所述第一襯底500還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層503可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層503可以包括導體或者半導體。

在本實施例中，在第二基底510內形成固定電極，所述第二基底510上形成有敏感電極513。所述敏感電極513的形成步驟包括：在第二基底表面形成保護層511；在所述保護層511表面形成第一電極層512；刻蝕所述第一電極層512，在第二襯底514的敏感區580內形成敏感電極513。在本實施例中，所述保護層511內還形成有電連接所述第一電極層512和第二基底510的導電插塞。

在本實施例中，還包括：形成第一電極層512，所述第一電極層512包括所述敏感電極513；形成擋板592，所述擋板592位於所述第二基底514與所述第一電極層512之間，且所述擋板592的位置與敏感區580對 應；本實施例中，所述擋板592形成於保護層511內。在另一實施例中，形成第二電極層，所述第二電極層包括固定電極；所述第二基底用於形成敏感電極；所述擋板位於所述第二基底與所述第二電極層之間。

在本實施例中，還包括位於第二襯底514第三表面518一側的第二結合層517，所述第二結合層517表面即第三表面518。

提供所述第二襯底514、將第一襯底500和第二襯底514相互固定的步驟、去除第二基底的步驟、形成第一導電插塞523的步驟、形成第一導電層525的步驟、形成空腔521的步驟、形成第二開口550的步驟與前述實施例的相關說明相同，在此不做贅述。

請參考圖18，對所述第二襯底514的第四表面519(如圖17所示)進行減薄，去除部分厚度的第二基底510，形成與所述第二襯底514的第三表面518相對的第五表面522。

所述減薄第四表面519的工藝包括化學機械拋光工藝。在本實施例中，所述第二襯底514的第四表面519為第二基底510的表面，因此所述化學機械拋光工藝減薄所述第二基底510。在減薄所述第二基底510之後，位於保護層511表面的減薄後的第二基底510用於形成固定電極。

請參考圖19，在所述第一襯底500和第二襯底514的敏感區580之間形成空腔521；自所述第二襯底514的第五表面522一側形成貫穿至至少一層導電層503的第一導電插塞523，所述第一導電插塞523用於將所述導電層503與敏感電極513形成電連接。

在本實施例中，在減薄第二基底510之後，刻蝕所述第二基底510，形成固定電極540，所述固定電極位於敏感區580內。此外，通過刻 蝕所述第二基底510還能夠形成第二電互連層，所述第二電互連層與所述固定電極540電連接。

在本實施例中，還包括：在第一襯底500內形成第二開口550，所述第二開口550與空腔521連通；所述第二開口550貫穿第一襯底500或者所述第二開口550位於第一襯底500的第一表面501一側，且不貫穿第一襯底500。

在本實施例中，由於第一電極層512與第二基底510之間具有導電插塞電連接，還包括：在第二襯底514的第五表面522形成第一導電層525，所述第一導電層525通過第二基底510和第一電極層512與敏感電極513電連接；所述第一導電層525還位於第一導電插塞523的頂部表面，使所述第一導電插塞523能夠實現與導電層503和敏感電極513的電連接。

所述第一導電插塞523、第一導電層525、空腔521、第二開口550與前述實施例的相關說明相同，在此不做贅述。

相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS麥克風，請繼續參考圖19，包括：第一襯底500，所述第一襯底500包括相對的第一表面501和第二表面502，所述第一襯底500包括至少一層導電層503，所述導電層503位於所述第一襯底500的第一表面501一側；第二襯底514，所述第二襯底514包括相對的第三表面518和第五表面522，所述第二襯底514包括第二基底510以及位於第二基底510上的敏感電極513，所述第二襯底514包括敏感區580，所述敏感電極513位於所述敏感區580內，所述敏感電極513位於所述第二襯底514的第三表面518一側；所述第一襯底500的第一表面501與第二襯底514的第三表面518相互固定；所述第一襯底 500與第二襯底514的敏感區580之間具有空腔521；自所述第二襯底514的第五表面522一側形成貫穿至至少一層導電層503的第一導電插塞523，所述第一導電插塞523用於將所述導電層503與敏感電極513形成電連接。

以下將對上述結構進行詳細說明。

本實施例中，所述導電層503位於第一基底504上；所述導電層503與第一基底504之間還具有第一介質層505。所述第一襯底500能夠包括位於所述第一表面501一側的第一結合層506。所述第一基底504、第一介質層505、導電層503和第一結合層506與前述實施例的相關說明相同，在此不做贅述。

在一實施例中，所述第一襯底500還包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層503可以是電路導電層的一部分，也可以是在電路上附加的導電層。導電層503可以包括導體或者半導體。

在本實施例中，在第二基底510內包括固定電極，所述第二基底510上形成有敏感電極513；所述固定電極位於敏感區580內；此外，所述第二基底510還包括第二電互連層，所述第二電互連層與所述固定電極540電連接。在本實施例中，所述保護層511內具有電連接所述第一電極層512和第二基底510的導電插塞。

在本實施例中，還包括：第一電極層512，所述第一電極層512包括所述敏感電極513；擋板592，所述擋板592位於所述第二基底514與所述第一電極層512之間，且所述擋板592的位置與敏感區580對應；本實施例中，所述擋板592位於保護層511內。在另一實施例中，還包括：第二電 極層，所述第二電極層包括固定電極；所述第二基底內具有敏感電極；所述擋板位於所述第二基底與所述第二電極層之間。

在本實施例中，還包括位於第二襯底514第三表面518一側的第二結合層517，所述第二結合層517表面即第三表面518。

在本實施例中，還包括：在第一襯底500內形成第二開口550，所述第二開口550與空腔521連通；所述第二開口550貫穿第一襯底500或者所述第二開口550位於第一襯底500的第一表面501一側，且不貫穿第一襯底500。

在本實施例中，所述第二襯底514的第五表面522還具有第一導電層525；由於第一電極層512與第二基底510之間具有導電插塞電連接，所述第一導電層525通過第二基底510和第一電極層512能夠與敏感電極513電連接；所述第一導電層525還位於第一導電插塞523的頂部表面，使所述第一導電插塞523能夠實現與導電層503和敏感電極513的電連接。

所述第二襯底514、第一襯底500、第一導電插塞523、第一導電層525、空腔521的步驟、第二開口550與前述實施例的相關說明相同，在此不做贅述。

實施例六

圖20至圖22是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖20，提供第一襯底600，所述第一襯底600包括相對的第一表面601和第二表面602，所述第一襯底600包括第一基底604和至少一層導電層603，所述導電層603位於所述第一襯底600的第一表面601一 側；提供第二襯底614，所述第二襯底614包括相對的第三表面618和第四表面，所述第二襯底614包括第二基底610、以及位於第二基底610上的敏感電極613，所述第二襯底614包括敏感區680，所述敏感電極613位於所述敏感區680內，所述敏感電極613位於所述第二襯底614的第三表面618一側；將第一襯底600的第一表面601與第二襯底614的第三表面618相互固定；在所述第一襯底600與第二襯底614的敏感區680之間形成空腔621；對所述第二襯底614的第四表面進行減薄，去除部分厚度的第二基底610，形成與所述第二襯底614的第三表面618相對的第五表面622。

在本實施例中，所述第二襯底614內還包括固定電極640，所述固定電極640位於所述第二襯底614的第三表面618一側，所述固定電極640形成於第二基底610和第一電極層612之間，且所述固定電極640與敏感電極613對應。

在本實施例中，所述敏感電極613通過刻蝕第一電極層612形成，所述固定電極640通過刻蝕第二電極層690形成；所述第一電極層612和第二電極層690之間還具有第二介質層681。所述第一電極層612與敏感電極613電連接；所述第二電極層690與固定電極640電連接。

在本實施例中，還包括位於第二襯底614第三表面618一側的第二結合層617，所述第二結合層617表面即第三表面618。

提供所述第二襯底614、將第一襯底600和第二襯底614相互固定的步驟、對所述第二襯底614的第四表面進行減薄的步驟與前述實施例的相關說明相同，在此不做贅述。

請參考圖21，在對所述第二襯底614的第四表面進行減薄之 後，在所述第二襯底614內形成第三開口660，且所述第三開口660的位置與第二襯底614的敏感區680對應。

所述第三開口660貫穿所述第二基底610，並暴露出所述固定電極640；或者，所述第三開口660還能夠不貫穿所述第二基底610，而所述敏感區680的第二基底610內需要形成與空腔621貫通的通孔，用於使聲波能夠傳遞到敏感電極613。

在一實施例中，在第二基底內形成的第三開口不貫穿所述第二基底，或者不在所述第二基底內形成第三開口時，在所述第二襯底的第五表面一側形成至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與敏感區對應；所述第五通孔能夠與所述空腔621相互貫通或者不貫通。

首先，所述具有第五通孔的第二基底能夠用於過濾空氣中的塵埃；其次，所述所述具有第五通孔的第二基底還能夠用於電遮罩；此外，位於敏感區的第二基底還能夠作為自測電極，當對於所述第二基底施加偏壓時，第二基底能夠對敏感電極產生靜電引力，以此檢測敏感電極是否能夠正常工作。

在一實施例中，所述敏感電極到所述第二基底的距離小於固定電極到第二基底的距離，則位於第二基底和敏感電極之間的保護層或其他絕緣材料能夠被去除，使敏感電極與第二基底不接觸。

所述第三開口660的形成步驟包括：在第二襯底614的第五表面622形成圖形化層，所述圖形化層暴露出需要形成第三開口660的對應位置；以所述圖形化層為掩膜，對所述第二襯底614的第五表面622進行刻蝕，形成第三開口660。所述圖形化層為圖形化的光刻膠層；所述刻蝕工藝包括 各向異性的幹法刻蝕工藝。在本實施例中，所述第三開口660暴露出固定電極640。

所述第二襯底614的敏感區680形成敏感膜；由於除敏感區680以外的區域部分或全部具有第二基底610覆蓋，從而能夠在不影響所述敏感電極613精確獲取外部聲音的同時，增加所述敏感電極613到外部環境的距離，從而使所述敏感電極613受到保護，避免敏感膜及表面的保護層611受到磨損或其他損傷；此外，所述第二基底610還能夠提供電遮罩作用。

在本實施例中，還包括：在第一襯底600內形成第二開口650，所述第二開口650與空腔621連通；所述第二開口650貫穿第一襯底600或者所述第二開口650位於第一襯底600的第一表面601一側，且不貫穿第一襯底600。

請參考圖22，形成自所述第二襯底614的第五表面622一側貫穿至至少一層導電層603的第一導電插塞623，所述第一導電插塞623用於將所述導電層603與敏感電極613形成電連接。

本實施例中，還包括：形成自所述第二襯底614的第五表面622一側貫穿至第二電極層690的第三導電插塞；在所述第二襯底614的第五表面622形成第一導電層625，所述第一導電層625位於第一導電插塞623和第三導電插塞頂部表面；由於第二電極層690通過第二介質層681內的導電插塞與第一電極層612電連接，因此，所述第一導電插塞623能夠通過第一導電層625和第三導電插塞與敏感電極613電連接。

所述第一導電層625、第三導電插塞和第一導電插塞623的材料、結構和形成步驟與前述實施例的相關說明相同，在此不做贅述。

相應的，本發明該實施例還提供一種採用上述方法所形成的MEMS麥克風，請繼續參考圖22，包括：第一襯底600，所述第一襯底600包括相對的第一表面601和第二表面602，所述第一襯底600包括導電層603，所述導電層603靠近所述第一襯底600的第一表面601；第二襯底614，所述第二襯底614包括相對的第三表面618和第五表面622，所述第二襯底614包括第二基底610以及位於第二基底610上的敏感電極613，所述敏感電極613位於所述第二襯底614的第三表面618一側；所述第二襯底614內具有第三開口660，且所述第三開口660的位置與敏感電極613對應；所述第一襯底600的第一表面601與第二襯底614的第三表面618相互固定；所述第一襯底600和第二襯底614之間具有空腔621；自所述第二襯底614的第五表面622貫穿至導電層603表面的第一導電插塞623；與所述第一導電插塞623以及敏感電極613電連接的第一導電結構。

在本實施例中，所述第二襯底614內還包括固定電極640，所述固定電極640位於所述第二襯底614的第三表面618一側，所述固定電極640形成於第二基底610和第一電極層612之間，且所述固定電極640與敏感電極613對應。

在本實施例中，所述第二襯底614內還包括第一電極層612和第二電極層690，所述第一電極層612和第二電極層690之間還具有第二介質層681。所述第一電極層612與敏感電極613電連接；所述第二電極層690與固定電極640電連接。

在本實施例中，還包括位於第二襯底614第三表面618一側的第二結合層617，所述第二結合層617表面即第三表面618。

所述第三開口660貫穿所述第二基底610，並暴露出所述固定電極640；或者，所述第三開口660還能夠不貫穿所述第二基底610，而所述敏感區680的第二基底610內需要形成與空腔621貫通的通孔，用於使聲波能夠傳遞到敏感電極613。

在一實施例中，所述第二基底內的第三開口不貫穿所述第二基底，或者所述第二基底內不具有第三開口時，所述第二襯底的第五表面一側具有至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與敏感區對應；所述第五通孔能夠與所述空腔621相互貫通或者不貫通。

首先，所述具有第五通孔的第二基底能夠用於過濾空氣中的塵埃；其次，所述所述具有第五通孔的第二基底還能夠用於電遮罩；此外，位於敏感區的第二基底還能夠作為自測電極，當對於所述第二基底施加偏壓時，第二基底能夠對敏感電極產生靜電引力，以此檢測敏感電極是否能夠正常工作。

在一實施例中，所述敏感電極到所述第二基底的距離小於固定電極到第二基底的距離，所述敏感電極與第二基底不接觸。

本實施例中，還包括：自所述第二襯底614的第五表面622一側貫穿至第二電極層690的第三導電插塞；所述第二襯底614的第五表面622具有第一導電層625，所述第一導電層625位於第一導電插塞623和第三導電插塞頂部表面；由於第二電極層690通過第二介質層681內的導電插塞與第一電極層612電連接，因此，所述第一導電插塞623能夠通過第一導電層625和第三導電插塞與敏感電極613電連接。

實施例七

圖23至圖25是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖23，提供第二襯底714，所述第二襯底714包括相對的第三表面718和第四表面719，所述第二襯底714包括第二基底710以及位於第二基底710內部的敏感電極，所述第二襯底714包括敏感區780，所述敏感電極位於所述敏感區780內，所述敏感電極位於所述第二襯底714的第三表面718一側。

本實施例中，所述敏感電極由第二基底710形成，所述第二基底710為體基底。所述第二基底710表面還具有第二結合層717。所述敏感區780內的第二基底710靠近第三表面718的一側用於形成敏感電極。所述第二結合層717的材料、結構和形成工藝與前述實施例相同，在此不做贅述。

在另一實施例中，在所述第二基底710上形成固定電極，所述固定電極位於第二襯底714的第三表面718一側，且固定電極的位置與所述敏感區780的位置對應。

本實施例中，所述第二襯底714的第三表面718一側具有第一開口720，所述第一開口720的位置與敏感區780的位置對應，所述第一開口720用於與後續提供的第一襯底形成空腔。所述第一開口720的形成步驟包括刻蝕工藝，所述刻蝕工藝包括各向異性的幹法刻蝕工藝。

在本實施例中，後續需要形成第一電極層，所述第一電極層包括所述敏感電極；或者，形成第二電極層，所述第二電極層包括固定電極；形成擋板792，所述擋板792位於所述第二基底710與所述第一電極層或第二電極層之間，且所述擋板792的位置與敏感區780對應。

請參考圖24，提供第一襯底700，所述第一襯底700包括相對的第一表面701和第二表面702，所述第一襯底701包括至少一層導電層703，所述導電層703位於所述第一襯底700的第一表面701一側；將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定；在第一襯底700和第二襯底714的敏感區780之間形成空腔721；從所述第二襯底714的第四表面719一側進行減薄，去除部分厚度的第二基底710，形成與所述第二襯底714的第三表面718相對的第五表面722。

本實施例中，所述第一襯底700包括第一基底704、位於第一基底704表面的第一介質層、以及位於第一介質層表面的導電層703。所述第一襯底700還能夠包括電路，所述電路包括半導體器件結構、以及電互連結構，所述導電層703可以是電路的一部分，也可以是在電路上附加的導電層703。所述導電層703可以包括導體或者半導體。

本實施例中，所述第一襯底700內還包括固定電極740，所述固定電極740位於所述第一襯底700的第一表面701一側，且所述固定電極740的位置與第二襯底714的敏感區780的位置對應。在本實施例中，所述固定電極740與導電層703位於同一層。

本實施例中，所述第一襯底700還包括位於所述第一表面701一側的第一結合層706。在一實施例中，在所述第一結合層706和第二結合層717中，至少一者的材料包括絕緣材料。

在一實施例中，將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定工藝包括鍵合工藝。在另一實施例中，將第一襯底700的第一表面701與第二襯底714的第三表面718相互固定工藝為粘結 工藝；所述第一結合層706或第二結合層717為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。

在本實施例中，在將第一襯底700與第二襯底714相互固定之後，位於第二襯底714第三表面718一側的第一開口720能夠與第一襯底700形成空腔721；在所述敏感電極713和固定電極740之間形成空腔721。

在本實施例中，在將第一襯底700與第二襯底714相互固定之後，還包括：在第一襯底700內形成第二開口750，所述第二開口750與空腔721連通；所述第二開口750貫穿第一襯底700。在其他實施例中，所述第二開口750還能夠位於第一襯底700的第一表面701一側，且不貫穿第一襯底700。

請參考圖25，在對所述第二襯底714的第四表面719(如圖23所示)進行減薄之後，刻蝕所述第二基底710(如圖24所示)，形成敏感電極713；自所述第二襯底714的第五表面722一側形成貫穿至至少一層導電層703的第一導電插塞723，所述第一導電插塞723用於將所述導電層703與敏感電極713形成電連接。

所述敏感電極713的位置與敏感區780對應。在本實施例中，在形成敏感電極713的同時，還包括刻蝕第二基底710以形成第一電極互連層，所述電極互連層與敏感電極713電互連。

本實施例中，在形成敏感電極713之後，還包括在所述第二結合層717和敏感電極713表面形成第三介質層。所述第一導電插塞723貫穿所述第三介質層、第二結合層717和第一結合層706直至與至少一層導電層703連接。

本實施例中，還包括：在第三介質層內形成與第一電極互連層電連接的第三導電插塞；在所述第三介質層、第三導電插塞和第一導電插塞723表面形成第一導電層725。所述第一導電插塞723通過第三導電插塞和第一導電層725與敏感電極713電互連。

所述第一導電插塞723、第三導電插塞和第一導電層725與前述實施例的相關說明相同，在此不做贅述。

實施例八

圖26至圖27是本發明另一實施例的MEMS麥克風的形成過程的剖面結構示意圖。

請參考圖26，提供第一襯底800，所述第一襯底800包括相對的第一表面801和第二表面802，所述第一襯底800包括至少一層導電層803，所述導電層803位於所述第一襯底801的第一表面801一側；提供第二襯底814，所述第二襯底814包括相對的第三表面818和第四表面，所述第二襯底814包括第二基底810以及位於第二基底810上的敏感電極813，所述第二襯底814包括敏感區880，所述敏感電極813位於所述敏感區880內，所述敏感電極813位於所述第二襯底814的第三表面818一側；將第一襯底800的第一表面801與第二襯底814的第三表面818相互固定；在將第一襯底800的第一表面801與第二襯底814的第三表面818相互固定之後，去除所述第二基底，形成與所述第二襯底814的第三表面818相對的第五表面822；在所述第一襯底800和第二襯底814的敏感區880之間形成空腔821；自所述第二襯底814的第五表面822一側形成貫穿至至少一層所述導電層803的第一導電插塞823，所述第一導電插塞823用於將所述導電層803與敏感電極813形成電 連接。

在本實施例中，還包括：在第一襯底800內形成第二開口850，所述第二開口850位於所述第一襯底800的第一表面801一側，且所述第二開口850不貫穿所述第一襯底800。在其他實施例中，還能夠在後續形成第四導電插塞之後，再從第一襯底第二表面一側形成第二開口。

本實施例中，還包括：在第二襯底814的第三表面818一側形成固定電極840，所述固定電極840與所述敏感電極813對應；在所述固定電極840和敏感電極813之間形成空腔821。在其他實施例中，所述固定電極還能夠位於第一襯底內，而第二襯底內不具有固定電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極的位置與敏感區對應。

所述第二襯底814還包括位於第一電互連層812和第二電互連層890之間的第二介質層881；所述第二襯底814還包括所述第二襯底814還包括位於所述第三表面818一側的第二結合層817；所述第一襯底800包括位於所述第一表面801一側的第一結合層806；所述第二襯底814第五表面822還具有第一導電層825，所述第一導電層825還與第一導電插塞823和第二電互連層890電連接。

所述提供第一襯底800的步驟、提供第二襯底814的步驟、固定第一襯底800和第二襯底814的步驟、形成空腔821的步驟、去除第二基底的步驟以及形成第一導電插塞823的步驟與前述實施例相同，在此不作贅述。

請參考圖27，形成自所述第一襯底800的第二表面802一側貫 穿至至少一層所述導電層803的第四導電插塞860。與所述第四導電插塞860連接的導電層803、以及與第一導電插塞823連接的導電層803能夠位於同一層或不同層。

本實施例中，在形成所述第四導電插塞860之前，還包括：在所述第一襯底800的第二表面形成第四介質層861，所述第四介質層861暴露出部分第一襯底800的第二表面802；以所述第四介質層為掩膜，刻蝕所述第一襯底800直至暴露出至少一層導電層803，在第一襯底800內形成第四通孔；在所述第四通孔內形成第四導電插塞860。

在本實施例中，在形成第四介質層861之前，還能夠自所述第一襯底800的第二表面802一側進行減薄，使得形成第四通孔的刻蝕工藝難度降低、刻蝕深度減小。在本實施例中，在形成第四導電插塞860之後，還包括：在所述第四介質層表面形成第四導電層862，所述第四導電層862還與所述第四導電插塞860電連接。此外，所述第四導電層862表面還能夠形成焊球863，所述焊球863用於使所形成的MEMS麥克風能夠與基板佈線電連接。

所述第四介質層861用於電隔離所述第四導電層862與第一基底804；所述第四介質層861的材料包括氧化矽、氮化矽、氮氧化矽、低k介質材料或超低k介質材料。所述第四導電層862的材料包括導電材料，所述導電材料包括金屬、金屬化合物或摻雜離子的半導體材料。所述刻蝕形成第四通孔的工藝包括各向異性的幹法刻蝕工藝。自所述第一襯底800的第二表面802一側進行減薄的工藝為化學機械拋光工藝。

所述第四導電插塞860的形成步驟包括：在所述第二表面802 和第四通孔內形成填充滿所述第四通孔的導電膜；去除第二表面802上不必要的導電膜，形成所述第四導電插塞860。在一實施例中，能夠完全去除第二表面802上的導電膜。在另一實施例中，能夠在第二表面802上保留部分導電膜。

所述第四導電插塞860的一端能夠相對於第二表面802突出、凹陷或齊平。

在一實施例中，在形成所述導電膜之前，在所述第四通孔的側壁表面形成絕緣層，在形成絕緣層之後形成填充滿第四通孔的導電膜；所述絕緣層用於電隔離所述導電膜和第一基底804。

所述第四導電插塞860的材料包括銅、鎢、鋁、銀或金；所述導電膜的形成工藝包括物理氣相沉積工藝、化學氣相沉積工藝、原子層沉積工藝、電鍍工藝或化學鍍工藝；去除第二表面802上的導電膜的工藝包括化學機械拋光工藝。此外，所述第一通孔的側壁表面還能夠形成第一阻擋層，所述導電膜形成於第一阻擋層表面，所述第一阻擋層的材料包括鈦、鉭、氮化鉭或氮化鈦中的一種或多種。

在另一實施例中，在將第一襯底和第二襯底相互固定之前，從第一襯底800的第一表面801一側形成第四導電插塞，所述第四導電插塞能夠貫穿或不貫穿所述第一襯底800；當所述第四導電插塞不貫穿所述第一襯底800時，在形成所述第四導電插塞之後，自所述第一襯底800的第二表面802一側進行減薄，直至暴露出所述第四導電插塞為止。在該實施例中，所形成的第四導電插塞自第一襯底800的第二表面802貫穿至第一表面801一側的至少一層導電層803。所述第四導電插塞的形成步驟包括：在所述第 一襯底800的第一表面801一側形成第四通孔，所述第四通孔貫穿或不貫穿所述第一襯底800；在所述第一表面801一側和第四通孔內形成填充滿所述第四通孔的導電膜；去除第一表面801一側不必要的導電膜，形成所述第四導電插塞。在一實施例中，在形成所述導電膜之前，在所述第四通孔的側壁表面形成絕緣層，在形成絕緣層之後形成填充滿第四通孔的導電膜；所述絕緣層用於電隔離所述導電膜和第一基底804。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為准。

100‧‧‧第一襯底

101‧‧‧第一表面

102‧‧‧第二表面

103‧‧‧導電層

104‧‧‧第一基底

105‧‧‧第一介質層

106‧‧‧第一結合層

112‧‧‧第一電極層

113‧‧‧敏感電極

114‧‧‧第二襯底

117‧‧‧第二結合層

118‧‧‧第三表面

121‧‧‧空腔

122‧‧‧第五表面

123‧‧‧第一導電插塞

125‧‧‧第一導電層

140‧‧‧固定電極

150‧‧‧第二開口

180‧‧‧敏感區

181‧‧‧第二介質層

190‧‧‧第二電極層

192‧‧‧擋板

Claims (62)

1. 一種MEMS麥克風的形成方法，包括：提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上的敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內，所述敏感電極位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，去除所述第二基底，形成與所述第二襯底的第三表面相對的第五表面；在所述第一襯底和第二襯底的敏感區之間形成空腔；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與敏感電極形成電連接。
2. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，還包括：形成固定電極，所述固定電極位於第一襯底的第一表面一側或第二襯底的第三表面一側；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極與所述敏感電極對應；在所述固定電極和敏感電極之間形成空腔。
3. 如申請專利範圍第2項所述的MEMS麥克風的形成方法，其中，還包括：形成第一電極層，所述第一電極層包括所述敏感電極；形成第二電極層，所述第二電極層包括所述固定電極；形成擋板，所述擋板位於第一電極層和第二電極層之間，且所述擋板的位置與敏感區對應。
4. 如申請專利範圍第2項所述的MEMS麥克風的形成方法，其中，當所述固定電極位於第一襯底的第一表面一側時，所述空腔的形成步驟包括：在將第一襯底的第一表面與第二襯底的第三表面相互固定之前形成第一開口，所述第一開口位於所述第二襯底的第三表面一側或第一襯底的第 一表面一側，或者所述第一襯底的第一表面一側和第二襯底第三表面一側均具有第一開口，所述第一開口的位置與所述敏感區的位置對應；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第一開口與第一襯底的第一表面形成空腔。
5. 如申請專利範圍第2項所述的MEMS麥克風的形成方法，其中，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；刻蝕所述半導體層以形成所述固定電極或所述敏感電極；所述基底為第二基底。
6. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，還包括：在所述第一襯底內形成第二開口；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口與第二襯底的敏感區對應。
7. 如申請專利範圍第6項所述的MEMS麥克風的形成方法，其中，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。
8. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，還包括：在第二襯底的第三表面一側形成材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述材料層位於所述第一電極層和第一襯底之間。
9. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，所述第一襯底還包括電路。
10. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
11. 如申請專利範圍第10項所述的MEMS麥克風的形成方法，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
12. 如申請專利範圍第10項所述的MEMS麥克風的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
13. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。
14. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，所述第一襯底還包括自測電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述敏感區的位置對應。
15. 如申請專利範圍第1項所述的MEMS麥克風的形成方法，其中，還包括：形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
16. 一種MEMS麥克風的形成方法，包括：提供第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；提供第二襯底，所述第二襯底包括相對的第三表面和第四表面，所述第二襯底包括第二基底以及位於第二基底上或內部的敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內，所述敏感電極位於所述第二襯底的第三表面一側；將第一襯底的第一表面與第二襯底的第三表面相互固定；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，對所述第二襯底的第四表面進行減薄，去除部分厚度的第二基底，形成與所述第二襯底的第三表面相對的第五表面；在所述第一襯底和第二襯底的敏感區之間形成空腔；自所述第二襯底的第五表面一側形成貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於將所述導電層與敏感電極形成電連接。
17. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，還包括：形成固定電極，所述固定電極位於第二襯底的第三表面一側；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極與所述敏感電極對應；在所述固定電極和敏感電極之間形成空腔。
18. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，當所述敏感電極位於所述第二基底上時，還包括：在對所述第二襯底的第四表面進行減薄之後，刻蝕所述第二基底，形成固定電極。
19. 如申請專利範圍第17項所述的MEMS麥克風的形成方法，其中，還包括：形成第一電極層，所述第一電極層包括所述敏感電極；或者，形成第二電極層，所述第二電極層包括固定電極；形成擋板，所述擋板位於所述第二基底與所述第一電極層或第二電極層之間，且所述擋板的位置與敏感區對應。
20. 如申請專利範圍第17項所述的MEMS麥克風的形成方法，其中，所述第二襯底的形成步驟包括：提供絕緣體上半導體襯底，所述絕緣體上半導體襯底包括基底、位於基底表面的絕緣層、以及位於絕緣層表面的半導體層；刻蝕所述半導體層以形成所述固定電極或所述敏感電極；所述基底為第二基底。
21. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，當所述敏感電極位於所述第二基底上時，還包括：在所述第二襯底的第五表面一側形成第三開口，且所述第三開口的位置與敏感區對應。
22. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，還包括：在所述第二襯底的第五表面一側形成至少一個貫穿第二基底的第五通孔，所述第五通孔的位置與敏感區對應。
23. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，當所述敏感電極位於所述第二基底內部時，還包括：在對所述第二襯底的第四表面進行減薄之後，刻蝕所述第二基底，形成所述敏感電極。
24. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，還包括：在所述第一襯底內形成第二開口；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述第二開口與第二襯底的敏感區對應。
25. 如申請專利範圍第24項所述的MEMS麥克風的形成方法，其中，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。
26. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，還包括：在第二襯底的第三表面一側形成材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述材料層位於所述第一電極層和第一襯底之間。
27. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，所述第一襯底還包括電路。
28. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
29. 如申請專利範圍第28項所述的MEMS麥克風的形成方法，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
30. 如申請專利範圍第28項所述的MEMS麥克風的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為粘結工藝；所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
31. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，將第一襯底的第一表面與第二襯底的第三表面相互固定工藝為鍵合工藝。
32. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，所述第一襯底還包括自測電極；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述自測電極的位置與所述敏感區的位置對應。
33. 如申請專利範圍第16項所述的MEMS麥克風的形成方法，其中，還包括：形成自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的 第四導電插塞。
34. 一種MEMS麥克風，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內；所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的敏感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與敏感電極電連接。
35. 如申請專利範圍第34項所述的MEMS麥克風，其中，還包括：固定電極，所述固定電極位於第一襯底的第一表面一側或第二襯底的第三表面一側；在將第一襯底的第一表面與第二襯底的第三表面相互固定之後，所述固定電極與所述敏感電極對應；位於所述固定電極和敏感電極之間的空腔。
36. 如申請專利範圍第35項所述的MEMS麥克風，其中，所述第二襯底還包括第一電極層，所述第一電極層包括所述敏感電極；所述第一襯底或第二襯底還包括第二電極層，所述第二電極層包括固定電極；所述MEMS麥克風還包括：擋板，所述擋板位於第一電極層和第二電極層之間，且所述擋板的位置與敏感區對應。
37. 如申請專利範圍第34項所述的MEMS麥克風，其中，還包括：位於所述第一襯底內的第二開口，所述第二開口與第二襯底的敏感區對應。
38. 如申請專利範圍第37項所述的MEMS麥克風，其中，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。
39. 如申請專利範圍第34項所述的MEMS麥克風，其中，還包括：位於所述第二襯底的第三表面一側的材料層；所述第二襯底還包括位於第二基 底上的第一電極層，所述第一電極層包括所述敏感電極，所述材料層位於所述第一電極層和第一襯底之間。
40. 如申請專利範圍第34項所述的MEMS麥克風，其中，所述第一襯底還包括電路。
41. 如申請專利範圍第34項所述的MEMS麥克風，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
42. 如申請專利範圍第41項所述的MEMS麥克風，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
43. 如申請專利範圍第41項所述的MEMS麥克風，其中，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
44. 如申請專利範圍第41項所述的MEMS麥克風，其中，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。
45. 如申請專利範圍第34項所述的MEMS麥克風，其中，所述第一襯底還包括自測電極，所述自測電極的位置與所述敏感區的位置對應。
46. 如申請專利範圍第34項所述的MEMS麥克風，其中，還包括：自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。
47. 一種MEMS麥克風，包括：第一襯底，所述第一襯底包括相對的第一表面和第二表面，所述第一襯底包括至少一層導電層，所述導電層位於所述第一襯底的第一表面一側；第二襯底，所述第二襯底包括相對的第三表面和第五表面，所述第二襯底包括第二基底以及位於第二基底上或內部的敏感電極，所述第二襯底包括敏感區，所述敏感電極位於所述敏感區內； 所述第一襯底的第一表面與第二襯底的第三表面相互固定；所述第一襯底與第二襯底的敏感區之間具有空腔；自所述第二襯底的第五表面一側貫穿至至少一層所述導電層的第一導電插塞，所述第一導電插塞用於使所述導電層與敏感電極電連接。
48. 如申請專利範圍第47項所述的MEMS麥克風，其中，還包括：固定電極，所述固定電極位於第二襯底的第三表面一側，所述固定電極與所述敏感電極對應；位於所述固定電極和敏感電極之間的空腔。
49. 如申請專利範圍第48項所述的MEMS麥克風，其中，當所述敏感電極位於所述第二基底上時，所述固定電極位於第二基底內。
50. 如申請專利範圍第48項所述的MEMS麥克風，其中，所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極；所述第一襯底或第二襯底還包括第二電極層，所述第二電極層包括固定電極；所述MEMS麥克風還包括：擋板，所述擋板位於第一電極層和第二電極層之間，且所述擋板的位置與敏感區對應。
51. 如申請專利範圍第47項所述的MEMS麥克風，其中，當所述敏感電極位於所述第二基底上時，還包括：位於所述第二襯底的第五表面一側的第三開口，且所述第三開口的位置與敏感區對應。
52. 如申請專利範圍第47項所述的MEMS麥克風，其中，還包括：至少一個位於所述第二襯底的第五表面一側並貫穿第二基底的第五通孔，所述第五通孔的位置與敏感區對應。
53. 如申請專利範圍第47項所述的MEMS麥克風，其中，還包括：位於所述第一襯底內的第二開口，所述第二開口與第二襯底的敏感區對應。
54. 如申請專利範圍第53項所述的MEMS麥克風，其中，所述第二開口位於第一襯底的第一表面一側；或者，所述第二開口貫穿所述第一襯底。
55. 如申請專利範圍第47項所述的MEMS麥克風，其中，還包括：位於所述第二襯底的第三表面一側的材料層；所述第二襯底還包括位於第二基底上的第一電極層，所述第一電極層包括所述敏感電極，所述材料層位於所述第一電極層和第一襯底之間。
56. 如申請專利範圍第47項所述的MEMS麥克風，其中，所述第一襯底還包括電路。
57. 如申請專利範圍第47項所述的MEMS麥克風，其中，所述第二襯底還包括位於所述第三表面一側的第二結合層；或者，所述第一襯底包括位於所述第一表面一側的第一結合層；或者，所述第二襯底還包括位於所述第三表面一側的第二結合層，且所述第一襯底包括位於第一表面一側的第一結合層。
58. 如申請專利範圍第57項所述的MEMS麥克風，其中，在所述第一結合層和第二結合層中，至少一者的材料包括絕緣材料。
59. 如申請專利範圍第57項所述的MEMS麥克風，其中，所述第一結合層或第二結合層為粘結層，材料包括絕緣材料、半導體材料、金屬材料或有機材料。
60. 如申請專利範圍第57項所述的MEMS麥克風，其中，所述第一結合層為鍵合層；或者，所述第二結合層為鍵合層；或者，所述第一結合層和第二結合層為鍵合層。
61. 如申請專利範圍第47項所述的MEMS麥克風，其中，所述第一襯底還包括自測電極，所述自測電極的位置與所述敏感區的位置對應。
62. 如申請專利範圍第47項所述的MEMS麥克風，其中，還包括：自所述第一襯底的第二表面一側貫穿至至少一層所述導電層的第四導電插塞。