TW201631489A - 可調式低擺幅記憶體介面 - Google Patents

可調式低擺幅記憶體介面 Download PDF

Info

Publication number
TW201631489A
TW201631489A TW104133550A TW104133550A TW201631489A TW 201631489 A TW201631489 A TW 201631489A TW 104133550 A TW104133550 A TW 104133550A TW 104133550 A TW104133550 A TW 104133550A TW 201631489 A TW201631489 A TW 201631489A
Authority
TW
Taiwan
Prior art keywords
memory device
driver
signal line
memory
voltage
Prior art date
Application number
TW104133550A
Other languages
English (en)
Other versions
TWI587143B (zh
Inventor
詹姆斯Ａ 麥克卡爾
克里斯多佛Ｐ 莫札克
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201631489A publication Critical patent/TW201631489A/zh
Application granted granted Critical
Publication of TWI587143B publication Critical patent/TWI587143B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Dram (AREA)

Abstract

本發明揭示一種具有一可程式化驅動器之記憶體裝置介面。記憶體裝置係與一記憶體控制器相關聯，其中一個或多個輸入/輸出(I/O)信號線耦接於該記憶體裝置與該記憶體控制器之間。該記憶體裝置包括一I/O信號線介面，其包括用於各I/O信號線之一驅動器。該驅動器為一可程式化驅動器以動態地調整一輸出電壓擺幅以供經由該I/O信號線介面而傳輸。

Description

可調式低擺幅記憶體介面 發明領域
本發明之實施例大體上係關於記憶體子系統，且更特定言之，係關於一種可調式低擺幅記憶體介面。
著作權標示/權限
本專利文件之揭示內容之部分可含有服從於著作權保護之材料。著作權擁有者不反對本專利文件或專利揭示內容被任何人複製為使其出現於專利商標局之檔案或記錄中，但以其他方式保留全部著作權利，無論什麼權利。著作權標示適用於如下文及其隨附圖式中所描述之全部資料，以及適用於下文所描述之任何軟體：Copyright © 2014，Intel公司，保留全部權利。
發明背景
現代電子組件隨著其日益用於行動及較低功率環境中而不斷地縮小其大小及成本。期望到，電子件之效能將甚至隨著組件之大小縮小及隨著其被期望為在較低功率及相似成本下具有相等或較好效能而仍不斷地改良。然而，在維持成本的同時按照頻寬及較低功率而按比例調整 記憶體效能為持續的挑戰。現有記憶體解決方案在資料傳輸中採用若干技術以幫助以恆定或較低的總功率預算來處理按比例調整頻寬。輸入/輸出(input/output；I/O)按比例調整技術之一個實例係由改良型傳輸驅動器架構表明。另一技術為在資料傳輸中使用未匹配接收器。
然而，對典型動態隨機存取記憶體(dynamic random access memory；DRAM)驅動器級之I/O的傳統約束會限制可在記憶體裝置傳輸中發生之功率縮減的量。傳統記憶體裝置I/O允許僅對I/O介面之終端的調整，此具有提供功率縮減之極有限能力。傳統記憶體I/O級通常具有僅一個或可能兩個操作設定。傳統記憶體I/O之操作設定在功率縮減方面具有有限可調性及有限有用性。傳統上要求該一個或兩個設定跨越全部操作模式，從而引起功率及/或效能無效率。通常，該等設定係以平均使用案例為目標，此意謂低端及高端組配趨向於為最無效率。
依據本發明之一實施例，係特地提出一種用於與一主機系統介接之記憶體裝置，其包含：一輸入/輸出(I/O)信號線介面，其用於耦接於該記憶體裝置與一關聯記憶體控制器之間的一I/O信號線；及一可程式化驅動器，其用以動態地調整一輸出電壓擺幅以供在該I/O信號線上經由該I/O信號線介面而自該記憶體裝置至該記憶體控制器的傳輸，該經調整的輸出電壓擺幅係與該可程式化驅動器之電阻無關。
100、300、500、600、700、1000‧‧‧系統
110、510、610、710‧‧‧主機
112、122‧‧‧I/O
120、302、520、620、720、1032、1162‧‧‧記憶體裝置
124、312-0、312-(N-1)‧‧‧驅動器
126‧‧‧晶粒上終端(ODT)
132、134‧‧‧I/O控制
140、320-0、320-(N-1)、530、630、730‧‧‧信號線
200‧‧‧圖解
210、220‧‧‧電壓軌
310-0、310-(N-1)‧‧‧I/O電路
314-0、314-(N-1)‧‧‧襯墊
402、404、406、408‧‧‧電路
410‧‧‧上拉(PU)
420‧‧‧下拉(PD)
512、522、612、712、750‧‧‧電壓調節器(VR)
640、740‧‧‧電壓源
800、900‧‧‧流程
1010‧‧‧匯流排/匯流排系統
1020、1110‧‧‧處理器
1030、1160‧‧‧記憶體子系統/記憶體
1034、1164‧‧‧記憶體控制器
1036‧‧‧作業系統(OS)
1038‧‧‧指令
1040‧‧‧I/O介面
1050‧‧‧網路介面
1060‧‧‧內部大容量儲存裝置/儲存體
1062‧‧‧程式碼或指令及資料
1070‧‧‧周邊介面
1080、1166‧‧‧I/O擺幅控制
1100‧‧‧裝置/系統
1120‧‧‧音訊子系統
1130‧‧‧顯示子系統
1132‧‧‧顯示介面
1140‧‧‧I/O控制器
1150‧‧‧功率管理
1170‧‧‧連接性
1172‧‧‧蜂巢式連接性
1174‧‧‧無線連接性
1180‧‧‧周邊連接
1182‧‧‧「至」
1184‧‧‧「自」
N434、N444、N454‧‧‧n型下拉
N442、N452‧‧‧n型上拉
P432‧‧‧p型上拉
VDD‧‧‧高電壓軌或高電壓電位
VSS‧‧‧低電壓軌或低電壓電位
VTT‧‧‧第三電壓電位
以下描述包括具有作為本發明之實施例之實施方案的實例而給出之說明之圖的論述。圖式應作為實例而非作為限制予以理解。如本文中所使用，對一個或多個「實施例」之參考應被理解為描述包括於本發明之至少一個實施方案中的特定特徵、結構及/或特性。因此，本文中出現的諸如「在一個實施例中」或「在一替代實施例中」之片語描述本發明之各種實施例及實施方案，且未必皆指代同一實施例。然而，其亦未必互斥。
圖1為在記憶體裝置處實施I/O擺幅控制之系統之實施例的方塊圖。
圖2為說明用於記憶體裝置之可調式輸出電壓擺幅之實施例的曲線表示。
圖3為具有I/O傳輸擺幅縮減之I/O介面之系統之實施例的方塊圖。
圖4A至圖4D為具有擺幅控制以供實施於記憶體裝置中之I/O驅動器之實施例的表示。
圖5為在記憶體裝置處具有可變電壓調節器以用於I/O擺幅控制之系統之實施例的方塊圖。
圖6為一系統之實施例的方塊圖，其中主機提供I/O電壓源以在記憶體裝置處提供擺幅控制。
圖7為具有外部調節器以提供I/O電壓源以在記憶體裝置處提供擺幅控制之系統之實施例的方塊圖。
圖8為用於在記憶體裝置處在內部控制I/O擺幅 之程序之實施例的流程圖。
圖9為用於在外部控制記憶體裝置之I/O擺幅之程序之實施例的流程圖。
圖10為可實施記憶體裝置I/O擺幅控制之計算系統之實施例的方塊圖。
圖11為可實施記憶體裝置I/O擺幅控制之行動裝置之實施例的方塊圖。
下文描述某些細節及實施方案，包括描述諸圖(其可描繪下文所描述之實施例中之一些或全部)，以及論述本文中呈現之發明性概念之其他潛在實施例或實施方案。
較佳實施例之詳細說明
如本文中所描述，記憶體裝置輸入/輸出(I/O)介面包括可程式化驅動器。可程式化驅動器使記憶體裝置能夠控制用於I/O介面之輸出電壓擺幅。I/O介面包括多個信號線，其耦接於記憶體裝置與關聯記憶體控制器之間。記憶體裝置I/O介面包括用於各I/O信號線之驅動器。驅動器為可程式化驅動器以動態地調整輸出電壓擺幅以供經由I/O介面而傳輸。
在一個實施例中，記憶體裝置I/O介面包括由關聯記憶體控制器控制之傳輸驅動器。因此，記憶體控制器可控制記憶體裝置之傳輸驅動器之輸出電壓擺幅。記憶體控制器可動態地設定或程式化輸出電壓擺幅以使記憶體裝置能夠傳輸具有可變輸出電壓擺幅之輸出信號。可變輸出 電壓擺幅(在一些條件下，記憶體裝置)相比於傳統I/O介面可以較低功率進行傳輸。此動態輸出電壓擺幅控制可提供用於記憶體I/O介面之頻寬的按比例調整，同時提供功率及效能最佳化。在一個實施例中，傳輸驅動器為電壓模式驅動器。電壓模式驅動器輸出電壓信號，且通常使其有效阻抗匹配於信號線。電壓模式驅動器被理解為不同於輸出電流之電流模式驅動器。在一個實施例中，傳輸驅動器為單端型，其使信號線信號參考低電壓軌。差動驅動器對信號線對進行操作，其中信號為兩個信號線之間的差。
將理解，與控制關於調整I/O驅動器電阻之輸出電壓擺幅的傳統方法對比，對動態輸出電壓擺幅控制之參考指代對用以產生輸出信號之電壓位準的控制。除了調整I/O驅動器電阻以外，亦可實現本文中所描述之輸出電壓擺幅控制，但其並不獨自地依賴於調整I/O驅動器電阻來調整用於I/O之輸出電壓擺幅。將理解，調整I/O驅動器電阻可縮減使驅動器匹配於通道之傳輸線阻抗的效率。因此，傳統上在達成低功率與達成良好傳信之間存在衝突(亦即，傳統上調整驅動器電阻以降低功率消耗會引起較差傳信)。藉由獨立於I/O驅動器電阻而調整I/O輸出電壓擺幅，本文中所描述的對輸出電壓擺幅之調整可在對傳信品質有最小限度之影響的情況下降低功率消耗。
在一個實施例中，可在記憶體裝置上經由晶粒上調節(on-die regulation)而提供動態I/O介面控制，其中晶粒上調節係由記憶體控制器控制。在一個實施例中，可經由 將傳輸輸出級自記憶體控制器發源至記憶體裝置而提供動態I/O介面控制。此實施例使記憶體控制器能夠直接地控制記憶體控制器處之電壓擺幅控制且將其發源至記憶體裝置。
舉例而言，動態輸出電壓擺幅控制可實現功率縮減以用於在較高頻率下之資料傳輸，此可抵銷潛在功率以按比例調整時脈速率。在一個實施例中，針對記憶體裝置使用動態輸出電壓擺幅控制之系統可允許獨立輸出電壓擺幅(Vswing)及晶粒上終端(Ron)控制，此與現有記憶體I/O介面相比較將得到改良型功率及效能最佳化。
在記憶體裝置I/O介面上之傳統I/O介面控制中，記憶體I/O介面具有用於多個設定案例之一個或兩個設定，此提供有限可調性。代替被要求跨越用於記憶體I/O介面之全部操作模式的一個或兩個設定，動態輸出電壓控制允許更多設定案例，此允許橫越記憶體I/O介面之不同操作模式的較大變化性。因此，可將單一I/O介面設計動態地修改至不同設定以允許用於傳輸異動之多個不同區段的經調整使用案例。動態輸出電壓控制記憶體I/O介面藉由允許對終端設定及輸出電壓擺幅兩者之調整而允許更廣泛之功率及效能最佳化。
如上文所提及，動態輸出電壓擺幅可由記憶體控制器控制，且實施於記憶體裝置或記憶體控制器處。在一個實施例中，記憶體裝置包括在晶粒上或在電路上之可程式化或可調式電壓調節器。因此，記憶體裝置自身可接收 源電壓且產生不同輸出電壓位準以產生不同輸出電壓擺幅。在一個實施例中，記憶體控制器產生由其提供至記憶體控制器以作為電壓軌而用於傳輸輸出信號之經調節電壓。因此，控制記憶體控制器處之經調節電壓可控制記憶體裝置處之電壓擺幅。在一個實施例中，在記憶體控制器及記憶體裝置外部之電壓調節器產生經調節電壓且將經調節電壓遞送至記憶體控制器以供記憶體控制器用於供信號傳輸用之輸出級中。在一個實施例中，記憶體控制器經由至記憶體裝置之命令而控制記憶體裝置之輸出電壓擺幅。在一個實施例中，記憶體控制器經由設定模式暫存器而控制記憶體裝置之輸出電壓擺幅。記憶體裝置之驅動器為可程式化之處在於其對可控制電壓進行操作。
在一個實施例中，輸出電壓擺幅位準可針對各不同系統而最佳化。舉例而言，輸出電壓控制可藉由韌體而為可組配的。藉由調整韌體內之組配設定，韌體可針對併有輸出電壓控制的各系統不同地調整輸出擺幅。在一個實施例中，輸出電壓控制可回應於經直接組配變數而調整其控制。在一個實施例中，輸出電壓控制可回應於基本輸入/輸出系統(basic input/output system；BIOS)或其他系統組配儲存體中之組配設定或其他變數而調整其控制。在一個實施例中，輸出電壓控制調整一個或多個電壓調節器之操作以控制I/O擺幅。在一個實施例中，輸出電壓控制可另外調整電壓調節器之效能以改良效率及/或縮減供應雜訊。舉例而言，輸出電壓控制可調整濾波器設定、靜態電流、非線 性控制、低負載功率管理，或其他調節器效能參數，或參數組合。
對記憶體裝置之參考可適用於不同記憶體類型。記憶體裝置通常指代依電性記憶體技術。依電性記憶體為狀態(及因此，儲存於其上之資料)在至該裝置之電力中斷的情況下為不確定的記憶體。動態依電性記憶體要求再新儲存於裝置中之資料以維持狀態。動態依電性記憶體之一個實例包括動態隨機存取記憶體(DRAM)，或諸如同步DRAM(SDRAM)之某一變體。如本文中所描述之記憶體子系統可與諸如以下各者之許多記憶體技術相容：雙資料速率版本3(DDR3，聯合電子裝置工程委員會(JEDEC)在2007年6月27日之原始版次，當前在版次21)、DDR版本4(DDR4，JEDEC在2012年9月發佈之初始規格)、低功率DDR版本3(LPDDR3，JEDEC的2013年8月之JESD209-3B)、低功率雙資料速率(LPDDR)版本4(LPDDR4，JEDEC在2014年8月原先發佈之JESD209-4)、寬I/O2(WideIO2)(WIO2，JEDEC在2014年8月原先發佈之JESD229-2)、高頻寬記憶體DRAM(HBM，JEDEC在2013年10月原先發佈之JESD235)、DDR版本5(DDR5，當前在JEDEC之論述中)、LPDDR5(當前在JEDEC之論述中)、寬I/O3(WIO3，當前在JEDEC之論述中)、HBM版本2(HBM2，當前在JEDEC之論述中)，及/或其他技術，及基於此等規格之衍生或延伸的技術。除了依電性記憶體以外，或替代依電性記憶體，在一個實施例中，對記憶體裝置之參考亦可指代非依電性記 憶體裝置，其狀態在即使至該裝置之電力中斷的情況下仍為確定的。因此，記憶體裝置亦可包括後代非依電性裝置，諸如三維交叉點記憶體裝置，或其他非依電性記憶體裝置。
圖1為在記憶體裝置處實施I/O擺幅控制之系統之實施例的方塊圖。系統100表示包括記憶體裝置之系統。在一個實施例中，系統100可被認為是記憶體子系統。主機110表示在計算裝置中實施控制之主機系統。在一個實施例中，主機110包括處理器或處理單元，其可包括一個或多個處理器裝置及/或處理器核心。主機110包括記憶體控制器，或用於記憶體控制器之邏輯等效者或取代者。記憶體控制器控制對記憶體裝置120之記憶體存取。
主機110可耦接至一個或多個記憶體裝置120。多個記憶體裝置可並聯地耦接至主機110。主機110與記憶體裝置120之間的I/O介面可被分離成一個或多個通道、觸排(bank)、階層(rank)、匯流排或其他分組。通常，介面之信號線分組可被理解為共用傳信，諸如共用時脈信號或其他控制信號。在主機110與記憶體裝置120之間的介面被分離成信號線群組的實施例中，某些信號線群組可為作用中的，而其他信號線群組未被選擇。此等信號線可仍被連接，但命令可傳信哪一裝置或哪些信號線應接收該命令且對該命令進行操作，及哪一裝置或哪些信號線應解除該命令。
記憶體裝置120表示系統100中之記憶體資源。記憶體裝置120包括儲存陣列或其他儲存架構，其未明確地圖示。記憶體裝置120將資料儲存於儲存陣列中。在一個實施 例中，記憶體裝置120為依電性記憶體裝置，其指代狀態在至該裝置之電力中斷的情況下為不確定的記憶體。在一個實施例中，記憶體裝置120可為非依電性記憶體裝置，其指代狀態在即使至該裝置之電力中斷的情況下仍為確定的記憶體。在一個實施例中，記憶體裝置120可為三維(3D)交叉點非依電性記憶體裝置。在一個實施例中，記憶體裝置120表示用於主機110之主記憶體資源以儲存資料及/或程式碼以供執行。
記憶體裝置120包括I/O 122，其經由信號線140而與主機110之I/O 112介接。I/O 122及I/O 112表示將各別裝置互連或耦接至外部裝置之硬體邏輯。雖然僅被展示為具有單一信號線140之單一區塊，但將理解，主機110及記憶體裝置120包括多個I/O埠、接腳或連接器。因此，I/O 112及I/O 122可表示主機110與記憶體裝置120之間的任何大小之I/O介面。記憶體裝置120之I/O 122係由至該I/O之一個或多個連接控制。記憶體裝置120包括用於經由I/O 122之通訊的理想化信號眼(signal eye)之表示。
信號眼表示用於經由I/O 122之通訊的軌至軌電壓擺幅。軌指代可被稱作VDD之高電壓軌或高電壓電位，及可被稱作VSS之低電壓軌或低電壓電位。出於參考起見，信號眼亦表示被標記為VTT之第三電壓電位，其指代大約介於VDD與VSS之間的電壓軌。在一個實施例中，VTT為介於VDD與VSS之間的中軌(midrail)。在一個實施例中，VTT為I/O線之共模或平均電壓。VTT可為上拉電流與下拉 電流相等的電壓。在一個實施例中，VTT可處於不直接地介於VDD與VSS之間的電壓電位。在一個實施例中，VSS及VDD中之任一者或兩者為動態可調式，且VTT相對於代替VSS及/或VDD之源電壓可固定；因此，VTT可歸因於極端電壓軌中之一者或另一者的動態移動而為除了介於VSS與VDD中間之電壓以外的電壓。
傳統上，記憶體裝置120包括晶粒上終端(ODT)126以終止一個或多個信號線或一個或多個裝置，而發生與其他信號線及/或其他裝置之通訊。ODT 126可將信號線140終止至VDD、VSS或VTT。在一個實施例中，ODT 126包括多個不同設定或模式以在不同操作模式下將不同信號線終止至不同位準。在一個實施例中，主機110控制待由ODT 126在記憶體裝置120處應用之終止。
記憶體裝置120包括驅動器124，其表示用以取決於將在信號線140上表示哪一位元而將I/O 122驅動至邏輯高或邏輯低之電路。將理解，驅動器124為I/O 122之部分。驅動器124為在信號線140上輸出信號之電路系統之部分。因此，本文中指代驅動器124驅動I/O 122之表達指代該驅動器驅動輸出信號線以將通訊發送至主機或關聯記憶體控制器。在一個實施例中，驅動器124為可程式化的。在一個實施例中，驅動強度及/或電壓擺幅受到控制且為可調式。驅動強度可指代朝著驅動器之輸出的電阻。電壓擺幅指代輸出信號在VDD與VSS之間擺動的完全程度。舉例而言，可程式化驅動器124可經組配以將信號線驅動至小於VDD之 某一電壓值以表示邏輯高，而非自始至終將信號線驅動至VDD以表示邏輯高。
在一個實施例中，驅動器124為單端型驅動器，且輸出相對於低電壓軌之信號。在一個實施例中，驅動器124為電壓模式驅動器。電壓模式驅動器被模型化為電壓源，且輸出電壓信號。電壓模式驅動器基於自經連接信號線返回朝著電路之等效阻抗而阻抗匹配。電流模式驅動器被模型化為電流源，且輸出電流信號。
在一個實施例中，記憶體裝置120包括I/O控制132，其表示用以控制I/O 122之組配及操作的邏輯。在一個實施例中，I/O控制132包括硬體邏輯。在一個實施例中，I/O控制132包括軟體邏輯。在一個實施例中，I/O控制132包括硬體邏輯與軟體邏輯之組合。硬體邏輯可包括(例如)控制驅動器124、ODT 126及I/O 122之硬體邏輯之時序及傳信操作的晶粒上控制器或處理器裝置。在一個實施例中，此控制器可包括經程式化邏輯(諸如韌體程式碼)以確定如何操作。
在一個實施例中，主機110包括I/O控制134，其表示用以控制記憶體裝置120之I/O 122之組配及操作的邏輯。在一個實施例中，I/O控制134與控制主機110之I/O 112之操作的邏輯分離。在一個實施例中，I/O控制134包括硬體邏輯。在一個實施例中，I/O控制134包括軟體邏輯。在一個實施例中，I/O控制134包括硬體邏輯與軟體邏輯之組合。硬體邏輯可包括(例如)產生命令以控制驅動器124、ODT 126及I/O 122之硬體邏輯之時序及傳信操作的晶粒上控制 器或處理器裝置。在一個實施例中，此控制器可包括經程式化邏輯(諸如韌體程式碼)以確定如何操作。I/O控制134可致使主機110與記憶體裝置120之間通訊，其可在I/O 112、信號線140及I/O 122之介面上，或在另一介面(未圖示)上。
在一個實施例中，驅動器124在記憶體裝置120處為自我控制的。在此實施例中，I/O控制132在內部處置驅動器124之控制。因此，I/O控制132藉由調整驅動器124之操作而控制I/O 122之動態電壓擺幅。在一個實施例中，I/O控制包括可變電壓調節器以產生用於驅動器124之縮減擺幅的參考電壓。在一個實施例中，驅動器124可被認為包括由I/O控制132控制之可變電壓調節器。
在一個實施例中，主機110至少部分地控制驅動器124之可變操作。在此實施例中，I/O控制134可直接地控制驅動器124，或可向I/O控制132傳信以針對特定操作模式而組配該驅動器。在一個實施例中，I/O控制132包括控制驅動器124之操作的模式暫存器或其他暫存器或參考資料表。在一個實施例中，I/O控制134產生用於驅動器124之電壓參考軌以在I/O 122上傳輸信號，其可包括縮減的電壓擺幅。
將理解，主機110可包括一個或多個記憶體控制器或可比較電路。各記憶體控制器可與一個或多個記憶體資源相關聯。各記憶體控制器將獨立於其他記憶體控制器而控制其關聯記憶體資源。在主機110被認為具有或為記憶 體控制器的實施例中，I/O控制134可為與記憶體裝置120相關聯之記憶體控制器之部分。關聯記憶體控制器控制對記憶體裝置120之儲存資源的存取。
在一個實施例中，當主機110或記憶體控制器控制驅動器124之可程式化擺幅時，對電壓擺幅之變化性的控制粒度很可能處於通道、階層或裝置位準。在一個實施例中，較精細位準控制粒度可由主機110或記憶體控制器管理，但此實施方案可包括難實行量之硬體及/或軟體邏輯以供實施。因此，在一個實施例中，較精細位準控制粒度(諸如位元組、位元或匯流排位準)係至少部分地藉由內部控制經由I/O控制132而提供。將理解，I/O控制134可傳信用於記憶體裝置120之操作，其將由I/O控制132實行。
在一個實施例中，記憶體裝置120具有多個不同操作模式。該等操作模式可針對電力節省、針對效能、針對某些資料類型或針對用於一模式之某一其他指定而指定。在一個實施例中，不同操作模式自記憶體裝置120施加不同I/O頻率。在一個實施例中，記憶體裝置120針對不同操作模式不同地組配I/O 122(例如，調整頻率、輸出功率及/或其他參數)。因此，在一個實施例中，I/O控制132可基於記憶體裝置之操作模式而控制I/O 122及/或驅動器124之組配。在一個實施例中，記憶體裝置之操作模式係由記憶體裝置120處之模式暫存器(未特定地圖示)設定，該模式暫存器儲存用於該記憶體裝置之組配及操作資訊。因此，在一個實施例中，可程式化驅動器124基於如在模式暫存器中所 設定之操作模式而動態地調整輸出電壓擺幅。在一個實施例中，主機110或記憶體控制器經由命令或命令序列而設定操作模式。因此，在一個實施例中，可程式化驅動器124基於如經由記憶體裝置自記憶體控制器接收之命令所設定的操作模式而動態地調整輸出電壓擺幅。
圖2為說明用於記憶體裝置之可調式輸出電壓擺幅之實施例的曲線表示。圖解200說明用於根據本文中所描述之任何實施例的記憶體裝置輸出驅動器之標準及縮減的電壓擺幅。圖解200說明電壓軌210及220，其可表示用於記憶體裝置中之可調式輸出驅動器的高及低電壓軌。
Vswing_large表示來自驅動器之輸出的傳統實施方案，其中電壓自軌210至軌220擺動。在一個實施例中，記憶體裝置輸出驅動器可經組配以在軌210與V230之間而非在軌210與軌220之間擺動。Vswing_small表示來自記憶體裝置驅動器之縮減擺幅的輸出。在一個實施例中，記憶體裝置產生由軌210及V230表示之電壓位準。在一個實施例中，一個或兩個電壓位準係由關聯記憶體控制器發源。
當輸出驅動器自軌210至軌220擺動時，可存在用於Vswing_large之參考電壓，其被展示為大致處於軌210與軌220之間的中途。當輸出驅動器自軌210至V230擺動時，可存在用於Vswing_small之參考電壓，其被展示為大致處於軌210與V230之間的中途。將理解，雖然V230被展示為相對於軌210，但該電壓可在軌220與另一電壓之間擺動。將理解，軌210可為高電壓軌或低電壓軌。在一個實施例 中，可調式記憶體裝置輸出驅動器可經程式化為具有多於所說明之兩個電壓擺幅選擇的電壓擺幅選擇。因此，輸出電壓擺幅之調整可更具粒度以允許兩個以上不同電壓擺幅。
圖3為具有I/O傳輸擺幅縮減之I/O介面之系統之實施例的方塊圖。系統300表示記憶體裝置之側處的I/O介面。具體言之，記憶體裝置302包括耦接至N個信號線320之N個襯墊314。襯墊314表示信號線320與記憶體裝置302之硬體互連。襯墊314為記憶體裝置302與信號線320之通訊介面介接所經由的硬體。
在一個實施例中，各襯墊314包括一關聯I/O電路310。I/O電路310為用於在信號線320上產生輸出之驅動器電路的簡化表示。將理解，I/O電路310可各自經個別控制以在各信號線320上產生不同位元。各I/O電路310之結構可基本上相同；因此，將僅描述I/O電路310-0，且將理解，此等描述可同樣很好地適用於全部I/O電路及其組成元件。
驅動器312表示根據本文中所描述之任何實施例的可程式化驅動器。在一個實施例中，驅動器312表示用於襯墊314之驅動器的最終輸出級。驅動器312可操作以將關聯襯墊及信號線拉動至兩個電壓軌中之一者。標稱上，電壓軌可為用於高電壓之VDD及用於低電壓之VSS。在一個實施例中，I/O電路310包括高電壓調節器(VRH)，或低電壓調節器(VRL)，或兩者。VRH表示產生低於VDD之電壓的電壓調節器，該電壓具有等於VDD-V(VRH)或系統之高電 壓軌(VDD)減VRH之電壓降的值。相似地，VRL表示產生高於VSS之電壓的電壓調節器，該電壓具有等於VSS-V(VRL)或系統之低電壓軌(VSS)加VRL之電壓的值。將理解，甚至在存在VRH及VRL兩者的實施例中，由VRH提供之步降的量值仍未必與由VRL提供之步升的量值相同。
與自軌至軌擺動之設計相比較，輸出電壓擺幅之縮減可針對I/O電路310提供電力節省。假定VRH包括於I/O電路310中，從而提供VDD-V(VRH)之輸出電壓。若VRH為線性電壓調節器，則系統300之設計將以與由VRH提供之電壓縮減成線性關係而縮減傳輸功率。若VRH被設計為切換電壓調節器或切換式電路調節器(例如，切換式電容器調節器、切換式電感器調節器)，則系統300之設計可以與由VRH提供之電壓縮減成幾乎二次式關係而縮減傳輸功率。
在一個實施例中，VRH可以極低的面積耗用而與I/O電路310局部地整合於同一半導體晶粒或積體電路上。舉例而言，裝置設計常常具有足夠空白區(whitespace)來容納I/O電路310中之電壓調節器的實施方案。在一個實施例中，VRH與I/O電路310整合於同一封裝中或同一板上，而未必整合於同一半導體基板中。相似地，VRL可與I/O電路310整合於同一半導體基板上，或與I/O電路310整合於同一封裝中。
在一個實施例(未明確地圖示)中，可經由旁路路徑而選擇性地略過一個或兩個電壓調節器VRH及VRL。可 選擇性地啟動旁路路徑以切換經由電壓調節器而至電壓軌之連接或直接地至電壓軌之連接。因此，舉例而言，至調節器之輸入與調節器之輸出可經由將在啟動時略過調節器之選擇性(例如，切換式)低阻抗路徑而耦合。此設計可用以與不同類型之系統介接(例如，提供完全擺幅模式及單獨低擺幅模式)。另外，電壓調節器可在不被需要時關斷，諸如用於接收信號，而非驅動信號之傳輸。因此，在低功率狀態下，電壓調節器可當不在使用中時兼任電力閘極且切斷至驅動器之電力，此可縮減電路洩漏。
將理解，在針對各單獨信號線320具有單獨I/O電路310的情況下，記憶體裝置302可在輸出擺幅之可程式性方面提供許多粒度位準。在一個實施例中，各位元可針對電壓擺幅被個別程式化或組配，從而提供對輸出擺幅之位元位準控制。在一個實施例中，各I/O電路310為分離的，但並行地或以並行位元群組被控制，此可針對輸出擺幅控制提供位元組位準或裝置位準粒度，或某一其他粒度。取決於系統300之組配，各位元或其他分組可使用不同輸出電壓擺幅。在一個實施例中，各匯流排可針對電壓擺幅被個別程式化或組配，從而提供對輸出擺幅之匯流排位準控制。舉例而言，資料匯流排及命令/位址匯流排可被個別控制。在一個實施例中，記憶體子系統被分離成不同階層，且各階層可針對電壓擺幅被個別程式化或組配，從而提供對輸出擺幅之階層位準控制。
圖4A至圖4D為具有擺幅控制以供實施於記憶體 裝置中之I/O驅動器之實施例的表示。參看圖4A，電路402表示具有用以朝向VDD拉動Vout之上拉(PU)410及用以朝向VSS拉動Vout之下拉(PD)420的驅動器架構。電路402可表示根據本文中之驅動器之任何實施例的驅動器。在一個實施例中，電路402為CMOS電路，其中上拉410可被實施為具有一個或多個電晶體，且下拉420可同樣地被實施為具有一個或多個電晶體。在一個實施例中，電路402藉由控制VDD之電壓位準的擺幅控制而為可組配的。藉由向下調整VDD，可縮減處於Vout之輸出擺幅。藉由向上調整VDD，可增加處於Vout之輸出擺幅。在一個實施例中，可存在VSS之單獨擺幅控制。
通常，每次，上拉410或下拉420將為作用中的，但並非兩者同時為作用中的。可存在某一重疊，其中兩個裝置在轉變期間為作用中的，但一般而言，電路402通常將操作以使一個支腳(leg)為作用中的，而其他支腳為非作用中的。因此，作用中支腳將傳導電流，且等化耦接至該支腳之軌(用於上拉410之VDD，及用於下拉420之VSS)與Vout之間的電壓電位。
參看圖4B，電路404表示具有用以朝向VDD拉動Vout之p型上拉P432及用以朝向VSS拉動Vout之n型下拉N434的驅動器架構。倘若該等支腳中之一者為n型且另一支腳為p型，則電路404可被稱作n型-p型驅動器或p型-n型驅動器。在CMOS實施方案中，電路402可被稱作NMOS-PMOS或PMOS-NMOS驅動器。將理解，p型材料為經摻雜以增加 電洞遷移率而釋放電洞來傳導電流之摻雜半導體。n型材料為經摻雜以增加電子遷移率而釋放電子來傳導電流之摻雜半導體。當各別電晶體裝置被至少偏壓至臨限值(Vt)時，該裝置傳導電流。在一個實施例中，用於電路404之擺幅控制可提供對VDD之控制，且因此提供對用於Vout之電壓擺幅之控制。
參看圖4C，電路406表示具有用以朝向VDD拉動Vout之n型上拉N442及用以朝向VSS拉動Vout之n型下拉N444的驅動器架構。倘若兩個支腳皆為n型，則電路406可被稱作n型-n型驅動器。在CMOS實施方案中，電路406可被稱作NMOS-NMOS驅動器。亦可有可能產生p型-p型驅動器，但此架構在電流電路設計方面通常並不實用。在一個實施例中，用於電路406之擺幅控制可提供對VDD之控制，且因此提供對用於Vout之電壓擺幅之控制。參看圖4D，電路408表示具有用以朝向VDD拉動Vout之n型上拉N452及用以朝向VSS拉動Vout之n型下拉N454的驅動器架構。在一個實施例中，用於電路408之擺幅控制可提供對N452之閘極的控制，且因此控制用於Vout之電壓擺幅。替代地或另外，可在N454之閘極處提供擺幅控制。
所描述之任何架構(例如，n型-n型、n型-p型、p型-p型，或p型-n型)可用於記憶體控制器與記憶體裝置之間的介面之任何驅動器。該等驅動器架構中之任一者可與任何形式之終端(例如，VDD、VSS或VTT終端)組合。因此，輸出擺幅控制係與驅動器之終端類型及電阻無關。
圖5為在記憶體裝置處具有可變電壓調節器以用於I/O擺幅控制之系統之實施例的方塊圖。系統500包括主機510，其表示耦接至記憶體裝置520之記憶體控制器或其他主機電路。系統500可為根據圖1之系統100的系統之一個實例。系統500表示記憶體裝置520之可程式化驅動器在內部產生或程式化輸出電壓擺幅的實施例。主機510程式化在記憶體裝置520內在內部控制之擺幅。
在一個實施例中，主機510包括電壓調節器(VR)512以控制其驅動器電路，該驅動器電路可包括PMOS上拉及NMOS下拉。將理解，驅動器可具有不同於所展示之架構的架構。VR 512可設定由主機510用於輸出擺幅控制之電壓以驅動信號線530。記憶體控制器或其他主機裝置傳統上已包括輸出電壓擺幅控制。系統500包括用於記憶體裝置520之擺幅控制。具體言之，記憶體裝置520包括具有可變電壓調節器522之輸出驅動器。記憶體裝置520可具有一驅動器電路，其具有NMOS上拉及NMOS下拉，或一些其他驅動器架構。VR 522可控制驅動器之輸出電壓擺幅。
在一個實施例中，由VR 512及/或VR 522提供之輸出電壓擺幅控制可外加至一個或多個其他形式之輸出驅動器控制。在一個實施例中，系統500可控制記憶體裝置520之輸出驅動器的電阻、作用時間循環、邊緣率及/或等化控制及/或其他特性或操作參數。在一個實施例中，替代地或另外，產生對輸出驅動器之輸出電壓擺幅控制之調整的控制可調整一個或多個電壓調節器特性或操作參數，包括調 節器頻寬、調節器效率、非線性控制或低負載功率管理。因此，除了控制輸出電壓擺幅之電壓調節器(例如，VR 522)之一個或多個特性以外，如本文中所描述之可程式化驅動器亦可據稱控制輸出電壓擺幅。
在一個實施例中，VR 522對來自主機510之控制或命令信號作出回應，該等信號可組配記憶體裝置驅動器之操作以具有較大或較小輸出擺幅。不管對由主機510進行之控制作出回應，將理解，VR 522及驅動器在內部受到控制。因此，主機510可簡單地向記憶體裝置520傳信以使用特定電力節省模式，或更具體言之，以縮減傳輸功率。回應於此命令(或更明確的命令)，記憶體裝置520中之控制器(未特定地圖示)可產生用於VR 522之控制信號且調整輸出驅動器之輸出擺幅。在一個實施例中，記憶體裝置驅動器支援多個擺幅位準，諸如低、中及大電壓擺幅。其他實施方案係可能的，且任何合理數目個擺幅位準可施加於記憶體裝置520處。
圖6為一系統之實施例的方塊圖，其中主機提供I/O電壓源以在記憶體裝置處提供擺幅控制。系統600包括主機610，其表示在信號線630上耦接至記憶體裝置620之記憶體控制器或其他主機電路。系統600可為根據圖1之系統100的系統之一個實例，及圖5之系統500的替代例。系統600表示記憶體裝置620之可程式化驅動器可經由主機610所產生之輸出擺幅控制而程式化的實施例。更具體言之，主機610將電壓發源至記憶體裝置620以供記憶體裝置輸出驅動 器使用。因此，主機610可經由控制VR 612而最佳化記憶體裝置620之輸出電壓擺幅。
相似於上文參考系統500所描述之內容，主機610可包括PMOS上拉及NMOS下拉驅動器架構，而記憶體裝置620可包括NMOS上拉及NMOS下拉驅動器架構。將理解，此等架構僅僅係說明性的，且可使用其他架構。電壓源640表示自主機610發源至記憶體裝置620以用於輸出驅動器之電壓。在一個實施例中，電壓源640可為由主機610特定地針對記憶體裝置620之輸出驅動器所產生的電壓位準。在一個實施例中，電壓源640為由主機610針對其自有輸出驅動器所產生之相同電壓。因此，記憶體裝置620之可程式化輸出電壓擺幅可追蹤由關聯記憶體控制器使用之可變輸出電壓位準。雖然電壓源640被展示為由記憶體裝置驅動器使用之高電壓軌，但將理解，除了高電壓軌以外或代替高電壓軌，主機610亦可產生用於記憶體裝置驅動器之低電壓軌。
圖7為具有外部調節器以提供I/O電壓源以在記憶體裝置處提供擺幅控制之系統之實施例的方塊圖。系統700包括主機710，其表示在信號線730上耦接至記憶體裝置720之記憶體控制器或其他主機電路。系統700可為根據圖1之系統100的系統之一個實例，及圖5之系統500或圖6之系統600的替代例。系統700表示記憶體裝置720之可程式化驅動器可經由與記憶體裝置及關聯記憶體控制器兩者分離之電壓調節器所產生之輸出擺幅控制而程式化的實施例。在一個實施例中，電壓調節器750為已經存在及用於系統700 中之調節器，其可重新用以控制用於記憶體裝置720之輸出電壓擺幅。在一個實施例中，電壓調節器750控制用於記憶體裝置720之輸出電壓擺幅，且可由系統700之一個或多個其他部分(例如，未特定地圖示之其他部分)重新使用。
在一個實施例中，電壓調節器750將輸出電壓位準發源至主機710之驅動器及記憶體裝置720之驅動器兩者。關於記憶體裝置720，電壓調節器750可將電壓源740提供至記憶體裝置驅動器。在一個實施例中，主機710仍包括電壓調節器712以調節由電壓調節器750提供之電壓。在一個實施例中，電壓調節器750之使用可被認為使主機710間接地發源記憶體裝置驅動器之輸出電壓，此與自內部電壓調節器直接地發源電壓位準相對。在直接發源狀況(諸如系統600)或間接發源狀況下，使主機710將電壓發源至記憶體裝置輸出驅動器可實現獨立輸出擺幅，此歸因於主機側上之較好接收特性而允許低得多的讀取擺幅。在一個實施例中，電壓源740為施加至主機710之輸出驅動器的相同電壓位準。在一個實施例中，電壓源740不同於施加至主機710之輸出驅動器的電壓。
相似於上文所描述之內容，主機710可包括PMOS上拉及NMOS下拉驅動器架構，而記憶體裝置720可包括NMOS上拉及NMOS下拉驅動器架構。將理解，此等架構僅僅係說明性的，且可使用其他架構。又，電壓源740被展示為由記憶體裝置驅動器使用之高電壓軌，但將理解，除了高電壓軌以外或代替高電壓軌，主機710亦可產生用於 記憶體裝置驅動器之低電壓軌。
圖8為用於在記憶體裝置處在內部控制I/O擺幅之程序之實施例的流程圖。在一個實施例中，記憶體裝置在內部產生可程式化電壓位準以控制記憶體裝置之輸出驅動器之輸出電壓擺幅。記憶體裝置可回應於來自關聯記憶體控制器之控制信號而產生電壓位準。記憶體裝置可根據流程800且根據本文中所描述之任何實施例而控制I/O擺幅。在一個實施例中，記憶體裝置自主機或關聯記憶體控制器接收記憶體存取命令(802)。特定地參考本文中所描述之輸出擺幅控制，所關注之記憶體存取命令為致使記憶體裝置產生輸出位元或信號以提供至主機之任何命令。
記憶體裝置解碼及執行命令(804)。記憶體裝置包括硬體控制邏輯，其亦可執行軟體控制邏輯，此使該裝置能夠解碼命令且產生為存取一或若干資料位元所必要之信號以傳輸至主機。因此，記憶體裝置產生位元以輸出至主機(806)。控制邏輯亦可組配輸出驅動器硬體以傳輸輸出資料。在一個實施例中，記憶體裝置基於記憶體裝置之操作模式而將輸出傳輸至主機。主機可(例如)藉由命令或藉由組配設定而控制記憶體裝置之操作模式。在一個實施例中，記憶體裝置控制邏輯識別對應於記憶體裝置之操作模式的輸出電壓擺幅(808)。驅動器或驅動器子系統可根據模式或根據傳輸異動所需要之輸出擺幅而調整輸出電壓擺幅(810)。記憶體裝置驅動器可驅動具有經調整或經組配輸出電壓擺幅之信號線輸出(812)。
圖9為用於在外部控制記憶體裝置之I/O擺幅之程序之實施例的流程圖。在一個實施例中，與記憶體裝置相關聯之記憶體控制器進行各種操作以控制記憶體裝置之輸出電壓擺幅。控制可直接地組配或設定輸出電壓擺幅(例如，諸如藉由提供源電壓)，或藉由發送一個或多個信號以致使記憶體裝置在內部產生可程式化電壓位準來控制輸出電壓擺幅而組配或設定輸出電壓擺幅。主機可根據流程900且根據本文中所描述之任何實施例而控制I/O擺幅。在一個實施例中，主機識別記憶體裝置所需要之I/O擺幅(902)。所要I/O擺幅可根據用於記憶體裝置之I/O模式。在一個實施例中，對輸出擺幅模式之參考簡單地指代將致使記憶體裝置產生具有所要電壓擺幅特性之輸出信號的組配。
在一個實施例中，主機設定用於記憶體裝置之模式(904)。設定模式可包括設定暫存器或產生命令以向記憶體裝置指示所要擺幅。在一個實施例中，設定模式可包括產生輸出電壓以發源至記憶體裝置。在一個實施例中，輸出電壓與在內部在主機處針對耦接至介面之信號線之驅動器所使用的電壓相同。在一個實施例中，輸出電壓不同於施加於主機驅動器處之電壓。在一個實施例中，主機基於為主機所知之傳輸條件或其他條件而設定模式。在一個實施例中，主機產生及輸出用於記憶體裝置驅動器之縮減的電壓軌(906)。
在輸出擺幅特性被設定的情況下，主機可將記憶體存取命令發送至記憶體裝置(908)。記憶體裝置將接收及 執行命令且產生待在主機處自記憶體裝置接收之輸出信號。因此，主機可根據經組配用於記憶體裝置驅動器以供異動之I/O擺幅而返回自記憶體裝置接收位元。不同異動(主機與記憶體裝置之間的I/O之交換)可具有不同記憶體裝置驅動器模式設定或組配。因此，輸出電壓擺幅可針對不同異動而不同。
圖10為可實施記憶體裝置I/O擺幅控制之計算系統之實施例的方塊圖。系統1000表示根據本文中所描述之任何實施例的計算裝置，且可為膝上型電腦、桌上型電腦、伺服器、遊戲或娛樂控制系統、掃描器、影印機、印表機、路由或切換裝置，或其他電子裝置。系統1000包括處理器1020，其提供用於系統1000之指令的處理、操作管理及執行。處理器1020可包括任何類型之微處理器、中央處理單元(CPU)、處理核心或其他處理硬體以提供用於系統1000之處理。處理器1020控制系統1000之整體操作，且可為或包括一個或多個可程式化一般用途或特殊用途微處理器、數位信號處理器(DSP)、可程式化控制器、特殊應用積體電路(ASIC)、可程式化邏輯裝置(PLD)或其類似者，或此等裝置之組合。
記憶體子系統1030表示系統1000之主記憶體，且提供用於待由處理器1020執行之程式碼或待用來執行常式之資料值的臨時儲存。記憶體子系統1030可包括一個或多個記憶體裝置，諸如唯讀記憶體(ROM)、快閃記憶體、一個或多個種類之隨機存取記憶體(RAM)或其他記憶體裝 置，或此等裝置之組合。記憶體子系統1030尤其儲存及主控作業系統(OS)1036以提供用於在系統1000中執行指令之軟體平台。另外，自記憶體子系統1030儲存及執行其他指令1038以提供系統1000之邏輯及處理。OS 1036及指令1038係由處理器1020執行。記憶體子系統1030包括記憶體裝置1032，其中其儲存資料、指令、程式或其他項目。在一個實施例中，記憶體子系統包括記憶體控制器1034，其為用以產生命令且將命令發出至記憶體裝置1032之記憶體控制器。將理解，記憶體控制器1034可為處理器1020之實體部分。
處理器1020及記憶體子系統1030耦接至匯流排/匯流排系統1010。匯流排1010為表示由適當橋接器、配接器及/或控制器連接之任何一個或多個單獨實體匯流排、通訊線/介面及/或點對點連接的抽象。因此，匯流排1010可包括(例如)系統匯流排、周邊組件互連(PCI)匯流排、超輸送或工業標準架構(ISA)匯流排、小型電腦系統介面(SCSI)匯流排、通用串列匯流排(USB)或電氣電子工程師學會(IEEE)標準1394匯流排(通常被稱作「Firewire」)中之一者或多者。匯流排1010之匯流排亦可對應於網路介面1050中之介面。
系統1000亦包括耦接至匯流排1010之一個或多個輸入/輸出(I/O)介面1040、網路介面1050、一個或多個內部大容量儲存裝置1060及周邊介面1070。I/O介面1040可包括使用者與系統1000互動(例如，視訊、音訊及/或文數字介接)所經由的一個或多個介面組件。網路介面1050向系統 1000提供在一個或多個網路上與遠端裝置(例如，伺服器、其他計算裝置)通訊之能力。網路介面1050可包括乙太網路配接器、無線互連組件、通用串列匯流排(USB)，或其他基於有線或無線標準或專屬之介面。
儲存體1060可為或包括用於以非依電性方式儲存大量資料之任何習知媒體，諸如一個或多個基於磁性、固態或光學之磁碟，或組合。儲存體1060以持續性狀態保持程式碼或指令及資料1062(亦即，不管至系統1000之電力中斷而保留值)。儲存體1060一般可被認為是「記憶體」，但記憶體1030為用以將指令提供至處理器1020之執行或操作記憶體。記憶體1030可包括依電性記憶體(亦即，資料之值或狀態在至系統1000之電力中斷的情況下為不確定的)，而儲存體1060為非依電性的。
周邊介面1070可包括上文未特定地提及之任何硬體介面。周邊設備通常指代相依地連接至系統1000之裝置。相依連接為系統1000提供操作執行所處且與使用者互動之軟體及/或硬體平台的連接。
在一個實施例中，記憶體子系統1030包括具有可程式化輸出驅動器之記憶體裝置1032。取決於可程式化輸出驅動器之組配，該輸出驅動器使記憶體裝置1032能夠產生具有不同電壓擺幅之輸出。在一個實施例中，記憶體裝置1032產生輸出電壓以用作擺幅控制。在一個實施例中，記憶體控制器1034將輸出電壓發源至記憶體裝置1032以供與記憶體裝置驅動器一起使用。用於記憶體裝置輸出驅動 器之控制係由I/O擺幅控制1080表示。I/O擺幅控制1080可包括記憶體裝置1032處之邏輯。I/O擺幅控制1080可包括記憶體控制器1034處之邏輯。I/O擺幅控制1080可針對根據本文中所描述之任何實施例的記憶體裝置驅動器提供輸出擺幅控制。
圖11為可實施記憶體裝置I/O擺幅控制之行動裝置之實施例的方塊圖。裝置1100表示行動計算裝置，諸如計算平板電腦、行動電話或智慧型電話、無線啟用電子閱讀器、可穿戴式計算裝置或其他行動裝置。將理解，在裝置1100中通常展示此裝置之某些組件，而非展示其全部組件。
裝置1100包括處理器1110，其進行裝置1100之主要處理操作。處理器1110可包括一個或多個實體裝置，諸如微處理器、應用程式處理器、微控制器、可程式化邏輯裝置或其他處理構件。由處理器1110進行之處理操作包括執行應用程式及/或裝置功能被執行所處的操作平台或作業系統。處理操作包括關於運用人類使用者或運用其他裝置之輸入/輸出(I/O)之操作、關於功率管理之操作，及/或關於將裝置1100連接至另一裝置之操作。處理操作亦可包括關於音訊I/O及/或顯示I/O之操作。
在一個實施例中，裝置1100包括音訊子系統1120，其表示與將音訊功能提供至計算裝置相關聯之硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動器、編碼解碼器)組件。音訊功能可包括揚聲器及/或頭戴式耳機輸 出，以及麥克風輸入。用於此等功能之裝置可整合至裝置1100中，或連接至裝置1100。在一個實施例中，使用者藉由提供由處理器1110接收及處理之音訊命令而與裝置1100互動。
顯示子系統1130表示向使用者提供視覺及/或觸覺顯示以與計算裝置互動之硬體(例如，顯示裝置)及軟體(例如，驅動器)組件。顯示子系統1130包括顯示介面1132，其包括用以向使用者提供顯示之特定螢幕或硬體裝置。在一個實施例中，顯示介面1132包括與處理器1110分離以進行關於顯示之至少某一處理的邏輯。在一個實施例中，顯示子系統1130包括向使用者提供輸出及輸入兩者之觸控螢幕裝置。在一個實施例中，顯示子系統1130包括向使用者提供輸出之高清晰度(HD)顯示器。高清晰度可指代具有大約100像素/吋(PPI)或更大之像素密度的顯示，且可包括諸如完全HD(例如，1080p)，視網膜顯示、4K(超高清晰度或UHD)或其他格式之格式。
I/O控制器1140表示關於與使用者之互動的硬體裝置及軟體組件。I/O控制器1140可操作以管理為音訊子系統1120及/或顯示子系統1130之部分的硬體。另外，I/O控制器1140說明用於連接至裝置1100之額外裝置的連接點，使用者可經由該連接點而與系統互動。可附接至裝置1100之裝置可包括麥克風裝置、揚聲器或立體聲系統、視訊系統或其他顯示裝置、鍵盤或小鍵盤裝置，或供與特定應用程式一起使用之其他I/O裝置，諸如卡閱讀器或其他裝置。
如上文所提及，I/O控制器1140可與音訊子系統1120及/或顯示子系統1130互動。舉例而言，經由麥克風或其他音訊裝置之輸入可提供用於裝置1100之一個或多個應用程式或功能的輸入或命令。另外，代替顯示輸出或除了顯示輸出以外，亦可提供音訊輸出。在另一實例中，若顯示子系統包括觸控螢幕，則顯示裝置亦充當輸入裝置，其可至少部分地由I/O控制器1140管理。在裝置1100上亦可存在額外按鈕或開關以提供由I/O控制器1140管理之I/O功能。
在一個實施例中，I/O控制器1140管理諸如以下各者之裝置：加速計、攝影機、光感測器或其他環境感測器、迴轉儀、全球定位系統(GPS)，或可包括於裝置1100中之其他硬體。輸入可為直接使用者互動之部分，以及將環境輸入提供至系統以影響其操作(諸如針對雜訊進行濾波、調整用於亮度偵測之顯示、針對攝影機應用閃光，或其他特徵)。在一個實施例中，裝置1100包括管理電池電力之使用量、電池之充電及關於電力節省操作之特徵的功率管理1150。
記憶體子系統1160包括用於將資訊儲存於裝置1100中之記憶體裝置1162。記憶體子系統1160可包括非依電性(狀態在至記憶體裝置之電力中斷的情況下不改變)及/或依電性(狀態在至記憶體裝置之電力中斷的情況下為不確定的)記憶體裝置。記憶體1160可儲存關於系統1100之應用程式及功能之執行的應用程式資料、使用者資料、音樂、相片、文件或其他資料，以及系統資料(無論長期抑或臨 時)。在一個實施例中，記憶體子系統1160包括記憶體控制器1164(其亦可被認為是系統1100之控制之部分，且可潛在地被認為是處理器1110之部分)。記憶體控制器1164包括排程器以產生命令且將命令發出至記憶體裝置1162。
連接性1170包括硬體裝置(例如，無線及/或有線連接器及通訊硬體)及軟體組件(例如，驅動程式、協定堆疊)以使裝置1100能夠與外部裝置通訊。外部裝置可為單獨裝置，諸如其他計算裝置、無線存取點或基地台，以及諸如耳機、印表機或其他裝置之周邊設備。
連接性1170可包括多個不同類型之連接性。概言之，裝置1100被說明為具有蜂巢式連接性1172及無線連接性1174。蜂巢式連接性1172通常指代由無線通訊業者提供之蜂巢式網路連接性，諸如經由以下各者而提供：全球行動通訊系統(GSM)或變化或衍生、分碼多重存取(CDMA)或變化或衍生、分時多工(TDM)或變化或衍生、長期演進(LTE-亦被稱作「4G」)，或其他蜂巢式服務標準。無線連接性1174指代並非蜂巢式且可包括個人區域網路(諸如藍芽)、區域網路(諸如WiFi)及/或廣域網路(諸如WiMax)或其他無線通訊之無線連接性。無線通訊指代藉由使用經調變電磁輻射經由非固體媒體而傳送資料。有線通訊係經由固體通訊媒體而發生。
周邊連接1180包括硬體介面及連接器以及軟體組件(例如，驅動程式、協定堆疊)以作出周邊連接。將理解，裝置1100可既為至其他計算裝置之周邊裝置(「至」1182)， 又具有與其連接之周邊裝置(「自」1184)。出於諸如管理(例如，下載及/或上傳、改變、同步)裝置1100上之內容的目的，裝置1100通常具有「銜接」連接器以連接至其他計算裝置。另外，銜接連接器可允許裝置1100連接至允許裝置1100控制內容輸出之某些周邊設備，例如，連接至音訊視覺或其他系統。
除了專屬銜接連接器或其他專屬連接硬體以外，裝置1100亦可經由常見或基於標準之連接器而作出周邊連接1180。常見類型可包括通用串列匯流排(USB)連接器(其可包括許多不同硬體介面中之任一者)、包括MiniDisplayPort(MDP)之DisplayPort、高清晰度多媒體介面(HDMI)、Firewire，或其他類型。
在一個實施例中，記憶體子系統1160包括具有可程式化輸出驅動器之記憶體裝置1162。取決於可程式化輸出驅動器之組配，該輸出驅動器使記憶體裝置1162能夠產生具有不同電壓擺幅之輸出。在一個實施例中，記憶體裝置1162產生輸出電壓以用作擺幅控制。在一個實施例中，記憶體控制器1164將輸出電壓發源至記憶體裝置1162以供與記憶體裝置驅動器一起使用。用於記憶體裝置輸出驅動器之控制係由I/O擺幅控制1166表示。I/O擺幅控制1166可包括記憶體裝置1162處之邏輯。I/O擺幅控制1166可包括記憶體控制器1164處之邏輯。I/O擺幅控制1166可針對根據本文中所描述之任何實施例的記憶體裝置驅動器提供輸出擺幅控制。
在一個態樣中，一種用於與一主機系統介接之記憶體裝置包括：一輸入/輸出(I/O)信號線介面，其用於耦接於該記憶體裝置與一關聯記憶體控制器之間的一I/O信號線；及一可程式化驅動器，其用以動態地調整一輸出電壓擺幅以供在該I/O信號線上經由該I/O信號線介面而自該記憶體裝置至該記憶體控制器的傳輸，該經調整的輸出電壓擺幅係與該可程式化驅動器之電阻無關。
在一個實施例中，該I/O信號線介面進一步用以將該I/O信號線終止至一高電壓軌。在一個實施例中，該I/O信號線介面進一步用以將該I/O信號線終止至一低電壓軌。在一個實施例中，該I/O信號線介面進一步用以將該I/O信號線終止至一中軌電壓。在一個實施例中，該I/O信號線介面包含用於多個不同I/O信號線之多個I/O信號線介面中之一者，且進一步包含用於各I/O信號線介面之一可程式化驅動器，其中各可程式化驅動器用以個別調整一輸出電壓擺幅以供經由該等個別I/O信號線介面而傳輸。在一個實施例中，該可程式化驅動器進一步用以產生一內部可變電壓擺幅。在一個實施例中，該可程式化驅動器進一步用以自該記憶體控制器接收一可變電壓軌。在一個實施例中，自該記憶體控制器接收之該可變電壓軌包含施加至該記憶體控制器之一驅動器的一相同電壓軌。在一個實施例中，自該記憶體控制器接收之該可變電壓軌包含不同於施加至該記憶體控制器之一驅動器之一電壓軌的一電壓軌。在一個實施例中，該可程式化驅動器用以動態地調整該輸出電壓 擺幅以按一個位元之一粒度控制擺幅。在一個實施例中，該可程式化驅動器用以動態地調整該輸出電壓擺幅以按一個位元組之一粒度控制擺幅。在一個實施例中，該可程式化驅動器用以動態地調整該輸出電壓擺幅以按一個裝置之一粒度控制擺幅。在一個實施例中，該可程式化驅動器用以動態地調整該輸出電壓擺幅以按一個匯流排之一粒度控制擺幅。在一個實施例中，該可程式化驅動器用以動態地調整該輸出電壓擺幅以按一個通道之一粒度控制擺幅。在一個實施例中，該可程式化驅動器具有一n型-n型驅動器架構。在一個實施例中，該可程式化驅動器具有一n型-n型驅動器架構。在一個實施例中，該可程式化驅動器具有一p型-p型驅動器架構。在一個實施例中，該可程式化驅動器具有一p型-n型驅動器架構。在一個實施例中，該可程式化驅動器用以基於該記憶體裝置之一操作模式而動態地調整該輸出電壓擺幅，其中該操作模式係由該記憶體裝置之一模式暫存器設定。在一個實施例中，該可程式化驅動器用以基於該記憶體裝置之一操作模式而動態地調整該輸出電壓擺幅，其中該操作模式係由該記憶體裝置自該記憶體控制器所接收之一命令設定。在一個實施例中，該可程式化驅動器用以基於由該記憶體裝置用於I/O之一頻率而動態地調整該輸出電壓擺幅。在一個實施例中，該可程式化驅動器用以進一步動態地調整一個或多個電壓調節器特性。在一個實施例中，該一個或多個電壓調節器特性包括調節器頻寬。在一個實施例中，該一個或多個電壓調節器特性包 括調節器效率。在一個實施例中，該一個或多個電壓調節器特性包括非線性控制。在一個實施例中，該一個或多個電壓調節器特性包括低負載功率管理。在一個實施例中，該驅動器為一電壓模式驅動器。
在一個態樣中，一種具有一記憶體子系統之電子裝置包括：一記憶體裝置，其包括：一輸入/輸出(I/O)信號線介面，其用於耦接於該記憶體裝置與一關聯記憶體控制器之間的一/O信號線；及一可程式化驅動器，其用以動態地調整一輸出電壓擺幅以供在該I/O信號線上經由該I/O信號線介面而自該記憶體裝置至該記憶體控制器的傳輸，該經調整的輸出電壓擺幅係與該可程式化驅動器之電阻無關；及一觸控螢幕顯示器，其經耦接以基於自該記憶體裝置存取之資料而產生一顯示。關於用於與一主機系統介接之記憶體裝置所描述的任何實施例亦可適用於該電子裝置。
在一個態樣中，一種用於一記憶體子系統中之介接之方法包括：產生一位元以經由用於一輸入/輸出(I/O)信號線之一I/O信號線介面而輸出，該I/O信號線耦接於一記憶體裝置與一關聯記憶體控制器之間；基於一源電壓而動態地調整一輸出電壓擺幅以供經由該I/O信號線介面而傳輸該位元；及運用該經動態調整輸出電壓擺幅來驅動該I/O信號線介面。
在一個實施例中，該I/O信號線介面被終止至一高電壓軌、一低電壓軌或一中軌電壓中之一者。在一個實 施例中，動態地調整該輸出電壓擺幅包含將該輸出電壓擺幅調整至不同於該記憶體裝置之一不同I/O信號線介面之一電壓擺幅的一輸出電壓擺幅。在一個實施例中，基於該源電壓而動態地調整該輸出電壓擺幅包含將一源電壓在內部調節至一縮減的電壓擺幅。在一個實施例中，基於該源電壓而動態地調整該輸出電壓擺幅包含自該記憶體控制器接收一可變電壓軌。在一個實施例中，基於該源電壓而動態地調整該輸出電壓擺幅進一步包含接收一縮減的電壓擺幅源電壓，其為施加至該記憶體控制器之該信號線之一驅動器的一相同電壓源信號。在一個實施例中，基於該源電壓而動態地調整該輸出電壓擺幅進一步包含接收一縮減的電壓擺幅源電壓，其為不同於施加至該記憶體控制器之該信號線之一驅動器之電壓源信號的一電壓源信號。在一個實施例中，動態地調整該輸出電壓擺幅包含針對位元、位元組、裝置、匯流排或通道中之一者之一控制粒度動態地調整該輸出電壓擺幅以控制輸出擺幅。在一個實施例中，該可程式化驅動器具有選自一n型-n型驅動器、n型-p型驅動器、p型-p型驅動器或p型-n型驅動器中之一者的一驅動器架構。在一個實施例中，動態地調整該輸出電壓擺幅包含基於該記憶體裝置之一操作模式而動態地調整該輸出電壓擺幅，其中該操作模式係由該記憶體裝置之一模式暫存器設定。在一個實施例中，動態地調整該輸出電壓擺幅包含基於該記憶體裝置之一操作模式而動態地調整該輸出電壓擺幅，其中該操作模式係由該記憶體裝置自該記憶體控制器 所接收之一命令設定。在一個實施例中，動態地調整該輸出電壓擺幅包含基於由該記憶體裝置用於I/O之一頻率而動態地調整該輸出電壓擺幅。在一個實施例中，動態地調整該輸出電壓擺幅進一步包含動態地調整一個或多個電壓調節器特性，包括調節器頻寬、調節器效率、非線性控制或低負載功率管理。
在一個態樣中，一種製品包含一電腦可讀儲存媒體，其上儲存有內容，該內容在由一機器執行時進行操作以執行用於一記憶體子系統中之介接之一方法，該方法包括：產生一位元以經由用於一輸入/輸出(I/O)信號線之一I/O信號線介面而輸出，該I/O信號線耦接於一記憶體裝置與一關聯記憶體控制器之間；基於一源電壓而動態地調整一輸出電壓擺幅以供經由該I/O信號線介面而傳輸該位元；及運用該經動態調整輸出電壓擺幅來驅動該I/O信號線介面。關於用於與一主機系統介接之方法所描述的任何實施例亦可適用於該製品。
在一個態樣中，一種用於一記憶體子系統中之介接之設備包括：用於產生一位元以經由用於一輸入/輸出(I/O)信號線之一I/O信號線介面而輸出的構件，該I/O信號線耦接於一記憶體裝置與一關聯記憶體控制器之間；用於基於一源電壓而動態地調整一輸出電壓擺幅以供經由該I/O信號線介面而傳輸該位元的構件；及用於運用該經動態調整輸出電壓擺幅來驅動該I/O信號線介面的構件。關於用於與一主機系統介接之方法所描述的任何實施例亦可適用於 該設備。
如本文中所說明之流程圖提供各種程序動作之序列的實例。流程圖可指示待由軟體或韌體常式執行之操作，以及實體操作。在一個實施例中，流程圖可說明有限狀態機器(FSM)之狀態，該FSM可以硬體及/或軟體予以實施。儘管以特定序列或次序予以展示，但除非另有指定，否則可修改動作之次序。因此，所說明實施例應僅被理解為一實例，且程序可以不同次序進行，且一些動作可並行地進行。另外，在各種實施例中，可省略一個或多個動作；因此，在每一實施例中並非要求全部動作。其他程序流程係可能的。
在本文中描述各種操作或功能的程度上，該等操作或功能可被描述或定義為軟體程式碼、指令、組配及/或資料。內容可為直接地可執行的(「物件」或「可執行碼」形式)、原始程式碼，或差值程式碼(「差量」或「修補程式」程式碼)。本文中所描述之實施例的軟體內容可經由儲存有該內容之製品而提供，或經由操作通訊介面以經由通訊介面而發送資料之方法而提供。機器可讀儲存媒體可致使機器進行所描述之功能或操作，且包括儲存呈可由機器(例如，計算裝置、電子系統等等)存取之形式之資訊的任何機構，諸如可記錄/不可記錄媒體(例如，唯讀記憶體(ROM)、隨機存取記憶體(RAM)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等等)。通訊介面包括介接至固線式、無線、光學等等媒體中之任一者以與諸如記憶體匯流排介 面、處理器匯流排介面、網際網路連接、磁碟控制器等等之另一裝置通訊的任何機構。可藉由提供組配參數及/或發送信號以使通訊介面準備提供描述軟體內容之資料信號而組配通訊介面。可經由被發送至通訊介面之一個或多個命令或信號而存取通訊介面。
本文中所描述之各種組件可為用於進行所描述之操作或功能的構件。本文中所描述之各組件包括軟體、硬體或此等各者之組合。該等組件可被實施為軟體模組、硬體模組、特殊用途硬體(例如，特殊應用硬體、特殊應用積體電路(ASIC)、數位信號處理器(DSP)等等)、嵌入式控制器、固線式電路系統等等。
除了本文中所描述之內容以外，亦可對本發明之所揭示實施例及實施方案進行各種修改而不脫離其範疇。因此，本文中之說明及實例應被認作說明性而非限定性意義。應獨自地參考以下申請專利範圍來衡量本發明之範疇。
100‧‧‧系統
110‧‧‧主機
112、122‧‧‧I/O
120‧‧‧記憶體裝置
124‧‧‧驅動器
126‧‧‧晶粒上終端(ODT)
132、134‧‧‧I/O控制
140‧‧‧信號線
VDD‧‧‧高電壓軌或高電壓電位
VSS‧‧‧低電壓軌或低電壓電位
VTT‧‧‧第三電壓電位

Claims (23)

  1. 一種用於與一主機系統介接之記憶體裝置，其包含：一輸入/輸出(I/O)信號線介面，其用於耦接於該記憶體裝置與一關聯記憶體控制器之間的一I/O信號線；及一可程式化驅動器，其用以動態地調整一輸出電壓擺幅以供在該I/O信號線上經由該I/O信號線介面而自該記憶體裝置至該記憶體控制器的傳輸，該經調整的輸出電壓擺幅係與該可程式化驅動器之電阻無關。
  2. 如請求項1之記憶體裝置，其中該I/O信號線介面進一步用以將該I/O信號線終止至一高電壓軌、一低電壓軌或一中軌電壓中之一者。
  3. 如請求項1之記憶體裝置，其中該I/O信號線介面包含用於多個不同I/O信號線之多個I/O信號線介面中之一者，且進一步包含用於各I/O信號線介面之一可程式化驅動器，其中各可程式化驅動器用以個別調整用以經由該等個別I/O信號線介面之傳輸的一輸出電壓擺幅。
  4. 如請求項1之記憶體裝置，其中該可程式化驅動器進一步用以產生一內部可變電壓擺幅。
  5. 如請求項1之記憶體裝置，其中該可程式化驅動器進一步用以自該記憶體控制器接收一可變電壓軌。
  6. 如請求項5之記憶體裝置，其中自該記憶體控制器接收之該可變電壓軌包含施加至該記憶體控制器之一驅動 器的一相同電壓軌。
  7. 如請求項5之記憶體裝置，其中自該記憶體控制器接收之該可變電壓軌包含不同於施加至該記憶體控制器之一驅動器之一電壓軌的一電壓軌。
  8. 如請求項1之記憶體裝置，其中該可程式化驅動器用以動態地調整該輸出電壓擺幅以按一位元、位元組、裝置、匯流排或通道中之一者之一粒度控制擺幅。
  9. 如請求項1之記憶體裝置，其中該可程式化驅動器具有選自一n型-n型驅動器、n型-p型驅動器、p型-p型驅動器或p型-n型驅動器中之一者的一驅動器架構。
  10. 如請求項1之記憶體裝置，其中該可程式化驅動器用以基於該記憶體裝置之一操作模式而動態地調整該輸出電壓擺幅，其中該操作模式係由該記憶體裝置之一模式暫存器設定。
  11. 如請求項1之記憶體裝置，其中該可程式化驅動器用以基於該記憶體裝置之一操作模式而動態地調整該輸出電壓擺幅，其中該操作模式係由該記憶體裝置自該記憶體控制器所接收之一命令設定。
  12. 如請求項1之記憶體裝置，其中該可程式化驅動器用以基於由該記憶體裝置用於I/O之一頻率而動態地調整該輸出電壓擺幅。
  13. 如請求項1之記憶體裝置，其中該可程式化驅動器用以進一步動態地調整一個或多個電壓調節器特性，包括調節器頻寬、調節器效率、非線性控制或低負載功率管理。
  14. 一種用於一記憶體子系統中之介接的方法，其包含：產生一位元以經由用於一輸入/輸出(I/O)信號線之一I/O信號線介面而輸出，該I/O信號線耦接於一記憶體裝置與一關聯記憶體控制器之間；基於一源電壓而動態地調整一輸出電壓擺幅以供經由該I/O信號線介面而傳輸該位元；及以該經動態調整的輸出電壓擺幅來驅動該I/O信號線介面。
  15. 如請求項14之方法，其中動態地調整該輸出電壓擺幅包含將該輸出電壓擺幅調整至不同於該記憶體裝置之一不同I/O信號線介面之一電壓擺幅的一輸出電壓擺幅。
  16. 如請求項14之方法，其中基於該源電壓而動態地調整該輸出電壓擺幅包含將一源電壓在內部調節至一縮減的電壓擺幅。
  17. 如請求項14之方法，其中基於該源電壓而動態地調整該輸出電壓擺幅進一步包含接收一縮減的電壓擺幅源電壓，其為施加至該記憶體控制器之該信號線之一驅動器的一相同電壓源信號。
  18. 如請求項14之方法，其中基於該源電壓而動態地調整該輸出電壓擺幅進一步包含接收一縮減的電壓擺幅源電壓，其為不同於施加至該記憶體控制器之該信號線之一驅動器之電壓源信號的一電壓源信號。
  19. 如請求項14之方法，其中動態地調整該輸出電壓擺幅包含針對位元、位元組、裝置、匯流排或通道中之一者之 一控制粒度動態地調整該輸出電壓擺幅以控制輸出擺幅。
  20. 一種具有一記憶體子系統之電子裝置，其包含：一記憶體裝置，其包括一輸入/輸出(I/O)信號線介面，其用於耦接於該記憶體裝置與一關聯記憶體控制器之間的一I/O信號線；及一可程式化驅動器，其用以動態地調整一輸出電壓擺幅以供在該I/O信號線上經由該I/O信號線介面而自該記憶體裝置至該記憶體控制器的傳輸，該經調整輸出電壓擺幅係與該可程式化驅動器之電阻無關；及一觸控螢幕顯示器，其經耦接以基於自該記憶體裝置存取之資料而產生一顯示。
  21. 如請求項20之電子裝置，其中該I/O信號線介面包含用於多個不同I/O信號線之多個I/O信號線介面中之一者，且其中該可程式化驅動器為多個可程式化驅動器中之一者，各I/O信號線介面一個可程式化驅動器，其中各可程式化驅動器用以個別調整用以經由該等個別I/O信號線介面之傳輸的一輸出電壓擺幅。
  22. 如請求項20之電子裝置，其中該可程式化驅動器進一步用以產生一內部可變電壓擺幅。
  23. 如請求項20之電子裝置，其中該可程式化驅動器用以針對一位元、位元組、裝置、匯流排或通道中之一者之一 控制粒度動態地調整該輸出電壓擺幅。
TW104133550A 2014-12-08 2015-10-13 可調式低擺幅記憶體介面 TWI587143B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/564,055 US20160162214A1 (en) 2014-12-08 2014-12-08 Adjustable low swing memory interface

Publications (2)

Publication Number Publication Date
TW201631489A true TW201631489A (zh) 2016-09-01
TWI587143B TWI587143B (zh) 2017-06-11

Family

ID=56094371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133550A TWI587143B (zh) 2014-12-08 2015-10-13 可調式低擺幅記憶體介面

Country Status (6)

Country Link
US (1) US20160162214A1 (zh)
JP (1) JP6792903B2 (zh)
KR (1) KR102456897B1 (zh)
CN (1) CN107077302B (zh)
TW (1) TWI587143B (zh)
WO (1) WO2016094052A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11797195B2 (en) 2020-11-26 2023-10-24 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780782B2 (en) 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US9665527B2 (en) 2014-12-09 2017-05-30 Intel Corporation Dynamic bus inversion with programmable termination level to maintain programmable target ratio of ones and zeros in signal lines
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US10255967B1 (en) * 2017-11-28 2019-04-09 Micron Technology, Inc. Power reduction technique during write bursts
US10643692B2 (en) * 2018-03-02 2020-05-05 Sandisk Technologies Llc Adaptive programming voltage for non-volatile memory devices
US10998011B2 (en) 2018-08-21 2021-05-04 Micron Technology, Inc. Drive strength calibration for multi-level signaling

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505645B1 (ko) * 2002-10-17 2005-08-03 삼성전자주식회사 동작주파수 정보 또는 카스 레이턴시 정보에 따라출력신호의 슬루율을 조절 할 수 있는 출력 드라이버
US7111108B2 (en) * 2003-04-10 2006-09-19 Silicon Pipe, Inc. Memory system having a multiplexed high-speed channel
TWI271032B (en) * 2004-04-06 2007-01-11 Samsung Electronics Co Ltd Output drivers having adjustable swing widths during test mode operation
JP2007129061A (ja) * 2005-11-04 2007-05-24 Taiyo Yuden Co Ltd 高周波電子部品
JP4732131B2 (ja) * 2005-11-07 2011-07-27 キヤノン株式会社 同期回路システム
US7429877B2 (en) * 2007-02-02 2008-09-30 International Business Machines Corporation Design structure for a flexible multimode logic element for use in a configurable mixed-logic signal distribution path
US7729168B2 (en) * 2007-06-28 2010-06-01 Intel Corporation Reduced signal level support for memory devices
US8022729B2 (en) * 2008-04-11 2011-09-20 Micron Technology, Inc. Signal driver circuit having adjustable output voltage for a high logic level output signal
US8242854B2 (en) * 2009-06-30 2012-08-14 Qualcomm, Incorporated Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US8456928B2 (en) * 2010-05-24 2013-06-04 International Business Machines Corporation Dynamic adjustment of reference voltage in a computer memory system
US8824222B2 (en) * 2010-08-13 2014-09-02 Rambus Inc. Fast-wake memory
US8649229B2 (en) * 2011-06-29 2014-02-11 Intel Corporation Memory module bus termination voltage (VTT) regulation and management
US9071243B2 (en) * 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US8885435B2 (en) * 2012-09-18 2014-11-11 Silicon Image, Inc. Interfacing between integrated circuits with asymmetric voltage swing
JP6036124B2 (ja) * 2012-10-02 2016-11-30 株式会社ソシオネクスト 受信回路、受信回路の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11797195B2 (en) 2020-11-26 2023-10-24 Yangtze Memory Technologies Co., Ltd. Dynamic peak power management for multi-die operations

Also Published As

Publication number Publication date
WO2016094052A1 (en) 2016-06-16
CN107077302A (zh) 2017-08-18
CN107077302B (zh) 2021-03-23
TWI587143B (zh) 2017-06-11
KR20170093794A (ko) 2017-08-16
US20160162214A1 (en) 2016-06-09
KR102456897B1 (ko) 2022-10-21
JP6792903B2 (ja) 2020-12-02
JP2017538241A (ja) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI587143B (zh) 可調式低擺幅記憶體介面
KR101688349B1 (ko) 저 스윙 전압 모드 구동기
JP6400745B2 (ja) スイッチングジッタを低減する装置及び方法
TWI590068B (zh) 可重組態傳輸器
US9048824B2 (en) Programmable equalization with compensated impedance
JP6723999B2 (ja) デバイス間の信号送信のための方法、回路、電子デバイス、プログラム、装置およびコンピュータ可読記憶媒体
KR101720890B1 (ko) 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템
TW202013885A (zh) 具有回饋控制之發射器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees