KR20170093794A - 조정 가능한 저 스윙 메모리 인터페이스 - Google Patents

조정 가능한 저 스윙 메모리 인터페이스 Download PDF

Info

Publication number
KR20170093794A
KR20170093794A KR1020177012637A KR20177012637A KR20170093794A KR 20170093794 A KR20170093794 A KR 20170093794A KR 1020177012637 A KR1020177012637 A KR 1020177012637A KR 20177012637 A KR20177012637 A KR 20177012637A KR 20170093794 A KR20170093794 A KR 20170093794A
Authority
KR
South Korea
Prior art keywords
memory device
driver
voltage
signal line
swing
Prior art date
Application number
KR1020177012637A
Other languages
English (en)
Other versions
KR102456897B1 (ko
Inventor
제임스 에이. 맥콜
크리스토퍼 피. 모자크
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170093794A publication Critical patent/KR20170093794A/ko
Application granted granted Critical
Publication of KR102456897B1 publication Critical patent/KR102456897B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Dram (AREA)

Abstract

메모리 디바이스는 프로그램 가능한 드라이버와 인터페이싱한다. 메모리 디바이스는 메모리 제어기와 관련되며, 하나 이상의 입력/출력(I/O) 신호 라인이 메모리 디바이스와 메모리 제어기 사이에 결합된다. 메모리 디바이스는 각각의 I/O 신호 라인에 대한 드라이버를 포함하는 I/O 신호 라인 인터페이스를 포함한다. 드라이버는 I/O 신호 라인 인터페이스를 통한 송신을 위해 출력 전압 스윙을 동적으로 조정하는 프로그램 가능한 드라이버이다.

Description

조정 가능한 저 스윙 메모리 인터페이스{ADJUSTABLE LOW SWING MEMORY INTERFACE}
본 발명의 실시예는 일반적으로 메모리 서브시스템에 관한 것으로, 더 상세하게는 조정 가능한 저 스윙 메모리 인터페이스에 관한 것이다.
저작권 고지/허가
이 특허 문서의 개시의 부분들은 저작권 보호를 받는 자료를 포함할 수 있다. 저작권 소유자는 누구든지 이 특허 문서 또는 특허 개시를 특허상표청 특허 파일 또는 기록에 나타나 있는 대로 복사하는 것에는 이의가 없지만, 다른 경우라면 무엇이든 간에 모든 저작권 권리를 보유한다. 이 저작권 고지는 아래에 설명된 모든 데이터, 및 본 명세서에 첨부된 도면들에 적용될 뿐만 아니라, 아래에 설명된 임의의 소프트웨어에 적용된다: Copyright ⓒ 2014, Intel Corporation, All Rights Reserved.
현대의 전자 컴포넌트들은 모바일 및 저전력 환경에서 사용량이 늘어남에 따라 크기와 비용이 지속적으로 줄어들고 있다. 전자 제품의 성능은 컴포넌트들의 크기가 줄어들면서도 계속 향상될 것으로 기대되고 더 낮은 전력 및 유사한 비용으로 동등하거나 더 우수한 성능을 가질 것으로 기대된다. 그러나 비용을 유지하면서 대역폭과 저전력 면에서 메모리 성능을 스케일링하는 것은 계속적인 도전이다. 기존의 메모리 솔루션은 일정한 또는 더 낮은 전체 전력 예산으로 대역폭 스케일링을 해결하는 데 도움이 되도록 데이터 송신에서 몇 가지 기법을 사용한다. I/O(입력/출력) 스케일링 기법의 일례는 개선된 송신 드라이버 아키텍처에 의해 입증된다. 또 다른 기법은 데이터 송신에서 매칭되지 않는 수신기들을 사용하는 것이다.
그러나, 전형적인 DRAM(dynamic random access memory) 드라이버 스테이지들의 I/O에 대한 전통적인 제약은 메모리 디바이스 송신에서 발생할 수 있는 전력 감소의 양을 제한한다. 전통적인 메모리 디바이스 I/O는 I/O 인터페이스의 종단에 대한 조정만을 허용하며, 이는 전력 감소를 제공하는 매우 제한된 능력을 갖는다. 전통적인 메모리 I/O 스테이지는 전형적으로 하나 또는 어쩌면 2개의 동작 설정만을 갖는다. 전통적인 메모리 I/O의 동작 설정은 조정 능력이 제한되며 전력 감소에서의 유용성이 제한된다. 하나 또는 2개의 설정은 전통적으로 모든 동작 모드에 걸쳐 있을 필요가 있으며, 결국 전력 및/또는 성능 비효율성을 야기한다. 전형적으로 설정들은 평균 사용 케이스를 대상으로 하여, 로우-엔드 및 하이-엔드 구성들이 가장 비효율적인 경향이 있음을 의미한다.
이하의 설명은 본 발명의 실시예들의 구현들의 예로서 주어지는 예시들을 갖는 도면들의 논의를 포함한다. 이러한 도면들은 제한이 아니라 예로서 이해되어야 한다. 본 명세서에서 사용되는, 하나 이상의 "실시예들"에 대한 언급들은 본 발명의 적어도 하나의 구현에 포함되는 특정 특징, 구조, 및/또는 특성을 설명하는 것으로 이해되어야 한다. 따라서, 본 명세서에 등장하는 "일 실시예에서" 또는 "대안 실시예에서"와 같은 문구들은 본 발명의 다양한 실시예들 및 구현들을 기술하는 것이며, 반드시 모두 동일 실시예를 언급하는 것은 아니다. 그러나, 그것들은 또한 반드시 상호 배타적인 것도 아니다.
도 1은 메모리 디바이스에서 I/O 스윙 제어를 구현하는 시스템의 실시예의 블록도이다.
도 2는 메모리 디바이스에 대한 조정 가능한 출력 전압 스윙의 실시예를 도시하는 곡선 표현이다.
도 3은 감소된 I/O 송신 스윙을 갖는 I/O 인터페이스를 갖는 시스템의 실시예의 블록도이다.
도 4a 내지 도 4d는 메모리 디바이스에서 구현하기 위한 스윙 제어를 갖는 I/O 드라이버의 실시예들의 표현들이다.
도 5는 I/O 스윙 제어를 위한 메모리 디바이스에서 가변 전압 레귤레이터를 갖는 시스템의 실시예의 블록도이다.
도 6은 호스트가 메모리 디바이스에서 스윙 제어를 제공하기 위해 I/O 전압 소스를 제공하는 시스템의 실시예의 블록도이다.
도 7은 메모리 디바이스에서 스윙 제어를 제공하기 위해 I/O 전압 소스를 제공하는 외부 레귤레이터를 갖는 시스템의 실시예의 블록도이다.
도 8은 메모리 디바이스에서 I/O 스윙을 내부적으로 제어하기 위한 프로세스의 실시예의 흐름도다.
도 9는 메모리 디바이스의 I/O 스윙을 외부적으로 제어하기 위한 프로세스의 실시예의 흐름도다.
도 10은 메모리 디바이스 I/O 스윙 제어가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 11은 메모리 디바이스 I/O 스윙 제어가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다.
본 명세서에 제시된 본 발명의 개념들의 다른 잠재적인 실시예들 또는 구현들을 논의하는 것뿐만 아니라, 아래에 설명되는 실시예들의 일부 또는 전부를 도시할 수 있는 도면들의 설명을 포함하여, 특정 상세들 및 구현들의 설명이 뒤따른다.
본 명세서에서 설명된 바와 같이, 메모리 디바이스 I/O(입력/출력) 인터페이스는 프로그램 가능한 드라이버를 포함한다. 프로그램 가능한 드라이버는 메모리 디바이스가 I/O 인터페이스를 위한 출력 전압 스윙을 제어할 수 있게 한다. I/O 인터페이스는 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 다수의 신호 라인을 포함한다. 메모리 디바이스 I/O 인터페이스는 각각의 I/O 신호 라인을 위한 드라이버를 포함한다. 드라이버는 I/O 인터페이스를 통한 송신을 위해 출력 전압 스윙을 동적으로 조정하는 프로그램 가능한 드라이버이다.
일 실시예에서, 메모리 디바이스 I/O 인터페이스는 관련 메모리 제어기에 의해 제어되는 송신 드라이버를 포함한다. 따라서, 메모리 제어기는 메모리 디바이스의 송신 드라이버의 출력 전압 스윙을 제어할 수 있다. 메모리 제어기는 메모리 디바이스가 가변 출력 전압 스윙을 갖는 출력 신호를 송신할 수 있도록 동적으로 출력 전압 스윙을 설정하거나 프로그램할 수 있다. 가변 출력 전압 스윙은 일부 조건에서 메모리 디바이스가 전통적인 I/O 인터페이스보다 낮은 전력으로 송신할 수 있다. 이러한 동적 출력 전압 스윙 제어는 전력 및 성능 최적화를 제공하면서 메모리 I/O 인터페이스의 대역폭에 대한 스케일링을 제공할 수 있다. 일 실시예에서, 송신 드라이버는 전압 모드 드라이버이다. 전압 모드 드라이버는 전압 신호를 출력하고, 전형적으로 그의 유효 임피던스를 신호 라인에 매칭시킨다. 전압 모드 드라이버는 전류를 출력하는 전류 모드 드라이버와는 상이한 것으로 이해된다. 일 실시예에서, 송신 드라이버는 싱글 엔드(single-ended)이며, 저전압 레일에 대한 신호 라인 신호를 참조한다. 차동 드라이버는 신호 라인 쌍에 대해 동작하며, 여기서 신호는 2개의 신호 라인 간의 차이이다.
동적 출력 전압 스윙 제어에 대한 언급은 I/O 드라이버 저항을 조정하는 것과 관련된 출력 전압 스윙을 제어하는 전통적인 방법과 대조적으로, 출력 신호를 생성하는 데 사용되는 전압 레벨에 대한 제어를 언급하는 것으로 이해될 것이다. 본 명세서에서 설명된 출력 전압 스윙 제어는 I/O 드라이버 저항을 조정하는 것에 추가하여 달성될 수 있지만, I/O에 대한 출력 전압 스윙을 조정하기 위해 I/O 드라이버 저항을 조정하는 것에만 의존하지는 않다. I/O 드라이버 저항을 조정하면 드라이버를 채널의 전송 라인 임피던스에 매칭시키는 효율을 감소시킬 수 있음을 이해할 것이다. 따라서, 전통적으로 저전력을 달성하는 것과 양호한 시그널링 사이에 충돌이 있다(즉, 저전력 소비에 대한 드라이버 저항을 조정하는 것은 전통적으로 신호 불량을 야기한다). I/O 드라이버 저항과 독립적으로 I/O 출력 전압 스윙을 조정함으로써, 본 명세서에서 설명된 출력 전압 스윙을 조정하면 신호 품질에 최소로 영향을 미치거나 전혀 영향을 미치지 않으면서 전력 소비를 낮출 수 있다.
일 실시예에서, 동적 I/O 인터페이스 제어는 메모리 제어기에 의해 제어되는 온-다이 레귤레이션(on-die regulation)과 함께, 메모리 디바이스상의 온-다이 레귤레이션을 통해 제공될 수 있다. 일 실시예에서, 동적 I/O 인터페이스 제어는 송신 출력 스테이지를 메모리 제어기로부터 메모리 디바이스로 소싱(sourcing)하는 것을 통해 제공될 수 있다. 이러한 실시예는 메모리 제어기가 메모리 제어기에서 전압 스윙 제어를 직접 제어하고 그것을 메모리 디바이스로 소싱할 수 있게 한다.
예를 들어, 동적 출력 전압 스윙 제어는 더 높은 주파수에서 데이터 송신을 위한 전력 감소를 가능하게할 수 있으며, 이는 클록 레이트를 스케일링하는 잠재적인 전력을 오프셋할 수 있다. 일 실시예에서, 메모리 디바이스에 대한 동적 출력 전압 스윙 제어를 사용하는 시스템은 독립적인 출력 전압 스윙(Vswing) 및 온-다이 터미네이션(Ron) 제어를 허용할 수 있고, 이는 기존의 메모리 I/O 인터페이스에 비해 개선된 전력 및 성능 최적화를 가져올 것이다.
메모리 디바이스 I/O 인터페이스에 대한 전통적인 I/O 인터페이스 제어에서 메모리 I/O 인터페이스는 다수의 설정 케이스에 대한 하나 또는 2개의 설정을 가지며, 이는 제한된 조정 능력을 제공한다. 메모리 I/O 인터페이스에 대한 모든 동작 모드에 걸쳐 있을 필요가 있는 하나 또는 2개의 설정 대신에, 동적 출력 전압 제어는 더 많은 설정 케이스를 허용하며, 이는 메모리 I/O 인터페이스의 상이한 동작 모드들에 걸쳐 더 큰 가변성을 허용한다. 따라서, 단일 I/O 인터페이스 설계를 상이한 설정들로 동적으로 수정하여 송신 트랜잭션의 다수의 상이한 세그먼트들에 대한 조정된 사용 케이스를 허용할 수 있다. 동적 출력 전압 제어 메모리 I/O 인터페이스는 종단 설정과 출력 전압 스윙 둘 다에 대한 조정을 허용함으로써 더 광범위한 전력 및 성능 최적화를 허용한다.
전술한 바와 같이, 동적 출력 전압 스윙은 메모리 제어기에 의해 제어될 수 있고, 메모리 디바이스 또는 메모리 제어기에서 구현될 수 있다. 일 실시예에서, 메모리 디바이스는 다이 또는 회로 상에 프로그램 가능한 또는 조정 가능한 전압 레귤레이터를 포함한다. 따라서, 메모리 디바이스 자체는 소스 전압을 수신하고 상이한 출력 전압 레벨들을 생성하여 상이한 출력 전압 스윙들을 생성할 수 있다. 일 실시예에서, 메모리 제어기는 출력 신호를 송신하기 위한 전압 레일로서 사용하기 위해 메모리 제어기에 제공하는 레귤레이션된 전압을 생성한다. 따라서, 메모리 제어기에서 레귤레이션된 전압을 제어하는 것은 메모리 디바이스에서 전압 스윙을 제어할 수 있다. 일 실시예에서, 메모리 제어기 및 메모리 디바이스 외부의 전압 레귤레이터는 레귤레이션된 전압을 생성하고 신호의 송신을 위해 출력 스테이지에서 메모리 제어기에 의해 사용하도록 메모리 제어기에 전달한다. 일 실시예에서, 메모리 제어기는 메모리 디바이스에 대한 명령을 통해 메모리 디바이스의 출력 전압 스윙을 제어한다. 일 실시예에서, 메모리 제어기는 모드 레지스터를 설정함으로써 메모리 디바이스의 출력 전압 스윙을 제어한다. 메모리 디바이스의 드라이버는 제어 가능한 전압으로 동작한다는 점에서 프로그램 가능하다.
일 실시예에서, 출력 전압 스윙 레벨은 각각의 상이한 시스템에 대해 최적화될 수 있다. 예를 들어, 출력 전압 제어는 펌웨어에 의해 구성 가능할 수 있다. 펌웨어 내의 구성 설정을 조정함으로써, 펌웨어는 출력 전압 제어가 통합되는 각각의 시스템에 대해 상이하게 출력 스윙을 조정할 수 있다. 일 실시예에서, 출력 전압 제어는 직접 구성된 변수들에 응답하여 그 제어를 조정할 수 있다. 일 실시예에서, 출력 전압 제어는 BIOS(기본 입력/출력 시스템) 또는 다른 시스템 구성 스토리지 내의 구성 설정 또는 다른 변수에 응답하여 그 제어를 조정할 수 있다. 일 실시예에서, 출력 전압 제어는 I/O 스윙을 제어하기 위해 하나 이상의 전압 레귤레이터의 동작을 조정한다. 일 실시예에서, 출력 전압 제어는 효율을 개선하고 및/또는 공급 잡음을 감소시키기 위해 전압 레귤레이터의 성능을 추가로 조정할 수 있다. 예를 들어, 출력 전압 제어는 필터 설정, 무부하 전류, 비선형 제어, 저부하 전력 관리, 또는 기타 레귤레이터 성능 파라미터 또는 파라미터 조합을 조정할 수 있다.
메모리 디바이스들에 대한 언급은 상이한 메모리 유형들에 적용될 수 있다. 메모리 디바이스들은 일반적으로 휘발성 메모리 기술들을 언급한다. 휘발성 메모리는 디바이스에 대해 전력이 중단되는 경우에 상태가 불확정적인(따라서, 거기에 저장되어 있는 데이터가 불확정적인) 메모리이다. 동적 휘발성 메모리는 상태를 유지하기 위해 디바이스 내에 저장된 데이터를 리프레시할 필요가 있다. 동적 휘발성 메모리의 일례는 DRAM(dynamic random access memory), 또는 동기식 DRAM(SDRAM)과 같은 소정의 변종을 포함한다. 본 명세서에서 설명된 메모리 서브시스템은 DDR3(dual data rate 버전 3, 2007년 6월 27일에 JEDEC(Joint Electronic Device Engineering Council)에 의해 최초 릴리스, 현재는 릴리스 21), DDR4(DDR 버전 4, JEDEC에 의해 2012년 9월에 공표된 초기 사양), LPDDR3(low power DDR 버전 3, JESD209-3B, JEDEC에 의해 2013년 8월), LPDDR4(LOW POWER DOUBLE DATA RATE(LPDDR) 버전 4, JESD209-4, 2014년 8월 JEDEC에 의해 최초 공표됨), WIO2(Wide I/O 2(WideIO2), JESD229-2, 2014년 8월 JEDEC에 의해 최초 공표됨), HBM(HIGH BANDWIDTH MEMORY DRAM, JESD235, 2013년 10월 JEDEC에 의해 최초 공표됨), DDR5(DDR 버전 5, JEDEC에 의해 현재 논의 중), LPDDR5(JEDEC에 의해 현재 논의 중), WIO3(Wide I/O 3, JEDEC에 의해 현재 논의 중), HBM2(HBM 버전 2), JEDEC에 의해 현재 논의 중) 및/또는 기타 등등과 같은 다수의 메모리 기술들, 및 이러한 사양들의 파생물들 또는 확장물에 기초한 기술들과 호환가능할 수 있다. 휘발성 메모리에 대해 추가적으로 또는 대안적으로, 일 실시예에서, 메모리 디바이스들에 대한 참조는, 디바이스에 대해 전력이 중단되더라도 그것의 상태가 확정적인 비휘발성 메모리를 언급할 수 있다. 따라서, 메모리 디바이스는 또한, 3차원 크로스포인트 메모리 디바이스, 또는 다른 비휘발성 메모리 디바이스와 같은, 차세대 비휘발성 디바이스들을 포함할 수 있다.
도 1은 메모리 디바이스에서 I/O 스윙 제어를 구현하는 시스템의 실시예의 블록도이다. 시스템(100)은 메모리 디바이스를 포함하는 시스템을 나타낸다. 일 실시예에서, 시스템(100)은 메모리 서브시스템으로 간주될 수 있다. 호스트(110)는 컴퓨팅 디바이스에서 제어를 구현하는 호스트 시스템을 나타낸다. 일 실시예에서, 호스트(110)는 하나 이상의 프로세서 디바이스 및/또는 프로세서 코어를 포함할 수 있는 프로세서 또는 처리 유닛을 포함한다. 호스트(110)는 메모리 제어기 또는 메모리 제어기에 대한 논리 등가물 또는 대체물을 포함한다. 메모리 제어기는 메모리 디바이스(120)에 대한 메모리 액세스를 제어한다.
호스트(110)가 하나 이상의 메모리 디바이스(120)에 결합될 수 있다. 다수의 메모리 디바이스가 호스트(110)에 병렬로 결합될 수 있다. 호스트(110)와 메모리 디바이스(120) 사이의 I/O 인터페이스는 하나 이상의 채널, 뱅크, 랭크, 버스, 또는 다른 그룹화로 분리될 수 있다. 전형적으로, 인터페이스의 신호 라인들의 그룹화는 클록 신호 또는 다른 제어 신호와 같은 시그널링을 공유하는 것으로 이해될 수 있다. 호스트(110)와 메모리 디바이스(120) 사이의 인터페이스가 신호 라인들의 그룹들로 분리되는 실시예에서, 특정 신호 라인 그룹들은 활성일 수 있는 반면, 다른 것들은 선택되지 않다. 이러한 신호 라인은 여전히 연결될 수 있지만, 명령은 어느 디바이스 또는 신호 라인이 명령을 수신하고 명령에 따라 작동해야 하고, 어느 것은 명령을 무시해야 하는지를 시그널링할 수 있다.
메모리 디바이스(120)는 시스템(100)의 메모리 리소스를 나타낸다. 메모리 디바이스(120)는 명시적으로 도시되지 않은 스토리지 어레이 또는 다른 스토리지 아키텍처를 포함한다. 메모리 디바이스(120)는 데이터를 스토리지 어레이에 저장한다. 일 실시예에서, 메모리 디바이스(120)는 휘발성 메모리 디바이스이며, 이는 디바이스에 대해 전력이 중단될 때 상태가 불확정적인 메모리를 언급한다. 일 실시예에서, 메모리 디바이스(120)는 비휘발성 메모리 디바이스일 수 있으며, 이는 디바이스에 대해 전력이 중단되더라도 상태가 결정적인 메모리를 언급한다. 일 실시예에서, 메모리 디바이스(120)는 3차원(3D) 크로스포인트 비휘발성 메모리 디바이스일 수 있다. 일 실시예에서, 메모리 디바이스(120)는 호스트(110)가 실행할 데이터 및/또는 코드를 저장하는 주 메모리 리소스를 나타낸다.
메모리 디바이스(120)는 신호 라인(140)을 통해 호스트(110)의 I/O(112)와 인터페이스하는 I/O(122)를 포함한다. I/O(122) 및 I/O(112)는 각각의 디바이스를 외부 디바이스에 상호 연결하거나 결합하는 하드웨어 로직을 나타낸다. 단일 신호 라인(140)을 갖는 단일 블록으로서만 도시되었지만, 호스트(110) 및 메모리 디바이스(120)는 다수의 I/O 포트, 핀 또는 커넥터를 포함한다는 것을 이해할 것이다. 따라서, I/O(112) 및 I/O(122)는 호스트(110)와 메모리 디바이스(120) 사이의 임의의 크기의 I/O 인터페이스를 나타낼 수 있다. 메모리 디바이스(120)의 I/O(122)는 I/O에 대한 하나 이상의 연결에 의해 제어된다. 메모리 디바이스(120)는 I/O(122)를 통한 통신을 위한 이상화된 신호 아이(signal eye)의 표현을 포함한다.
신호 아이는 I/O(122)를 통한 통신을 위한 레일-투-레일 전압 스윙을 나타낸다. 레일은 VDD로 언급될 수 있는 고전압 레일 또는 고전압 전위, 및 VSS로 언급될 수 있는 저전압 레일 또는 저전압 전위를 언급한다. 참고로, 신호 아이는 또한 VDD와 VSS 사이의 어딘가의 전압 레일을 언급하는, VTT로 표시된 제3 전압 전위도 언급한다. 일 실시예에서, VTT는 VDD와 VSS 사이의 중간 레일이다. 일 실시예에서, VTT는 I/O 라인의 공통 모드 또는 평균 전압이다. VTT는 풀업 및 풀다운 전류가 동일한 전압일 수 있다. 일 실시예에서, VTT는 VDD와 VSS 사이에 직접적이지 않은 전압 전위에 있을 수 있다. 일 실시예에서, VSS 및 VDD 중 하나 또는 둘 다가 동적으로 조정 가능하며, VTT는 VSS 및/또는 VDD 대신 소스 전압에 대해 고정될 수 있다; 따라서, VTT는 극단 전압 레일 중 하나 또는 다른 하나의 동적 이동으로 인해 VSS와 VDD 사이의 중간이 아닌 다른 전압이될 수 있다.
전통적으로, 메모리 디바이스(120)는 다른 신호 라인 및/또는 다른 디바이스와 통신이 발생하는 동안 하나 이상의 신호 라인 또는 하나 이상의 디바이스를 종단시키기 위한 ODT(on-die termination)(126)를 포함한다. ODT(126)는 신호 라인(140)을 VDD, VSS 또는 VTT로 종단시킬 수 있다. 일 실시예에서, ODT(126)는 상이한 동작 모드들 하에서 상이한 신호 라인들을 상이한 레벨들로 종단시키기 위한 다수의 상이한 설정들 또는 모드들을 포함한다. 일 실시예에서, 호스트(110)는 메모리 디바이스(120)에서 ODT(126)에 의해 적용될 종단을 제어한다.
메모리 디바이스(120)는 어느 비트가 신호 라인(140)을 통해 표현되어야 하는지에 따라 I/O(122)를 로직 하이 또는 로직 로우로 구동하는 회로를 나타내는 드라이버(124)를 포함한다. 드라이버(124)는 I/O(122)의 일부임을 이해할 것이다. 드라이버(124)는 신호 라인(140)을 통해 신호를 출력하는 회로의 일부이다. 따라서, 본 명세서에서 I/O(122)를 구동하는 드라이버(124)를 언급하는 표현은 호스트 또는 관련 메모리 제어기에 통신을 송신하기 위해 출력 신호 라인을 구동하는 드라이버를 언급한다. 일 실시예에서, 드라이버(124)는 프로그램 가능하다. 일 실시예에서, 구동 강도 및/또는 전압 스윙은 제어되고 조정 가능하다. 구동 강도는 드라이버의 출력을 바라보는 저항을 언급할 수 있다. 전압 스윙은 출력 신호가 VDD와 VSS 사이에서 얼마나 완전히 스윙하는지를 언급한다. 예를 들어, 프로그램 가능한 드라이버(124)는 로직 하이를 나타내기 위해 신호 라인을 VDD까지 계속 구동하는 대신, 로직 하이를 나타내기 위해 신호 라인을 VDD보다 낮은 어떤 전압 값까지 구동하도록 구성될 수 있다.
일 실시예에서, 드라이버(124)는 싱글 엔드 드라이버이며, 저전압 레일에 관련하여 신호를 출력한다. 일 실시예에서, 드라이버(124)는 전압 모드 드라이버이다. 전압 모드 드라이버는 전압 소스로 모델링되어, 전압 신호를 출력한다. 전압 모드 드라이버는 연결된 신호 라인으로부터 회로를 되돌아보는 등가 임피던스에 기초하여 임피던스 매칭한다. 전류 모드 드라이버는 전류 소스로 모델링되어, 전류 신호를 출력한다.
일 실시예에서, 메모리 디바이스(120)는 I/O(122)의 구성 및 동작을 제어하는 로직을 나타내는 I/O 제어(132)를 포함한다. 일 실시예에서, I/O 제어(132)는 하드웨어 로직을 포함한다. 일 실시예에서, I/O 제어(132)는 소프트웨어 로직을 포함한다. 일 실시예에서, I/O 제어(132)는 하드웨어와 소프트웨어 로직의 조합을 포함한다. 하드웨어 로직은 예를 들어 드라이버(124), ODT(126), 및 I/O(122)의 하드웨어 로직의 타이밍 및 시그널링 동작을 제어하는 온-다이 제어기 또는 프로세서 디바이스를 포함할 수 있다. 일 실시예에서, 이러한 제어기는 동작 방법에 대해 결정하는 프로그램 가능한 로직(예를 들어, 펌웨어 코드)을 포함할 수 있다.
일 실시예에서, 호스트(110)는 메모리 디바이스(120)의 I/O(122)의 구성 및 동작을 제어하는 로직을 나타내는 I/O 제어(134)를 포함한다. 일 실시예에서, I/O 제어(134)는 호스트(110)의 I/O(112)의 동작을 제어하는 로직과 별개이다. 일 실시예에서, I/O 제어(134)는 하드웨어 로직을 포함한다. 일 실시예에서, I/O 제어(134)는 소프트웨어 로직을 포함한다. 일 실시예에서, I/O 제어(134)는 하드웨어와 소프트웨어 로직의 조합을 포함한다. 하드웨어 로직은 예를 들어 드라이버(124), ODT(126), 및 I/O(122)의 하드웨어 로직의 타이밍 및 시그널링 동작을 제어하기 위한 명령을 생성하는 온-다이 제어기 또는 프로세서 디바이스를 포함한다. 일 실시예에서, 이러한 제어기는 동작 방법에 대해 결정하는 프로그램 가능한 로직(예를 들어, 펌웨어 코드)을 포함할 수 있다. I/O 제어(134)는 호스트(110)와 메모리 디바이스(120) 간의 통신을 야기할 수 있으며, 이는 I/O(112), 신호 라인(140), 및 I/O(122)의 인터페이스를 통해 또는 또 다른 인터페이스(도시되지 않음)를 통해 발생할 수 있다.
일 실시예에서, 드라이버(124)는 메모리 디바이스(120)에서 자체 제어된다. 이러한 실시예에서, I/O 제어(132)는 내부적으로 드라이버(124)의 제어를 처리한다. 따라서, I/O 제어(132)는 드라이버(124)의 동작을 조정함으로써 I/O(122)의 동적 전압 스윙을 제어한다. 일 실시예에서, I/O 제어는 드라이버(124)에 대해 감소된 스윙 기준 전압을 생성하는 가변 전압 레귤레이터를 포함한다. 일 실시예에서, 드라이버(124)는 I/O 제어(132)에 의해 제어되는 가변 전압 레귤레이터를 포함하는 것으로 간주될 수 있다.
일 실시예에서, 호스트(110)는 드라이버(124)의 가변 동작을 적어도 부분적으로 제어한다. 이러한 실시예에서, I/O 제어(134)는 드라이버(124)를 직접 제어할 수 있거나, 또는 특정 모드를 위해 드라이버를 구성하도록 I/O 제어(132)에 시그널링할 수 있다. 일 실시예에서, I/O 제어(132)는 드라이버(124)의 동작을 제어하는 모드 레지스터 또는 레지스터 또는 참조 테이블을 포함한다. 일 실시예에서, I/O 제어(134)는 드라이버(124)가 I/O(122)를 통해 신호를 송신하기 위한 전압 기준 레일을 생성하며, 이는 감소된 전압 스윙을 포함할 수 있다.
호스트(110)는 하나 이상의 메모리 제어기 또는 비슷한 회로를 포함할 수 있음을 이해할 것이다. 각각의 메모리 제어기는 하나 이상의 메모리 리소스와 관련될 수 있다. 각각의 메모리 제어기는 다른 메모리 제어기와 독립적으로 그의 관련 메모리 리소스를 제어할 것이다. 호스트(110)가 메모리 제어기인 또는 메모리 제어기를 갖는 것으로 간주되는 실시예에서, I/O 제어(134)는 메모리 디바이스(120)와 관련된 메모리 제어기의 일부일 수 있다. 관련 메모리 제어기는 메모리 디바이스(120)의 스토리지 리소스에 대한 액세스를 제어한다.
일 실시예에서, 호스트(110) 또는 메모리 제어기가 드라이버(124)의 프로그램 가능한 스윙을 제어할 때, 전압 스윙의 가변성에 대한 제어의 세분성은 채널, 랭크, 또는 디바이스 레벨에 개연성이 있다. 일 실시예에서, 더 미세한 레벨의 제어의 세분성은 호스트(110) 또는 메모리 제어기에 의해 관리될 수 있지만, 그러한 구현은 실행 불가능한 양의 구현할 하드웨어 및/또는 소프트웨어 로직을 포함할 수 있다. 따라서, 일 실시예에서, 바이트, 비트 또는 버스 레벨과 같은 더 미세한 레벨의 제어의 세분성은 I/O 제어(132)를 통한 내부 제어에 의해 적어도 부분적으로 제공된다. I/O 제어(134)는 I/O 제어(132)에 의해 수행될 메모리 디바이스(120)에 대한 동작들을 시그널링할 수 있음을 이해할 것이다.
일 실시예에서, 메모리 디바이스(120)는 다수의 상이한 동작 모드를 갖는다. 동작 모드들은 절전, 성능, 특정 데이터 유형, 또는 모드에 대한 어떤 다른 지정을 위해 지정될 수 있다. 일 실시예에서, 상이한 동작 모드들은 메모리 디바이스(120)로부터의 상이한 I/O 주파수를 적용한다. 일 실시예에서, 메모리 디바이스(120)는 상이한 동작 모드들에 대해 상이하게 I/O(122)를 구성한다(예를 들어, 주파수, 출력 전력 및/또는 다른 파라미터들의 조정). 따라서, 일 실시예에서, I/O 제어(132)는 상기 메모리 디바이스의 동작 모드에 기초하여 I/O(122) 및/또는 드라이버(124)의 구성을 제어할 수 있다. 일 실시예에서, 메모리 디바이스의 동작 모드는 메모리 디바이스에 대한 구성 및 동작 정보를 저장하는, 메모리 디바이스(120)에서의 모드 레지스터(구체적으로 도시되지 않음)에 의해 설정된다. 따라서, 일 실시예에서, 프로그램 가능한 드라이버(124)는 모드 레지스터에 설정된 동작 모드에 기초하여 출력 전압 스윙을 동적으로 조정한다. 일 실시예에서, 호스트(110) 또는 메모리 제어기는 명령 또는 명령 시퀀스를 통해 동작 모드를 설정한다. 따라서, 일 실시예에서, 프로그램 가능한 드라이버(124)는 메모리 제어기로부터 메모리 디바이스에 의해 수신된 명령을 통해 설정된 동작 모드에 기초하여 출력 전압 스윙을 동적으로 조정한다.
도 2는 메모리 디바이스에 대한 조정 가능한 출력 전압 스윙의 실시예를 도시하는 곡선 표현이다. 도면(200)은 본 명세서에서 설명된 임의의 실시예에 따른 메모리 디바이스 출력 드라이버에 대한 표준 및 감소된 전압 스윙을 도시한다. 도면(200)은 메모리 디바이스 내의 조정 가능한 출력 드라이버에 대한 고전압 레일 및 저전압 레일을 나타낼 수 있는 전압 레일들(210 및 220)을 도시한다.
Vswing_large는 전압이 레일(210)에서 레일(220)까지 스윙하는, 드라이버로부터의 출력의 전통적인 구현을 나타낸다. 일 실시예에서, 메모리 디바이스 출력 드라이버는 레일(210)과 레일(220) 대신에 레일(210)과 V230 사이에서 스윙하도록 구성될 수 있다. Vswing_small은 메모리 디바이스 드라이버로부터의 감소된 스윙 출력을 나타낸다. 일 실시예에서, 메모리 디바이스는 레일(210) 및 V230에 의해 표현된 전압 레벨들을 생성한다. 일 실시예에서, 하나 또는 둘 다의 전압 레벨은 관련 메모리 제어기에 의해 소싱된다.
출력 드라이버가 레일(210)에서 레일(220)까지 스윙할 때, Vswing_large에 대한 기준 전압이 존재하며, 이는 레일(210)과 레일(220) 사이의 대략 중간에 도시되어 있다. 출력 드라이버가 레일(210)에서 V230까지 스윙할 때, Vswing_small에 대한 기준 전압이 존재하며, 이는 레일(210)과 V230 사이의 대략 중간에 도시되어 있다. V230은 레일(210)에 관련하여 도시되어 있지만, 전압은 레일(220)과 또 다른 전압 사이에서 스윙할 수 있음을 이해할 것이다. 레일(210)은 고전압 레일 또는 저전압 레일일 수 있음을 이해할 것이다. 일 실시예에서, 조정 가능한 메모리 디바이스 출력 드라이버는 도시된 2개보다 더 많은 전압 스윙 선택으로 프로그래밍될 수 있다. 따라서, 출력 전압 스윙의 조정은 3개 이상의 상이한 전압 스윙을 허용하기 위해 더 세분성이 있을 수 있다.
도 3은 감소된 I/O 송신 스윙을 갖는 I/O 인터페이스를 갖는 시스템의 실시예의 블록도이다. 시스템(300)은 메모리 디바이스 측의 I/O 인터페이스를 나타낸다. 특히, 메모리 디바이스(302)는 N개의 신호 라인(320)에 결합된 N개의 패드(314)를 포함한다. 패드(314)는 신호 라인(320)과 메모리 디바이스(302)의 하드웨어 상호 연결을 나타낸다. 패드(314)는 그를 통해 메모리 디바이스(302)가 신호 라인(320)의 통신 인터페이스와 인터페이스하는 하드웨어이다.
일 실시예에서, 각각의 패드(314)는 관련 I/O 회로(310)를 포함한다. I/O 회로(310)는 신호 라인(320)상에 출력을 생성하기 위한 드라이버 회로의 단순화된 표현이다. I/O 회로(310)는 각각 각각의 신호 라인(320)상에 상이한 비트를 생성하도록 개별적으로 제어될 수 있음을 이해할 것이다. 각각의 I/O 회로(310)의 구조는 기본적으로 동일할 수 있다; 따라서, I/O 회로(310-0)만이 설명될 것이고, 그러한 설명은 모든 I/O 회로 및 그들의 컴포넌트들에 동일하게 적용될 수 있음을 이해할 것이다.
드라이버(312)는 본 명세서에서 설명된 임의의 실시예에 따른 프로그램 가능한 드라이버를 나타낸다. 일 실시예에서, 드라이버(312)는 패드(314)에 대한 드라이버의 최종 출력 스테이지를 나타낸다. 드라이버(312)는 관련 패드 및 신호 라인을 2개의 전압 레일 중 하나로 끌어당기도록 동작할 수 있다. 명목상 전압 레일은 고전압의 경우 VDD이고 저전압의 경우 VSS일 수 있다. 일 실시예에서, I/O 회로(310)는 고전압 레귤레이터(VRH), 또는 저전압 레귤레이터(VRL) 중 어느 하나 또는 둘 다를 포함한다. VRH는 VDD-V(VRH)과 같은 값인, VDD보다 낮은 전압, 즉 시스템 고전압 레일(VDD)에서 VRH의 전압 강하를 뺀 전압을 생성하는 전압 레귤레이터를 나타낸다. 유사하게, VRL은 VSS-V(VRL)과 같은 값인, VSS보다 높은 전압, 즉 시스템 저전압 레일(VSS)에 VRL의 전압을 더한 전압을 생성하는 전압 레귤레이터를 나타낸다. VRH에 의해 제공되는 스텝 다운의 크기는, VRH 및 VRL 모두가 존재하는 실시예에서도, VRL에 의해 제공되는 스텝 업의 크기와 반드시 동일한 것은 아니라는 것을 이해할 것이다.
출력 전압 스윙의 감소는 레일에서 레일까지 스윙하는 설계와 비교하여 I/O 회로(310)에 대한 절전을 제공할 수 있다. VRH가 I/O 회로(310)에 포함되어 VDD-V(VRH)의 출력 전압을 제공한다고 가정한다. VRH가 선형 전압 레귤레이터라면, 시스템(300)의 설계는 VRH에 의해 제공되는 전압 감소에 대해 일차 관계식으로 송신 전력을 감소시킬 것이다. VRH가 스위칭 전압 레귤레이터 또는 스위치드 회로 레귤레이터(switched circuit regulator)(예를 들어, 스위치드 커패시터 레귤레이터, 스위치드 인덕터 레귤레이터)라면, 시스템(300)의 설계는 VRH에 의해 제공되는 전압 감소에 대해 거의 2차 관계식으로 송신 전력을 감소시킬 수 있다.
일 실시예에서, VRH는 매우 낮은 영역 오버헤드로, I/O 회로(310)와 동일한 반도체 다이 또는 집적 회로상에 국부적으로 집적될 수 있다. 예를 들어, 디바이스 설계는 종종 I/O 회로(310)에서 전압 레귤레이터의 구현을 수용하기에 충분한 여백을 갖는다. 일 실시예에서, VRH는 I/O 회로(310)와 동일한 패키지 또는 동일한 보드에 집적되지만, 반드시 동일한 반도체 기판에 집적되는 것은 아니다. 유사하게, VRL은 I/O 회로(310)와 동일한 반도체 기판상에, 또는 I/O 회로(310)와 동일한 패키지 내에 집적될 수 있다.
일 실시예(명시적으로 도시되지 않음)에서, 하나 또는 둘 다의 전압 레귤레이터(VRH 및 VRL)는 우회 경로를 통해 선택적으로 우회될 수 있다. 우회 경로는 선택적으로 활성화되어 전압 레귤레이터를 통해 전압 레일에 연결하는 것 또는 전압 레일에 직접 연결하는 것을 스위칭할 수 있다. 따라서, 예를 들어, 레귤레이터로의 입력 및 레귤레이터의 출력은 활성화될 때 레귤레이터를 우회할 선택적인(예를 들어, 스위칭된) 저 임피던스 경로를 통해 결합될 수 있다. 이러한 설계는 상이한 유형의 시스템(예를 들어, 풀 스윙 모드 및 별개의 저 스윙 모드를 제공함)과 인터페이싱하기 위해 사용될 수 있다. 또한, 전압 레귤레이터는 신호의 송신을 구동하는 대신 예를 들어 신호를 수신하기 위해, 필요하지 않을 때 스위치 오프될 수 있다. 따라서, 저전력 상태에서, 전압 레귤레이터는 전력 게이트로서의 기능을 겸할 수 있고 사용되지 않을 때 드라이버로의 전력을 차단하여, 회로 누설을 감소시킬 수 있다.
각각의 별개의 신호 라인(320)에 대한 별개의 I/O 회로(310)로, 메모리 디바이스(302)는 출력 스윙의 프로그램 가능성에서 많은 레벨의 세분성을 제공할 수 있음을 이해할 것이다. 일 실시예에서, 각각의 비트는 전압 스윙에 대해 개별적으로 프로그래밍되거나 구성될 수 있어, 출력 스윙에 대한 비트 레벨 제어를 제공한다. 일 실시예에서, 각각의 I/O 회로(310)는 별개이지만, 병렬로 또는 병렬 비트들의 그룹들로 제어되어, 출력 스윙 제어를 위해, 바이트 레벨 또는 디바이스 레벨 세분성, 또는 어떤 다른 세분성을 제공할 수 있다. 각각의 비트 또는 다른 그룹화는 시스템(300)의 구성에 따라, 상이한 출력 전압 스윙을 사용할 수 있다. 일 실시예에서, 각각의 버스는 전압 스윙에 대해 개별적으로 프로그래밍되거나 구성되어, 출력 스윙에 대한 버스 레벨 제어를 제공할 수 있다. 예를 들어, 데이터 버스 및 명령/어드레스 버스는 개별적으로 제어될 수 있다. 일 실시예에서, 메모리 서브시스템은 상이한 랭크들로 분리되고, 각각의 랭크는 전압 스윙에 대해 개별적으로 프로그래밍되거나 구성되어, 출력 스윙에 대한 랭크 레벨 제어를 제공할 수 있다.
도 4a 내지 도 4d는 메모리 디바이스에서 구현하기 위한 스윙 제어를 갖는 I/O 드라이버의 실시예들의 표현이다. 도 4a를 참조하면, 회로(402)는 Vout을 VDD 쪽으로 끌어당기기 위한 풀업(PU)(410) 및 Vout을 VSS 쪽으로 끌어당기기 위한 풀다운(PD)(420)을 갖는 드라이버 아키텍처를 나타낸다. 회로(402)는 본 명세서에서 드라이버의 임의의 실시예에 따른 드라이버를 나타낼 수 있다. 일 실시예에서, 회로(402)는 CMOS 회로이고, 여기서 풀업(410)은 하나 이상의 트랜지스터로 구현될 수 있으며, 풀다운(420)은 마찬가지로 하나 이상의 트랜지스터로 구현될 수 있다. 일 실시예에서, 회로(402)는 VDD의 전압 레벨을 제어하는 스윙 제어에 의해 구성 가능하다. VDD를 하향 조정함으로써, Vout에서의 출력 스윙을 감소시킬 수 있다. VDD를 상향 조정함으로써, Vout에서의 출력 스윙을 증가시킬 수 있다. 일 실시예에서, VSS의 별개의 스윙 제어가 있을 수 있다.
전형적으로, 풀업(410) 또는 풀다운(420) 중 어느 하나가 한 번에 활성이지만, 동시에 둘 다 활성은 아닐 것이다. 전이 동안에 2개의 디바이스 모두가 활성인 어떤 오버랩이 있을 수 있지만, 일반적으로, 회로(402)는 전형적으로 하나의 레그가 활성인 동안 다른 레그는 비활성으로 동작할 것이다. 따라서, 활성 레그는 전류를 전도하고 그 레그에 결합된 레일(풀업(410)을 위한 VDD 및 풀다운(420)을 위한 VSS)과 Vout 사이의 전압 전위를 등화시킬 것이다.
도 4b를 참조하면, 회로(404)는 Vout을 VDD 쪽으로 끌어당기기 위한 p형 풀업(P432) 및 Vout을 VSS로 끌어당기기 위한 n형 풀다운(N434)을 갖는 드라이버 아키텍처를 나타낸다. 회로(404)는 레그들 중 하나는 n형이고 다른 하나는 p형인 경우, n형-p형 드라이버 또는 p형-n형 드라이버로 언급될 수 있다. CMOS 구현에서, 회로(402)는 NMOS-PMOS 또는 PMOS-NMOS 드라이버로 언급될 수 있다. p형 재료는 전류를 전도하기 위해 정공을 자유롭게 하는, 정공 이동도를 증가시키도록 도핑된 도핑된 반도체임을 이해할 것이다. n형 재료는 전류를 전도하기 위해 전자를 자유롭게 하는, 전자 이동도를 증가시키도록 도핑된 도핑된 반도체이다. 각각의 트랜지스터 디바이스가 적어도 문턱값(Vt)으로 바이어싱될 때, 디바이스는 전류를 전도한다. 일 실시예에서, 회로(404)에 대한 스윙 제어는 VDD에 대한 제어를 제공할 수 있고, 따라서 Vout에 대한 전압 스윙에 대한 제어를 제공할 수 있다.
도 4c를 참조하면, 회로(406)는 Vout을 VDD 쪽으로 끌어당기기 위한 n형 풀업(N442) 및 Vout을 VSS 쪽으로 끌어당기기 위한 n형 풀다운(N444)을 갖는 드라이버 아키텍처를 나타낸다. 회로(406)는 2개의 레그 모두가 n형인 경우에 n형-n형 드라이버로 언급될 수 있다. CMOS 구현에서, 회로(406)는 NMOS-NMOS 드라이버로 언급될 수 있다. p형-p형 드라이버를 생성하는 것도 가능할 수 있지만, 이러한 아키텍처는 전형적으로 현재 회로 설계에서는 실용적이지 않다. 일 실시예에서, 회로(406)에 대한 스윙 제어는 VDD에 대한 제어를 제공할 수 있고, 따라서 Vout에 대한 전압 스윙에 대한 제어를 제공할 수 있다. 도 4d를 참조하면, 회로(408)는 Vout을 VDD 쪽으로 끌어당기기 위한 n형 풀업(N452) 및 Vout을 VSS로 끌어당기기 위한 n형 풀다운(N454)을 갖는 드라이버 아키텍처를 나타낸다. 일 실시예에서, 회로(408)에 대한 스윙 제어는 N452의 게이트에 제어를 제공하여, Vout에 대한 전압 스윙을 제어할 수 있다. 대안적으로 또는 추가적으로, 스윙 제어가 N454의 게이트에서 제공될 수 있다.
설명된 임의의 아키텍처(예를 들어, n형-n형, n형-p형, p형-p형, 또는 p형-n형)가 메모리 제어기와 메모리 디바이스 간의 인터페이스의 임의의 드라이버에 사용될 수 있다. 드라이버 아키텍처들 중 임의의 것이 임의의 형태의 종단(예를 들어, VDD, VSS 또는 VTT 종단)과 결합될 수 있다. 따라서, 출력 스윙 제어는 드라이버의 저항 및 종단 유형과 관계없다.
도 5는 I/O 스윙 제어를 위한 메모리 디바이스에서 가변 전압 레귤레이터를 갖는 시스템의 실시예의 블록도이다. 시스템(500)은 호스트(510)를 포함하며, 이는 메모리 디바이스(520)에 결합되는 메모리 제어기 또는 다른 호스트 회로를 나타낸다. 시스템(500)은 도 1의 시스템(100)에 따른 시스템의 일례일 수 있다. 시스템(500)은 메모리 디바이스(520)의 프로그램 가능한 드라이버가 출력 전압 스윙을 내부적으로 생성하거나 프로그래밍하는 실시예를 나타낸다. 호스트(510)는 메모리 디바이스(520) 내에서 내부적으로 제어되는 스윙을 프로그래밍한다.
일 실시예에서, 호스트(510)는 PMOS 풀업 및 NMOS 풀다운을 포함할 수 있는, 그의 드라이버 회로를 제어하는 VR(전압 레귤레이터)(512)을 포함한다. 드라이버는 도시된 것과 상이한 아키텍처를 가질 수 있음을 이해할 것이다. VR(512)은 신호 라인(530)을 구동하기 위해 호스트(510)에 의한 출력 스윙 제어에 사용되는 전압을 설정할 수 있다. 메모리 제어기 또는 다른 호스트 디바이스는 전통적으로 출력 전압 스윙 제어를 포함하였다. 시스템(500)은 메모리 디바이스(520)에 대한 스윙 제어를 포함한다. 구체적으로, 메모리 디바이스(520)는 가변 전압 레귤레이터(522)를 갖는 출력 드라이버를 포함한다. 메모리 디바이스(520)는 NMOS 풀업 및 NMOS 풀다운을 갖는 드라이버 회로, 또는 어떤 다른 드라이버 아키텍처를 가질 수 있다. VR(522)은 드라이버의 출력 전압 스윙을 제어할 수 있다.
일 실시예에서, VR(512) 및/또는 VR(522)에 의해 제공되는 출력 전압 스윙 제어는 하나 이상의 다른 형태의 출력 드라이버 제어에 추가적일 수 있다. 일 실시예에서, 시스템(500)은 메모리 디바이스(520)의 출력 드라이버의 저항, 듀티 사이클, 에지 레이트, 및/또는 등화 제어, 및/또는 다른 특성들 또는 동작 파라미터들을 제어할 수 있다. 일 실시예에서, 출력 드라이버의 출력 전압 스윙 제어에 대한 조정들을 생성하는 제어는, 대안적으로 또는 추가적으로, 레귤레이터 대역폭, 레귤레이터 효율, 비선형 제어, 또는 저부하 전력 관리를 포함하는, 하나 이상의 전압 레귤레이터 특성 또는 동작 파라미터를 조정할 수 있다. 따라서, 본 명세서에서 설명된 바와 같은 프로그램 가능한 드라이버는 출력 전압 스윙(예를 들어, VR(522))을 제어하는 전압 레귤레이터의 하나 이상의 특성에 추가적으로 출력 전압 스윙을 제어한다고 언급될 수 있다.
일 실시예에서, VR(522)은 메모리 디바이스 드라이버의 동작을 더 큰 또는 더 작은 출력 스윙을 갖도록 구성할 수 있는, 호스트 디바이스(510)로부터의 제어 또는 명령 신호에 응답한다. 호스트(510)에 의한 제어에 응답함에도 불구하고, VR(522) 및 드라이버는 내부적으로 제어된다는 것을 이해할 것이다. 따라서, 호스트(510)는 특정 절전 모드를 사용하기 위해, 또는 더 구체적으로는 송신 전력을 감소시키기 위해 메모리 디바이스(520)에 단순히 시그널링할 수 있다. 이러한 명령(또는 더 명시적인 명령들)에 응답하여, 메모리 디바이스(520) 내의 제어기(구체적으로 도시되지 않음)는 VR(522)에 대한 제어 신호를 생성하고 출력 드라이버의 출력 스윙을 조정할 수 있다. 일 실시예에서, 메모리 디바이스 드라이버는 낮은, 중간, 및 큰 전압 스윙과 같은 다수의 스윙 레벨을 지원한다. 다른 구현들이 가능하며, 임의의 합당한 수의 스윙 레벨이 메모리 디바이스(520)에서 적용될 수 있다.
도 6은 호스트가 메모리 디바이스에서 스윙 제어를 제공하기 위해 I/O 전압 소스를 제공하는 시스템의 실시예의 블록도이다. 시스템(600)은 호스트(610)를 포함하며, 이는 신호 라인(630)을 통해 메모리 디바이스(620)에 결합되는 메모리 제어기 또는 다른 호스트 회로를 나타낸다. 시스템(600)은 도 1의 시스템(100)에 따른 시스템의 일례이고, 도 5의 시스템(500)의 대안일 수 있다. 시스템(600)은 메모리 디바이스(620)의 프로그램 가능한 드라이버가 호스트(610)에 의해 생성된 출력 스윙 제어를 통해 프로그램 가능한 실시예를 나타낸다. 더 구체적으로, 호스트(610)는 메모리 디바이스 출력 드라이버에 의한 사용을 위해 메모리 디바이스(620)에 전압을 소싱한다. 따라서, 호스트(610)는 VR(612)의 제어를 통해 메모리 디바이스(620)의 출력 전압 스윙을 최적화할 수 있다.
시스템(500)을 참조하여 위에서 설명된 것과 유사하게, 호스트(610)는 PMOS 풀업 및 NMOS 풀다운 드라이버 아키텍처를 포함할 수 있는 반면, 메모리 디바이스(620)는 NMOS 풀업 및 NMOS 풀다운 드라이버 아키텍처를 포함할 수 있다. 이들 아키텍처는 단지 예시적인 것이며, 다른 아키텍처가 사용될 수 있음을 이해할 것이다. 전압 소스(640)는 출력 드라이버를 위해 호스트(610)로부터 메모리 디바이스(620)로 소싱되는 전압을 나타낸다. 일 실시예에서, 전압 소스(640)는 특히 메모리 디바이스(620)의 출력 드라이버를 위해 호스트(610)에 의해 생성된 전압 레벨일 수 있다. 일 실시예에서, 전압 소스(640)는 그 자신의 출력 드라이버를 위해 호스트(610)에 의해 생성된 동일한 전압이다. 따라서, 메모리 디바이스(620)의 프로그램 가능한 출력 전압 스윙은 관련 메모리 제어기에 의해 사용되는 가변 출력 전압 레벨을 추적할 수 있다. 전압 소스(640)가 메모리 디바이스 드라이버에 의해 사용되는 고전압 레일로서 도시되어 있지만, 호스트(610)는 고전압 레일에 추가하여 또는 그 대신에 메모리 디바이스 드라이버에 대한 저전압 레일을 생성할 수 있음을 이해할 것이다.
도 7은 메모리 디바이스에서 스윙 제어를 제공하기 위해 I/O 전압 소스를 제공하는 외부 레귤레이터를 갖는 시스템의 실시예의 블록도이다. 시스템(700)은 호스트(710)를 포함하며, 이는 신호 라인(730)을 통해 메모리 디바이스(720)에 결합되는 메모리 제어기 또는 다른 호스트 회로를 나타낸다. 시스템(700)은 도 1의 시스템(100)에 따른 시스템의 일례이고, 도 5의 시스템(500) 또는 도 6의 시스템(600)의 대안일 수 있다. 시스템(700)은 메모리 디바이스(720)의 프로그램 가능한 드라이버가 메모리 디바이스 및 관련 메모리 제어기 모두와 별개인 전압 레귤레이터에 의해 생성된 출력 스윙 제어를 통해 프로그램 가능한 실시예를 나타낸다. 일 실시예에서, 전압 레귤레이터(750)는 시스템(700)에 이미 존재하고 사용되는 레귤레이터이고, 이는 메모리 디바이스(720)에 대한 출력 전압 스윙을 제어하는 데 재사용될 수 있다. 일 실시예에서, 전압 레귤레이터(750)는 메모리 디바이스(720)에 대한 출력 전압 스윙을 제어하며, 시스템(700)의 하나 이상의 다른 부분들(예를 들어, 구체적으로 도시되지 않은 다른 부분들)에 의해 재사용될 수 있다.
일 실시예에서, 전압 레귤레이터(750)는 호스트(710)의 드라이버 및 메모리 디바이스(720)의 드라이버 둘 다에 출력 전압 레벨을 소싱한다. 메모리 디바이스(720)에 관련하여, 전압 레귤레이터(750)는 메모리 디바이스 드라이버에 전압 소스(740)를 제공할 수 있다. 일 실시예에서, 호스트(710)는 전압 레귤레이터(750)에 의해 제공되는 전압을 조절하는 전압 레귤레이터(712)를 여전히 포함한다. 일 실시예에서, 전압 레귤레이터(750)의 사용은 호스트(710)가, 내부 전압 레귤레이터로부터의 전압 레벨을 직접 소싱하는 것과 대조적으로, 메모리 디바이스 드라이버의 출력 전압을 간접적으로 소싱하게 하는 것으로 고려될 수 있다. 직접 소스 케이스(시스템(600)과 같은) 또는 간접적으로 소싱된 케이스에서, 호스트(710)가 메모리 디바이스 출력 드라이버에 전압을 소싱하게 함으로써 독립적인 출력 스윙이 가능할 수 있고, 이는 호스트 측의 더 양호한 수신 특성으로 인해 훨씬 낮은 판독 스윙을 허용한다. 일 실시예에서, 전압 소스(740)는 호스트(710)의 출력 드라이버에 인가되는 전압과 동일하다. 일 실시예에서, 전압 소스(740)는 호스트(710)의 출력 드라이버에 인가되는 전압과 상이하다.
전술한 것과 유사하게, 호스트(710)는 PMOS 풀업 및 NMOS 풀다운 드라이버 아키텍처를 포함할 수 있는 반면, 메모리 디바이스(720)는 NMOS 풀업 및 NMOS 풀다운 드라이버 아키텍처를 포함할 수 있다. 이들 아키텍처는 단지 예시적인 것이며, 다른 아키텍처가 사용될 수 있음을 이해할 것이다. 또한, 전압 소스(740)는 메모리 디바이스 드라이버에 의해 사용되는 고전압 레일로서 도시되어 있지만, 호스트(710)는 고전압 레일에 추가하여 또는 그 대신에 메모리 디바이스 드라이버에 대한 저전압 레일을 생성할 수 있음을 이해할 것이다.
도 8은 메모리 디바이스에서 I/O 스윙을 내부적으로 제어하기 위한 프로세스의 실시예의 흐름도다. 일 실시예에서, 메모리 디바이스는 메모리 디바이스의 출력 드라이버의 출력 전압 스윙을 제어하기 위해 프로그램 가능한 전압 레벨을 내부적으로 생성한다. 메모리 디바이스는 관련 메모리 제어기로부터의 제어 신호에 응답하여 전압 레벨을 생성할 수 있다. 메모리 디바이스는 흐름(800)에 따라 그리고 본 명세서에서 설명된 임의의 실시예에 따라 I/O 스윙을 제어할 수 있다. 일 실시예에서, 메모리 디바이스는 호스트 또는 관련 메모리 제어기로부터 메모리 액세스 명령을 수신한다(802). 구체적으로 본 명세서에서 설명된 출력 스윙 제어에 관련하여, 해당 메모리 액세스 명령은 메모리 디바이스로 하여금 호스트에 제공할 출력 비트 또는 신호를 생성하게 하는 임의의 명령이다.
메모리 디바이스는 명령을 디코딩 및 실행한다(804). 메모리 디바이스는 하드웨어 제어 로직을 포함하고, 이는 디바이스가 명령을 디코딩하고 호스트에 송신할 데이터 비트 또는 비트들에 액세스하는 데 필요한 신호를 생성할 수 있게 하는 소프트웨어 제어 로직을 실행할 수도 있다. 따라서, 메모리 디바이스는 호스트에 출력할 비트를 생성한다(806). 제어 로직은 또한 출력 데이터를 송신하도록 출력 드라이버 하드웨어를 구성할 수 있다. 일 실시예에서, 메모리 디바이스는 메모리 디바이스의 동작 모드에 기초하여 호스트에 출력을 송신한다. 호스트는 예를 들어, 명령에 의해 또는 구성 설정에 의해 메모리 디바이스의 동작 모드를 제어할 수 있다. 일 실시예에서, 메모리 디바이스 제어 로직은 메모리 디바이스의 동작 모드에 대응하는 출력 전압 스윙을 식별한다(808). 드라이버 또는 드라이버 서브시스템은 모드에 따라, 또는 출력 트랜잭션을 위해 원하는 출력 스윙에 따라 출력 전압 스윙을 조정할 수 있다(810). 메모리 디바이스 드라이버는 조정된 또는 구성된 출력 전압 스윙으로 신호 라인 출력을 구동할 수 있다(812).
도 9는 메모리 디바이스의 I/O 스윙을 외부적으로 제어하기 위한 프로세스의 실시예의 흐름도다. 일 실시예에서, 메모리 디바이스와 관련된 메모리 제어기는 메모리 디바이스의 출력 전압 스윙을 제어하기 위해 다양한 동작을 수행한다. 제어는 (예를 들어, 소스 전압을 제공하는 것 등에 의해) 출력 전압 스윙을 직접 구성 또는 설정하거나, 메모리 디바이스로 하여금 출력 전압 스윙을 제어하기 위해 프로그램 가능한 전압 레벨을 내부적으로 생성하게 하는 하나 이상의 신호를 전송하는 것일 수 있다. 호스트는 흐름(900)에 따라, 그리고 본 명세서에서 설명된 임의의 실시예에 따라 I/O 스윙을 제어할 수 있다. 일 실시예에서, 호스트는 메모리 디바이스에 대해 원하는 I/O 스윙을 식별한다(902). 원하는 I/O 스윙은 메모리 디바이스에 대한 I/O 모드에 따른 것일 수 있다. 일 실시예에서, 출력 스윙 모드에 대한 언급은 단순히 메모리 디바이스로 하여금 원하는 전압 스윙 특성을 갖는 출력 신호를 생성하게 할 구성을 언급한다.
일 실시예에서, 호스트는 메모리 디바이스에 대한 모드를 설정한다(904). 모드를 설정하는 것은 메모리 디바이스에 원하는 스윙을 지시하기 위해 명령을 생성하거나 레지스터를 설정하는 것을 포함할 수 있다. 일 실시예에서, 모드를 설정하는 것은 메모리 디바이스에 소싱할 출력 전압을 생성하는 것을 포함할 수 있다. 일 실시예에서, 출력 전압은 인터페이스의 신호 라인(들)에 결합된 드라이버에 대해 호스트에서 내부적으로 사용되는 것과 동일하다. 일 실시예에서, 출력 전압은 호스트 드라이버에서 인가되는 것과 상이하다. 일 실시예에서, 호스트는 호스트에 알려진 송신 조건 또는 다른 조건에 기초하여 모드를 설정한다. 일 실시예에서, 호스트는 메모리 디바이스 드라이버에 대한 감소된 전압 레일을 생성하여 출력한다(906).
출력 스윙 특성이 설정되면, 호스트는 메모리 액세스 명령을 메모리 디바이스에 전송할 수 있다(908). 메모리 디바이스는 명령을 수신하고 실행하여 메모리 디바이스로부터 호스트에서 수신될 출력 신호를 생성할 것이다. 따라서, 호스트는 트랜잭션을 위해 메모리 디바이스 드라이버를 위해 구성된 I/O 스윙에 따라 메모리 디바이스로부터 되돌아온 비트(들)를 수신할 수 있다. 상이한 트랜잭션(호스트와 메모리 디바이스 간의 I/O 교환)은 상이한 메모리 디바이스 드라이버 모드 설정 또는 구성을 가질 수 있다. 따라서 출력 전압 스윙은 상이한 트랜잭션에 대해 상이할 수 있다.
도 10은 메모리 디바이스 I/O 스윙 제어가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다. 시스템(1000)은 본 명세서에서 설명된 임의의 실시예에 따른 컴퓨팅 디바이스를 나타내며, 랩톱 컴퓨터, 데스크톱 컴퓨터, 서버, 게임 또는 엔터테인먼트 제어 시스템, 스캐너, 복사기, 프린터, 라우팅 또는 스위칭 디바이스, 또는 다른 전자 디바이스를 나타낸다. 시스템(1000)은 시스템(1000)에 대한 처리, 동작 관리, 및 명령의 실행을 제공하는 프로세서(1020)를 포함한다. 프로세서(1020)는 시스템(1000)에 대한 처리를 제공하기 위해 임의의 유형의 마이크로프로세서, 중앙 처리 유닛(CPU), 처리 코어, 또는 다른 처리 하드웨어를 포함할 수 있다. 프로세서(1020)는 시스템(1000)의 전반적 동작을 제어하고, 하나 이상의 프로그램 가능한 범용 또는 특수 목적 마이크로프로세서들, DSP(digital signal processor)들, 프로그램 가능한 제어기들, ASIC(application specific integrated circuit)들, PLD(programmable logic device)들, 또는 기타 유사한 것, 또는 이러한 디바이스들의 조합일 수 있거나 이들을 포함할 수 있다.
메모리 서브시스템(1030)은 시스템(1000)의 주 메모리를 나타내고, 프로세서(1020)에 의해 실행되는 코드, 또는 루틴을 실행할 때 사용되는 데이터 값들을 위한 일시적 스토리지를 제공한다. 메모리 서브시스템(1030)은 판독 전용 메모리(ROM), 플래시 메모리, 하나 이상의 다양한 랜덤 액세스 메모리(RAM)와 같은 하나 이상의 메모리 디바이스, 또는 다른 메모리 디바이스들, 또는 이러한 디바이스들의 조합을 나타낸다. 메모리 서브시스템(1030)은 여러 가지 중에서, 시스템(1000)에서의 명령들의 실행을 위해 소프트웨어 플랫폼을 제공하기 위해 운영 체제(OS)(1036)를 저장하고 호스팅한다. 추가적으로, 다른 명령들(1038)은 시스템(1000)의 로직 및 처리를 제공하기 위해 메모리 서브시스템(1030)으로부터 저장되고 실행된다. OS(1036) 및 명령들(1038)은 프로세서(1020)에 의해 실행된다. 메모리 서브시스템(1030)은 메모리 디바이스(1032)를 포함할 수 있으며 이 메모리 디바이스에서 데이터, 명령들, 프로그램들, 또는 다른 아이템들을 저장한다. 일 실시예에서, 메모리 서브시스템은, 명령들을 생성하여 메모리 디바이스(1032)로 발행하기 위한 메모리 제어기인 메모리 제어기(1034)를 포함한다. 메모리 제어기(1034)는 프로세서(1020)의 물리적인 부분일 수 있음을 이해할 것이다.
프로세서(1020) 및 메모리 서브시스템(1030)은 버스/버스 시스템(1010)에 결합될 수 있다. 버스(1010)는 적절한 브리지들, 어댑터들, 및/또는 제어기들에 의해 연결되는 임의의 하나 이상의 별개의 물리 버스들, 통신 라인들/인터페이스들, 및/또는 점 대 점 연결들을 나타내는 추상화이다. 따라서, 버스(1010)는, 예를 들어, 시스템 버스, PCI(Peripheral Component Interconnect) 버스, 하이퍼전송(HyperTransport) 또는 산업 표준 아키텍처(ISA; industry standard architecture) 버스, 소형 컴퓨터 시스템 인터페이스(SCSI; small computer system interface) 버스, 범용 직렬 버스(USB; universal serial bus), 또는 전기 전자 기술자 협회(IEEE; Institute of Electrical and Electronics Engineers) 표준 1394 버스(일반적으로 "파이어와이어(Firewire)"로 언급됨) 중 하나 이상을 포함할 수 있다. 버스(1010)의 버스들은 또한 네트워크 인터페이스(1050) 내의 인터페이스들에 대응할 수 있다.
시스템(1000)은 또한 버스(1010)에 결합되는 하나 이상의 입력/출력(I/O) 인터페이스(들)(1040), 네트워크 인터페이스(1050), 하나 이상의 내부 대용량 스토리지 디바이스(들)(1060), 및 주변 장치 인터페이스(1070)를 포함한다. I/O 인터페이스(1040)는 그를 통해 사용자가 시스템(1000)과 상호작용하는 하나 이상의 인터페이스 컴포넌트(예를 들어, 비디오, 오디오, 및/또는 영숫자 인터페이싱)을 포함할 수 있다. 네트워크 인터페이스(1050)는 하나 이상의 네트워크들을 통해 원격 디바이스들(예를 들어, 서버들, 다른 컴퓨팅 디바이스들)과 통신하는 능력을 시스템(1000)에 제공한다. 네트워크 인터페이스(1050)는 이더넷 어댑터, 무선 상호 연결 컴포넌트들, USB(범용 직렬 버스), 또는 다른 유선 또는 무선 표준 기반 또는 독점 인터페이스들을 포함할 수 있다.
스토리지(1060)는 예를 들어, 하나 이상의 자기, 솔리드 스테이트(solid state), 또는 광학 기반 디스크들, 또는 조합과 같은, 비휘발성 방식으로 대량의 데이터를 저장하기 위한 임의의 종래의 매체일 수 있거나, 또는 그것을 포함할 수 있다. 스토리지(1060)는 코드 또는 명령들 및 데이터(1062)를 지속적인 상태로 보유한다(즉, 값은 시스템(1000)에 대한 전력의 중단에도 불구하고 유지됨). 메모리(1030)가 프로세서(1020)에 명령들을 제공하는 실행 또는 운영 메모리이기는 하지만, 스토리지(1060)는 일반적으로 "메모리"인 것으로 간주될 수 있다. 스토리지(1060)는 비휘발성인 반면, 메모리(1030)는 휘발성 메모리를 포함할 수 있다(즉, 데이터의 값 또는 상태는 시스템(1000)에 대해 전력이 중단되면 불확정적임).
주변 장치 인터페이스(1070)는 위에서 구체적으로 언급되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변 장치들은 일반적으로 시스템(1000)에 종속적으로 연결되는 디바이스들을 언급한다. 종속적인 연결은 시스템(1000)이 동작이 실행되고, 사용자가 상호작용하는 소프트웨어 및/또는 하드웨어 플랫폼을 제공하는 것이다.
일 실시예에서, 메모리 서브시스템(1030)은 프로그램 가능한 출력 드라이버들을 갖는 메모리 디바이스들(1032)을 포함한다. 프로그램 가능한 출력 드라이버는 메모리 디바이스(1032)가 출력 드라이버의 구성에 따라 상이한 전압 스윙을 갖는 출력을 생성할 수 있게 한다. 일 실시예에서, 메모리 디바이스(1032)는 스윙 제어로서 사용하기 위한 출력 전압을 생성한다. 일 실시예에서, 메모리 제어기(1034)는 출력 전압을 메모리 디바이스 드라이버와 함께 사용하기 위해 메모리 디바이스(1032)에 소싱한다. 메모리 디바이스 출력 드라이버에 대한 제어는 I/O 스윙 제어(1080)에 의해 표현된다. I/O 스윙 제어(1080)는 메모리 디바이스(1032)에서의 로직을 포함할 수 있다. I/O 스윙 제어(1080)는 메모리 제어기(1034)에서의 로직을 포함할 수 있다. I/O 스윙 제어(1080)는 본 명세서에서 설명된 임의의 실시예에 따라 메모리 디바이스 드라이버에 대한 출력 스윙 제어를 제공할 수 있다.
도 11은 메모리 디바이스 I/O 스윙 제어가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다. 디바이스(1100)는 컴퓨팅 태블릿, 모바일폰 또는 스마트폰, 무선 가능 이-리더(wireless-enabled e-reader), 웨어러블 컴퓨팅 디바이스, 또는 다른 모바일 디바이스와 같은 모바일 컴퓨팅 디바이스를 나타낸다. 컴포넌트들 중 특정 컴포넌트가 일반적으로 도시되고, 그러한 디바이스의 모든 컴포넌트들이 디바이스(1100)에 도시되는 것은 아니라는 점을 이해될 것이다.
디바이스(1100)는 디바이스(1100)의 주요 처리 동작을 수행하는 프로세서(1110)를 포함한다. 프로세서(1110)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그래머블 로직 디바이스들, 또는 다른 처리 수단과 같은 하나 이상의 물리적 디바이스를 포함할 수 있다. 프로세서(1110)에 의해 수행되는 처리 동작들은 애플리케이션들 및/또는 디바이스 기능들이 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 처리 동작들은 인간 사용자 또는 다른 디바이스들에 의한 I/O(입력/출력)과 관련되는 동작들, 전력 관리와 관련되는 동작들, 및/또는 디바이스(1100)를 또 다른 디바이스에 연결하는 것과 관련되는 동작들을 포함한다. 처리 동작들은 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 또한 포함할 수 있다.
일 실시예에서, 디바이스(1100)는 오디오 서브시스템(1120)을 포함하며, 이는 오디오 기능들을 컴퓨팅 디바이스에 제공하는 것과 관련되는 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어(예를 들어, 드라이버들, 코덱들) 컴포넌트들을 나타낸다. 오디오 기능들은 스피커 및/또는 헤드폰 출력뿐만 아니라 마이크로폰 입력을 포함할 수 있다. 그러한 기능들을 위한 디바이스들은 디바이스(1100)에 통합되거나, 디바이스(1100)에 연결될 수 있다. 일 실시예에서, 사용자는 프로세서(1110)에 의해 수신되고 처리되는 오디오 명령들을 제공함으로써 디바이스(1100)와 상호작용한다.
디스플레이 서브시스템(1130)은 사용자가 컴퓨팅 디바이스와 상호작용하도록 시각 및/또는 촉각 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스들) 및 소프트웨어(예를 들어, 드라이버들) 컴포넌트들을 나타낸다. 디스플레이 서브시스템(1130)은 디스플레이 인터페이스(1132)를 포함할 수 있으며, 이는 디스플레이를 사용자에게 제공하기 위해 사용되는 특정 스크린 또는 하드웨어 디바이스를 포함한다. 일 실시예에서, 디스플레이 인터페이스(1132)는 디스플레이와 관련되는 적어도 일부 처리를 수행하기 위해 프로세서(1110)와 별개인 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(1130)은 사용자에 대해 출력 및 입력 모두를 제공하는 터치스크린 디바이스를 포함한다. 일 실시예에서, 디스플레이 서브시스템(1130)은 사용자에 출력을 제공하는 고화질(HD) 디스플레이를 포함한다. 고화질은 대략 100 PPI(pixels per inch) 이상의 픽셀 밀도를 갖는 디스플레이를 언급할 수 있고, 풀 HD(예를 들어, 1080p), 레티나 디스플레이, 4K(초고화질 또는 UHD) 또는 다른 것들과 같은 포맷들을 포함할 수 있다.
I/O 제어기(1140)는 사용자와의 상호작용과 관련되는 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 제어기(1140)는 오디오 서브시스템(1120) 및/또는 디스플레이 서브시스템(1130)의 일부인 하드웨어를 관리하기 위해 동작할 수 있다. 추가적으로, I/O 제어기(1140)는 그를 통해 사용자가 시스템과 상호작용할 수 있는 디바이스(1100)에 연결되는 추가적인 디바이스들에 대한 연결 포인트를 예시한다. 예를 들어, 디바이스(1100)에 부착될 수 있는 디바이스들은, 마이크로폰 디바이스들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스들, 또는 카드 판독기들 또는 다른 디바이스들과 같이 특정 애플리케이션들과 함께 사용하기 위한 다른 I/O 디바이스들을 포함할 수 있다.
전술한 바와 같이, I/O 제어기(1140)는 오디오 서브시스템(1120) 및/또는 디스플레이 서브시스템(1130)과 상호작용할 수 있다. 예를 들어, 마이크로폰 또는 다른 오디오 디바이스를 통한 입력은 디바이스(1100)의 하나 이상의 애플리케이션 또는 기능에 대한 입력 또는 명령들을 제공할 수 있다. 추가적으로, 오디오 출력이 디스플레이 출력 대신에 또는 디스플레이 출력에 추가하여 제공될 수 있다. 또 다른 예에서, 디스플레이 서브시스템이 터치스크린을 포함하는 경우, 디스플레이 디바이스는 또한, I/O 제어기(1140)에 의해 적어도 부분적으로 관리될 수 있는 입력 디바이스로서 작용한다. I/O 제어기(1140)에 의해 관리되는 I/O 기능들을 제공하기 위한 추가적인 버튼들 또는 스위치들이 디바이스(1100)상에 또한 존재할 수 있다.
일 실시예에서, I/O 제어기(1140)는 가속도계, 카메라, 광 센서 또는 다른 환경 센서, 자이로스코프, GPS(global positioning system) 또는 디바이스(1100)에 포함될 수 있는 다른 하드웨어와 같은 디바이스들을 관리한다. 입력은 (잡음에 대한 필터링, 밝기 검출을 위한 디스플레이들의 조정, 카메라에 대한 플래시의 적용, 또는 다른 특징들과 같이) 그의 동작들에 영향을 주기 위해 환경적 입력을 시스템에 제공하는 것뿐만 아니라, 직접적인 사용자 상호작용의 일부일 수 있다. 일 실시예에서, 디바이스(1100)는 배터리 전력 사용, 배터리의 충전, 및 절전 절감 동작과 관련되는 특징들을 관리하는 전력 관리(1150)를 포함한다.
메모리 서브시스템(1160)은 디바이스(1100)에 정보를 저장하는 메모리 디바이스(들)(1162)를 포함한다. 메모리 서브시스템(1160)은 비휘발성(메모리 디바이스에의 전력이 중단되는 경우 상태가 변경되지 않음) 및/또는 휘발성(메모리 디바이스에의 전력이 중단되는 경우 상태가 불확정적임) 메모리 디바이스들을 포함할 수 있다. 메모리(1160)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서, 또는 다른 데이터뿐만 아니라, 시스템(1100)의 애플리케이션들 및 기능들의 실행에 관련되는 시스템 데이터(장기이든 임시이든)를 저장할 수 있다. 일 실시예에서, 메모리 서브시스템(1160)은 메모리 제어기(1164)(또한 시스템(1100)의 제어의 일부인 것으로 간주될 수 있고, 잠재적으로 프로세서(1110)의 일부인 것으로 간주될 수 있음)를 포함한다. 메모리 제어기(1164)는 명령들을 생성하여 메모리 디바이스(1162)에 발행하기 위한 스케줄러를 포함한다.
연결성(1170)은 디바이스(1100)가 외부 디바이스들과 통신할 수 있게 하는 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함할 수 있다. 외부 디바이스는, 헤드셋들, 프린터들 또는 다른 디바이스들과 같은 주변 장치들뿐만 아니라, 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별개의 디바이스들일 수 있다.
연결성(1170)은 다수의 상이한 유형의 연결성을 포함할 수 있다. 일반화하기 위해, 디바이스(1100)는 셀룰러 연결성(1172) 및 무선 연결성(1174)을 갖는 것으로 예시되어 있다. 셀룰러 연결성(1172)은 일반적으로, GSM(global system for mobile communications) 또는 변형물들 또는 파생물들, CDMA(code division multiple access) 또는 변형물들 또는 파생물들, TDM(time division multiplexing) 또는 변형물들 또는 파생물들, LTE(long term evolution - "4G"로도 언급됨), 또는 다른 셀룰러 서비스 표준들을 통해 제공되는 것과 같이, 무선 캐리어들에 의해 제공되는 셀룰러 네트워크 연결성을 언급한다. 무선 연결성(1174)은 셀룰러가 아닌 무선 연결성을 언급하고, 개인 영역 네트워크들(블루투스 등), 근거리 네트워크들(WiFi 등), 및/또는 원거리 네트워크들(WiMax 등), 또는 다른 무선 통신을 포함할 수 있다. 무선 통신은 비고체 매체를 통해, 변조된 전자기 방사선의 사용을 통한 데이터의 전송을 언급한다. 유선 통신은 고체 통신 매체를 통해 발생한다.
주변 장치 연결들(1180)은 주변 장치 연결들을 이루기 위해 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)뿐만 아니라, 하드웨어 인터페이스들 및 커넥터들을 포함한다. 디바이스(1100)는 다른 컴퓨팅 디바이스들로의 주변 디바이스("~로" 1182)일 뿐만 아니라, 그것에 연결된 주변 디바이스들("~로부터" 1184) 둘 다일 수 있음을 이해할 것이다. 디바이스(1100)는 일반적으로 디바이스(1100)상의 콘텐츠를 관리하는 것(다운로딩 및/또는 업로딩, 변경, 또는 동기화)과 같은 목적들을 위해 다른 컴퓨팅 디바이스들에 연결하는 "도킹" 커넥터를 갖는다. 추가적으로, 도킹 커넥터는 디바이스(1100)가 콘텐츠 출력을 제어할 수 있게 하는 특정 주변 장치들에, 예를 들어 시청각 또는 다른 시스템들에 디바이스(1100)가 연결될 수 있게 할 수 있다.
독점 도킹 커넥터 또는 다른 독점 연결 하드웨어에 추가적으로, 디바이스(1100)는 공통 또는 표준 기반 커넥터들을 통해 주변 장치 연결들(1180)을 이룰 수 있다. 일반적인 유형들은 범용 직렬 버스(USB) 커넥터(이것은 다수의 상이한 하드웨어 인터페이스 중 임의의 것을 포함할 수 있음), MDP(MiniDisplayPort)를 포함하는 DisplayPort, HDMI(High Definition Multimedia Interface), 파이어와이어, 또는 다른 유형을 포함할 수 있다.
일 실시예에서, 메모리 서브시스템(1160)은 프로그램 가능한 출력 드라이버들을 갖는 메모리 디바이스들(1162)을 포함한다. 프로그램 가능한 출력 드라이버는 메모리 디바이스(1162)가 출력 드라이버의 구성에 따라 상이한 전압 스윙을 갖는 출력을 생성할 수 있게 한다. 일 실시예에서, 메모리 디바이스(1162)는 스윙 제어로서 사용하기 위한 출력 전압을 생성한다. 일 실시예에서, 메모리 제어기(1164)는 출력 전압을 메모리 디바이스 드라이버와 함께 사용하기 위해 메모리 디바이스(1162)에 소싱한다. 메모리 디바이스 출력 드라이버에 대한 제어는 I/O 스윙 제어(1166)에 의해 표현된다. I/O 스윙 제어(1166)는 메모리 디바이스(1162)에서의 로직을 포함할 수 있다. I/O 스윙 제어(1166)는 메모리 제어기(1164)에서의 로직을 포함할 수 있다. I/O 스윙 제어(1166)는 본 명세서에서 설명된 임의의 실시예에 따라 메모리 디바이스 드라이버에 대한 출력 스윙 제어를 제공할 수 있다.
일 양태에서, 호스트 시스템과 인터페이싱하기 위한 메모리 디바이스는 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스; 및 상기 I/O 신호 라인을 통해 상기 메모리 디바이스로부터 상기 메모리 제어기로 상기 I/O 신호 라인 인터페이스를 통한 송신을 위해 출력 전압 스윙을 동적으로 조정하는 프로그램 가능한 드라이버를 포함하고, 상기 조정된 출력 전압 스윙은 상기 프로그램 가능한 드라이버의 저항과 관계없다.
일 실시예에서, 상기 I/O 신호 라인 인터페이스는 추가로 상기 I/O 신호 라인을 고전압 레일로 종단시키는 것이다. 일 실시예에서, 상기 I/O 신호 라인 인터페이스는 추가로 상기 I/O 신호 라인을 저전압 레일로 종단시키는 것이다. 일 실시예에서, 상기 I/O 신호 라인 인터페이스는 추가로 상기 I/O 신호 라인을 중간 레일 전압으로 종단시키는 것이다. 일 실시예에서, 상기 I/O 신호 라인 인터페이스는 다수의 상이한 I/O 신호 라인에 대한 다수의 I/O 신호 라인 인터페이스 중 하나를 포함하고, 각각의 I/O 신호 라인 인터페이스에 대한 프로그램 가능한 드라이버를 추가로 포함하며, 각각의 프로그램 가능한 드라이버는 별개의 I/O 신호 라인 인터페이스들을 통한 송신을 위해 출력 전압 스윙을 개별적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 추가로 내부 가변 전압 스윙을 생성하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 추가로 상기 메모리 제어기로부터 가변 전압 레일을 수신하는 것이다. 일 실시예에서, 상기 메모리 제어기로부터 수신된 상기 가변 전압 레일은 상기 메모리 제어기의 드라이버에 인가되는 것과 동일한 전압 레일을 포함한다. 일 실시예에서, 상기 메모리 제어기로부터 수신된 상기 가변 전압 레일은 상기 메모리 제어기의 드라이버에 인가되는 전압 레일과 상이한 전압 레일을 포함한다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 1 비트의 세분성(granularity)으로 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 1 바이트의 세분성으로 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 하나의 디바이스의 세분성으로 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 하나의 버스의 세분성으로 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 하나의 채널의 세분성으로 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 n형-n형 드라이버 아키텍처를 갖는다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 n형-n형 드라이버 아키텍처를 갖는다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 p형-p형 드라이버 아키텍처를 갖는다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 p형-n형 드라이버 아키텍처를 갖는다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 상기 메모리 디바이스의 동작 모드에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 것이며, 상기 동작 모드는 상기 메모리 디바이스의 모드 레지스터에 의해 설정된다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 상기 메모리 디바이스의 동작 모드에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 것이며, 상기 동작 모드는 상기 메모리 제어기로부터 상기 메모리 디바이스에 의해 수신된 명령에 의해 설정된다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 상기 메모리 디바이스에 의한 I/O에 사용되는 주파수에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 것이다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 하나 이상의 전압 레귤레이터 특성을 추가로 동적으로 조정하는 것이다. 일 실시예에서, 상기 하나 이상의 전압 레귤레이터 특성은 레귤레이터 대역폭을 포함한다. 일 실시예에서, 상기 하나 이상의 전압 레귤레이터 특성은 레귤레이터 효율을 포함한다. 일 실시예에서, 상기 하나 이상의 전압 레귤레이터 특성은 비선형 제어를 포함한다. 일 실시예에서, 상기 하나 이상의 전압 레귤레이터 특성은 저부하 전력 관리를 포함한다. 일 실시예에서, 상기 드라이버는 전압 모드 드라이버이다.
일 양태에서, 메모리 서브시스템을 갖는 전자 디바이스는 메모리 디바이스; 및 상기 메모리 디바이스로부터 액세스된 데이터에 기초하여 디스플레이를 생성하도록 결합된 터치스크린 디스플레이를 포함하고, 상기 메모리 디바이스는 상기 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스; 및 상기 I/O 신호 라인을 통해 상기 메모리 디바이스로부터 상기 메모리 제어기로 상기 I/O 신호 라인 인터페이스를 통한 송신을 위해 출력 전압 스윙을 동적으로 조정하기 위한 프로그램 가능한 드라이버를 포함하고, 상기 조정된 출력 전압은 상기 프로그램 가능한 드라이버의 저항과 관계없다. 호스트 시스템과 인터페이싱하기 위해 상기 메모리 디바이스와 관련하여 설명된 임의의 실시예도 상기 전자 디바이스에 적용될 수 있다.
일 양태에서, 메모리 서브시스템에서 인터페이싱하기 위한 방법 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스를 통해 출력할 비트를 생성하는 단계; 소스 전압에 기초하여 상기 I/O 신호 라인 인터페이스를 통한 상기 비트의 송신을 위해 출력 전압 스윙을 동적으로 조정하는 단계; 및 상기 동적으로 조정된 출력 전압 스윙을 사용하여 상기 I/O 신호 라인 인터페이스를 구동하는 단계를 포함한다.
일 실시예에서, 상기 I/O 신호 라인 인터페이스는 고전압 레일, 저전압 레일, 또는 중간 레일 전압 중 하나로 종단된다. 일 실시예에서, 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 디바이스의 상이한 I/O 신호 라인 인터페이스의 전압 스윙과 상이한 출력 전압 스윙으로 상기 출력 전압 스윙을 조정하는 단계를 포함한다. 일 실시예에서, 상기 소스 전압에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계는 소스 전압을 감소된 전압 스윙으로 내부적으로 조절하는 단계를 포함한다. 일 실시예에서, 상기 소스 전압에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 제어기로부터 가변 전압 레일을 수신하는 단계를 포함한다. 일 실시예에서, 상기 소스 전압에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 제어기의 신호 라인의 드라이버에 인가되는 것과 동일한 전압 소스 신호인 감소된 전압 스윙 소스 전압을 수신하는 단계를 추가로 포함한다. 일 실시예에서, 상기 소스 전압에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 제어기의 신호 라인의 드라이버에 인가되는 것과 상이한 전압 소스 신호인 감소된 전압 스윙 소스 전압을 수신하는 단계를 추가로 포함한다. 일 실시예에서, 상기 출력 전압 스윙을 동적으로 조정하는 단계는 비트, 바이트, 디바이스, 버스, 또는 채널 중 하나의 제어의 세분성에 대해 출력 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 단계를 포함한다. 일 실시예에서, 상기 프로그램 가능한 드라이버는 n형-n형 드라이버, n형-p형 드라이버, p형-p형 드라이버, 또는 p형-n형 드라이버 중 하나로부터 선택된 드라이버 아키텍처를 갖는다. 일 실시예에서, 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 디바이스의 동작 모드에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계를 포함하며, 상기 동작 모드는 상기 메모리 디바이스의 모드 레지스터에 의해 설정된다. 일 실시예에서, 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 디바이스의 동작 모드에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계를 포함하며, 상기 동작 모드는 상기 메모리 제어기로부터 상기 메모리 디바이스에 의해 수신된 명령에 의해 설정된다. 일 실시예에서, 상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 디바이스에 의한 I/O에 사용되는 주파수에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계를 포함한다. 일 실시예에서, 상기 출력 전압 스윙을 동적으로 조정하는 단계는 레귤레이터 대역폭, 레귤레이터 효율, 비선형 제어, 또는 저부하 전력 관리를 포함하는 하나 이상의 전압 레귤레이터 특성을 동적으로 조정하는 단계를 추가로 포함한다.
일 양태에서, 제조물은 머신에 의해 실행될 때, 메모리 서브시스템에서 인터페이싱하기 위한 방법을 실행하는 동작들을 수행하는, 콘텐츠가 저장된 컴퓨터 판독 가능 저장 매체를 포함하며, 상기 방법은 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스를 통해 출력할 비트를 생성하는 단계; 소스 전압에 기초하여 상기 I/O 신호 라인 인터페이스를 통한 상기 비트의 송신을 위해 출력 전압 스윙을 동적으로 조정하는 단계; 및 상기 동적으로 조정된 출력 전압 스윙을 사용하여 상기 I/O 신호 라인 인터페이스를 구동하는 단계를 포함한다. 호스트 시스템과 인터페이싱하기 위한 방법과 관련하여 설명된 임의의 실시예가 이 제조물에도 적용될 수 있다.
일 양태에서, 메모리 서브시스템에서 인터페이싱하는 장치는 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스를 통해 출력할 비트를 생성하기 위한 수단; 소스 전압에 기초하여 상기 I/O 신호 라인 인터페이스를 통한 상기 비트의 송신을 위해 출력 전압 스윙을 동적으로 조정하기 위한 수단; 및 상기 동적으로 조정된 출력 전압 스윙을 사용하여 상기 I/O 신호 라인 인터페이스를 구동하기 위한 수단을 포함한다. 호스트 시스템과 인터페이싱하기 위한 방법과 관련하여 설명된 임의의 실시예가 이 장치에도 적용될 수 있다.
본 명세서에 예시된 바와 같은 흐름도들은 다양한 프로세스 액션들의 시퀀스들의 예들을 제공한다. 흐름도들은 소프트웨어 또는 펌웨어 루틴에 의해 실행될 동작들뿐만 아니라, 물리적 동작들을 표시할 수 있다. 일 실시예에서, 흐름도는, 하드웨어 및/또는 소프트웨어로 구현될 수 있는 유한 상태 머신(FSM)의 상태를 예시할 수 있다. 특정 시퀀스 또는 순서로 도시되었지만, 달리 특정되지 않는 한, 액션들의 순서는 수정될 수 있다. 따라서, 예시된 실시예들은 예로서만 이해되어야 하고, 프로세스는 상이한 순서로 수행될 수 있고, 일부 액션들은 병렬로 수행될 수 있다. 추가적으로, 다양한 실시예들에서 하나 이상의 액션이 생략될 수 있고; 따라서, 모든 실시예에서 모든 액션들이 요구되는 것은 아니다. 다른 프로세스 흐름들이 가능하다.
다양한 동작들 또는 기능들이 본 명세서에서 설명되는 정도까지, 그것들은 소프트웨어 코드, 명령들, 구성 및/또는 데이터로서 설명되거나 정의될 수 있다. 콘텐츠는 직접 실행 가능한("객체" 또는 "실행가능" 형태), 소스 코드, 또는 차이 코드("델타(delta)" 또는 "패치(patch)" 코드)일 수 있다. 본 명세서에서 설명된 실시예들의 소프트웨어 콘텐츠는 콘텐츠가 저장되어 있는 제조물을 통해, 또는 통신 인터페이스를 통해 데이터를 송신하도록 통신 인터페이스를 동작시키는 방법을 통해 제공될 수 있다. 머신 판독 가능 저장 매체는 머신으로 하여금 설명된 기능들 또는 동작들을 수행하게할 수 있고, 기록가능/기록불가능 매체(예를 들어, 판독 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 디바이스 등)와 같이 머신(예를 들어, 컴퓨팅 디바이스, 전자 시스템 등)에 의해 액세스 가능한 형태로 정보를 저장하는 임의의 메커니즘을 포함한다. 통신 인터페이스는, 메모리 버스 인터페이스, 프로세서 버스 인터페이스, 인터넷 연결, 디스크 제어기 등과 같이, 다른 디바이스와 통신하기 위해 하드와이어드, 무선, 광학 등의 매체 중 임의의 것에 인터페이스하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 소프트웨어 콘텐츠를 기술하는 데이터 신호를 제공하도록 통신 인터페이스를 준비하기 위해 신호들을 송신하는 것 및/또는 구성 파라미터들을 제공하는 것에 의해 구성될 수 있다. 통신 인터페이스는 통신 인터페이스로 송신된 하나 이상의 커맨드 또는 신호를 통해 액세스될 수 있다.
본 명세서에서 설명된 다양한 컴포넌트들은 설명된 동작들 또는 기능들을 수행하는 수단일 수 있다. 본 명세서에서 설명된 각각의 컴포넌트는 소프트웨어, 하드웨어 또는 이들의 조합을 포함한다. 컴포넌트들은 소프트웨어 모듈들, 하드웨어 모듈들, 특수 목적 하드웨어(예로서, 주문형 하드웨어, ASIC(application specific integrated circuit)들, DSP(digital signal processor)들 등), 내장 제어기들, 하드와이어드 회로(hardwired circuitry) 등으로서 구현될 수 있다.
본 명세서에서 설명된 것 외에, 본 발명의 범위를 벗어나지 않으면서 본 발명의 개시된 실시예들 및 구현들에 대해 다양한 수정들이 이루어질 수 있다. 따라서, 본 명세서에서의 예시들 및 예들은 예시적인 의미로 해석되어야 하고, 제한적인 의미로 해석되지 않아야 한다. 본 발명의 범위는 이하의 청구항들에 대한 참조에 의해서만 판단되어야 한다.

Claims (18)

  1. 호스트 시스템과 인터페이싱하기 위한 메모리 디바이스로서,
    상기 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스; 및
    상기 I/O 신호 라인을 통해 상기 메모리 디바이스로부터 상기 메모리 제어기로 상기 I/O 신호 라인 인터페이스를 통한 송신을 위해 출력 전압 스윙을 동적으로 조정하는 프로그램 가능한 드라이버를 포함하고, 상기 조정된 출력 전압 스윙은 상기 프로그램 가능한 드라이버의 저항과 관계없는, 메모리 디바이스.
  2. 제1항에 있어서,
    상기 I/O 신호 라인 인터페이스는 추가로 상기 I/O 신호 라인을 고전압 레일, 저전압 레일, 또는 중간 레일 전압 중 하나로 종단시키는 것인, 메모리 디바이스.
  3. 제1항에 있어서,
    상기 I/O 신호 라인 인터페이스는 다수의 상이한 I/O 신호 라인에 대한 다수의 I/O 신호 라인 인터페이스 중 하나를 포함하고, 각각의 I/O 신호 라인 인터페이스에 대한 프로그램 가능한 드라이버를 추가로 포함하며, 각각의 프로그램 가능한 드라이버는 별개의 I/O 신호 라인 인터페이스들을 통한 송신을 위해 출력 전압 스윙을 개별적으로 조정하는 것인, 메모리 디바이스.
  4. 제1항에 있어서,
    상기 프로그램 가능한 드라이버는 추가로 내부 가변 전압 스윙을 생성하는 것인, 메모리 디바이스.
  5. 제1항에 있어서,
    상기 프로그램 가능한 드라이버는 추가로 상기 메모리 제어기로부터 가변 전압 레일을 수신하는 것인, 메모리 디바이스.
  6. 제5항에 있어서,
    상기 메모리 제어기로부터 수신된 상기 가변 전압 레일은 상기 메모리 제어기의 드라이버에 인가되는 것과 동일한 전압 레일 또는 상기 메모리 제어기의 드라이버에 인가되는 전압 레일과 상이한 전압 레일을 포함하는, 메모리 디바이스.
  7. 제1항에 있어서,
    상기 프로그램 가능한 드라이버는 1 비트; 1 바이트; 하나의 디바이스; 하나의 버스; 또는 하나의 채널의 세분성(granularity)으로 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 것인, 메모리 디바이스.
  8. 제1항에 있어서,
    상기 프로그램 가능한 드라이버는 n형-n형 드라이버 아키텍처, n형-n형 드라이버 아키텍처, p형-p형 드라이버 아키텍처, 또는 p형-n형 드라이버 아키텍처를 갖는, 메모리 디바이스.
  9. 제1항에 있어서,
    상기 프로그램 가능한 드라이버는 상기 메모리 디바이스의 모드 레지스터에 의해 설정되는, 상기 메모리 디바이스의 동작 모드; 상기 메모리 제어기로부터 상기 메모리 디바이스에 의해 수신된 명령에 의해 설정되는, 상기 메모리 디바이스의 동작 모드; 또는 상기 메모리 디바이스에 의한 I/O에 사용되는 주파수 중 하나 이상에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 것인, 메모리 디바이스.
  10. 제1항에 있어서,
    상기 프로그램 가능한 드라이버는 레귤레이터 대역폭, 레귤레이터 효율, 비선형 제어, 또는 저부하 전력 관리 중 하나 이상을 포함하는 하나 이상의 전압 레귤레이터 특성을 추가로 동적으로 조정하는 것인, 메모리 디바이스.
  11. 메모리 서브시스템에서 인터페이싱하기 위한 방법으로서,
    메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스를 통해 출력할 비트를 생성하는 단계;
    소스 전압에 기초하여 상기 I/O 신호 라인 인터페이스를 통한 상기 비트의 송신을 위해 출력 전압 스윙을 동적으로 조정하는 단계; 및
    상기 동적으로 조정된 출력 전압 스윙을 사용하여 상기 I/O 신호 라인 인터페이스를 구동하는 단계를 포함하는, 방법.
  12. 제11항에 있어서,
    상기 I/O 신호 라인 인터페이스는 고전압 레일, 저전압 레일, 또는 중간 레일 전압 중 하나로 종단되는, 방법.
  13. 제11항에 있어서,
    상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 디바이스의 상이한 I/O 신호 라인 인터페이스의 전압 스윙과 상이한 출력 전압 스윙으로 상기 출력 전압 스윙을 조정하는 단계; 소스 전압을 감소된 전압 스윙으로 내부적으로 조절하는 단계; 상기 메모리 제어기로부터 가변 전압 레일을 수신하는 단계; 상기 메모리 제어기의 신호 라인의 드라이버에 인가되는 것과 동일한 전압 소스 신호인 감소된 전압 스윙 소스 전압을 수신하는 단계; 또는 상기 메모리 제어기의 신호 라인의 드라이버에 인가되는 것과 상이한 전압 소스 신호인 감소된 전압 스윙 소스 전압을 수신하는 단계 중 하나를 포함하는, 방법.
  14. 제11항에 있어서,
    상기 출력 전압 스윙을 동적으로 조정하는 단계는 비트, 바이트, 디바이스, 버스, 또는 채널 중 하나의 제어의 세분성에 대해 출력 스윙을 제어하기 위해 상기 출력 전압 스윙을 동적으로 조정하는 단계를 포함하는, 방법.
  15. 제11항에 있어서,
    상기 출력 전압 스윙을 동적으로 조정하는 단계는 상기 메모리 디바이스의 모드 레지스터에 의해 설정되는, 상기 메모리 디바이스의 동작 모드; 상기 메모리 제어기로부터 상기 메모리 디바이스에 의해 수신된 명령에 의해 설정되는, 상기 메모리 디바이스의 동작 모드; 상기 메모리 디바이스에 의한 I/O에 사용되는 주파수; 또는 레귤레이터 대역폭, 레귤레이터 효율, 비선형 제어, 또는 저부하 전력 관리를 포함하는 하나 이상의 전압 레귤레이터 특성 중 하나 이상에 기초하여 상기 출력 전압 스윙을 동적으로 조정하는 단계를 포함하는, 방법.
  16. 메모리 서브시스템을 갖는 전자 디바이스로서,
    메모리 디바이스; 및
    상기 메모리 디바이스로부터 액세스된 데이터에 기초하여 디스플레이를 생성하도록 결합된 터치스크린 디스플레이
    를 포함하고, 상기 메모리 디바이스는
    상기 메모리 디바이스와 관련 메모리 제어기 사이에 결합된 I/O 신호 라인을 위한 입력/출력(I/O) 신호 라인 인터페이스; 및
    상기 I/O 신호 라인을 통해 상기 메모리 디바이스로부터 상기 메모리 제어기로 상기 I/O 신호 라인 인터페이스를 통한 송신을 위해 출력 전압 스윙을 동적으로 조정하기 위한 프로그램 가능한 드라이버를 포함하고, 상기 조정된 출력 전압은 상기 프로그램 가능한 드라이버의 저항과 관계없는, 전자 디바이스.
  17. 머신에 의해 실행될 때, 제11항 내지 제15항 중 어느 한 항에 따른 메모리 서브시스템에서 인터페이싱하기 위한 방법을 실행하는 동작들을 수행하는, 콘텐츠가 저장된 컴퓨터 판독 가능 저장 매체를 포함하는 제조물.
  18. 메모리 서브시스템에서 인터페이싱하기 위한 장치로서,
    제11항 내지 제15항 중 어느 한 항에 따른 메모리 서브시스템에서 인터페이싱하기 위한 수단을 포함하는 장치.
KR1020177012637A 2014-12-08 2015-11-19 조정 가능한 저 스윙 메모리 인터페이스 KR102456897B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/564,055 US20160162214A1 (en) 2014-12-08 2014-12-08 Adjustable low swing memory interface
US14/564,055 2014-12-08
PCT/US2015/061653 WO2016094052A1 (en) 2014-12-08 2015-11-19 Adjustable low swing memory interface

Publications (2)

Publication Number Publication Date
KR20170093794A true KR20170093794A (ko) 2017-08-16
KR102456897B1 KR102456897B1 (ko) 2022-10-21

Family

ID=56094371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012637A KR102456897B1 (ko) 2014-12-08 2015-11-19 조정 가능한 저 스윙 메모리 인터페이스

Country Status (6)

Country Link
US (1) US20160162214A1 (ko)
JP (1) JP6792903B2 (ko)
KR (1) KR102456897B1 (ko)
CN (1) CN107077302B (ko)
TW (1) TWI587143B (ko)
WO (1) WO2016094052A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780782B2 (en) 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US9665527B2 (en) 2014-12-09 2017-05-30 Intel Corporation Dynamic bus inversion with programmable termination level to maintain programmable target ratio of ones and zeros in signal lines
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US10255967B1 (en) * 2017-11-28 2019-04-09 Micron Technology, Inc. Power reduction technique during write bursts
US10643692B2 (en) * 2018-03-02 2020-05-05 Sandisk Technologies Llc Adaptive programming voltage for non-volatile memory devices
US10998011B2 (en) 2018-08-21 2021-05-04 Micron Technology, Inc. Drive strength calibration for multi-level signaling
JP7467692B2 (ja) 2020-11-26 2024-04-15 長江存儲科技有限責任公司 マルチダイ動作のための動的なピーク電力管理

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139718A (ja) * 2002-10-17 2004-05-13 Samsung Electronics Co Ltd 出力ドライバおよび出力駆動方法
JP2007129601A (ja) * 2005-11-07 2007-05-24 Canon Inc 同期回路システム
KR20090004591A (ko) * 2007-06-28 2009-01-12 인텔 코오퍼레이션 메모리 디바이스들에 대한 감소된 신호 레벨 지원
KR20140045994A (ko) * 2011-06-30 2014-04-17 실리콘 이미지, 인크. 단일 종단형 구성가능한 다중 모드 드라이버
JP2014075624A (ja) * 2012-10-02 2014-04-24 Fujitsu Semiconductor Ltd 受信回路、受信回路の制御方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004092904A2 (en) * 2003-04-10 2004-10-28 Silicon Pipe, Inc. Memory system having a multiplexed high-speed channel
TWI271032B (en) * 2004-04-06 2007-01-11 Samsung Electronics Co Ltd Output drivers having adjustable swing widths during test mode operation
JP2007129061A (ja) * 2005-11-04 2007-05-24 Taiyo Yuden Co Ltd 高周波電子部品
US7429877B2 (en) * 2007-02-02 2008-09-30 International Business Machines Corporation Design structure for a flexible multimode logic element for use in a configurable mixed-logic signal distribution path
US8022729B2 (en) * 2008-04-11 2011-09-20 Micron Technology, Inc. Signal driver circuit having adjustable output voltage for a high logic level output signal
US8242854B2 (en) * 2009-06-30 2012-08-14 Qualcomm, Incorporated Enhancing device reliability for voltage controlled oscillator (VCO) buffers under high voltage swing conditions
US8582374B2 (en) * 2009-12-15 2013-11-12 Intel Corporation Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system
US8456928B2 (en) * 2010-05-24 2013-06-04 International Business Machines Corporation Dynamic adjustment of reference voltage in a computer memory system
WO2012021380A2 (en) * 2010-08-13 2012-02-16 Rambus Inc. Fast-wake memory
US8649229B2 (en) * 2011-06-29 2014-02-11 Intel Corporation Memory module bus termination voltage (VTT) regulation and management
US8885435B2 (en) * 2012-09-18 2014-11-11 Silicon Image, Inc. Interfacing between integrated circuits with asymmetric voltage swing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139718A (ja) * 2002-10-17 2004-05-13 Samsung Electronics Co Ltd 出力ドライバおよび出力駆動方法
JP2007129601A (ja) * 2005-11-07 2007-05-24 Canon Inc 同期回路システム
KR20090004591A (ko) * 2007-06-28 2009-01-12 인텔 코오퍼레이션 메모리 디바이스들에 대한 감소된 신호 레벨 지원
KR20140045994A (ko) * 2011-06-30 2014-04-17 실리콘 이미지, 인크. 단일 종단형 구성가능한 다중 모드 드라이버
JP2014075624A (ja) * 2012-10-02 2014-04-24 Fujitsu Semiconductor Ltd 受信回路、受信回路の制御方法

Also Published As

Publication number Publication date
CN107077302B (zh) 2021-03-23
TW201631489A (zh) 2016-09-01
JP2017538241A (ja) 2017-12-21
JP6792903B2 (ja) 2020-12-02
CN107077302A (zh) 2017-08-18
US20160162214A1 (en) 2016-06-09
KR102456897B1 (ko) 2022-10-21
TWI587143B (zh) 2017-06-11
WO2016094052A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
KR102456897B1 (ko) 조정 가능한 저 스윙 메모리 인터페이스
US9152257B2 (en) Low swing voltage mode driver
TWI740897B (zh) 具有窄帶寬中繼器通道的記憶體子系統
TWI590068B (zh) 可重組態傳輸器
JP6400745B2 (ja) スイッチングジッタを低減する装置及び方法
TWI620179B (zh) Ｓｒａｍ位元線及寫入輔助設備與用於降低動態功率和峰值電流之方法、以及雙輸入位準移位器
US10025685B2 (en) Impedance compensation based on detecting sensor data
TWI718213B (zh) 彈性dll(延遲鎖定迴路)校準技術
KR101720890B1 (ko) 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템
US20180181504A1 (en) Apparatuses and methods for training one or more signal timing relations of a memory interface
JP2017539005A (ja) プログラム可能な終端レベルでのダイナミックバス反転
US11201611B2 (en) Duty cycle control circuitry for input/output (I/O) margin control
US11404094B2 (en) Transmitter circuitry with N-type pull-up transistor and low output voltage swing
US20160077567A1 (en) Apparatus and method for reducing leakage power of a circuit
JP6396627B1 (ja) 調節可能な電圧および終端を持つメモリインタフェースおよび使用の方法
JP7443262B2 (ja) デュアル・パワーｉ／ｏ送信機

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant