TW201626155A - 對於系統單晶片中的記憶體存取之電源管理的技術 - Google Patents

對於系統單晶片中的記憶體存取之電源管理的技術 Download PDF

Info

Publication number
TW201626155A
TW201626155A TW104127716A TW104127716A TW201626155A TW 201626155 A TW201626155 A TW 201626155A TW 104127716 A TW104127716 A TW 104127716A TW 104127716 A TW104127716 A TW 104127716A TW 201626155 A TW201626155 A TW 201626155A
Authority
TW
Taiwan
Prior art keywords
memory
power state
module
modules
power
Prior art date
Application number
TW104127716A
Other languages
English (en)
Other versions
TWI596468B (zh
Inventor
蘇凱圖Ｒ 帕提瓦拉
法蘇戴夫 比比卡
史蒂芬 瑪契爾
羅希特Ｒ 佛馬
菲力普 亞伯拉罕
厄文Ｊ 維茲
瑪南 卡圖里亞
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201626155A publication Critical patent/TW201626155A/zh
Application granted granted Critical
Publication of TWI596468B publication Critical patent/TWI596468B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

對於一系統單晶片(SOC)管理電源狀態的技術及機構。該SOC之多個模組包括一第一模組，該第一模組執行包括對一記憶體之一或多個存取之一任務。在一實施例中，該SOC轉換至一記憶體路徑可用(PMA)電源狀態及一記憶體路徑不可用(PMNA)電源狀態中之一者，其中該轉換回應於在該任務期間僅該多個模組中之該第一模組存取該記憶體之一指示。該PMA電源狀態允許該記憶體與該第一模組之間的資料通信，且阻止該記憶體與該多個模組中之任何其他模組之間的資料通信。在另一實施例中，該PMNA電源狀態阻止該記憶體與該多個模組中之任一者之間的資料通信，但准許自該PMNA電源狀態至該PMA電源狀態之一低延遲轉換。

Description

對於系統單晶片中的記憶體存取之電源管理的技術 發明領域
本文中論述之實施例大體係關於對於積體電路之電源管理。更特定而言，某些實施例包括(但不限於)促進對系統單晶片之記憶體的電源有效存取之電源狀態。
發明背景
在系統單晶片(SOC)中，SOC之電路組件整合於單一晶片上。SOC積體電路在各種應用中正變得越來越普遍，該等應用包括嵌入式應用，諸如機上盒、行動電話、攜帶型媒體器件等。儘管SOC中之組件的高度整合提供了諸如晶片面積節省及較佳信號品質之優勢，但電力消耗及效能延遲逐漸變成對包括此等SOC之器件的重要約束。尤其對於攜帶型SOC應用而言，有效電源管理功能性為許多SOC實施之有價值的態樣。
記憶體存取對SOC效率及效能有顯著影響。通常，SOC之不同組件個別地存取相同記憶體資源。現有SOC記憶體存取解決方案個別地涉及在需要存取SOC之記憶體 時加電整個SOC及SOC的主電壓供應。然而，與此等途徑相關聯之成本巨大，至少就延遲及過渡能量而言。此外，存在與SOC之組件之間的記憶體之共用相關聯之挑戰，諸如用於組件之操作的延遲需求、存取記憶體之功率效率及類似者。
依據本發明之一實施例，係特地提出一種系統單晶片(SOC)電路，該電路包含：多個模組，該多個模組包括第一模組，該多個模組各自包含經組態以請求存取記憶體之各別電路；記憶體控制器，該記憶體控制器耦接至多個模組中之每一者；及電源管理單元，該電源管理單元包含經組態以接收一或多個信號之電路，該一或多個信號指示在第一模組之任務期間，由多個模組對該記憶體的任何存取將為藉由第一模組的一存取，其中回應於該一或多個信號，電源管理單元將SOC電路轉換至第一電源狀態及第二電源狀態中之一者，其中第一電源狀態允許記憶體與第一模組之間的資料通信，且阻止記憶體與多個模組中除第一模組外之任何模組之間的資料通信；其中第一模組交換資料以執行該任務之一操作，包括第一模組經由一記憶體控制器與記憶體交換資料，且其中電源管理單元進一步執行第一電源狀態與第二電源狀態之間的轉換，其中記憶體與多個模組之間的通信之允許同記憶體與多個模組之間的通信之阻止之間歸因於轉換的任何改變為關於記憶體與第一模組之間的通信之改變。
100、690、705‧‧‧系統單晶片
105、695‧‧‧電源管理單元
110、130‧‧‧模組
111‧‧‧處理器單元
112‧‧‧核心
114‧‧‧顯示模組
116‧‧‧集線器模組
120‧‧‧互連電路
140、634、764‧‧‧記憶體控制器
145、632、762‧‧‧記憶體/記憶體器件
150‧‧‧傳信
160‧‧‧時鐘閘控邏輯
162‧‧‧狀態邏輯
164‧‧‧電源閘控邏輯
166‧‧‧電壓供應邏輯
200‧‧‧方法
300、305‧‧‧狀態圖
310‧‧‧PMA電源狀態
315、325、335、345a、345b、345n‧‧‧轉換
320‧‧‧PMNA電源狀態
330‧‧‧作用中
340a、340b、340n‧‧‧低電源狀態
350‧‧‧圖表
400、500、510‧‧‧時序圖
410‧‧‧信號PreWake
420‧‧‧信號PMA_REQ
430‧‧‧信號PMA_ACK
440‧‧‧信號PMNA_REQ
450、460‧‧‧信號PMA_RELEASE
470‧‧‧MEM_LINK_STATUS
600‧‧‧計算系統
610‧‧‧匯流排/匯流排系統
620、710‧‧‧處理器
630、760‧‧‧記憶體子系統
636‧‧‧作業系統
638‧‧‧指令
640‧‧‧輸入/輸出介面
650‧‧‧網路介面
660‧‧‧儲存器/內部大量儲存器件
662‧‧‧程式碼/指令及資料
670‧‧‧周邊介面
700‧‧‧器件
720‧‧‧音訊子系統
730‧‧‧顯示子系統
732‧‧‧顯示介面
740‧‧‧I/O控制器
750‧‧‧電源管理
770‧‧‧連接性
772‧‧‧蜂巢式連接性
774‧‧‧無線連接性
776‧‧‧偶極天線
778‧‧‧數據機
780‧‧‧周邊連接
782‧‧‧至
784‧‧‧自
在附圖之圖式中藉由實例且並非以限制方式說明本發明之各種實施例，且其中：圖1為根據一實施例說明用以提供記憶體存取之系統單晶片的要素的高級功能方塊圖。
圖2為根據一實施例說明用於操作系統單晶片之方法的要素的流程圖。
圖3為根據一實施例說明系統單晶片之電源狀態轉換的狀態圖。
圖4為根據一實施例說明用以操作系統單晶片之信號交換的要素的時序圖。
圖5為根據一實施例說明由系統單晶片執行之任務的要素之時序圖。
圖6為根據一實施例說明用以提供對記憶體資源之存取的電腦平台之要素的高級功能方塊圖。
圖7為根據一實施例說明用以提供對記憶體資源之存取的行動器件之要素的高級功能方塊圖。
較佳實施例之詳細說明
隨著SOC電路中之整合程度增大，使用記憶體資源之SOC組件的數目及種類亦增長。因此，存在提供對SOC組件之高電源效率記憶體存取的增長需要。本文中論述之技術及機構個別地提供藉由駐留於SOC中之多個模組之特定模組促進記憶體之有效存取的電源狀態。此類技術及/或 機構可提供第一SOC電源狀態，其中將對記憶體之存取提供給第一SOC模組，但不提供給可以其他方式存取SOC之不同電源狀態中之記憶體的一或多個其他SOC模組。電源狀態可進一步包含防止由第一模組以及其他模組存取記憶體之第二電源狀態。然而，第二電源狀態可充當促進至第一電源狀態之低延遲轉換的備用電源狀態。
圖1根據某些實施例說明提供對於記憶體存取之電源管理的系統單晶片(SoC)100之元件。SOC 100僅為包含多個組件(在本文中被稱作「模組」)之積體電路(IC)的一個實例，每一組件個別地存取包括於彼IC中或耦接至彼IC之相同記憶體資源。此IC可提供根據記憶體對多個模組之可用性支援多個模組中之僅一些(例如，僅一個)之記憶體存取的一或多個SOC電源狀態。
本文關於促進由SOC 100之模組130之記憶體存取的電源狀態對某些實施例進行論述，其中此類電源狀態阻止由SOC 100之一或多個其他模組110對記憶體存取。然而，此論述可擴展為另外地或替代地應用於由SOC之多個其他模組中之任一者對記憶體存取。一或多個其他模組110之具體數目及類型僅為說明性，且並不限制某些實施例。
SOC 100可包括作為桌上型電腦、膝上型電腦、手持式器件(例如，智慧型手機、掌上型器件、平板電腦等)、遊戲控制台、無線通信器件或其他此類能夠計算之器件的組件操作之電路。為促進此類操作，SOC 100可包含多個模組(例如，包括模組130及一或多個模組110)及耦接到其上之 記憶體控制器140，記憶體控制器140為多個模組提供對於包括於SOC 100中或耦接至SOC 100之記憶體的存取。以說明而非限制之方式，記憶體控制器140可提供對於包括於SOC 100中之記憶體145(諸如，動態隨機存取記憶體(DRAM)模組)之存取。在另一項實施例中，記憶體145為可與封裝器件之IC裸片堆疊中之SOC 100堆疊的另一IC晶片(未展示)之部分。記憶體145及/或記憶體控制器140之操作可符合(例如)諸如2012年9月之DDR4 SDRAM JEDEC標準JESD79-4之雙資料速率(DDR)標準、諸如2013年10月之HBM DRAM標準JESD235的高頻寬記憶體(HBM)標準或其他此類標準之一些或所有要求。
互連電路120可將SOC 100之各種模組耦接至記憶體控制器140(且在一些實施例中，將SOC 100之各種模組耦接至彼此)以用於資料及/或控制訊息之各種交換。互連電路120可包括用於將模組110、130耦接至記憶體控制器140之一或多個匯流排、橫桿、網狀架構及/或其他連接機構的多種組合中之任一者。互連電路120可包含(例如)一或多個位址及/或資料匯流排。應理解，模組110、130中之一些或所有可各自經由相異通信路徑耦接至記憶體控制器140。舉例而言，根據一些實施例，可使用一或多個專用資料線及/或控制線等僅將模組110、130中之特定一者耦接至記憶體145。模組110、130與記憶體控制器140之間的通信可根據習知通信技術經調適，該等技術並未在本文中詳述且並不限制某些實施例。
模組110、130可個別地傳送存取記憶體145之請求至記憶體控制器140，例如，其中模組110、130獨立於彼此請求此存取。儘管某些實施例或在此方面不受限制，但一或多個模組110可包括耦接至記憶體控制器140之處理器單元111。處理器單元111可包括用以執行作業系統(OS)(未展示)之一或多個核心112。另外，處理器單元111可包括諸如靜態隨機存取記憶體(SRAM)及類似者之快取記憶體(未展示)或多種類型之內部整合記憶體中之任一者。在一項實例中，記憶體145可儲存可由處理器單元111執行之軟體程式。在一些實施例中，處理器單元111可存取基本輸入/輸出系統(BIOS)指令(例如，儲存於記憶體145中或單獨儲存器件中)。
一或多個模組110可包括額外或替代模組，如由用以執行影像資料處理之說明性顯示模組114及用以充當用於SOC 100之一或多個其他組件(未展示)之集線器的集線器模組116表示。舉例而言，集線器模組116可包含平台集線器、輸入/輸出(I/O)集線器或其他此類集線器電路。類似於處理器單元111，顯示模組114及集線器模組116可(例如，取決於SOC 100之給定電源狀態)各自在各種時間經由記憶體控制器140存取記憶體145。
SOC 100可在不同時間在兩個或兩個以上電源狀態中之任一者中操作，且可提供邏輯(例如，包括硬體、韌體及/或執行軟體)以支援、起始或以其他方式實施此類電源狀態之間的轉換。根據一項例示性實施例，SOC 100之電 源管理單元105可包含狀態邏輯162(包括硬體及/或執行軟體)以識別待經組態以用於SOC 100之給定電源狀態，例如，其中此識別部分基於模組110、130之當前操作及/或預期將來操作。此外，電源管理單元105可包括或耦接至電路以個別地組態由狀態邏輯162在不同時間識別的不同電源狀態。以說明而非限制之方式，電源管理單元105可包括時鐘閘控邏輯160，該邏輯包含執行SOC 100之一或多個組件之時鐘閘控以個別地組態SOC 100之電源狀態的電路。替代地或另外，電源管理單元105可包括用以執行電源閘控以用於組態此電源狀態的電源閘控邏輯164。在一些實施例中，電壓供應邏輯166可選擇性地啟動或撤銷啟動一或多個供應電壓以實施給定電源狀態。此時鐘閘控、電源閘控及/或電壓調整將藉以實施之特定機構可根據習知電源控制機構經調適，該等機構未在本文中詳述以避免混淆某些實施例之特徵。
在一項實施例中，組態有電源管理單元105之一或多個電源狀態將選擇性地使得與記憶體145的通信對於模組110、130之一子集(例如，僅該子集合)成為可能。第一電源狀態可經由記憶體控制器140允許記憶體模組130與記憶體145之間的資料通信，其中彼第一電源狀態亦阻止一或多個模組110中之一些或所有參與同記憶體145之資料交換。在一些實施例中，第二電源狀態充當針對由模組130對記憶體145的可存取性准許快速轉換至第一電源狀態之備用模式。此電源狀態可在適應模組130之任務中提供改良功 率效率，模組130被視為對於SOC 100之操作至關重要或原本將在預期一或多個模組110至少就記憶體存取而言不起作用時的時間段期間被執行。
舉例而言，模組130可提供用於SOC 100與耦合至其上之代理程式(未展示)之間的I/O通信之功能性。此代理程式可駐留於包括SOC 100之平台上，或替代地可經由一或多個有線網路及/或無線網路之多種組合中之任一者與此平台通信。在一實施例中，模組130包含通信處理器、數據機、WiFi網路模組、藍芽網路模組、蜂巢式電話模組或其他此類通信I/O介面硬體。在一些實施例中，模組130包含全球定位系統(GPS)模組、全球導航衛星系統(GNSS)模組或用以交換大地測量資訊之其他接收器及/或傳輸器電路。在其他實施例中，模組130包含用於SOC 100輸出或接收音訊資料之串流的串流電路。此等僅為由模組130提供以執行包含記憶體存取之任務的功能性之一些實例，例如，同時一或多個其他模組110處於相對深度低功率模式。
為了在一或多個模組110不起作用(至少關於存取記憶體145不起作用)時有效支援模組130之操作，電源管理單元105可實施電源狀態以選擇性地停用記憶體145與一或多個模組110之間的資料通信。此外，在模組130不存取記憶體145，但可預期在一或多個模組110之工作期間緊急存取記憶體145時，電源管理單元105可選擇性地針對額外功率效率實施另一電源狀態。可回應於模組150與電源管理單元105之間交換的傳信150個別地實施此類電源狀態。在 一些實施例中，模組130為模組110、130中能夠請求電源管理單元105或以其他方式傳信至電源管理單元105將實施此類電源狀態之唯一一者。傳信150可提供獨立於執行韌體(或其他此類程式碼)實施電源狀態轉換之控制電路的快速操作。
圖2根據實施例說明用於操作SOC之方法200的要素。舉例而言，可執行方法200以個別地組態SOC 100之電源狀態。在一實施例中，藉由具有電源管理單元105之特徵中之一些或所有的電路執行方法200。
方法200可包括，在210處，偵測在SOC之多個模組中之第一模組的任務期間，由SOC之多個模組對記憶體之任何存取將為藉由第一模組的一存取。第一模組可具有模組130之特徵中之一些或所有，例如，其中多個模組經由記憶體控制器140耦接至記憶體145。在210處之偵測可基於(例如)藉由電源管理單元105接收之指示多個模組之當前活性及/或多個模組之預期將來活性的一或多個信號。該一或多個信號可指定或以其他方式指示，預期僅多個模組中之第一模組在准許停用多個模組中之一或多個其他模組之記憶體存取(伴隨電力節省)的至少一時間段中要求記憶體存取。可作為先驗輸入接收之該等一或多個信號的具體數目及類型並不限制某些實施例。可藉以產生、傳達及/或評估該一或多個信號之特定機構可根據未在本文中詳述之習知平台效能評估技術經調適。
回應於210處之偵測，方法200可在220處將SOC 轉換至第一電源狀態及第二電源狀態中之一者，其中第一電源狀態允許記憶體與第一模組之間的資料通信，且阻止記憶體與多個模組中除第一模組外之任一者之間的資料通信。為簡潔起見，此第一電源狀態在本文中被稱作記憶體路徑可用(path-to-memory-available；PMA)電源狀態。相反地，第二電源狀態可阻止記憶體與多個模組中之任一者之間的資料通信。然而，第二電源狀態可准許至第一電源狀態之快速轉換，(例如)相比於可由SOC之另一電源狀態提供的任何對應轉換。因此，第二電源狀態可促進在第一電源狀態中藉由第一模組對記憶體存取的迅速恢復。為簡潔起見，此第二電源狀態在本文中被稱作記憶體路徑不可用(path-to-memory-not-available；PMNA)電源狀態。
在第一電源狀態期間，方法200可在230處交換資料以執行第一模組之任務的操作。230處之交換可包括經由SOC之記憶體控制器在第一模組與記憶體之間交換資料。在230處之資料交換之前或之後，方法200可在240處執行在第一電源狀態與第二電源狀態之間的SOC之轉換。歸因於240處之轉換，同記憶體及多個模組之資料通信的允許與同記憶體及多個模組之資料通信的阻止之間的任何改變為關於記憶體與第一模組之間的通信之改變。因此，第一模組可為歸因於在240處執行之轉換而在被阻止同記憶體交換資料與被准許同記憶體交換資料之間轉換的多個模組中之唯一一者。相反地，其他模組可在240處之轉換之前、期間或之後，各自保持不能與記憶體通信。
220處之轉換可包括自除第一電源狀態及第二電源狀態中之任一者外之SOC的電源狀態轉換SOC。舉例而言，圖3展示包括電源狀態及SOC之電源狀態轉換(諸如根據方法200操作之一者)之狀態圖300。如階段圖300中所示，根據一項實施例之狀態圖305(狀態圖305包括記憶體路徑可用電源狀態PMA 310及記憶體路徑不可用電源狀態PMNA 320)可為包括SOC之一或多個其他電源狀態的較大狀態圖之一部分。狀態圖305包括自PMA 310至PMNA 320之轉換315。回應於SOC之電源管理邏輯偵測到在預期即將發生之藉由第一模組對記憶體存取前至少暫時減少電源消耗(除了由PMA 320提供之其他電源節省)之機會，可發生此轉換315。狀態圖305進一步包含自PMNA 320至PMA 310之轉換325，舉例而言，回應於第一模組(例如)在預期其他模組保持不作用時指示需要此下一記憶體存取，可發生轉換325。
圖3之狀態圖300及圖表350說明PMA 310及/或PMNA 320之間的關於各種常規電源狀態的某些區別。然而，一般熟習此項技術之讀者將瞭解，時序圖300之在狀態圖305外之狀態及狀態轉換僅為說明性的，且並不限制某些實施例。在一實施例中，狀態圖300進一步包含(狀態圖305之外的)自PMA 310至完全操作電源狀態，作用中(Active)330之轉換335。而在作用中330中，SOC可支援由SOC多個模組中之任一者及每一者對記憶體存取。狀態圖300進一步展示狀態圖305外部之各種低電源狀態LPS1 340a、LPS2 340b、...、LPSn 340n，其中該等低功率狀態可經由各別轉換345a、345b、...、345n個別地轉換至/自PMA 310。一些或所有該等低功率狀態可同等處理多個模組，至少就支援藉由多個模組存取記憶體而言。儘管某些實施例在此方面不受限制，但LPS1 340a、LPS2 340b、...、LPSn 340n可包括各種習知備用、睡眠、休眠及/或其他電源狀態中之任一者。該等習知電源狀態之實例包括(例如)由美國加利福尼亞州聖克拉拉Intel公司製造的SOC之SOi1、SOi2等電源狀態。
如圖表350中所展示，低功率狀態LPS1 340a、LPS2 340b、...、340b可個別地包括停用記憶體自身以阻止任何資料交換，例如，其中記憶體器件經解耦、電源切斷、時鐘閘控、電源閘控及/或類似者。如說明性圖表350中所展示，該停用可包括(例如)將記憶體置放於阻止記憶體與記憶體控制器之間的資料交換之自我再新模式中。相反，記憶體在PMA 310期間經允許以促進與第一模組之資料交換，且(在一些實施例中)甚至可在PMNA 320期間經如此允許，例如，其中SOC之一些其他組件替代地經組態於PMNA 320中以阻止此類資料交換。
在一實施例中，記憶體自身在PMNA 320期間(例如)藉由將記憶體置放於自我再新模式中及/或藉由閘控而部分停用，從而阻止或以其他方式限制記憶體時鐘信號至記憶體之通信。在PMA狀態期間，記憶體可替代地經組態以自記憶體控制器接收明確記憶體再新信號，(例如)而非以自我再新模式操作。舉例而言，如圖表350中所展示，可在 PMA電源狀態期間將記憶體時鐘信號提供給記憶體，其中在PMNA電源狀態期間阻止將記憶體時鐘信號提供給記憶體。
替代地或另外，可在PMA 310期間(且在一些實施例中在PMNA 320期間)將系統時鐘信號傳達至第一模組(而非SOC之其他模組)，但在SOC之一或多個其他低功率狀態期間不將系統時鐘信號傳達至第一模組或其他模組。因此，PMA電源狀態與PMNA電源狀態之間的轉換(例如，轉換315、325中之一者)可包含改變對第一模組、記憶體控制器或記憶體中之一或多者的電源閘控及/或時鐘閘控。在記憶體、記憶體控制器及/或第一模組在PMNA 320期間至少部分保持電控及/或時控之情況下，藉由恢復時鐘信號傳遞至該等組件，SOC之一些或所有該等組件可容易地用於轉換325之「瞬時接通」實施。
在一些實施例中，SOC之一模組(除第一模組外)可在操作電源狀態(除PMA電源狀態外)期間耦接至電源軌，其中彼模組在PMA狀態及/或PMNA電源狀態期間經時鐘閘控、電源閘控及/或自電源軌解耦。舉例而言，在作用中330期間，多個模組中之每一者可經耦接以經由各別電源軌接收電源，其中僅多個模組中之第一模組在PMA 320期間經耦接以接收充足電力以允許記憶體存取。第一模組亦可為在PMNA 320期間耦接至此電源之多個模組中之唯一一者。
在一些實施例中，記憶體控制器在PMA電源狀態 期間經耦接以接收電力，且在一些實施例中可在PMNA電源狀態期間經耦接以接收至少一些電源。舉例而言，記憶體控制器在PMNA 320期間可經電源閘控及/或時鐘閘控。替代地或另外，PMA電源狀態可包括互連電路，該互連電路經解耦及/或電源切斷以阻止記憶體控制器與SOC之除第一模組外之一或多個模組之間的資料通信。在此實施例中，PMNA電源狀態可包括另一互連電路，該另一互連電路經解耦及/或電源切斷以進一步阻止記憶體控制器與第一模組之間的資料通信。
現參考圖4，展示在SOC之一模組與用於SOC之電源管理邏輯之間交換的信號的時序圖400。該模組可選擇性地具備藉由SOC之PMA電源狀態對記憶體之存取。時序圖400可表示交換(諸如信號150之交換)以控制各自至PMA電源狀態或PMNA電源狀態之一或多個轉換。舉例而言，該一或多個電源狀態轉換可包括轉換315、325中之一者或兩者。時序圖400中所展示之信號的特定時序並不限制某些實施例。
如說明性時序圖400中所展示，信號PreWake 410可由模組確證，其中PreWake 410提前將對預期PMA電源模式之請求傳信至電源管理邏輯。回應於PreWake 410，可啟動SOC之一或多個時鐘信號源，例如用於SOC自諸如LPS1 340a、LPS2 340b、...、LPSn 340n中之一者之低功率狀態轉換。
在時間t1處，信號PMA_REQ 420可由模組確證 以請求電源管理邏輯組態PMA電源狀態。隨後，電源管理邏輯可確證信號PMA_ACK 430返回向模組確認由PMA_REQ 420傳達之請求。隨後，例如，在PMA_ACK 430之上升邊緣由模組接收之後，請求信號PMA_REQ 420可解除確證。
回應於PMA電源狀態請求，MEM_LINK_STATUS 470可由電源管理邏輯確證以向模組傳信，一連結可用於模組以與記憶體交換資料。作為回應，模組(例如)在在時間t5與時間t6之間的說明性時段期間可經由該連結存取記憶體。在此時間段期間，信號PMNA_REQ 440可由模組確證一或多次以個別地請求電源管理邏輯組態PMNA電源狀態。PMNA_REQ 440之此確證可以模組之非作用狀態(至少就記憶體存取而言)之即將來臨時段的預報進行。在存取此記憶體之任務的串流及/或其他操作期間，SOC可在PMA電源狀態與PMNA電源狀態之間多次轉換。
在任務完成時，模組可確證信號PMA_RELEASE 450以向電源管理單元指示模組(至少暫時地)不再需要記憶體，且在某些狀況下，可接受歸因於預期將來連接程序之延遲。模組可接著(例如)在MEM_LINK_STATUS 470之解除確證期間確證信號PMA_RELEASE_ACK 460返回向電源管理邏輯確認PMA_RELEASE 450之接收。在MEM_LINK_STATUS 470指示記憶體已釋放之後，PreWake 410可經解除確證以向電源管理單元傳信，將不需要PMA電 源狀態，例如，其中SOC將轉換至低功率狀態。
現參考圖5，展示時序圖500、時序圖510以說明SOC之操作，其中此操作包括根據一實施例之各種電源狀態轉換。舉例而言，時序圖500、時序圖510可表示包括SOC 100之特徵中之一些或所有之SOC的操作。在一實施例中，根據方法200之操作執行圖5中所展示之電源轉換中之一或多者。
時序圖500、時序圖510表示記憶體傳呼操作之特徵，(例如)可在第三代(3G)通信(諸如，根據瑞士日內瓦之國際電信聯盟的國際行動電信2000(IMT-2000)標準之彼等通信)之支援中執行該記憶體傳呼操作。然而，根據不同實施例，時序圖500、時序圖510之特徵可同樣適用於多種一或多個額外或替代操作中之任一者。
如時序圖500中所展示，SOC之一模組(在此實例中為數據機)週期性地(例如，每1280毫秒)喚醒以實施需要存取SOC之主記憶體的任何必要傳呼操作。儘管某些實施例在此方面不受限制，但典型傳呼循環可持續約20 ms。在一實施例中，數據機可包括通信處理器、控制器、狀態機或僅對說明性20 ms傳呼循環之一些時段起作用之其他電路。舉例而言，數據機之處理器可僅在約10%之循環內需要存取記憶體。然而，在其需要存取記憶體時，處理器可能不能容許轉換至適應此存取之電源狀態時之高延遲。
如時序圖510中所展示，在數據機之處理器(或其他電路)起作用時，其可確證PMA_req信號以在PMA電源狀 態中組態SOC。在此PMA電源狀態期間，數據機處理器可能夠以極低延遲存取主記憶體。在數據機之處理器進入閒置狀態(就記憶體存取而言)時，數據機可確證PMNA_req信號以使SOC轉換至PMNA電源狀態中。PMNA電源狀態之組態可阻止數據機能夠存取主記憶體。然而，PMNA電源狀態可使用除PMA電源狀態之彼等電源節省措施外之額外電源節省措施。以說明而非限制之方式，PMNA電源狀態之組態可包括將記憶體置於自我再新模式中及/或停用以其他方式促進時鐘傳信之一或多個鎖相迴路(PLL)。在單一20 ms傳呼循環期間，SOC可在PMA電源狀態與PMNA電源狀態之間多次轉換。
圖6為計算系統之實施例的方塊圖，在該計算系統中可實施SOC之電源管理。系統600表示根據本文所述之任何實施例的計算器件，且可為膝上型電腦、桌上型電腦、伺服器、遊戲或娛樂控制系統、掃描儀、影印機、印表機，或其他電子器件。系統600可包括處理器620，處理器620為系統600提供處理、操作管理及指令之執行。處理器620可包括任何類型之微處理器、中央處理單元(CPU)、處理核心或其他處理硬體以為系統600提供處理。處理器620控制系統600之整體操作，且可為或包括一或多個可程式化通用或專用微處理器、數位信號處理器(DSP)、可程式化控制器、特殊應用積體電路(ASIC)、可程式化邏輯器件(PLD)，或類似者，或此等器件之組合。
記憶體子系統630表示系統600之主記憶體，且為 將由處理器620執行之程式碼或將在執行常式時使用之資料值提供暫時儲存。記憶體子系統630可包括一或多個記憶體器件，諸如唯讀記憶體(ROM)、快閃記憶體、一或多個種類之隨機存取記憶體(RAM)，或其他記憶體器件，或此等器件之組合。記憶體子系統630儲存及代管(尤其)作業系統(OS)636，以為系統600中之指令的執行提供軟體平台。另外，其他指令638自記憶體子系統630儲存及執行，以提供系統600之邏輯及處理。OS 636及指令638由處理器620執行。
記憶體子系統630可包括記憶體器件632，其中該記憶體器件儲存資料、指令、程式或其他項目。在一項實施例中，記憶體子系統630駐留於系統600之SOC 690上，且包括記憶體控制器634以為亦駐留於SOC 690上之模組提供對記憶體632之存取。SOC 690可包括SOC 100之特徵中之一些或所有。SOC 690之該等模組可包括(例如)處理器620、網路介面650及/或系統600之多種其他此類組件中之任一者。SOC 690之電源管理單元PMU 695可根據本文中論述之技術個別地組態SOC之電源狀態。
SOC 610耦接至匯流排/匯流排系統610。匯流排610為表示任何一或多個單獨實體匯流排、通信線/介面及/或點對點連接之抽象概念，實體匯流排、通信線/介面及/或點對點連接係藉由適當橋接器、配接器及/或控制器連接。因此，匯流排610可包括(例如)系統匯流排、周邊組件互連(PCI)匯流排、工業標準架構(ISA)匯流排、小型電腦系 統介面(SCSI)匯流排、通用串列匯流排(USB)或電氣電子工程師學會(IEEE)標準1394匯流排(通常被稱為「火線」)中之一或多者。匯流排610之匯流排亦可對應於網路介面650中之介面。
系統600亦可包括耦接至匯流排610之一或多個輸入/輸出(I/O)介面640、一或多個內部大量儲存器件660及周邊介面670。I/O介面640可包括使用者藉以與系統600互動之一或多個介面組件(例如，視訊、音訊，及/或文數字介接)。網路介面650為系統600提供經由一或多個網路與遠端器件(例如，伺服器、其他計算器件)通信之能力。網路介面650可包括乙太網路配接器、無線互連組件、USB(通用串列匯流排)，或其他基於有線或無線標準或專屬介面。
儲存器660可為或包括用於以非揮發性方式儲存大量資料之任何習知媒體，諸如一或多個基於磁性、固態或光學之磁碟，或組合。儲存器660以持久性狀態保存程式碼或指令及資料662(亦即，即使系統600之電源中斷，值亦得以保留)。儲存器660一般可被視為「記憶體」，儘管記憶體630為將指令提供至處理器620的執行或操作記憶體。儘管儲存器660為非揮發性的，但記憶體630可包括揮發性記憶體(亦即，資料之值或狀態在電源對系統600中斷之情況下不確定)。
周邊介面670可包括上文未特定提及之任何硬體介面。周邊器件通常指代相依性地連接至系統600之器件。相依性連接為系統600在該處提供軟體及/或硬體平台的連 接，在該平台上執行操作且使用者與該平台互動。
圖7為行動器件之實施例的方塊圖，在該行動器件中可實施SOC之電源管理。器件700表示行動計算器件，諸如計算平板電腦、行動電話或智慧型電話、無線允許型電子閱讀器，或其他行動器件。應理解，通常展示組件中之某些，且器件700中並未展示此器件之所有組件。
器件700可包括處理器710，處理器710執行器件700之主要處理操作。處理器710可包括一或多個實體器件，諸如微處理器、應用程式處理器、微控制器、可程式化邏輯器件，或其他處理構件。藉由處理器710執行之處理操作包括操作平台或作業系統的執行，在該操作平台或作業系統上執行應用程式及/或器件功能。處理操作包括人類使用者或其他器件之與I/O(輸入/輸出)相關的操作、與電源管理相關之操作，及/或與將器件700連接至另一器件相關的操作。處理操作亦可包括與音訊I/O及/或顯示I/O相關之操作。
在一項實施例中，器件700包括音訊子系統720，該音訊子系統表示與將音訊功能提供至計算器件相關聯之硬體(例如，音訊硬體及音訊電路)及軟體(例如，驅動器、編解碼器)組件。音訊功能可包括揚聲器及/或頭戴式耳機輸出，以及麥克風輸入。用於此等功能之器件可整合至器件700中，或連接至器件700。在一項實施例中，使用者藉由提供由處理器710接收及處理之音訊命令而與器件700相互作用。
顯示子系統730表示提供視覺及/或觸覺顯示以用於使用者與計算器件互動之硬體(例如，顯示器件)及軟體(例如，驅動器)組件。顯示子系統730可包括顯示介面732，顯示介面732可包括用以將顯示提供至使用者之特定螢幕或硬體器件。在一項實施例中，顯示介面732包括獨立於處理器710以執行與顯示相關之至少一些處理的邏輯。在一項實施例中，顯示子系統730包括將輸出及輸入兩者提供至使用者之觸控式螢幕器件。
I/O控制器740表示與同使用者的互動相關的硬體器件及軟體組件。I/O控制器740可操作以管理為音訊子系統720及/或顯示子系統730之部分的硬體。另外，I/O控制器740說明用於連接至器件700之額外器件的連接點，使用者可經由該連接點與系統互動。舉例而言，可附接至器件700之器件可包括麥克風器件、揚聲器或立體聲系統、視訊系統或其他顯示器件、鍵盤或小鍵盤器件，或供特定應用使用的其他I/O器件，諸如卡讀取器或其他器件。
如上文所提及，I/O控制器740可與音訊子系統720及/或顯示子系統730互動。舉例而言，經由麥克風或其他音訊器件之輸入可提供用於器件700之一或多個應用或功能的輸入或命令。另外，替代於顯示輸出或除顯示輸出之外，還可提供音訊輸出。在另一實例中，若顯示子系統包括觸控式螢幕，則顯示器件亦充當輸入器件，其可至少部分地藉由I/O控制器740管理。在器件700上亦可存在額外按鈕或開關，以提供藉由I/O控制器740管理之I/O功能。
在一項實施例中，I/O控制器740管理器件，諸如加速計、攝影機、光感測器或其他環境感測器、陀螺儀、全球定位系統(GPS)，或可包括於器件700中之其他硬體。輸入可為直接使用者互動，以及將環境輸入提供至系統以影響其操作(諸如，對於雜訊進行濾波、調整顯示器以用於亮度偵測，為攝影機應用閃光，或其他特徵)之部分。
在一項實施例中，器件700包括管理電池電力使用、電池充電及與電源節省操作相關之特徵的電源管理750。記憶體子系統760可包括用於將資訊儲存於器件700中之記憶體器件762。記憶體子系統760可包括非揮發性(狀態在記憶體器件之電源中斷之情況下並不改變)及/或揮發性(狀態在記憶體器件之電源中斷的情況下不確定)記憶體器件。記憶體760可儲存應用程式資料、使用者資料、音樂、相片、文件或其他資料，以及與系統700之應用及功能之執行相關的系統資料(不論係長期的抑或暫時的)。
在一項實施例中，記憶體子系統760包括記憶體控制器764(其亦可被視為系統700之控制的一部分)。器件700可包括SOC 705，SOC 705包含記憶體控制器764及將經由記憶體控制器764個別地存取記憶體762之一或多個模組(例如，包括處理器700、數據機778及/或類似者)。SOC 705可包括SOC 100之特徵中之一些或所有。電源管理750可在不同時間個別地組態SOC 705之不同電源狀態，其中該等電源狀態包括如本文中所論述之PMA電源狀態及PMNA電源狀態。
連接性770可包括用以使器件700能夠與外部器件通信之硬體器件(例如，無線及/或有線連接器及通信硬體)及軟體組件(例如，驅動器、協定堆疊)。器件可為單獨的器件，諸如其他計算器件、無線存取點或基地台，以及諸如耳機、印表機或其他器件之周邊器件。
連接性770可包括多個不同類型之連接性。為一般化，說明器件700具有(例如)經由說明性偶極天線776之蜂巢式連接性772及無線連接性774。蜂巢式連接性772通常指代由無線載體提供之蜂巢式網路連接性，諸如經由GSM(全球行動通信系統)或變化或衍生物、CDMA(分碼多重存取)或變化或衍生物、TDM(分時多工)或變化或衍生物、LTE(長期演進，亦被稱作「4G」)或其他蜂巢式服務標準所提供。無線連接性774指代並非蜂巢式之無線連接性，且可包括個人區域網路(諸如，藍芽)、區域網路(諸如，WiFi)，及/或廣域網路(諸如，WiMax)，或其他無線通信。無線通信指代資料經由使用穿過非固態媒體的經調變電磁輻射的傳送。有線通信經由固態通信媒體發生。
周邊連接780包括硬體介面及連接器，以及軟體組件(例如，驅動器、協定堆疊)以進行周邊連接。應理解，器件700可為其他計算器件之周邊器件(「至」782)，以及具有連接至器件700之周邊器件(「自」784)。器件700通常具有「對接」連接器，以出於諸如管理(例如，下載及/或上載、改變、同步)器件700上之內容的目的而連接至其他計算器件。另外，對接連接器可准許器件700連接至准許器件700 控制(例如)至視聽或其他系統之內容輸出的某些周邊器件。
除專屬對接連接器或其他專屬連接硬體之外，器件700可經由常用或基於標準之連接器進行周邊連接780。常用類型可包括通用串列匯流排(USB)連接器(其可包括數個不同硬體介面中之任一者)、包括MiniDisplayPort(MDP)之DisplayPort、高清晰度多媒體介面(HDMI)、火線，或其他類型。
在一項實施中，SOC電路包含：包括第一模組之多個模組，該多個模組各自包含經組態以請求存取記憶體之各別電路；記憶體控制器，其耦接至多個模組中之每一者；及電源管理單元，其包含經組態以接收一或多個信號之電路，該一或多個信號指示在第一模組之任務期間，由多個模組對記憶體之任何存取係為藉由第一模組之存取。回應於一或多個信號，電源管理單元將SOC電路轉換至第一電源狀態及第二電源狀態中之一者，其中第一電源狀態允許記憶體與第一模組之間的資料通信且阻止記憶體與多個模組中除第一模組外之任何模組之間的資料通信。第一模組將交換資料以執行任務之操作，包括第一模組經由記憶體控制器與記憶體交換資料，且電源管理單元將進一步執行第一電源狀態與第二電源狀態之間的轉換，其中記憶體與多個模組之間的通信之允許同記憶體與多個模組之間的通信之阻止之間歸因於轉換的任何改變為關於記憶體與第一模組之間的通信之改變。
在一實施例中，其中SOC包括記憶體。在另一實 施例中，記憶體時鐘信號在第一電源狀態期間提供至記憶體，且阻止該記憶體時鐘信號在第二電源狀態期間提供至記憶體。在另一實施例中，時鐘信號在第一電源狀態期間及在第二電源狀態期間提供至第一模組。在另一實施例中，在系統單晶片之除第一電源狀態及第二電源狀態外之電源狀態期間，將多個模組中除第一模組外之一者耦接至電源軌，且在第一電源狀態及第二電源狀態中之一者期間，多個模組中之該一者自電源軌解耦。
在另一實施例中，多個模組中之每一者經耦接以在除第一電源狀態及第二電源狀態外之作用中電源狀態期間經由各別電源軌接收電力，且其中僅多個模組中之第一模組經耦接以在第一電源狀態期間經由各別電源軌接收電力。在另一實施例中，僅多個模組中之第一模組經耦接以在第二電源狀態期間經由各別電源軌接收電力。在另一實施例中，記憶體控制器經耦接以在第一電源狀態期間接收電源。在另一實施例中，記憶體控制器經耦接以在第二電源狀態期間接收電力。
在另一實施例中，僅多個模組中之第一模組包括經耦接以請求第一電源狀態及第二電源狀態中之一者的電路。在另一實施例中，在第一電源狀態期間，記憶體經組態以自記憶體控制器接收記憶體再新信號。在另一實施例中，執行第一電源狀態與第二電源狀態之間的轉換包括改變電源閘控第一模組、記憶體控制器或記憶體。在另一實施例中，執行第一電源狀態與第二電源狀態之間的轉換包 括改變第一模組、記憶體控制器或記憶體之時鐘閘控。
在另一實施中，一種電腦可讀儲存媒體其上儲存有指令，當該等指令由一或多個處理單元執行時導致一或多個處理單元執行一方法，該方法包含：接收一或多個信號，該一或多個信號指示在系統單晶片(SOC)之多個模組中之第一模組的任務期間，由多個模組對記憶體的任何存取將為藉由第一模組的存取；及回應於一或多個信號，轉換至SOC之第一電源狀態及SOC之第二電源狀態中之一者，其中第一電源狀態允許記憶體與第一模組之間的資料通信，且阻止記憶體與多個模組中除第一模組外之任何模組之間的資料通信。該方法進一步包含，在第一電源狀態期間交換資料以執行任務之操作，包括經由SOC之記憶體控制器在第一模組與記憶體之間交換資料。該方法進一步包含執行第一電源狀態與第二電源狀態之間的轉換，其中記憶體與多個模組之間的通信之允許同記憶體與多個模組之間的通信之阻止之間歸因於轉換之任何改變為關於記憶體與第一模組之間的通信之改變。
在一實施例中，其中SOC包括記憶體。在另一實施例中，其中記憶體時鐘信號在第一電源狀態期間提供至記憶體，且其中阻止將該記憶體時鐘信號在第二電源狀態期間提供至記憶體。在另一實施例中，其中時鐘信號在第一電源狀態期間及在第二電源狀態期間提供至第一模組。
在另一實施中，一種方法包含：接收一或多個信號，該一或多個信號指示在系統單晶片(SOC)之多個模組中 之第一模組的任務期間，由多個模組對記憶體的任何存取將為藉由第一模組的一存取；及回應於一或多個信號，轉換至SOC之第一電源狀態及SOC之第二電源狀態中之一者，其中第一電源狀態允許記憶體與第一模組之間的資料通信，且阻止記憶體與多個模組中除第一模組外之任何模組之間的資料通信。該方法進一步包含在第一電源狀態期間交換資料以執行任務之操作，包括經由SOC之記憶體控制器在第一模組與記憶體之間交換資料。該方法進一步包含執行第一電源狀態與第二電源狀態之間的轉換，其中記憶體與多個模組之間的通信之允許同記憶體與多個模組之間的通信之阻止之間歸因於轉換之任何改變為關於記憶體與第一模組之間的通信之改變。
在一實施例中，記憶體時鐘信號在第一電源狀態期間提供至記憶體，且阻止將該記憶體時鐘信號在第二電源狀態期間提供至記憶體。在另一實施例中，時鐘信號在第一電源狀態期間及在第二電源狀態期間提供至第一模組。在另一實施例中，在SOC之除第一電源狀態及第二電源狀態外之電源狀態期間，多個模組中除第一模組外之一者耦接至電源軌，且在第一電源狀態及第二電源狀態中之一者期間，多個模組中之該一者自電源軌解耦。在另一實施例中，多個模組中之每一者經耦接以在除第一電源狀態及第二電源狀態外之作用中電源狀態期間經由各別電源軌接收電力，且僅多個模組中之第一模組經耦接以在第一電源狀態期間經由各別電源軌接收電力。
在另一實施中，一種系統包含系統單晶片(SOC)電路，該系統單晶片電路包括：包括第一模組之多個模組，該多個模組各自包含經組態以請求存取記憶體之各別電路；記憶體控制器，其耦接至多個模組中之每一者；及電源管理單元，其包含經組態以接收一或多個信號之電路，該一或多個信號指示在第一模組之任務期間，由多個模組對記憶體的任何存取將為藉由第一模組的一存取。回應於一或多個信號，電源管理單元將SOC電路轉換至第一電源狀態及第二電源狀態中之一者，其中第一電源狀態允許記憶體與第一模組之間的資料通信，且阻止記憶體與多個模組中除第一模組外之任何模組之間的資料通信。第一模組將交換資料以執行任務之操作，包括第一模組經由記憶體控制器與記憶體交換資料。電源管理單元將進一步執行第一電源狀態與第二電源狀態之間的轉換，其中記憶體與多個模組之間的通信之允許同記憶體與多個模組之間的通信之阻止之間歸因於轉換之任何改變為關於記憶體與第一模組之間的通信之改變。系統進一步包含偶極天線以基於SOC電路之操作交換無線通信。在一實施例中，SOC包括記憶體。在另一實施例中，僅多個模組中之第一模組包括經耦接以請求第一電源狀態及第二電源狀態中之一者的電路。
本文中描述用於管理系統單晶片電路之電源的技術及架構。在以上描述中，出於解釋之目的，闡述眾多特定細節以便提供對某些實施例之透徹理解。然而，熟習 此項技術者將顯而易見，可在並無此等特定細節的情況下實踐某些實施例。在其他情況下，結構及器件係以方塊圖形式展示以便避免混淆描述。
本說明書中對「一項實施例」或「一實施例」之引用意謂結合該實施例所述之特定特徵、結構或特性包括於本發明的至少一項實施例中。片語「在一項實施例中」在本說明書中之各處的出現未必皆指代同一實施例。
根據電腦根據記憶體內之資料位元之操作的演算法及符號表示呈現本文之詳細描述的一些部分。此等演算法描述及表示為由熟習計算之技術者用以將其工作之主旨最有效地傳達至其他熟習此項技術者的方式。演算法在此通常構想為產生所要結果之步驟的自相一致的順序。步驟為要求實體量之實體操縱的步驟。通常但未必，此等量採用能夠儲存、傳送、組合、比較及以其他方式操縱之電或磁信號的形式。已證實有時便於主要出於常用之原因將此等信號稱為位元、值、元素、符號、字符、術語、數字或其類似者。
然而，應牢記，所有此等及類似術語與適當實體量相關聯，且僅僅為應用於此等量之便利標記。除非另外特別規定，否則如自本文之論述顯而易見，應瞭解，貫穿描述，利用諸如「處理」或「計算」或「運算」或「判定」或「顯示」或其類似者之術語的論述涉及電腦系統或類似電子計算器件之行動及處理程序，該電腦系統或類似電子計算器件將表示為電腦系統之暫存器及記憶體內之實體 (電子)量的資料操縱及轉換為類似地表示為電腦系統記憶體或暫存器或其他此資訊儲存器、傳輸或顯示器件內之實體量的其他資料。
某些實施例亦係關於用於執行本文之操作的裝置。此裝置可經特別建構以用於所要求目的，或其可包含藉由儲存於電腦中之電腦程式選擇性地啟動或重組態的通用電腦。此電腦程式可儲存於電腦可讀儲存媒體中，諸如(但不限於)任何類型之磁碟，包括軟性磁碟、光碟、CD-ROM及磁光碟片、唯讀記憶體(ROM)、隨機存取記憶體(RAM)(諸如，動態RAM(DRAM))、EPROM、EEPROM、磁性或光學卡，或適於儲存電子指令且耦接至電腦系統匯流排的任何類型之媒體。
本文所呈現之演算法及顯示器並非固有地與任何特定電腦或其他裝置相關。各種通用系統可根據本文之教示與程式一起使用，或其可證明為便於建構更專門的裝置以執行所要求之方法步驟。用於多種此等系統之所要求結構將自本文之描述呈現。另外，某些實施例並未參考任何特定程式設計語言來描述。應瞭解，多種程式設計語言可用以實施如本文所述之此等實施例的教示。
除本文所述之內容之外，亦可在不脫離所揭示之實施例及其實施之範疇的情況下對其進行各種修改。因此，本文中之說明及實例應以說明性意義而非限制性意義來解釋。本發明之範疇應藉由參考下文之申請專利範圍單獨地量測。
100‧‧‧系統單晶片
105‧‧‧電源管理單元/PMU
110、130‧‧‧模組
111‧‧‧處理器單元
112‧‧‧核心
114‧‧‧顯示模組
116‧‧‧集線器模組
120‧‧‧互連電路
140‧‧‧記憶體控制器
145‧‧‧記憶體/記憶體器件
150‧‧‧傳信
160‧‧‧時鐘閘控邏輯
162‧‧‧狀態邏輯
164‧‧‧電源閘控邏輯
166‧‧‧電壓供應邏輯

Claims (25)

  1. 一種系統單晶片(SOC)電路，其包含：多個模組，該多個模組包括一第一模組，該多個模組各自包含經組態以請求存取一記憶體之各別電路；一記憶體控制器，該記憶體控制器耦接至該多個模組中之每一者；及一電源管理單元，該電源管理單元包含經組態以接收一或多個信號之電路，該一或多個信號指示在該第一模組之一任務期間，由該多個模組對該記憶體的任何存取為藉由該第一模組的一存取，其中回應於該一或多個信號，該電源管理單元將該SOC電路轉換至一第一電源狀態及一第二電源狀態中之一者，其中該第一電源狀態允許該記憶體與該第一模組之間的資料通信並阻止該記憶體與該多個模組中除了該第一模組以外之任何模組之間的資料通信；其中該第一模組交換資料以執行該任務之一操作，包括該第一模組經由一記憶體控制器與該記憶體交換該資料，且其中該電源管理單元進一步執行該第一電源狀態與該第二電源狀態之間的一轉換，其中該記憶體與該多個模組之間的通信之允許同該記憶體與該多個模組之間的通信之阻止之間因該轉換的任何改變，為關於該記憶體與該第一模組之間的通信之一改變。
  2. 如請求項1之SOC電路，其中該SOC包括該記憶體。
  3. 如請求項1之SOC電路，其中一記憶體時鐘信號在該第一電源狀態期間被提供至該記憶體，且其中該記憶體時鐘信號在該第二電源狀態期間被阻止提供至該記憶體。
  4. 如請求項1之SOC電路，其中一時鐘信號在該第一電源狀態期間及在該第二電源狀態期間被提供至該第一模組。
  5. 如請求項1之SOC電路，其中在除了該第一電源狀態及該第二電源狀態以外之該系統單晶片的一電源狀態期間，將該多個模組中除了該第一模組以外之一者耦接至一電源軌，且其中在該第一電源狀態及該第二電源狀態中之一者期間，該多個模組中之該一者自該電源軌解耦。
  6. 如請求項1之SOC電路，其中在除了該第一電源狀態及該第二電源狀態以外之一作用中電源狀態期間，該多個模組中之每一者經耦接以經由一各別電源軌接收電力，且其中在該第一電源狀態期間，該多個模組中僅該第一模組經耦接以經由一各別電源軌接收電力。
  7. 如請求項6之SOC電路，其中在該第二電源狀態期間，該多個模組中僅該第一模組經耦接以經由該各別電源軌接收電力。
  8. 如請求項6之SOC電路，其中在該第一電源狀態期間，該記憶體控制器經耦接以接收電力。
  9. 如請求項8之SOC電路，其中在該第二電源狀態期間，該記憶體控制器經耦接以接收電力。
  10. 如請求項1之SOC電路，其中該多個模組中僅該第一模組包括經耦接以請求該第一電源狀態及該第二電源狀態中之一者的電路。
  11. 如請求項1之SOC電路，其中在該第一電源狀態期間，該記憶體經組態以自該記憶體控制器接收一記憶體再新信號。
  12. 如請求項1之SOC電路，其中執行該第一電源狀態與該第二電源狀態之間的該轉換包括改變閘控該第一模組、該記憶體控制器或該記憶體的一電源。
  13. 如請求項1之SOC電路，其中執行該第一電源狀態與該第二電源狀態之間的該轉換包括改變該第一模組、該記憶體控制器或該記憶體之一時鐘閘控。
  14. 一種其上儲存有指令之電腦可讀儲存媒體，當該等指令由一或多個處理單元執行時導致該一或多個處理單元執行一方法，該方法包含：接收一或多個信號，該一或多個信號指示在一系統單晶片(SOC)之多個模組中之一第一模組的一任務期間，由該多個模組對一記憶體的任何存取為藉由該第一模組的一存取；回應於該一或多個信號，轉換至該SOC之一第一電源狀態及該SOC之一第二電源狀態中之一者，其中該第一電源狀態允許該記憶體與該第一模組之間的資料通信並阻止該記憶體與該多個模組中除了該第一模組以外之任何模組之間的資料通信； 在該第一電源狀態期間，交換資料以執行該任務之一操作，包括經由該SOC之一記憶體控制器在該第一模組與該記憶體之間交換該資料；及執行該第一電源狀態與該第二電源狀態之間的一轉換，其中該記憶體與該多個模組之間的通信之允許同該記憶體與該多個模組之間的通信之阻止之間因該轉換的任何改變，為關於該記憶體與該第一模組之間的通信之一改變。
  15. 如請求項14之電腦可讀儲存媒體，其中該SOC包括該記憶體。
  16. 如請求項14之電腦可讀儲存媒體，其中一記憶體時鐘信號在該第一電源狀態期間被提供至該記憶體，且其中該記憶體時鐘信號在該第二電源狀態期間被阻止提供至該記憶體。
  17. 如請求項14之電腦可讀儲存媒體，其中一時鐘信號在該第一電源狀態期間及在該第二電源狀態期間被提供至該第一模組。
  18. 一種方法，該方法包含：接收一或多個信號，該一或多個信號指示在一系統單晶片(SOC)之多個模組中之一第一模組的一任務期間，由該多個模組對一記憶體的任何存取為藉由該第一模組的一存取；回應於該一或多個信號，轉換至該SOC之一第一電源狀態及該SOC之一第二電源狀態中之一者，其中該第 一電源狀態允許該記憶體與該第一模組之間的資料通信並阻止該記憶體與該多個模組中除了該第一模組以外之任何模組之間的資料通信；在該第一電源狀態期間，交換資料以執行該任務之一操作，包括經由該SOC之一記憶體控制器在該第一模組與該記憶體之間交換該資料；及執行該第一電源狀態與該第二電源狀態之間的一轉換，其中該記憶體與該多個模組之間的通信之允許同該記憶體與該多個模組之間的通信之阻止之間因該轉換的任何改變，為關於該記憶體與該第一模組之間的通信之一改變。
  19. 如請求項18之方法，其中一記憶體時鐘信號在該第一電源狀態期間被提供至該記憶體，且其中該記憶體時鐘信號在該第二電源狀態期間被阻止提供至該記憶體。
  20. 如請求項18之方法，其中一時鐘信號在該第一電源狀態期間及在該第二電源狀態期間被提供至該第一模組。
  21. 如請求項18之方法，其中在除了該第一電源狀態及該第二電源狀態以外之該SOC的一電源狀態期間，該多個模組中除了該第一模組以外之一者耦接至一電源軌，且其中在該第一電源狀態及該第二電源狀態中之一者期間，該多個模組中之該一者自該電源軌解耦。
  22. 如請求項18之方法，其中在除了該第一電源狀態及該第二電源狀態以外之一作用中電源狀態期間，該多個模組中之每一者經耦接以經由一各別電源軌接收電力，且其 中在該第一電源狀態期間，該多個模組中僅該第一模組經耦接以經由一各別電源軌接收電力。
  23. 一種系統，其包含：一系統單晶片(SOC)電路，該SOC電路包括：多個模組，該多個模組包括一第一模組，該多個模組各自包含經組態以請求存取一記憶體之各別電路；一記憶體控制器，該記憶體控制器耦接至該多個模組中之每一者；及一電源管理單元，該電源管理單元包含經組態以接收一或多個信號之電路，該一或多個信號指示在該第一模組之一任務期間，由該多個模組對該記憶體的任何存取為藉由該第一模組的一存取，其中回應於該一或多個信號，該電源管理單元將該SOC電路轉換至一第一電源狀態及一第二電源狀態中之一者，其中該第一電源狀態允許該記憶體與該第一模組之間的資料通信並阻止該記憶體與該多個模組中除了該第一模組以外之任何模組之間的資料通信；其中該第一模組交換資料以執行該任務之一操作，包括該第一模組經由一記憶體控制器與該記憶體交換該資料，且其中該電源管理單元進一步執行該第一電源狀態與該第二電源狀態之間的一轉換，其中該記憶體與該多個模組之間的通信之允許同該記憶體與該多個 模組之間的通信之阻止之間因該轉換的任何改變，為關於該記憶體與該第一模組之間的通信之一改變；及一偶極天線，用以基於該SOC電路之操作來交換無線通信。
  24. 如請求項23之系統，其中該SOC包括該記憶體。
  25. 如請求項23之系統，其中該多個模組中僅該第一模組包括經耦接以請求該第一電源狀態及該第二電源狀態中之一者的電路。
TW104127716A 2014-09-26 2015-08-25 對於系統單晶片中的記憶體存取之功率管理的技術 TWI596468B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/498,516 US20160091957A1 (en) 2014-09-26 2014-09-26 Power management for memory accesses in a system-on-chip

Publications (2)

Publication Number Publication Date
TW201626155A true TW201626155A (zh) 2016-07-16
TWI596468B TWI596468B (zh) 2017-08-21

Family

ID=55582229

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127716A TWI596468B (zh) 2014-09-26 2015-08-25 對於系統單晶片中的記憶體存取之功率管理的技術

Country Status (7)

Country Link
US (1) US20160091957A1 (zh)
EP (1) EP3198363A4 (zh)
JP (1) JP6322838B2 (zh)
KR (1) KR102244114B1 (zh)
CN (1) CN106575145B (zh)
TW (1) TWI596468B (zh)
WO (1) WO2016048513A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9880601B2 (en) * 2014-12-24 2018-01-30 Intel Corporation Method and apparatus to control a link power state
US10539996B2 (en) * 2016-11-28 2020-01-21 Qualcomm Incorporated WiFi memory power minimization
US10984136B2 (en) * 2017-04-21 2021-04-20 Micron Technology, Inc. Secure memory device with unique identifier for authentication
US10474211B2 (en) * 2017-07-28 2019-11-12 Advanced Micro Devices, Inc. Method for dynamic arbitration of real-time streams in the multi-client systems
US11054878B2 (en) * 2017-08-29 2021-07-06 Texas Instruments Incorporated Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems
US11226918B2 (en) * 2017-12-08 2022-01-18 Hewlett-Packard Development Company, L.P. Blocking systems from responding to bus mastering capable devices
CN110007739B (zh) * 2017-12-29 2023-09-12 华为技术有限公司 一种噪声屏蔽电路及芯片
US11237617B2 (en) * 2018-12-31 2022-02-01 Micron Technology, Inc. Arbitration techniques for managed memory
US11687277B2 (en) 2018-12-31 2023-06-27 Micron Technology, Inc. Arbitration techniques for managed memory
US11194511B2 (en) 2018-12-31 2021-12-07 Micron Technology, Inc. Arbitration techniques for managed memory
US11126245B2 (en) * 2019-06-21 2021-09-21 Intel Corporation Device, system and method to determine a power mode of a system-on-chip
CN111176409B (zh) * 2019-12-16 2023-11-21 珠海亿智电子科技有限公司 一种通用可在线编程的功耗控制电路、系统与方法
WO2021056033A2 (en) * 2021-01-20 2021-03-25 Zeku, Inc. Apparatus and method of intelligent power and performance management

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7693596B2 (en) * 2005-12-14 2010-04-06 Dell Products L.P. System and method for configuring information handling system integrated circuits
US20080162748A1 (en) * 2006-12-31 2008-07-03 Blaise Fanning Efficient power management techniques for computer systems
US7991992B2 (en) * 2007-03-13 2011-08-02 Intel Corporation Power reduction for system on chip
US7868479B2 (en) * 2007-06-27 2011-01-11 Qualcomm Incorporated Power gating for multimedia processing power management
US8286195B2 (en) * 2007-10-31 2012-10-09 Microsoft Corporation Controlling hardware across two or more simultaneously running operating systems
US8286014B2 (en) * 2008-03-25 2012-10-09 Intel Corporation Power management for a system on a chip (SoC)
KR101543326B1 (ko) * 2009-01-05 2015-08-10 삼성전자주식회사 시스템 온 칩 및 그 구동 방법
JP5578698B2 (ja) * 2009-04-23 2014-08-27 ルネサスエレクトロニクス株式会社 半導体データ処理装置及びデータ処理システム
CN102012736B (zh) * 2009-09-08 2015-06-17 三星电子株式会社 图像形成装置及其功率控制方法
US8706966B1 (en) * 2009-12-16 2014-04-22 Applied Micro Circuits Corporation System and method for adaptively configuring an L2 cache memory mesh
KR101664108B1 (ko) * 2010-04-13 2016-10-11 삼성전자주식회사 멀티 코어의 동기화를 효율적으로 처리하기 위한 하드웨어 가속 장치 및 방법
US8218391B2 (en) * 2010-07-01 2012-07-10 Arm Limited Power control of an integrated circuit memory
WO2012071454A1 (en) * 2010-11-22 2012-05-31 Marvell World Trade Ltd. Sharing access to a memory among clients
US8775836B2 (en) * 2010-12-23 2014-07-08 Intel Corporation Method, apparatus and system to save processor state for efficient transition between processor power states
JP2012164046A (ja) * 2011-02-04 2012-08-30 Seiko Epson Corp メモリー制御装置
US20130117589A1 (en) * 2011-11-04 2013-05-09 Anand Satyamoorthy Stability control in a voltage scaling system
DE112011105864T5 (de) * 2011-11-17 2014-08-07 Intel Corporation Verfahren, Vorrichtung und System zur Speichervalidierung
US9710403B2 (en) * 2011-11-30 2017-07-18 Intel Corporation Power saving method and apparatus for first in first out (FIFO) memories
KR20130110459A (ko) * 2012-03-29 2013-10-10 삼성전자주식회사 시스템-온 칩, 이를 포함하는 전자 시스템 및 그 제어 방법
US9104421B2 (en) * 2012-07-30 2015-08-11 Nvidia Corporation Training, power-gating, and dynamic frequency changing of a memory controller
US8730603B2 (en) * 2012-09-11 2014-05-20 Lsi Corporation Power management for storage device read channel
KR102001414B1 (ko) * 2012-09-27 2019-07-18 삼성전자주식회사 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법
US9760150B2 (en) * 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
US9690353B2 (en) * 2013-03-13 2017-06-27 Intel Corporation System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
US9430014B2 (en) * 2013-07-18 2016-08-30 Qualcomm Incorporated System and method for idle state optimization in a multi-processor system on a chip

Also Published As

Publication number Publication date
CN106575145A (zh) 2017-04-19
JP2017529600A (ja) 2017-10-05
US20160091957A1 (en) 2016-03-31
EP3198363A4 (en) 2018-05-30
WO2016048513A2 (en) 2016-03-31
WO2016048513A3 (en) 2016-05-06
KR20170034423A (ko) 2017-03-28
JP6322838B2 (ja) 2018-05-16
CN106575145B (zh) 2021-05-11
TWI596468B (zh) 2017-08-21
EP3198363A2 (en) 2017-08-02
KR102244114B1 (ko) 2021-04-26

Similar Documents

Publication Publication Date Title
TWI596468B (zh) 對於系統單晶片中的記憶體存取之功率管理的技術
US10853304B2 (en) System on chip including clock management unit and method of operating the system on chip
US9785211B2 (en) Independent power collapse methodology
US8782456B2 (en) Dynamic and idle power reduction sequence using recombinant clock and power gating
US8892269B2 (en) Power down and quick start of thermal sensor
US20140372777A1 (en) Adaptive latency tolerance for power management of memory bus interfaces
US20140281616A1 (en) Platform agnostic power management
US9477627B2 (en) Interconnect to communicate information uni-directionally
US9552051B2 (en) Block partition to minimize power leakage
EP3189394B1 (en) Supply voltage node coupling using a switch
BR112016022266B1 (pt) Método para controlar dinamicamente um domínio de potência em um dispositivo de computação portátil, domínio de potência disposto em um dispositivo de computação portátil e memória legível por computador
RU2664398C2 (ru) Архитектура с ультранизкой мощностью для поддержки постоянно включенного пути к памяти
US9549373B2 (en) Method for waking a data transceiver through data reception
US11275708B2 (en) System on chip including clock management unit and method of operating the system on chip
TWI470410B (zh) 電子系統及其電源管理方法
US9541983B2 (en) Controlling reduced power states using platform latency tolerance
US8078800B2 (en) Dynamic operating point modification in an integrated circuit
US10496298B2 (en) Configurable flush of data from volatile memory to non-volatile memory
US20130318311A1 (en) System-on-chip for providing access to shared memory via chip-to-chip link, operation method of the same, and electronic system including the same
US11435804B2 (en) Active power management
US20160077959A1 (en) System and Method for Sharing a Solid-State Non-Volatile Memory Resource
US20220199573A1 (en) Modular low latency electrical sequence for die-to-die interface