JP2017529600A - システム・オン・チップにおけるメモリアクセスの電力管理 - Google Patents
システム・オン・チップにおけるメモリアクセスの電力管理 Download PDFInfo
- Publication number
- JP2017529600A JP2017529600A JP2017508988A JP2017508988A JP2017529600A JP 2017529600 A JP2017529600 A JP 2017529600A JP 2017508988 A JP2017508988 A JP 2017508988A JP 2017508988 A JP2017508988 A JP 2017508988A JP 2017529600 A JP2017529600 A JP 2017529600A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power state
- module
- modules
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 273
- 238000004891 communication Methods 0.000 claims abstract description 72
- 230000007704 transition Effects 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 29
- 230000004044 response Effects 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 19
- 230000008859 change Effects 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 10
- 230000007246 mechanism Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 26
- 230000002093 peripheral effect Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 230000001413 cellular effect Effects 0.000 description 5
- 101710163092 D-lysergyl-peptide-synthetase subunit 1 Proteins 0.000 description 4
- 101710163102 D-lysergyl-peptide-synthetase subunit 2 Proteins 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000009795 derivation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003032 molecular docking Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000003466 anti-cipated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007958 sleep Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
Description
Claims (25)
- システム・オン・チップ(SOC)回路であって、
第1のモジュールを含み、それぞれ、メモリへのアクセスを要求するように構成されるそれぞれの回路を有する複数のモジュールと、
前記複数のモジュールのそれぞれに連結されるメモリコントローラと、
前記第1のモジュールのタスクの間、前記複数のモジュールによる前記メモリへの任意のアクセスが前記第1のモジュールによるアクセスとなることを示す1つまたは複数の信号を受信するように構成される回路を有する電力管理ユニットであって、前記1つまたは複数の信号に応答して、前記電力管理ユニットは、前記SOC回路を第1の電力状態および第2の電力状態のうちの一方へ遷移させ、前記第1の電力状態は、前記メモリと前記第1のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第1のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、電力管理ユニットと、
を備え、
前記第1のモジュールは、前記第1のモジュールがメモリコントローラを経由して前記メモリとデータを交換することを含む、前記タスクの動作を実行するために前記データを交換し、前記電力管理ユニットは、前記第1の電力状態と前記第2の電力状態との間の遷移をさらに実行し、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第1のモジュールとの間の通信に関する変化である、システム・オン・チップ(SOC)回路。 - 前記SOCは、前記メモリを含む、請求項1に記載のSOC回路。
- 前記第1の電力状態の間、前記メモリへメモリクロック信号が供給され、かつ、前記第2の電力状態の間、前記メモリへ前記メモリクロック信号が供給されない、請求項1または2に記載のSOC回路。
- 前記第1の電力状態の間、および前記第2の電力状態の間、前記第1のモジュールへクロック信号が供給される、請求項1から3のいずれか一項に記載のSOC回路。
- 前記第1の電力状態および前記第2の電力状態以外の、前記SOC回路の電力状態の間、前記第1のモジュール以外の前記複数のモジュールのうちの1つがパワーレールへ連結され、かつ、前記第1の電力状態および前記第2の電力状態のうちの一方の間、前記複数のモジュールのうちの前記1つが前記パワーレールから切り離される、請求項1から4のいずれか一項に記載のSOC回路。
- 前記第1の電力状態および前記第2の電力状態以外の、アクティブな電力状態の間、前記複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され、かつ、前記第1の電力状態の間、前記複数のモジュールのうちの前記第1のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される、請求項1から5のいずれか一項に記載のSOC回路。
- 前記第2の電力状態の間、前記複数のモジュールのうちの前記第1のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される、請求項6に記載のSOC回路。
- 前記第1の電力状態の間、前記メモリコントローラが電力を受け取るように連結される、請求項6に記載のSOC回路。
- 前記第2の電力状態の間、前記メモリコントローラが電力を受け取るように連結される、請求項8に記載のSOC回路。
- 前記複数のモジュールのうちの前記第1のモジュールのみが、前記第1の電力状態および前記第2の電力状態のうちの一方を要求するように連結される回路を含む、請求項1から5のいずれか一項に記載のSOC回路。
- 前記第1の電力状態の間、前記メモリが、前記メモリコントローラからメモリリフレッシュ信号を受信するように構成される、請求項1から5のいずれか一項に記載のSOC回路。
- 前記第1の電力状態と前記第2の電力状態との間の前記遷移を実行することが、前記第1のモジュール、前記メモリコントローラまたは前記メモリをゲートしている電力を変更することを含む、請求項1から5のいずれか一項に記載のSOC回路。
- 前記第1の電力状態と前記第2の電力状態との間の前記遷移を実行することが、前記第1のモジュール、前記メモリコントローラまたは前記メモリのクロックゲーティングを変更することを含む、請求項1から5のいずれか一項に記載のSOC回路。
- 1つまたは複数の処理ユニットによって実行された場合に、前記1つまたは複数の処理ユニットに、
システム・オン・チップ(SOC)の複数のモジュールのうちの第1のモジュールのタスクの間、前記複数のモジュールによるメモリへの任意のアクセスは、前記第1のモジュールによるアクセスになることを示す1つまたは複数の信号を受信することと、
前記1つまたは複数の信号に応答して、前記SOCの第1の電力状態および前記SOCの第2の電力状態のうちの一方へ遷移することであって、前記第1の電力状態は、前記メモリと前記第1のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第1のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、遷移することと、
前記第1の電力状態の間、前記SOCのメモリコントローラを経由して前記第1のモジュールと前記メモリとの間でデータを交換することを含む、前記タスクの動作を実行するためにデータを交換することと、
前記第1の電力状態と前記第2の電力状態との間で遷移を実行することであって、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第1のモジュールとの間の通信に関する変化である、実行することと
を含む方法を実行させる命令を媒体上に記憶させた、コンピュータ可読記憶媒体。 - 前記SOCは、前記メモリを含む、請求項14に記載のコンピュータ可読記憶媒体。
- 前記第1の電力状態の間、前記メモリへメモリクロック信号が供給され、かつ、前記第2の電力状態の間、前記メモリへ前記メモリクロック信号が供給されない、請求項14または15に記載のコンピュータ可読記憶媒体。
- 前記第1の電力状態の間、および前記第2の電力状態の間、前記第1のモジュールへクロック信号が供給される、請求項14から16のいずれか一項に記載のコンピュータ可読記憶媒体。
- システム・オン・チップ(SOC)の複数のモジュールのうちの第1のモジュールのタスクの間、前記複数のモジュールによるメモリへの任意のアクセスは、前記第1のモジュールによるアクセスになることを示す1つまたは複数の信号を受信することと、
前記1つまたは複数の信号に応答して、前記SOCの第1の電力状態および前記SOCの第2の電力状態のうちの一方へ遷移することであって、前記第1の電力状態は、前記メモリと前記第1のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第1のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、遷移することと、
前記第1の電力状態の間、前記SOCのメモリコントローラを経由して前記第1のモジュールと前記メモリとの間でデータを交換することを含む、前記タスクの動作を実行するために前記データを交換することと、
前記第1の電力状態と前記第2の電力状態との間で遷移を実行することであって、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第1のモジュールとの間の通信に関する変化である、実行することと
を含む方法。 - 前記第1の電力状態の間、前記メモリへメモリクロック信号が供給され、かつ、前記第2の電力状態の間、前記メモリへ前記メモリクロック信号が供給されない、請求項18に記載の方法。
- 前記第1の電力状態の間、および前記第2の電力状態の間、前記第1のモジュールへクロック信号が供給される、請求項18または19に記載の方法。
- 前記第1の電力状態および前記第2の電力状態以外の、前記SOCの電力状態の間、前記第1のモジュール以外の前記複数のモジュールのうちの1つがパワーレールへ連結され、かつ、前記第1の電力状態および前記第2の電力状態の一方の間、前記複数のモジュールのうちの前記1つが前記パワーレールから切り離される、請求項18から20のいずれか一項に記載の方法。
- 前記第1の電力状態および前記第2の電力状態以外の、アクティブな電力状態の間、前記複数のモジュールのそれぞれは、それぞれのパワーレールを経由して電力を受け取るように連結され、かつ、前記第1の電力状態の間、前記複数のモジュールのうちの前記第1のモジュールのみが、それぞれのパワーレールを経由して電力を受け取るように連結される、請求項18から21のいずれか一項に記載の方法。
- 第1のモジュールを含み、それぞれ、メモリへのアクセスを要求するように構成されるそれぞれの回路を有する複数のモジュールと、
前記複数のモジュールのそれぞれに連結されるメモリコントローラと、
前記第1のモジュールのタスクの間、前記複数のモジュールによる前記メモリへの任意のアクセスは、前記第1のモジュールによるアクセスとなることを示す1つまたは複数の信号を受信するように構成される回路を有する電力管理ユニットであって、前記1つまたは複数の信号に応答して、前記電力管理ユニットは、システム・オン・チップ(SOC)回路を第1の電力状態および第2の電力状態のうちの一方へ遷移させ、前記第1の電力状態は、前記メモリと前記第1のモジュールとの間のデータ通信を有効にし、かつ、前記メモリと、前記第1のモジュール以外の前記複数のモジュールのうちの任意のモジュールとの間のデータ通信を阻止する、電力管理ユニットと、
を有する、SOC回路であって、
前記第1のモジュールは、前記第1のモジュールがメモリコントローラを経由して前記メモリとデータを交換することを含む、前記タスクの動作を実行するために前記データを交換し、また、前記電力管理ユニットは、前記第1の電力状態と前記第2の電力状態との間の遷移をさらに実行し、前記遷移に起因する、前記メモリと前記複数のモジュールとの間の通信の有効化と、前記メモリと前記複数のモジュールとの間の通信の阻止との間の任意の変化は、前記メモリと前記第1のモジュールとの間の通信に関する変化である、SOC回路と、
前記SOC回路の動作に基づき無線通信を交換するためのダイポールアンテナと、
を備える、システム。 - 前記SOCは、前記メモリを含む、請求項23に記載のシステム。
- 前記複数のモジュールのうちの前記第1のモジュールのみが、前記第1の電力状態および前記第2の電力状態のうちの1つを要求するように連結される回路を含む、請求項23または24に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/498,516 | 2014-09-26 | ||
US14/498,516 US20160091957A1 (en) | 2014-09-26 | 2014-09-26 | Power management for memory accesses in a system-on-chip |
PCT/US2015/046508 WO2016048513A2 (en) | 2014-09-26 | 2015-08-24 | Power management for memory accesses in a system-on-chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017529600A true JP2017529600A (ja) | 2017-10-05 |
JP6322838B2 JP6322838B2 (ja) | 2018-05-16 |
Family
ID=55582229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017508988A Active JP6322838B2 (ja) | 2014-09-26 | 2015-08-24 | システム・オン・チップにおけるメモリアクセスの電力管理 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20160091957A1 (ja) |
EP (1) | EP3198363A4 (ja) |
JP (1) | JP6322838B2 (ja) |
KR (1) | KR102244114B1 (ja) |
CN (1) | CN106575145B (ja) |
TW (1) | TWI596468B (ja) |
WO (1) | WO2016048513A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9880601B2 (en) * | 2014-12-24 | 2018-01-30 | Intel Corporation | Method and apparatus to control a link power state |
US10539996B2 (en) * | 2016-11-28 | 2020-01-21 | Qualcomm Incorporated | WiFi memory power minimization |
US10984136B2 (en) * | 2017-04-21 | 2021-04-20 | Micron Technology, Inc. | Secure memory device with unique identifier for authentication |
US10474211B2 (en) * | 2017-07-28 | 2019-11-12 | Advanced Micro Devices, Inc. | Method for dynamic arbitration of real-time streams in the multi-client systems |
US11054878B2 (en) * | 2017-08-29 | 2021-07-06 | Texas Instruments Incorporated | Synchronous power state control scheme for multi-chip integrated power management solution in embedded systems |
US11226918B2 (en) * | 2017-12-08 | 2022-01-18 | Hewlett-Packard Development Company, L.P. | Blocking systems from responding to bus mastering capable devices |
CN110007739B (zh) * | 2017-12-29 | 2023-09-12 | 华为技术有限公司 | 一种噪声屏蔽电路及芯片 |
US11237617B2 (en) * | 2018-12-31 | 2022-02-01 | Micron Technology, Inc. | Arbitration techniques for managed memory |
US11687277B2 (en) | 2018-12-31 | 2023-06-27 | Micron Technology, Inc. | Arbitration techniques for managed memory |
US11194511B2 (en) | 2018-12-31 | 2021-12-07 | Micron Technology, Inc. | Arbitration techniques for managed memory |
US11126245B2 (en) * | 2019-06-21 | 2021-09-21 | Intel Corporation | Device, system and method to determine a power mode of a system-on-chip |
CN111176409B (zh) * | 2019-12-16 | 2023-11-21 | 珠海亿智电子科技有限公司 | 一种通用可在线编程的功耗控制电路、系统与方法 |
WO2021056033A2 (en) * | 2021-01-20 | 2021-03-25 | Zeku, Inc. | Apparatus and method of intelligent power and performance management |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010515164A (ja) * | 2006-12-31 | 2010-05-06 | インテル・コーポレーション | コンピュータシステム用の高効率電力管理技術 |
JP2012164046A (ja) * | 2011-02-04 | 2012-08-30 | Seiko Epson Corp | メモリー制御装置 |
JP2014179080A (ja) * | 2013-03-13 | 2014-09-25 | Intel Corp | プラットフォーム非依存型パワー管理 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7693596B2 (en) * | 2005-12-14 | 2010-04-06 | Dell Products L.P. | System and method for configuring information handling system integrated circuits |
US7991992B2 (en) * | 2007-03-13 | 2011-08-02 | Intel Corporation | Power reduction for system on chip |
US7868479B2 (en) * | 2007-06-27 | 2011-01-11 | Qualcomm Incorporated | Power gating for multimedia processing power management |
US8286195B2 (en) * | 2007-10-31 | 2012-10-09 | Microsoft Corporation | Controlling hardware across two or more simultaneously running operating systems |
US8286014B2 (en) * | 2008-03-25 | 2012-10-09 | Intel Corporation | Power management for a system on a chip (SoC) |
KR101543326B1 (ko) * | 2009-01-05 | 2015-08-10 | 삼성전자주식회사 | 시스템 온 칩 및 그 구동 방법 |
JP5578698B2 (ja) * | 2009-04-23 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体データ処理装置及びデータ処理システム |
CN102012736B (zh) * | 2009-09-08 | 2015-06-17 | 三星电子株式会社 | 图像形成装置及其功率控制方法 |
US8706966B1 (en) * | 2009-12-16 | 2014-04-22 | Applied Micro Circuits Corporation | System and method for adaptively configuring an L2 cache memory mesh |
KR101664108B1 (ko) * | 2010-04-13 | 2016-10-11 | 삼성전자주식회사 | 멀티 코어의 동기화를 효율적으로 처리하기 위한 하드웨어 가속 장치 및 방법 |
US8218391B2 (en) * | 2010-07-01 | 2012-07-10 | Arm Limited | Power control of an integrated circuit memory |
WO2012071454A1 (en) * | 2010-11-22 | 2012-05-31 | Marvell World Trade Ltd. | Sharing access to a memory among clients |
US8775836B2 (en) * | 2010-12-23 | 2014-07-08 | Intel Corporation | Method, apparatus and system to save processor state for efficient transition between processor power states |
US20130117589A1 (en) * | 2011-11-04 | 2013-05-09 | Anand Satyamoorthy | Stability control in a voltage scaling system |
DE112011105864T5 (de) * | 2011-11-17 | 2014-08-07 | Intel Corporation | Verfahren, Vorrichtung und System zur Speichervalidierung |
US9710403B2 (en) * | 2011-11-30 | 2017-07-18 | Intel Corporation | Power saving method and apparatus for first in first out (FIFO) memories |
KR20130110459A (ko) * | 2012-03-29 | 2013-10-10 | 삼성전자주식회사 | 시스템-온 칩, 이를 포함하는 전자 시스템 및 그 제어 방법 |
US9104421B2 (en) * | 2012-07-30 | 2015-08-11 | Nvidia Corporation | Training, power-gating, and dynamic frequency changing of a memory controller |
US8730603B2 (en) * | 2012-09-11 | 2014-05-20 | Lsi Corporation | Power management for storage device read channel |
KR102001414B1 (ko) * | 2012-09-27 | 2019-07-18 | 삼성전자주식회사 | 데이터 트랜잭션에 따라 전력공급을 제어하는 시스템-온-칩 및 그 동작방법 |
US9760150B2 (en) * | 2012-11-27 | 2017-09-12 | Nvidia Corporation | Low-power states for a computer system with integrated baseband |
US9430014B2 (en) * | 2013-07-18 | 2016-08-30 | Qualcomm Incorporated | System and method for idle state optimization in a multi-processor system on a chip |
-
2014
- 2014-09-26 US US14/498,516 patent/US20160091957A1/en not_active Abandoned
-
2015
- 2015-08-24 WO PCT/US2015/046508 patent/WO2016048513A2/en active Application Filing
- 2015-08-24 CN CN201580045746.7A patent/CN106575145B/zh active Active
- 2015-08-24 KR KR1020177004983A patent/KR102244114B1/ko active IP Right Grant
- 2015-08-24 JP JP2017508988A patent/JP6322838B2/ja active Active
- 2015-08-24 EP EP15844819.1A patent/EP3198363A4/en not_active Ceased
- 2015-08-25 TW TW104127716A patent/TWI596468B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010515164A (ja) * | 2006-12-31 | 2010-05-06 | インテル・コーポレーション | コンピュータシステム用の高効率電力管理技術 |
JP2012164046A (ja) * | 2011-02-04 | 2012-08-30 | Seiko Epson Corp | メモリー制御装置 |
JP2014179080A (ja) * | 2013-03-13 | 2014-09-25 | Intel Corp | プラットフォーム非依存型パワー管理 |
Also Published As
Publication number | Publication date |
---|---|
TW201626155A (zh) | 2016-07-16 |
CN106575145A (zh) | 2017-04-19 |
US20160091957A1 (en) | 2016-03-31 |
EP3198363A4 (en) | 2018-05-30 |
WO2016048513A2 (en) | 2016-03-31 |
WO2016048513A3 (en) | 2016-05-06 |
KR20170034423A (ko) | 2017-03-28 |
JP6322838B2 (ja) | 2018-05-16 |
CN106575145B (zh) | 2021-05-11 |
TWI596468B (zh) | 2017-08-21 |
EP3198363A2 (en) | 2017-08-02 |
KR102244114B1 (ko) | 2021-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6322838B2 (ja) | システム・オン・チップにおけるメモリアクセスの電力管理 | |
US8788861B2 (en) | Connected standby sleep state for increased power savings | |
JP6158135B2 (ja) | モバイルデバイス内の組み込まれた不揮発性メモリとメイン揮発性メモリとの並列使用 | |
US8892269B2 (en) | Power down and quick start of thermal sensor | |
US8601304B2 (en) | Method, apparatus and system to transition system power state of a computer platform | |
US20140281616A1 (en) | Platform agnostic power management | |
RU2664398C2 (ru) | Архитектура с ультранизкой мощностью для поддержки постоянно включенного пути к памяти | |
US20140013140A1 (en) | Information processing apparatus and computer program product | |
EP3317746B1 (en) | Method and apparatus for a multiple-processor system | |
US9195292B2 (en) | Controlling reduced power states using platform latency tolerance | |
US10496298B2 (en) | Configurable flush of data from volatile memory to non-volatile memory | |
US10860083B2 (en) | System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail | |
US20160055110A1 (en) | Transaction Filter for On-Chip Communications Network | |
US9270555B2 (en) | Power mangement techniques for an input/output (I/O) subsystem | |
US20160077959A1 (en) | System and Method for Sharing a Solid-State Non-Volatile Memory Resource | |
US10409513B2 (en) | Configurable low memory modes for reduced power consumption | |
US20230280809A1 (en) | Method and apparatus to control power supply rails during platform low power events for enhanced usb-c user experience | |
CN117581189A (zh) | 降低远存储器中的存储器功率使用 | |
US20150370564A1 (en) | Apparatus and method for adding a programmable short delay |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6322838 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |