TW201622351A - 用於適應性共模雜訊分解及調整的裝置及方法 - Google Patents

用於適應性共模雜訊分解及調整的裝置及方法 Download PDF

Info

Publication number
TW201622351A
TW201622351A TW104125429A TW104125429A TW201622351A TW 201622351 A TW201622351 A TW 201622351A TW 104125429 A TW104125429 A TW 104125429A TW 104125429 A TW104125429 A TW 104125429A TW 201622351 A TW201622351 A TW 201622351A
Authority
TW
Taiwan
Prior art keywords
transmitter
common mode
controller
output
driver
Prior art date
Application number
TW104125429A
Other languages
English (en)
Other versions
TWI589119B (zh
Inventor
康聰 楊
文斌 許
艾米特 斯維瓦
威俊 宋
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201622351A publication Critical patent/TW201622351A/zh
Application granted granted Critical
Publication of TWI589119B publication Critical patent/TWI589119B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/30—Reducing interference caused by unbalanced currents in a normally balanced line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

揭示一種裝置，其包括：耦合至傳送器的前置驅動器，該傳送器具有差動輸出；以及，調諧電路，可操作以耦合至差動輸出，而根據導自差動輸出的共模訊號的共模雜訊訊跡，來調諧傳送器的前置驅動器。

Description

用於適應性共模雜訊分解及調整的裝置及方法
本發明係關於用於適應性共模雜訊分解及調整的裝置及方法。
共模雜訊(CMN)是當差動訊號彼此未完美地互補時形成的雜訊。具有電壓Vdp及Vdn的差動訊號的共模電壓(Vcm)定義為Vcm=(Vdp+Vdn)/k，其中，k是常數(例如k=2)。由於導因於來自IO(輸入-輸出)緩衝器的非理想的差動發訊之時序失配、差動訊號之間的偏斜失配、振幅失配、上升及下降時間失配、以及差動訊號的相位未對準，從差動訊號產生CMN。亦會因平台組件導作的不理想性或失配(例如，差動軌跡長度；通路失配；阻抗失配；等等)而產生CMN。
目前使用板上共模扼流圈(Common-Mode Choke，CMC)以控制CMN。但是，增加的CMC會增加製造成本，這對於產生低成本的產品並非可行的解決之道。假使 CMN在平台或機板等級未被抵消，則增加CMC也會造成CMN差動增益，對差動訊號造成超越量、不足量、及振盪。由CMN造成的超越量及不足量是如此高以致於它們會對裝置造成可靠度問題。
在IO緩衝器的設計及佈局階段期間，目前也藉由控制訊號時序偏斜、訊號上升/下降時間的控制、及訊號振幅偏斜，以控制CMN。但是，當用於真實產品時，此方式是靜態的且不會將真實設計的非理想性列入考慮。
100‧‧‧裝置
101‧‧‧輸入輸出緩衝器
103‧‧‧前置驅動器
104‧‧‧邏輯
105‧‧‧阻抗控制電路
106‧‧‧轉換率控制電路
107‧‧‧時序控制電路
108‧‧‧振幅控制電路
109‧‧‧傳送器的類比前端
110‧‧‧加法器
111‧‧‧共模雜訊電壓分析器
112‧‧‧控制器
1600‧‧‧計算裝置
從下述詳細說明及揭示的各種實施例的附圖，將更完整地瞭解揭示的實施例，但是，它們不應被視為要將揭示侷限於特定實施例，它們僅是為了說明及瞭解之用。
圖1A顯示根據本揭示的某些實施例之偵測、分解及調諧共模雜訊(CMN)之裝置。
圖1B顯示根據本揭示的某些實施例之圖1A的電路用以偵測CMN的CMN訊跡特徵。
圖2顯示根據本揭示的某些實施例之偵測及調諧CMN之方法的高階流程圖。
圖3A-C顯示根據本揭示的某些實施例之偵測、分解及調諧共模雜訊(CMN)之方法的詳細流程圖。
圖4顯示根據本揭示的某些實施例之在使用圖1A的電路之CMN調諧前後的共模電壓(Vcm)之波形。
圖5A-D顯示根據本示的某些實施例之在圖3A-C的 流程圖之不同點產生的波形。
圖6顯示根據某些實施例之具有偵測、分解及調諧共模雜訊(CMN)的SoC(系統晶片)或電腦系統、或智慧型裝置。
【發明內容及實施方式】
某些實施例說明共模雜訊(CMN)偵測及分解技術以感測反射的CMN之不同的訊跡(signature)、以及辨識CMN的根本起因(或是來源)。某些實施例說明適應性CMN調諧技術，藉此技術，可以根據CMN偵測及分解資訊而即時地調諧(亦即適應調諧)差動訊號的上升/下降時間失配、振幅失配、及時序偏斜。
有很多各式各樣的實施例功效。舉例而言，在即時地(on-the-fly)控制CMN下，相較於共模扼流圈(CMC)解決之道，電磁干擾(EMI)會被較佳地抑制。增加CMC阻抗值，舉例而言，從90Ω增加至120Ω，可以使發射降低5dB，但是，此發射降低並不足以降低發射以符合EMC要求。但是，各式各樣的實施例之晶粒上裝置會降低發射以符合電磁共容性(EMC)要求，僅餘留些微的或沒有CMN來自差動訊號。
某些實施例也藉由提供晶粒上解決之道及移除晶粒外CMC而降低整體製造成本。某些實施例藉由減輕客戶整合努力(例如藉由降低平台組件及EMI有效循環)而縮短產品上市時間(TTM)。某些實施例增進訊號完整性 (SI)性能。某些實施例移除相較於CMC解決之道的超越量或插入損失顧慮。某些實施例藉由控制晶粒上的訊號上升/下降時間失配、振幅失配、及時序偏差而提供製程、電壓及溫度(PVT)變異及老化之牢靠的解決之道。從說明的各種實施例中，將更清楚其它技術功效。
在下述說明中，說明眾多細節以提供本揭示的實施例之更完整說明。但是，習於此技藝者將清楚知道，即使沒有這些特定細節，仍可實施本揭示的實施例。在其它情形中，習知的結構及裝置以方塊圖的形式顯示而非詳細地顯示，以免模糊本揭示的實施例。
注意，在實施例的對應圖式中，訊號以線表示。某些線較粗以表示更多的構成訊號路徑、及/或在一或更多端具有箭頭以標示主要資訊流動方向。這些標示並非是限定性的。相反地，配合一或更多舉例說明的實施例，使用線以便於更容易瞭解邏輯單元或電路。如同設計需求或偏好所示之任何表示的訊號可以真正地包括一或更多在任何方向上行進的訊號及由任何適當形式的訊號設計實施。
在整個說明書以及申請專利範圍中，「連接」一詞意指被連接的物品之間的直接電連接，沒有任何中介裝置。「耦合」一詞意指被連接的物品之間的直接電連接、或是經由一或更多被動或主動的中間裝置之間接連接。「電路」一詞意指配置成彼此協力以提供所需功能的一或更多被動及/或主動組件。「訊號」一詞意指至少一電流訊號、電壓訊號或資料/時脈訊號。「一(a)」、「一 (an)」、「定冠詞(the)」的意思包含複數之意。「在...之中(in)」的意思包含「在...之中(in)」及「在...之上(on)」。
此處，「比例化」一詞通常意指將設計(圖及佈局)從一處理技術轉換至另一處理技術並接著縮小佈局面積。「比例化」一詞通常也意指將相同技術節點內的佈局及設計縮小。「比例化」一詞通常也意指相對於例如電源位準等另一參數之訊號頻率的調整(例如減慢或加速，亦即，分別為縮小或放大))。「實質上」、「近似」、「接近」以及「約」等詞通常意指在目標值的+/- 20%之內。
除非另外指明，否則，如同此處所使用般，使用「第一」、「第二」、及「第三」等次序形容詞來說明共同的物件，僅是表示類似的物件被述及時的不同時刻，並非企圖意指如此說明的物件在時間上、空間上、排序上或任何其它方式上，必須是依照給定的順序。
為了此處說明的實施例之目的，在多種區塊中使用的電晶體是金屬氧化物半導體(MOS)電晶體，其包含汲極、源極、閘極、及塊體端。電晶體也包含三閘極和鰭式FET電晶體、閘極全環繞圓柱佈線、穿隧式FET(TFET)、方形佈線、或是長方形條帶電晶體、或是例如奈米碳管或自旋電子裝置等其它實施電晶體功能的裝置。MOSFET對稱的源極和汲極端可以是相同的端且於此可交互使用。另一方面，TFET裝置具有對稱的源極和汲極端。習於此技藝者將瞭解，在不悖離揭示的範圍之下， 可以使用例如雙極接面電晶體-BJT PNP/NPN、BiCMOS、CMOS、eFET等等其它電晶體。「MN」一詞表示n型電晶體(例如NMOS、NPN、BJT等等)以及「MP」一詞意指p型電晶體(例如PMOS、PNP、BJT等等)。
圖1A顯示根據揭示的某些實施例之偵測、分解、及調諧CMN之裝置100。在某些實施例中，電路100包括IO(輸入-輸出)緩衝器101及CMN分析器102。在某些實施例中，IO緩衝器101包括前置驅動器103、邏輯104、傳送器(TX)109的類比前端(AFE)；以及，開關s1及s2。
在某些實施例中，前置驅動器103包含由CMN分析器102控制的一或更多電路(例如電路105-108)，用以在CMN分析器102感測到CMN訊跡而得到指示時，從差動訊號Dp和Dn降低或歸零CMN。在某些實施例中，前置驅動器103從邏輯104接收差動訊號Dp_data及Dn_data以及調整與差動訊號Dp_data及Dn_data相關連的一或更多參數(例如阻抗、上升/下降時間、振幅、傳播延遲；在前置驅動器路徑中的串聯RC網路；前置驅動器103電源位準；米勒(Miller)電容式轉換率控制(slew-rate control)電容器、前置驅動器103的驅動強度；等等)，以控制分別在墊Dp_pad及Dn_pad上由TX AFE 109輸出的差動訊號Dp和Dn的不同訊號屬性。
在某些實施例中，邏輯104接收資料封包作為用於傳輸的輸入以及產生用於前置驅動器103的差動訊號 Dp_data和Dn_data。在某些實施例中，對於CMN分析及調諧，邏輯104接收測試封包作為輸入以及產生用於前置驅動器103的差動訊號Dp_data和Dn_data。在某些實施例中，在CMN被調諧之後，邏輯104接收用於傳輸至傳輸線(TL)的正常資料。在某些實施例中，在冷開機期間使CMN調諧控制區賦能或是使CMN調諧控制區週期地賦能。舉例而言，在資料封包由TX AFE 109傳送之後，在背景中週期地取樣(或是在冷開機期間取樣一次)CMN訊跡。
在某些實施例中，前置驅動器103的電路包含阻抗控制電路105以控制或調整TX AFE 109的終止阻抗。在某些實施例中，前置驅動器103的電路包含轉換率控制(slew rate control)電路106以控制或調整耦合至TX AFE 109的墊Dp_pad和Dn_pad上的訊號之上升時間(RT)及下降時間(FT)。轉換率控制電路106也稱為RT/FT控制電路。在某些實施例中，前置驅動器103的電路包含時序控制電路107，用於調整差動訊號Dp_data和Dn_data的傳播延遲。在某些實施例中，前置驅動器103的電路包含振幅控制電路108以控制差動訊號Dp和Dn的振幅。
在某些實施例中，前置驅動器103的電路包含：在前置驅動器路徑中的串聯RC網路；用於控制供給前置驅動器的電力之電路；用於控制米勒電容式轉換率控制電容器的電路；以及，用於調整前置驅動器103的驅動強度以控 制對TX AFE 109的輸入之電路。在某些實施例中，電路105、106、107及108分別由控制訊號c1、c2、c3及c4控制。此處，用於訊號及節點的標號可以交互使用。舉例而言，取決於文句脈絡，Dp和Dn標示節點或訊號。
在某些實施例中，CMN分析器102包括加法器110、CMN電壓分析器111、及控制器112。在某些實施例中，CMN分析器102包括開關s1及s4以使CMN分析器102能夠始CMN分析。在某些實施例中，開關s3和s4由控制器112產生的測試模式訊號控制。在某些實施例中，加法器110包括耦合至Dp和Dn的輸入節點；以及，提供Vcm給分析器111的輸出節點Vcm。
在某些實施例中，加法器110是開關電容器式電路，其使用取樣時脈以取樣及固持訊號Dp和Dn來將它們整合以產生Vcm。在某些實施例中，加法器110包括主動運算放大器(OPAMP)以整合訊號Dp和Dn而產生Vcm。在某些實施例中，加法器110是Gm(亦即跨導)式加法器電路或被動加法器電路。
在某些實施例中，電壓分析器111接收Vcm及決定CMN的一或多個來源。在某些實施例中，當開關s1和s2斷開時(亦即，TL與TX AFE 109斷接)以及當開關s1和s2閉合時(亦即，TL連接至TX AFE 109)，對訊號Dp和Dn(經由Vcm)執行CMN的不同來源的分解。這允許電壓分析器111單獨從IO緩衝器101以及IO緩衝器101和TL反射的結合而決定CMN的來源。
圖1B顯示根據揭示的某些實施例之具有CMN訊跡特徵的圖120、140及160，它們是由電壓分析器111用以偵測及辨識CMN的根本起因(或來源)。表1顯示二行CMN的來源及訊跡特徵。此處，說明CMN的三個來源-RT/FT失配、時序偏斜、及振幅失配。
對於RT/FT失配，Vcm的訊跡特徵是依UI(亦即單位間隔)取樣的Vcm具有單一極性(例如，相對於Vcm的DC位準之向上或向下峰)。當RT比FT短時，發生向上峰的趨勢。當RT比FT長時，發生向下峰的趨勢。在顯示Dp和Dn訊號以及對應的Vcm之圖120中，顯示RT/FT失配的訊跡特徴。在本實例中，Vcm具有向上峰(亦即，Dp和Dn的RT比Dp和Dn訊號FT還短)。
對於時序失配，Vcm的訊跡特徵在Vcm的UI的取樣內具有二極性(亦即，相對於Vcm的DC位準之向上及向下峰)。當用於差動軌跡Dp的飛行時間(Time of Flight，TOF)(亦即傳播延遲)比用於差動軌跡Dn的TOF短時，發生上-下峰趨勢。當用於差動軌跡Dp的TOF比用於差動軌跡Dn的TOF長時，發生下-上峰趨勢。在顯示Dp和Dn訊號以及對應的Vcm之圖140中，顯示時序失配的訊跡特徴。
對於振幅失配，Vcm的訊跡特徵在Vcm的第一邊緣延遲1.5 UI之後在Vcm的UI中有二極性(亦即，相對於Vcm的DC位準之向上及向下峰)。當Dp的振幅大於Dn的振幅時，發生上-下峰趨勢。當Dp的振幅低於Dn的振幅時，發生下-上峰趨勢。在顯示Dp和Dn訊號以及對應的Vcm之圖160中，顯示振幅失配的訊跡特徴。
再回去參考圖1A，在某些實施例中，電壓分析器111提供其關於Vcm上的CMN型式的發現給控制器112。在某些實施例中，控制器112調整一或更多電路105-108以 抵消差動訊號Dp和Dn上的CMN。舉例而言，控制器112可以使用控制c4以改變Dp及/或Dn的振幅；控制器112可以使用控制c3以調整Dp和/或Dn的傳播延遲；控制器112可以使用控制c2以調整Dp和/或Dn的RT/FT；控制器112可以使用控制c1以調整Dp和/或Dn的終止阻抗(因而為反射、超越量、不足量等等)。
在某些實施例中，控制器112可操作以經由控制訊號而改變Dp_data和Dn_data的各種特徵。舉例而言，當測量或分析CMN特徵時，控制器112可操作以改變Dp_data和Dn_data的各種特徵以經由邏輯104而驅動樣式。在某些實施例中，當控制器112判定CMN實質上被抵消(或是為零)時，則其輸出表示CMN調諧完成之測試狀態，以及選取用於正常資料傳輸的功能資料。在某些實施例中，當控制器112判定其無法辨識CMN的訊跡時，則其經由測試狀態標示錯誤。在抵消CMN之後，IO緩衝器101可以繼續進行傳輸服務。在這些實施例中，開關s1及s2閉合及開關s3和s4斷開。
在某些實施例中，作業系統(或是其它韌體或軟體)會促使CMN調諧開始或結束。舉例而言，當具有IO緩衝器101的處理器退出睡眠模式(以甦醒)時，CMN分析器102會進入測試模式以及來自控制器112的通道控制訊號可以控制開關s1和s2以分解Vcm上的CMN及抵消CMN。
圖2顯示根據揭示的某些實施例之偵測及調諧CMN 的高階流程圖200。須指出，與任何其它圖的元件具有相同代號(或名稱)之圖2的元件可以以任何類似的述明方式操作或作用，但不侷限於此。
雖然參考圖2的流程圖中之區塊以特定次序顯示，但是，動作的次序可以修改。因此，可以以不同次序執行顯示的實施例，以及某些動作/區塊可以平行地執行。根據某些實施例，圖2中列出的某些區塊及/或操作是選擇性的。為了清楚起見，呈現方塊的數號，但是並非要限定不同區塊必須依操作的次序發生。此外，可以以各種組合，使用來自不同流程的操作。
在區塊201，控制器112經由控制訊號而指令邏輯104進入CMN調諧階段，以致於邏輯104使CMN資料路徑賦能。在此階段中，邏輯104接收測試封包以用於由TX AFE 109傳輸。在某些實施例中，測試封包包括具有「1」及「0」的資料以形成用於前置驅動器103之差動資料Dp_data和Dn_data。在這些實施例中，控制器112經由測試模式訊號而使開關s3及s4閉合。在某些實施例中，控制器112產生通道控制訊號以使開關s1及s2斷開而在無傳輸線作用(來自TL)下偵測CMN。
在區塊202，在取樣傳送至TL(或通道)之後，由電壓分析器112觀察Vcm節點，以偵測CMN訊跡。在這些實施例中，在差動軌跡Dp和Dn上的電壓(亦即Vdp和Vdn)由加法器111相加以及被轉換成Vcm(共模電壓)。如同參考圖1A的表1所述般，不考慮通道不連續 性，CMN具有獨特樣式。再參考圖2，此獨特樣式由電壓分析器112使用以偵測CMN的存在。
在區塊203，當開關s1及s2斷開時，分析器112將測得的CMN的來源分解。如同參考圖1A的表1所述般，測得的CMN的來源是Dp及Dn之間的訊號RT/FT、時序、及振幅失配。在Dp和Dn上的CMN的多個來源的訊跡是它們基本的CMN訊跡的疊加。在某些實施例中，電壓分析器112以1/UI取樣率或是分數的UI取樣率(例如藉由過取樣分數的1UI間隔)或是藉由整數過取樣UI率來取樣Vcm，以辨識CMN的來源。
再參考圖2，在區塊204，電壓分析器112將其發現的CMN的來源提供給控制器112。取決於CMN的型式，控制器112產生一或更多控制訊號(例如c1-c4)以調整一或更多電路(例如前置驅動器103的105-108)的一或更多參數。調整一或更多參數的實例包含：調整驅動Dp及/或Dn的驅動器之終止阻抗、調整Dp及/或Dn訊號之RT/FT、調整Dp及/或Dn的TOF、調整Dp及/或Dn的振幅、調整前置驅動器級之間的偏斜、調變對前置驅動器103的電源以調整前置驅動器103的驅動強度、藉由調整前置驅動器103中的電晶體的尺寸以改變前置驅動器103的驅動強度、改變轉換率電容、或改變前置驅動器路徑中的串聯RC等等。
藉由調整這些參數，降低Vcm上的CMN。在某些實施例中，在當開關s1及s2斷開時，抵消或調諧Vcm上的 CMN之後，當開關s1及s2閉合時執行相同的偵測、分解及調諧CMN的處理。
舉例而言，在區塊205，在CMN被視為在預定的或可編程的臨界值之上時，開關s1及s2閉合以及處理繼續進行至區塊201。在這些實施例中，來自TL的訊號Dp和Dn的反射被列入考慮以抵消由這些反射造成的CMN。當關關s1和s2閉合時，在抵消或調諧掉CMN之後，如同區塊206標示般，調諧CMN的處理完成。
圖3A-C分別顯示根據本揭示的某些實施例之偵測、分解及調諧共模雜訊(CMN)之方法的詳細流程圖300、350、及380。須指出，與任何其它圖的元件具有相同代號(或名稱)之圖3A-C的元件可以以任何類似的述明方式操作或作用，但不侷限於此。
雖然參考圖3A-C的流程圖中之區塊以特定次序顯示，但是，動作的次序可以修改。因此，可以以不同次序執行顯示的實施例，以及某些動作/區塊可以平行地執行。根據某些實施例，圖3A-C中列出的某些區塊及/或操作是選擇性的。為了清楚起見，呈現方塊的數號，但是並非要限定不同區塊必須依操作的次序發生。此外，可以以各種組合，使用來自不同流程的操作。
在區塊301，CMN調諧或校正開始。在某些實施例中，在冷開機、從睡眠模式轉換至甦醒模式之後，藉由作業系統請求、或是當埠斷接時藉由週期取樣，CMN調諧或校正開始。在區塊302，控制器112經由測試模式訊號 而開啟開關s3和s4，以將CMN分析器102耦合至IO緩衝器101。此操作也以圓圈中的數字1標示。後續的某些但非全部操作也列出類似數字，且對應圖5A-D的波形。
再參考圖3A-C，在區塊303，控制器112經由通道控制訊號而關閉開關s1和s2，以將IO緩衝器101從TL(或是通道)斷接(或電耦合)。此操作也以圓圈中的數字2標示。在此實施例中，對由IO緩衝器101產生的CMN執行CMN調諧。在區塊304，偵測CMN的處理開始。在區塊305，測試樣式資料傳送二位元的「10」樣式之JK樣式給邏輯104，促使Tx AFE 109在Dp節點驅動邏輯高位準以及在Dn節點驅動邏輯低位準。此操作也以圓圈中的數字3標示。
在區塊305，加法器110接收反射的Dp及Dn電壓訊號並將它們相加以產生共模電壓Vcm。此操作也以圓圈中的數字4標示。處理接著進行至區塊306。在區塊306，由加法器110產生的Vcm接著由電壓分析器111分析，以用於CMN來源之CMN訊跡偵測及分解。在某些實施例中，如同參考表1及圖1A-B所述般，電壓分析器111決定CMN來源之CMN訊跡偵測及分解。此操作也以圓圈中的數字5標示。處理接著進行至區塊307。
在區塊307，控制器112接收電壓分析器111的輸出及記錄時間Ts，時間Ts是當Vcm的第一邊緣交會電源(Vcc)位準的一半時的時間(亦即，當第一Vcm的邊緣>0.5*Vcc)。此操作也以圓圈中的數字6標示。處理接 著進行至區塊308。在本實例中，電壓分析器111偵測到CMN的來源之一是訊號Dp和Dn中的振幅失配。在區塊308，控制器112將振幅調諧旗標設定於邏輯高位準，振幅調諧旗標在初始時是被設定於邏輯低位準。此操作也以圓圈中的數字7標示。處理接著進行至區塊309。
在區塊309，更多的測試樣式位元被傳送至邏輯104。在本實例中，又100個「10」位元的取樣(也稱為JK位元)由Tx AFE 109驅動，Tx AFE 109是週期地在Dp上驅動邏輯高位準(接著是在Dp上邏輯低位準)以及在Dn上驅動邏輯低位準(接著是在Dp上邏輯高位準)。如同參考圖3C所述般，當CMN被調諧時(如區塊383所示)處理進行至區塊309。區塊309的處理也以圓圈中的數字8標示。處理接著進行至區塊310。
在區塊310，決定振幅調諧旗標是否為邏輯1或邏輯0。假使振幅調諧旗標是邏輯1(亦即，是)，則處理繼續進行至區塊312，否則(亦即，否)，處理進行至區塊311。在區塊312，首先以Ts=1.5UI取樣Vcm，之後，每一UI取樣Vcm。此操作也以圓圈中的數字9標示。處理接著進行至區塊313。
在區塊313，決定共模電壓(Vcm)位準是否在可接受的可編程位準之下(例如，電源Vcc的20%的臨界值)。假使Vcm小於可接受的可編程電壓位準，則處理進行至區塊315。在區塊315，決定振幅調諧旗標是否為邏輯1或是邏輯0。假使振幅調諧旗標為邏輯1(亦即， 是)，則處理進行至區塊316，否則(亦即，否)，處理進行至區塊317。在區塊316，將振幅調諧旗標重設(亦即，使其為邏輯0)以及處理接著進行至區塊309。此操作也以圓圈中的數字15標示。
在區塊309，更多的測試樣式被送至邏輯104。在本實例中，又100個「10」位元的取樣(也稱為JK位元)由Tx AFE 109驅動，Tx AFE 109是週期地在Dp上驅動邏輯高位準(接著是在Dp上邏輯低位準)以及在Dn上驅動邏輯低位準(接著是在Dn上邏輯高位準)。處理接著進行至區塊310。這一次，振幅調諧旗標是邏輯0(亦即否)，以及，處理進行至區塊311。
在區塊311，首先以Ts=UI，取樣Vcm，之後，每一UI取樣Vcm。此操作也以圓圈中的數字16標示。處理接著進行至區塊313。在區塊313，決定Vcm位準是否在可接受的位準之下(例如，電源Vcc的20%的臨界值)。可接受位準可為可編程電壓位準。假使Vcm大於(亦即否)可接受的電壓位準，則處理進行至區塊314。在區塊314，記錄平均Vcm位準(例如儲存於記憶體或暫存器中)。此操作也以圓圈中的數字10標示。如同連接符「A」所示般，處理接著進行至圖3B的區塊351。
再參考圖3A，假使Vcm小於可接受的電壓位準(亦即是)，則處理進行至區塊315。由於振幅調諧旗標在區塊316被重設，所以，這一次，由於在區塊315決定振幅調諧旗標是邏輯0，處理因而進行至區塊317。在此點， Dp及Dn中的振幅失配實質上被抵消(由於Vcm位準小於可接受位準，以及，振幅調諧旗標是邏輯0)。處理接著進行至區塊317以及通道調諧的第二級開始。
在區塊317，決定Channel_Tuning旗標是否為邏輯0或邏輯1。在初始階段(亦即，當在區塊301校正開始時)，Channel_Tuning旗標初始化至邏輯0。因此，處理初始地進行至區塊318以及通道校正開始。處理接著進行至區塊320。在區塊320，控制器112開啟開關s1及s2以將TL連接至IO緩衝器101。在這些實施例中，CMN分析器102現在抵消或降低具有通道非理想性的CMN。此操作也以圓圈中的數字23標示。處理接著進行至區塊321。
在區塊321，控制器112將Channel_Tuning旗標設定為邏輯1以及處理進行至區塊305。此操作也以圓圈中的數字24標示。控制器112接著抵消或降低通道不理想性造成的Dp和Dn中的振幅失配(由於通道現在經由開關s1及s2而連接至IO緩衝器101)。處理再度進行至區塊317。這一次，Channel_Tuning旗標是邏輯1且處理進行至區塊319。
在區塊319，由於訊號往返行進且遭受相同的通道不理想性二次，所以通道調諧值減半。此操作也以圓圈中的數字25標示。處理接著進行至區塊322。在區塊322，控制器112使用測試模式訊號以關斷開關s3及s4。此操作也以圓圈中的數字26標示。處理接著進行至區塊323， 以及，控制器112藉由標示CMN調諧/校正完成而更新測試狀態。如同區塊324所示般，假使有任何錯誤(Err)被標示，則也執行區塊323。在發出錯誤旗標時，控制器112以錯誤資訊更新測試狀態。
參考圖3B，處理從區塊314進行至351。當Vcm不小於可接受位準時，執行振幅失配調諧。在區塊351，根據振幅調諧旗標，決定是否需要振幅調諧。最初，振幅調諧旗標是邏輯1，所以，處理進行至區塊352。在區塊352，如同參考圖1B的表1所述般，決定振幅訊跡是否為上-下訊跡。
假使振幅訊跡是上-下振幅訊跡時，則處理進行至區塊353，以及，控制器112設定暫存器標示Dp的振幅小於Dn的振幅，亦即，暫存器中的Amp_Dp<Dn旗標被設定為邏輯1。此操作也以圓圈中的數字11標示。處理接著進行至圖3C的區塊381，於此，振幅失配校正的處理開始。在區塊382，執行CMN校正處理。此操作也以圓圈中的數字14標示。
在某些實施例中，假使在Dp與Dn之間有時序偏斜，則控制器112促使前置驅動器延遲偏移受調整以匹配Dp和Dn的傳播延遲，或是藉由使用延遲鎖住迴路(DLL)。在某些實施例中，由時序控制電路106改變對DLL(未顯示)之偏移。在某些實施例中，假使在Dp及Dn上有振幅失配，則控制器112促使電壓調節器(例如低漏失(LDO)調節器)改變其參考偏移以調整供應給 TX AFE 109的電源之振幅。在某些實施例中，在振幅控制電路108中，改變參考偏移。在某些實施例中，假使有RT/FT失配，則控制器112調整RT/TF控制電路106中的參數，以抵消Dp及Dn中的RT/FT失配。
在某些實施例中，以任何方法校正(亦即，抵消或降低)Dp及Dn的RT/FT偏移、Dp及Dn的振幅偏移、Dp及Dn之間的時序偏斜偏移。舉例而言，以偏移會被線性地降低之偏移線性法來校正偏移。在另一方法中，參考Vcm電壓位準來校正偏移。在另一方法中，使用神經網路演繹法來校正偏移。在CMN被校正之後，處理進行至區塊383，然後經由連接符「B」而進行至區塊309。
再參考圖3B，假使振幅訊跡不是上-下訊跡，則處理進行至區塊354。在區塊354，決定振幅訊跡是否為下-上訊跡。假使振幅訊跡是下-上訊跡，則處理進行至區塊355以及控制器112設定暫存器標示Dp的振幅大於Dn的振幅(亦即，Amp_Dp>Dn)且藉由將暫存器設定為邏輯1以標示此條件。此操作也以圓圈中的數字12標示。處理接著進行至圖3C的區塊381，於此，振幅失配校正的處理開始。
再參考圖3B，假使振幅訊跡不是上-下訊跡或下-上訊跡，則處理進行至區塊356以及將錯誤標示。此操作也以圓圈中的數字13標示。處理接著進行至區塊324且控制器112發出測試狀態。
在區塊351，根據振幅調諧旗標的邏輯值，決定是否 需要振幅調諧。當振幅調諧旗標為邏輯0時，則處理進行至區塊357。在區塊357，電壓分析器111檢查CMN是否由Dp與Dn之間的時序失配造成。在區塊357，電壓分析器111檢查Vcm是否具有相對於Vcm的DC位準之二極性(上及下)。假使Vcm具有二極性，則處理進行至區塊358且電壓分析器111決定時序失配訊跡是否為上-下訊跡。
假使判定時序失配訊跡是上-下訊跡時，則處理進行至區塊359。在區塊359，設定暫存器標示Dp的TOF是大於Dn的TOF(亦即，控制器112將TOF_DP>Dn旗標設定為邏輯1)以及處理進行至圖3C的區塊381，於此，時序失配校正處理開始。此操作也以圓圈中的數字17標示。
再參考圖3B，假使判定時序失配不是上-下訊跡，則處理進行至區塊360。在區塊360，決定時序失配訊跡是否為下-上訊跡。假使時序失配是下-上訊跡，則處理進行至區塊361。在區塊361，使Dp的TOF小於Dn的TOF。舉例而言，控制器112設定暫存器標示Dp的TOF小於Dn的TOF(亦即，將TOF_DP<Dn旗標設定為邏輯1)以及處理進行至圖3C的區塊381，於此，時序失配校正處理開始。此操作也以圓圈中的數字18標示。
再參考圖3B，假使時序失配訊跡不是上-下訊跡或下-上訊跡，則處理進行至區塊362以及將錯誤標示。此操作也以圓圈中的數字19標示。處理接著進行至區塊324且 控制器112發出測試狀態(亦即錯誤狀態)。
假使Vcm未具有二極性，則處理進行至區塊363以及電壓分析器111決定CMN訊跡在Vcm上是否具有相對於Vcm的DC位準之一極性(上或下)。假使Vcm具有一極性，則CMN訊跡是RT/FT偏斜失配訊跡。處理接著進行至區塊364。在區塊364，電壓分析器111判斷RT/FT偏斜失配訊跡是否為上訊跡。
假使判定RT/FT偏斜失配訊跡是上訊跡，則處理進行至區塊365。在區塊365，使Dn及Dp的RT小於Dn及Dp的FT(亦即，控制器112將RT<FT旗標設定為邏輯1以及處理進行至圖3C的區塊381，於此，RT/FT失配校正處理開始。此操作也以圓圈中的數字21標示。
再參考圖3B，假使判定RT/FT偏斜失配訊號不是上訊跡時，則處理進行至區塊366。在區塊366，電壓分析器111判斷RT/FT偏斜失配訊跡是否為下訊跡。假使判定RT/FT偏斜失配訊跡是下訊跡，則處理進行至區塊367。在區塊367，使Dn和Dp的RT大於Dn和Dp的RT(亦即，控制器112將RT>FT旗標設定為邏輯1)以及處理進行至圖3C的區塊381，於此，RT/FT偏斜失配校正處理開始。此操作也以圓圈中的數字20標示。
再參考圖3B，假使RT/FT偏斜失配訊跡不是上訊跡或下訊跡時，則處理進行至區塊368以及將錯誤標示。此操作也以圓圈中的數字22標示。處理接著進行至區塊324且控制器112發出測試狀態(亦即錯誤狀態)。
假使Vcm未具有相對於Vcm的DC位準之單一極性或二極性時，則處理進行至區塊369。在區塊369，將錯誤標示。此操作也以圓圈中的數字23標示。處理接著進行至區塊324且控制器112發出測試狀態(亦即，錯誤狀態)。
圖4顯示圖形400，圖形400係顯示根據本揭示的某些實施例之在使用圖1A的電路/裝置之CMN調諧前後的共模電壓(Vcm)之波形。須指出，與任何其它圖的元件具有相同代號(或名稱)之圖4的元件可以以任何類似的述明方式操作或作用，但不侷限於此。此處，x軸是時間及y軸是毫伏特(mV)。
波形401是在CMN調諧之前於Dp_pad及Dn_pad測得的Vcm。波形402是在CMN被調諧之後且在CMN值減半之前於Dp_pad及Dn_pad測得的Vcm。波形403是在CMN被調諧且在CMN值減半之後於Dp_pad及Dn_pad測得的Vcm。波形403顯示各種實施例之裝置及方法調諧除掉CMN。
圖5A-D顯示圖形500、520、540及560，圖形500、520、540及560顯示根據本示的某些實施例之在圖3A-C的流程圖之不同操作點(亦即有圓圈的數字)產生的波形。須指出，與任何其它圖的元件具有相同代號之圖5A-D的元件可以以任何類似的述明方式操作或作用，但不侷限於此。此處，對於各圖形，x軸是時間及y軸是電壓mV。
圖5A顯示二波形501和505。波形501是由電壓分析器111感測的Vcm。使用不同的取樣點502、503、504以偵測及分解CMN訊跡。在執行操作1至10之後，產生圖500的波形501。此處，取樣點顯示相對於Vcm的DC位準之下-上訊跡的二極性。由於在Dp節點(亦即Vdp)上的電壓高於在Dn節點(亦即Vdn)上的電壓，所以，電壓分析器111總結本實例中Vcm的訊跡是振幅失配。控制器112藉由指令振幅控制電路109增加Dn的振幅而校正此振幅失配。
在執行操作12→14→8→9→15之後，產生圖500的波形505。此處，在控制器112校正振幅失配之後，取樣506、507、及508的訊號特徵是在可接受的位準。控制器112接著總結解決了振幅失配(亦即，Vdp的振幅幾乎等於Vdn的振幅)。此時，執行操作8→16→10。
圖5B顯示二波形521和526。波形521是在Vdn的振幅增加至匹配Vdp的振幅之後由電壓分析器111感測的Vcm。取樣點522、523、524、及525顯示相對於Vcm的DC位準之下-上訊跡的二極性。在本實例中，電壓分析器111總結CMN訊跡是時序失配訊跡。此處，Vdp在時間上是在Vdn之前。繼續本實例，控制器112促使時序控制電路107以在Dp增加傳播延遲。此時，執行操作18→14→8→16→10。
波形526是在Dp的TOF增加(亦即，Dp延遲)之後由電壓分析器111感測的Vcm。取樣點527、528、 529、及530現在顯示相對於Vcm的DC位準之上訊跡的一極性。在本實例中，電壓分析器111總結CMN訊跡是RT/FT失配訊跡。在本實例中，Dp的RT比Dp的FT還短。繼續本實例，控制器112促使RT/FT控制電路106增加Dp的RT。此時，執行操作21→14→16。
圖5C顯示二波形541和546。波形541是在Dp的RT增加之後由電壓分析器111感測的Vcm。取樣點542、543、544、及545現在顯示Vcm是在可接受的位準。在本實例中，電壓分析器111總結CMN訊跡已被調諧且不需要校正。此時，執行操作23→14→8→16→10。
波形546是在開關s1及s2閉合及TL連接至IO緩衝器101之後由電壓分析器111感測的Vcm。取樣點547、548、549及550現在顯示相對於是Vcm的DC位準之上-下訊跡的二極性。在本實例中，電壓分析器111總結CMN訊跡是Dp落後Dn的時序失配訊跡。此處，控制器112促使時序控制電路107增加Dp的TOP。此時，執行操作17→14→8→16。
圖5D顯示波形，此波形顯示在Dn的TOP增加(亦即，相對於Dp，Dn被延遲)之後由電壓分析器111感測的Vcm。取樣點562、563、564、及567顯示Vcm是在可接受的位準。在本實例中，電壓分析器111總結CMN訊跡已被調諧，以及，控制器112總結不需要進一步的動作。此時，執行操作25→26。CMN調諧處理接著結束以及開關s3及s4斷開以使分析器102從IO緩衝器101斷 開。
圖6顯示根據某些實施例之具有偵測、分解及調諧共模雜訊(CMN)的電路/裝置之SoC(系統晶片)或電腦系統、或智慧型裝置。須指出，與任何其它圖的元件具有相同代號(或名稱)之圖6的元件可以以任何類似的述明方式操作或作用，但不侷限於此。
圖6顯示行動裝置的實施例的方塊圖，其中，使用平坦表面介面連接器。在某些實施例中，計算裝置1600代表例如平板電腦、行動電話或智慧型電話、具無線功能電子閱讀器、或其它無線行動裝置等行動計算裝置。將瞭解，大致上顯示某些組件，且並非此類裝置的所有組件都顯示在計算裝置1600中。
在某些實施例中，計算裝置1600包含具有根據所述的某些實施例之偵測、分解及調諧共模雜訊(CMN)的電路/裝置之第一處理器1610。計算裝置1600的其它區塊也包含某些實施例之偵測、分解及調諧共模雜訊(CMN)的電路/裝置。本揭示的各種實施例也包括例如無線介面等在1670內的網路介面，以致於系統實施例可併入於例如行動電話或個人數位助理等無線裝置中。
在一實施例中，處理器1610(及/或處理器1690)包含一或更多實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、或其它處理機構。由處理器1610執行的處理操作包含作業平台或作業系統的執行，應用及/或裝置功能在作業平台或作業系統上執行。處理 操作包含與使用人或其它裝置的I/O(輸入/輸出)有關的操作、與電力管理有關的操作、及/或與連接計算裝置1600至另一裝置有關的操作。處理操作也包含與音頻I/O及/或顯示I/O有關的操作。
在一實施例中，計算裝置1600包含音頻子系統1620，音頻子系統1620代表與提供音頻功能給計算裝置有關的硬體(例如，音頻硬體及音頻電路)及軟體(例如，驅動程式、編解碼)組件。音頻功能包含揚音器及/或耳機輸出、以及麥克風輸入。用於這些功能的裝置整合於計算裝置1600內，或是連接至計算裝置1600。在一實施例中，使用者藉由提供由處理器1610接收及處理的音頻命令而與計算裝置1600互動。
顯示子系統1630代表提供視覺及/或觸覺顯示給使用者以與計算裝置1600互動之硬體(例如，顯示裝置)及軟體(例如，驅動程式)組件。顯示子系統1630包含顯示介面1632，顯示介面1632包含特定的顯示幕或硬體裝置，用以提供顯示給使用者。在一實施例中，顯示介面1632包含與處理器1610分開的邏輯，以執行與顯示有關的至少某些處理。在一實施例中，顯示子系統1630包含提供輸出及輸入給使用者之觸控顯示幕(或觸控墊)裝置。
輸入/輸出(I/O)控制器1640代表與使用者互動有關的硬體裝置及軟體組件。I/O控制器1640可以操作，以管理音頻子系統1620及/或顯示子系統1630的一部份之 硬體。此外，I/O控制器1640顯示用於連接至計算裝置1600的其它裝置之連接點，經由裝置1600，使用者可以與系統互動。舉例而言，附著至計算裝置1600的裝置可以包含麥克風裝置、揚音器或立體音響系統、視頻系統或其它顯示裝置、鍵盤或小鍵盤裝置、或是例如讀卡機或其它裝置等用於特定應用的其它I/O裝置。
如上所述，I/O控制器1640與音頻子系統1620及/或顯示子系統1630互動。舉例而言，經由麥克風或其它音頻裝置的輸入能提供用於計算裝置1600的一或更多應用或功能之輸入或命令。此外，提供音頻輸出，取代或添加至顯示輸出。在另一實例中，假使顯示子系統1630包含觸控顯示幕，則顯示裝置也作為輸入裝置，至少是部份地由I/O控制器1640管理。在計算裝置1600上也可以有增加的鍵或開關，以提供由I/O控制器1640管理的I/O功能。
在一實施例中，I/O控制器1640管理例如加速計、相機、光感測器或其它環境感測器、或其它可以包含於計算裝置1600中的其它硬體。輸入是直接使用者互動的一部份，以及提供環境輸入給系統以影響它的操作(例如雜訊濾波、調整亮度偵測顯示、施加用於相機的閃光燈、或其它特點)。
在一實施例中，計算裝置1600包含電力管理1650，電力管理1650管理電池電力使用、電池充電、及與省電操作有關的特點。記憶體子系統1660包含記憶體裝置以 用於在計算裝置1600中儲存資訊。記憶體包含非依電性(假使中斷對記憶體裝置的電力，狀態未改變)及/或依電性(假使中斷對記憶體裝置的電力，狀態未定)記憶體裝置。記憶體子系統1660儲存應用資料、使用者資料、音樂、相片、文獻、或其它資料、以及與計算裝置1600的應用及功能的執行有關之系統資料(長期或暫時的)。
實施例的元件也被提供成為機器可讀取的媒體(例如，記憶體1660)，用於儲存電腦可執行的指令(例如，實施此處所述的任何其它處理之指令)。機器可讀取的媒體(例如，記憶體1660)包含但不限於快閃記憶體、光碟、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁性或光學卡、相變記憶體(PCM)、或是適用於儲存電子或電腦可執行的指令之其它型式的機器可讀取的媒體。舉例而言，本揭示的實施例作為電腦程式(例如，BIOS)被下載，所述電腦程式可以經由通訊鏈結(例如，數據機或網路連結)而以資料訊號從遠端電腦(例如伺服器)傳送至請求電腦(例如，客戶端)。
連結1670包含硬體裝置(例如，無線及/或有線連接器和通訊硬體)以及軟體組件(例如，驅動程式、協定堆疊)以使計算裝置1600能與外部裝置通訊。計算裝置1600可為分開的裝置，例如其它計算裝置、無線存取點或基地台、以及例如耳機、印表機或其它裝置等週邊裝置。
連結1670包含多種不同型式的連結。一般而言，計 算裝置1600顯示為設有蜂巢式連結1672及無線連結1674。蜂巢式連結1672大致上意指由無線載波提供的蜂巢式網路連結，例如經由GSM(行動通訊全球系統)或是變化或衍生、CDMA(分碼多存取)或變化或衍生、TDM(分時多工化)或變化或衍生、或其它蜂巢式服務標準。無線連結(或無線介面)1674意指非蜂巢式的無線連結，以及包含個人區域網路(例如藍芽、近場、等等)、區域網路(例如Wi-Fi)、及/或廣域網路(例如WiMax)、或是其它無線通訊。
週邊連接1680包含硬體介面及連接器、以及軟體組件(例如，驅動程式、協定堆疊)以產生週邊連接。將瞭解，計算裝置1600可為至其它計算裝置的週邊裝置(「至」1682)、以及具有連接至其的週邊裝置(「來自」1684)。為了例如管理(例如下載及/或上傳、改變、同步化)計算裝置1600上的內容之目的，計算裝置1600通常具有「駐泊」連接器以連接至其它計算裝置。此外，駐泊連接器允許計算裝置1600連接至某些週邊，這些週邊允許計算裝置1600控制內容輸出至例如影音或其它系統。
除了專有的駐泊連接器或其它專有的連接硬體之外，計算裝置1600還能經由共同的或標準式連接器而產生週邊連接1680。共同型式包含通用串列匯流排(USB)連接器(包含任何數目的不同硬體介面)、包含迷你顯示埠(MDP)、高清晰度多媒體介面(HDMI)、火線、或其 它型式之顯示埠。
在說明書中述及「實施例」、「一實施例」、「某些實施例」、或「其它實施例」意指配合實施例說明之特定的特點、結構、或特徵包含在至少某些實施例中，但是，不一定是所有實施例。「實施例」、「一實施例」、或「某些實施例」之不同出現並非一定都意指相同的實施例。假使說明書述及組件、特點、結構、或特徵「可以」、「可能」、或「會」被包含時，則並非要求該特定組件、特點、結構、或特徵被包含。假使說明書或申請專利範圍述及「一(a或an)」元件，則並非意指僅有這些元件中的一個元件。假使說明書或申請專利範圍述及「增加的」元件，則並未排除有一個以上的增加元件。
此外，特定的特點、結構、功能、或特徵可以在一或更多實施例中以任何適當方式結合。舉例而言，在與二實施例相關連的特定的特點、結構、功能、或特徵未互斥之任何情形中，第一實施例可以與第二實施例相結合。
雖然配合本揭示的具體實施例而說明本揭示，但是，習於此技藝者在慮及上述說明之後，將清楚這些實施例的很多替代、修改及變化。舉例而言，例如動態RAM(DRAM)等其它記憶體架構可以使用所述的實施例。揭示的實施例是要涵蓋所有這些替代、修改、及變化，以致落在後附的申請專利範圍的廣寬範圍之內。
此外，為了簡明起見以免模糊揭示，對於積體電路(IC)晶片及其它組件的習知的電力/接地連接未顯示在 本圖式之內。此外，為了避免模糊揭示、以及也慮及與這些方塊圖配置的實施相關的具體細節高度地取決於本揭示要實施於其內的平台之事實(亦即，這些細節應在習於此技藝者的瞭解之內)，而以方塊圖形式顯示配置。在揭示特定細節(例如電路)以說明本揭示的舉例說明的實施例之情形中，習於此技藝者應清楚有或沒有這些特定細節都能實施本揭示。因此，說明因此被視為是說明性的而非限定的。
下述實例關於另外的實施例。在實例中的細節可以在一或更多實施例中的任意處使用。此處所述的裝置之所有選加的特點也可以與方法或製程有關地實施。
舉例而言，提供裝置，其包括：前置驅動器，用以接收輸入資料及產生輸出；傳送器，用以接收來自前置驅動器的輸出，傳送器具有第一及第二輸出以用於耦合至傳輸媒體；以及，調諧電路，耦合至傳送器，調諧電路可操作以：將其本身耦合至第一及第二輸出；分析第一及第二輸出上的訊號；以及，根據分析而調整前置驅動器中的一或更多電路。
在某些實施例中，裝置包括：第一開關，用以耦合第一輸出至傳輸媒體；以及，第二開關，用以耦合第二輸出至傳輸媒體。在某些實施例中，調諧電路包括耦合至第一及第二輸出的放大器，放大器用以產生共模訊號，共模訊號是第一及第二輸出的訊號之共同模式。在某些實施例中，調諧電路包括邏輯以分析共模訊號而辨識共模訊號上 的共模雜訊源。在某些實施例中，當第一及第二開關閉合時及當第一及第二開關斷開時，邏輯會分析共模訊號。
在某些實施例中，調諧電路包括控制器以調整前置驅動器的一或更多電路。在某些實施例中，控制器可操作以根據邏輯的輸出而調整傳送器的阻抗。在某些實施例中，控制器可操作以根據邏輯的輸出而調整傳送器產生的訊號之轉換率。在某些實施例中，控制器可操作以根據邏輯的輸出而調整傳送器產生的訊號之傳播延遲。在某些實施例中，控制器可操作以根據邏輯的輸出而調整傳送器產生的訊號振幅。
在某些實施例中，前置驅動器的一或更多電路包含下述至少之一：阻抗控制電路，用以調整傳送器的阻抗；轉換率控制電路，用以調整第一及第二輸出上由傳送器產生的訊號之轉換率；時序控制電路，用以調整第一及第二輸出上由傳送器產生的訊號之傳播延遲；或是，振幅控制電路，用以調整第一及第二輸出上由傳送器產生的訊號之振幅。
在另一實例中，提供系統，其包括：記憶體；耦合至記憶體的處理器，處理器具有輸入-輸出(I/O)傳送器，輸入-輸出傳送器包括根據上述之裝置；以及，無線介面，用於允許處理器與另一裝置通訊。在某些實施例中，系統又包括顯示介面，用於顯示處理器處理的內容。
在另一實例中，提供裝置，其包括：前置驅動器，耦合至傳送器，傳送器具有差動輸出；以及，調諧電路，可 操作以耦合至差動輸出，而根據導自差動輸出的共模訊號的共模雜訊訊跡，來調諧傳送器的前置驅動器。在某些實施例中，裝置包括：第一開關，用以將差動輸出之一耦合至傳輸媒體；以及，第二開關，用以將差動輸出之另一耦合至傳輸媒體。
在某些實施例中，調諧電路包括放大器，耦合至差動輸出以產生具有共模雜訊訊跡的共模訊號。在某些實施例中，調諧電路包括控制器以根據共模雜訊訊跡而調整前置驅動器的一或更多電路。在某些實施例中，控制器可操作以調整傳送器產生的訊號之轉換率。在某些實施例中，控制器可操作以調整傳送器的阻抗。
在某些實施例中，控制器可操作以調整傳送器產生的訊號振幅。在某些實施例中，控制器可操作以經由控制回饋電容器而調整傳送器的轉換率控制。在某些實施例中，控制器可操作以調整前置驅動器的電源來改變傳送器產生的訊號之振幅。在某些實施例中，控制器可操作以調整串聯RC網路以調整用於傳送器之前置驅動器產生的訊號之時序。在某些實施例中，控制器可操作以調整前置驅動器的驅動強度，以及調整用於傳送器之前置驅動器產生的訊號之時序。
在另一實例中，提供系統，其包括：記憶體；耦合至記憶體的處理器，處理器具有輸入-輸出(I/O)傳送器，輸入-輸出傳送器包括根據上述之裝置；以及，無線介面，用於允許處理器與另一裝置通訊。在某些實施例中， 系統又包括顯示介面，用於允許顯示單元顯示處理器處理的內容。在某些實施例中，系統包括HDMI介電，用於允許由處理器處理的音訊及視訊單元內容。在某些實施例中，系統包括SDIO介面，用於允許儲存資料於記憶卡。在某些實施例中，系統包括USB3、USB2、或PCIe介面。在某些實施例中，系統包括MIPI式相機、顯示器、或RF基頻帶介面。
在另一實例中，提供方法，其包括：由前置驅動器接收輸入資料及產生輸出；由傳送器接收來自前置驅動器的輸出，傳送器具有第一及第二輸出以用於耦合至傳輸媒體；以及，耦合第一及第二輸出；分析第一及第二輸出上的訊號；以及，根據分析而調整前置驅動器中的一或更多電路。在某些實施例中，方法包括：耦合第一輸出至傳輸媒體；以及，耦合第二輸出至傳輸媒體。
在某些實施例中，方法包括產生共模訊號，共模訊號是第一及第二輸出的訊號之共同模式。在某些實施例中，方法包括分析共模訊號以辨識共模訊號上的共模雜訊。在某些實施例中，方法包括當分別耦合至第一及第二輸出的第一及第二開關閉合時及當第一及第二開關斷開時，分析共模訊號。
在某些實施例中，方法包括調整前置驅動器的一或更多電路。在某些實施例中，方法包括調整傳送器的阻抗。在某些實施例中，方法包括調整傳送器產生的的訊號之轉換率。在某些實施例中，方法包括調整傳送器產生的訊號 之傳播延遲阻抗。在某些實施例中，方法包括調整傳送器產生的訊號振幅。
在另一實例中，提供裝置，其包括：用於由前置驅動器接收輸入資料及產生輸出之機構；用於由傳送器接收來自前置驅動器的輸出之機構，傳送器具有第一及第二輸出以用於耦合至傳輸媒體；以及，用於耦合第一及第二輸出之機構；用於分析第一及第二輸出上的訊號之機構；以及，用於根據分析而調整前置驅動器中的一或更多電路之機構。
在某些實施例中，裝置包括：用於耦合第一輸出至傳輸媒體的機構；以及，用於耦合第二輸出至傳輸媒體的機構。在某些實施例中，裝置包括：用於產生共模訊號的機構，共模訊號是第一及第二輸出的訊號之共同模式。在某些實施例中，裝置包括用於分析共模訊號以辨識共模訊號上的共模雜訊。在某些實施例中，裝置又包括當分別耦合至第一及第二輸出的第一及第二開關閉合時及當第一及第二開關斷開時，用於分析共模訊號的機構。
在某些實施例中，裝置又包括用於調整前置驅動器的一或更多電路之機構。在某些實施例中，裝置又包括用於調整傳送器的阻抗之機構。在某些實施例中，裝置又包括用於調整傳送器產生的的訊號之轉換率的機構。在某些實施例中，裝置又包括用於調整傳送器產生的訊號之傳播延遲阻抗的機構。在某些實施例中，裝置又包括用於調整傳送器產生的訊號振幅之機構。
在另一實例中，提供系統，其包括：記憶體；耦合至記憶體的處理器，處理器具有輸入-輸出(I/O)傳送器，輸入-輸出傳送器包括根據上述之裝置；以及，無線介面，用於允許處理器與另一裝置通訊。
提供發明摘要以允許讀者能夠確定技術揭示的本質及精神。呈交之摘要並非要用以限定申請專利範圍之含義或範圍。後附申請專利範圍於此併入詳細說明中，各請求項根據它自己作為分別的實施例。
100‧‧‧裝置
101‧‧‧輸入輸出緩衝器
102‧‧‧CMN分析器
103‧‧‧前置驅動器
104‧‧‧邏輯
105‧‧‧阻抗控制電路
106‧‧‧轉換率控制電路
107‧‧‧時序控制電路
108‧‧‧振幅控制電路
109‧‧‧傳送器的類比前端
110‧‧‧加法器
111‧‧‧共模雜訊電壓分析器
112‧‧‧控制器

Claims (20)

  1. 一種裝置，包括：前置驅動器，接收輸入資料及產生輸出；傳送器，接收來自該前置驅動器的輸出，該傳送器具有第一及第二輸出以用於耦合至傳輸媒體；以及，調諧電路，耦合至該傳送器，該調諧電路可操作以：將其本身耦合至該第一及第二輸出；分析該第一及第二輸出上的訊號；以及，根據該分析而調整該前置驅動器中的一或更多電路。
  2. 如申請專利範圍第1項之裝置，包括：第一開關，耦合該第一輸出至該傳輸媒體；以及，第二開關，耦合該第二輸出至該傳輸媒體。
  3. 如申請專利範圍第2項之裝置，其中，該調諧電路包括耦合至該第一及第二輸出的放大器，該放大器產生共模訊號，該共模訊號是該第一及第二輸出的訊號之共同模式。
  4. 如申請專利範圍第3項之裝置，其中，該調諧電路包括邏輯以分析該共模訊號而辨識該共模訊號上的共模雜訊源。
  5. 如申請專利範圍第4項之裝置，其中，當該第一及第二開關閉合時及當該第一及第二開關斷開時，該邏輯分析該共模訊號。
  6. 如申請專利範圍第4項之裝置，其中，該調諧電 路包括控制器以調整該前置驅動器的該一或更多電路。
  7. 如申請專利範圍第6項之裝置，其中，該控制器可操作以根據該邏輯的輸出而調整該傳送器的阻抗。
  8. 如申請專利範圍第6項之裝置，其中，該控制器可操作以根據該邏輯的輸出而調整該傳送器產生的訊號之轉換率(slew-rate)。
  9. 如申請專利範圍第6項之裝置，其中，該控制器可操作以根據該邏輯的輸出而調整該傳送器產生的訊號之傳播延遲。
  10. 如申請專利範圍第6項之裝置，其中，該控制器可操作以根據該邏輯的輸出而調整該傳送器產生的訊號之振幅。
  11. 如申請專利範圍第1項之裝置，其中，該前置驅動器的該一或更多電路包含下述至少之一：阻抗控制電路，調整該傳送器的阻抗；轉換率控制(slew-rate control)電路，調整該第一及第二輸出上由該傳送器產生的訊號之轉換率；時序控制電路，調整該第一及第二輸出上由該傳送器產生的訊號之傳播延遲；或是，振幅控制電路，調整該第一及第二輸出上由該傳送器產生的訊號之振幅。
  12. 一種裝置，包括：前置驅動器，耦合至傳送器，該傳送器具有差動輸出；以及， 調諧電路，可操作以耦合至該差動輸出，而根據導自該差動輸出的共模訊號的共模雜訊訊跡(signature)，來調諧該傳送器的該前置驅動器。
  13. 如申請專利範圍第12項之裝置，包括：第一開關，將該差動輸出之一耦合至傳輸媒體；以及，第二開關，將該差動輸出之另一耦合至該傳輸媒體。
  14. 如申請專利範圍第12項之裝置，其中，該調諧電路包括放大器，該放大器耦合至該差動輸出以產生具有該共模雜訊訊跡的該共模訊號。
  15. 如申請專利範圍第14項之裝置，其中，該調諧電路包括控制器以根據該共模雜訊訊跡而調整該前置驅動器的一或更多電路。
  16. 如申請專利範圍第15項之裝置，其中，該控制器可操作以調整該傳送器產生的訊號之轉換率。
  17. 如申請專利範圍第15項之裝置，其中，該控制器可操作以調整該傳送器的阻抗。
  18. 如申請專利範圍第15項之裝置，其中，該控制器可操作以調整該傳送器產生的訊號之振幅。
  19. 一種系統，包括：記憶體；處理器，耦合至記憶體，該處理器具有輸入-輸出(I/O)傳送器，該輸入-輸出(I/O)傳送器包括：前置驅動器，耦合至類比前端(AFE)，該AFE 具有差動輸出；以及調諧電路，可操作以耦合至該差動輸出而根據導自該差動輸出的共模訊號之共模雜訊訊跡，來調諧該AFE的該前置驅動器；以及，無線介面，用於允許該處理器與另一裝置通訊。
  20. 如申請專利範圍第19項之系統，又包括顯示介面，用於允許顯示單元顯示該處理器處理的內容。
TW104125429A 2014-09-11 2015-08-05 用於適應性共模雜訊分解及調整的裝置及方法 TWI589119B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/483,486 US9455752B2 (en) 2014-09-11 2014-09-11 Apparatus and method for adaptive common mode noise decomposition and tuning

Publications (2)

Publication Number Publication Date
TW201622351A true TW201622351A (zh) 2016-06-16
TWI589119B TWI589119B (zh) 2017-06-21

Family

ID=55455844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125429A TWI589119B (zh) 2014-09-11 2015-08-05 用於適應性共模雜訊分解及調整的裝置及方法

Country Status (5)

Country Link
US (2) US9455752B2 (zh)
EP (1) EP3192175A4 (zh)
CN (1) CN106575964B (zh)
TW (1) TWI589119B (zh)
WO (1) WO2016039892A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691895B (zh) * 2018-12-28 2020-04-21 新唐科技股份有限公司 資料寫入方法、燒錄系統、資料更新方法以及儲存裝置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500571B2 (ja) * 2015-04-14 2019-04-17 船井電機株式会社 信号伝送装置及び信号伝送方法
US9996131B2 (en) * 2015-10-28 2018-06-12 Intel Corporation Electrical fast transient tolerant input/output (I/O) communication system
EP3386107B1 (en) 2017-04-03 2021-07-07 Nxp B.V. Data processing circuits
US10958454B1 (en) * 2020-05-13 2021-03-23 Logitech Europe S.A. System and method for cable link establishment
CN113536661B (zh) * 2021-06-15 2022-12-13 西安电子科技大学 基于神经网络的tfet器件结构优化和性能预测方法
CN113472367B (zh) * 2021-06-22 2023-03-17 厦门翔澧工业设计有限公司 一种高信噪比的芯片以及含有该芯片的设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052420A (en) 1997-05-15 2000-04-18 Northern Telecom Limited Adaptive multiple sub-band common-mode RFI suppression
CA2239675C (en) 1998-06-04 2007-11-13 Tet Hin Yeap Suppression of rfi and impulse noise in communications channels
AU2003228602A1 (en) * 2002-04-22 2003-11-03 Cognio, Inc. Multiple-input multiple-output radio transceiver
US7471107B1 (en) * 2004-05-12 2008-12-30 Pmc-Sierra, Inc. Active biasing in metal oxide semiconductor (MOS) differential pairs
KR100555571B1 (ko) * 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
US7953162B2 (en) * 2006-11-17 2011-05-31 Intersil Americas Inc. Use of differential pair as single-ended data paths to transport low speed data
US7495479B1 (en) * 2007-09-13 2009-02-24 Faraday Technology Corp. Sample and hold circuit and related data signal detecting method utilizing sample and hold circuit
US7683656B1 (en) 2008-11-17 2010-03-23 Intel Corporation Predriver equalization for common mode noise reduction in a semi-differential current mode driver
US8008944B2 (en) * 2008-11-25 2011-08-30 Qualcomm Incorporated Low voltage differential signaling driver with programmable on-chip resistor termination
US7919984B2 (en) * 2008-12-31 2011-04-05 Intel Corporation System and apparatus of reconfigurable transceiver design for multi-mode signaling
US8319549B2 (en) * 2009-12-09 2012-11-27 California Institute Of Technology Self-healing power amplifier: methods and apparatus
EP2532092B1 (en) 2010-02-02 2019-03-27 Nokia Technologies Oy Generation of differential signals
US8724678B2 (en) * 2010-05-28 2014-05-13 Aquantia Corporation Electromagnetic interference reduction in wireline applications using differential signal compensation
CN103248393B (zh) * 2012-02-14 2015-06-17 英特尔移动通信有限责任公司 Rf二阶互调失真的消除
US8861960B2 (en) * 2012-08-20 2014-10-14 Ciena Corporation Systems and methods for the compensation of nonlinear cross polarization and cross phase modulation in dual polarization coherent channels
US9014248B2 (en) 2013-01-31 2015-04-21 Broadcom Corporation BASE-T common mode testing in an Ethernet subsystem

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691895B (zh) * 2018-12-28 2020-04-21 新唐科技股份有限公司 資料寫入方法、燒錄系統、資料更新方法以及儲存裝置

Also Published As

Publication number Publication date
US10396834B2 (en) 2019-08-27
TWI589119B (zh) 2017-06-21
US9455752B2 (en) 2016-09-27
US20160080007A1 (en) 2016-03-17
CN106575964B (zh) 2020-05-19
EP3192175A1 (en) 2017-07-19
WO2016039892A1 (en) 2016-03-17
CN106575964A (zh) 2017-04-19
US20170077969A1 (en) 2017-03-16
EP3192175A4 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
TWI589119B (zh) 用於適應性共模雜訊分解及調整的裝置及方法
US10038574B2 (en) Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US9024665B2 (en) Transmitter with voltage and current mode drivers
US10069657B2 (en) Low power equalizer and its training
JP5937229B2 (ja) 低電力高速デジタル受信器
JP5852212B2 (ja) オンチップ電圧駆動型シングルエンド終端ドライバのためのプリエンファシス技法
US9252775B2 (en) High-voltage level-shifter
CN113330687A (zh) 时钟相位补偿装置和方法
JP2012518968A (ja) 差動ドライバー回路の高速コモンモードフィードバック制御装置
KR20100054578A (ko) 데이터 전송 시스템
US11170702B2 (en) Light-emitting diode driving apparatus and light-emitting diode driver
JP7059255B2 (ja) 適応終端インピーダンスを有する高速ドライバ
US9720471B2 (en) Voltage regulator with feed-forward and feedback control
JP7443262B2 (ja) デュアル・パワーｉ／ｏ送信機
JP2005086646A (ja) スケルチ検出回路
CN111095799A (zh) 具有电源抑制的发射器
JP2009010544A (ja) 信号波形等化回路及び受信回路
KR20140002180A (ko) 리시버 회로
US10411458B2 (en) Overvoltage protection device
JP5067343B2 (ja) 差動増幅回路、高速シリアルインターフェース回路、集積回路装置及び電子機器
TWI423586B (zh) 輸出迴轉率控制介面及控制介面輸出迴轉率之方法
US8624672B2 (en) Integrated circuit
US7400174B1 (en) Current mode interface receiver with process insensitive common mode current extraction and the method