TW201544885A - 畫素陣列基板及顯示面板 - Google Patents

Abstract

一種畫素陣列基板，包括具有畫素區及周邊區的基板、配置於畫素區的多個畫素結構與配置於周邊區的導電結構。導電結構包括依序堆疊第一導電圖案、第一絕緣層、第二導電圖案、第二絕緣層及第三導電圖案。第一絕緣層具有暴露出部分第一導電圖案的第一開口。第二導電圖案具有與第一開口切齊的第二開口。第二絕緣層的第三開口暴露出部份第二導電圖案及部分第一導電圖案。第三導電圖案覆蓋部份第二導電圖案並填入第一開口及第二開口，以電性連接第二導電圖案與第一導電圖案。此外，一種包括上述畫素陣列基板的顯示面板亦被提出。

Description

畫素陣列基板及顯示面板

本發明是有關於一種電子元件，且特別是有關於一種畫素陣列基板以及一種顯示面板。

顯示面板包括畫素陣列基板、相對於畫素陣列基板的對向基板以及位於畫素陣列基板與對向基板之間的顯示介質。一般而言，畫素陣列基板的周邊區上多設有導電結構，以電性連接分別屬於二個不同膜層之畫素陣列基板的多個構件。

圖1為習知技術的導電結構的上視示意圖。圖2為根據圖1的剖線A-A’所繪示的導電結構的剖面示意圖。請參照圖1及圖2，習知的導電結構C’包括依序堆疊於基板1上的第一導電圖案2、第一絕緣層3、第二導電圖案4、第二絕緣層5及第三導電圖案6。第一絕緣層3具有暴露出部分第一導電圖案2的開口3a。第二絕緣層5具有二開口5a、5b。開口5a與開口3a重疊。開口5b與開口3a、5a分隔開且暴露出部分第二導電圖案4。第三導電圖案6覆蓋第二絕緣層5並填入開口5b、3a、5a，以電性連 接第二導電圖案4與第一導電圖案2。

然而，如圖2所示，在導電結構C’中的電流i需跨過開口5b與開口5a之間的部份第二絕緣層5方能夠由第一導電圖案2傳遞至第二導電圖案4。換言之，在導電結構C’中之電流i的傳遞路徑長。意即，導電結構C’的阻值高，而不利於畫素陣列基板及顯示面板性能的提升。此外，如圖1所示，在導電結構C’中的電流i僅能朝有限的方向(如大致上向左之方向)由第一導電圖案2傳遞至第二導電圖案4，而不利於導電結構C’的電性穩定。

本發明提供一種畫素陣列基板及一種顯示面板，其性能佳。

本發明的畫素陣列基板包括基板、多個畫素結構以及至少一導電結構。基板具有畫素區以及畫素區外的周邊區。多個畫素結構配置於畫素區上。導電結構配置於周邊區上。導電結構包括第一導電圖案、第一絕緣層、第二導電圖案、第二絕緣層以及第三導電圖案。第一導電圖案位於第一絕緣層與基板之間。第一絕緣層具有第一開口。第一開口暴露出部分第一導電圖案。第一絕緣層位於第二導電圖案與第一導電圖案之間。第二導電圖案具有第二開口。第二開口實質上與第一開口切齊。第二導電圖案位於第二絕緣層與第一絕緣層之間。第二絕緣層具有第三開口。第三開口暴露出部份的第二導電圖案以及被第一開口暴露出的部分 第一導電圖案。第三導電圖案覆蓋被第三開口暴露出的部份第二導電圖案並填入第一開口以及第二開口，以電性連接第二導電圖案與第一導電圖案。

本發明的顯示面板包括上述之畫素陣列基板、相對於畫素陣列基板的對向基板以及位於畫素陣列基板與對向基板之間的顯示介質。

在本發明的一實施例中，上述的第三開口在基板上的正投影完全地覆蓋第一開口在基板上的正投影以及第二開口在基板上的正投影。

在本發明的一實施例中，上述的第一開口的幾何中心、第二開口的幾何中心以及第三開口的幾何中心位於同一直線，此直線的延伸方向與基板之承載第一導電圖案之承載面的法線方向平行。

在本發明的一實施例中，上述的被第二絕緣層的第三開口暴露出的部份第二導電圖案呈一環形區域。此環形區域定義出第二開口。第三導電圖案完全地且直接地覆蓋第二導電圖案的環形區域以及被第一開口暴露出的部分第一導電圖案。

在本發明的一實施例中，上述的第二導電圖案具有面向基板的底面、相對於底面的頂面以及連接頂面與底面且定義出第二開口的側面。側面與第三導電圖案電性接觸。

在本發明的一實施例中，上述的導電結構與至少一個畫素結構電性連接。

在本發明的一實施例中，上述的導電結構電性獨立於畫素結構。

基於上述，在本發明一實施例之畫素陣列基板以及顯示面板中，由於第二導電圖案的第二開口實質上與第一絕緣層的第一開口切齊，且第二絕緣層的第三開口同時暴露出部份第二導電圖案以及被第一、二開口暴露出的部份第一導電圖案，因此相較於習知技術的第三導電圖案，本發明一實施例之第三導電圖案無需越過第二絕緣層便可電性連接第一導電圖案與第二導電圖案。如此一來，電流便可沿著第三導電圖案以較短的路徑由第一導電圖案傳遞至第二導電圖案。換言之，本發明一實施例之導電結構的整體阻值低，而有助於畫素陣列基板及顯示面板性能的提升。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

1、110‧‧‧基板

2、120‧‧‧第一導電圖案

3、130‧‧‧第一絕緣層

3a、5a、5b‧‧‧開口

4、140‧‧‧第二導電圖案

5、150‧‧‧第二絕緣層

6、160‧‧‧第三導電圖案

100‧‧‧畫素陣列基板

110a‧‧‧畫素區

110b‧‧‧周邊區

110c‧‧‧承載面

120a‧‧‧部分第一導電圖案

130a‧‧‧第一開口

140a‧‧‧第二開口

140b‧‧‧部份第二導電圖案

140c‧‧‧底面

140d‧‧‧頂面

140e‧‧‧側面

150a‧‧‧第三開口

200‧‧‧對向基板

300‧‧‧顯示介質

1000‧‧‧顯示面板

A-A’、B-B’‧‧‧剖線

C、C’‧‧‧導電結構

C1‧‧‧第一開口的幾何中心

C2‧‧‧第二開口的幾何中心

C3‧‧‧第三開口的幾何中心

DL‧‧‧資料線

d‧‧‧法線方向

i‧‧‧電流

PE‧‧‧畫素電極

R‧‧‧區域

SL‧‧‧掃描線

T‧‧‧主動元件

U‧‧‧畫素結構

圖1為習知技術的導電結構的上視示意圖。

圖2為根據圖1的剖線A-A’所繪示的導電結構的剖面示意圖。

圖3為本發明一實施例之畫素陣列基板的上視示意圖。

圖4為圖3之局部區域R的放大圖。

圖5為根據圖4之剖線B-B’繪示的導電結構的剖面示意圖。

圖6為本發明一實施例之顯示面板的剖面示意圖。

圖3為本發明一實施例之畫素陣列基板的上視示意圖。請參照圖3，畫素陣列基板100包括基板110、多個畫素結構U、以及至少一導電結構C。就光學特性而言，基板110可為透光基板或不透光/反射基板。透光基板的材質可選自玻璃、石英、有機聚合物、其他適當材料或其組合。不透光/反射基板的材質可選自導電材料、金屬、晶圓、陶瓷、其他適當材料或其組合。需說明的是，若基板110的材質為導電材料時，則需在基板110搭載畫素結構U以及導電結構C之前，先於基板110上形成一絕緣層(未繪示)，以免基板110與畫素結構U之間或者基板110與導電結構C之間發生短路問題。就機械特性而言，基板110可為剛性基板或可撓性基板。剛性基板的材質可選自玻璃、石英、導電材料、金屬、晶圓、陶瓷、其他適當材料或其組合。可撓性基板的材質可選自超薄玻璃、有機聚合物(例如塑膠)、其他適當材料或其組合。

基板110具有畫素區110a以及畫素區110a外的周邊區110b。多個畫素結構U配置於基板110的畫素區110a。至少一導電結構C配置於基板110的周邊區110b。在本實施例中，畫素區110a可以是未延伸至基板110邊緣的一內部區域，而周邊區110b可以是環繞此內部區域且延伸至基板110邊緣的一環狀區域。然而，本發明不限於此，在其他實施例中，畫素區110a與周邊區110b 亦可呈其他適當樣態。

在本實施例中，每一畫素結構U可包括主動元件T以及與主動元件T電性連接的畫素電極PE。舉例而言，主動元件T可為具有源極(source)、閘極(gate)與汲極(drain)的薄膜電晶體(thin film transistor，TFT)。每一畫素結構U可進一步包括資料線DL及掃描線SL。資料線DL與主動元件T的源極電性連接。掃描線SL與主動元件T的閘極電性連接。畫素電極PE與主動元件T的汲極電性連接。需說明的是，上述畫素結構U是用以舉例說明本發明而非用以限制本發明，在其他實施例中，畫素結構U亦可為其他適當結構。

圖4為圖3之局部區域R的放大圖。圖5為根據圖4之剖線B-B’繪示的導電結構的剖面示意圖。請參照圖4及圖5，導電結構C包括第一導電圖案120、第一絕緣層130、第二導電圖案140、第二絕緣層150及第三導電圖案160。第一絕緣層130覆蓋第一導電圖案120。第一導電圖案120位於第一絕緣層130與基板110之間。第二導電圖案140覆蓋第一絕緣層130。第一絕緣層130位於第二導電圖案140與第一導電圖案120之間。第二絕緣層150覆蓋第二導電圖案140。第二導電圖案140位於第二絕緣層150與第一絕緣層130之間。第三導電圖案160可選擇性地覆蓋第二絕緣層150。第三導電圖案160覆蓋第二導電圖案140以及第一導電圖案120。第二絕緣層150可位於第三導電圖案160與第二導電圖案140之間。簡言之，在本實施例中，第一導電圖案120、第一 絕緣層130、第二導電圖案140、第二絕緣層150以及第三導電圖案160可沿著遠離基板110的方向依序地堆疊在基板110上。第一絕緣層130以及第二絕緣層150的材質可選自無機材料(例如氧化矽、氮化矽、氮氧化矽、其它合適的材料或上述至少二種材料的堆疊層)、有機材料、其它合適的材料、或上述的組合。

在本實施例中，第一導電圖案120可選擇性地與圖3之主動元件T的閘極屬於同一膜層，第二導電圖案140可選擇性地與圖3之主動元件T的源極與汲極屬於同一膜層，而第三導電圖案160可選擇性地與圖3之畫素結構U的畫素電極PE屬於同一膜層。需說明的是，上述之第一導電圖案120、第二導電圖案140、第三導電圖案160與畫素結構U各構件間的膜層關係是用以舉例說明本發明而非用以限制本發明。在其他實施例中，第一導電圖案120、第二導電圖案140、第三導電圖案160與畫素結構U各構件間的膜層關係亦可為其他適當關係。

在本實施例中，第一導電圖案120以及第二導電圖案140可採用金屬材料，但本發明不限於此，在其他實施例中，第一導電圖案120以及第二導電圖案140亦可以使用其他導電材料(例如合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等)、或是金屬材料與其它導電材料的堆疊層。第三導電圖案160例如為透明導電圖案。透明導電圖案的材質可包括金屬氧化物，例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、其它合適的氧化物、或者是上述至少二者的堆疊 層。然而，本發明不限於此，在其他實施例中，第三導電圖案160亦可為不透明/反射導電圖案，其材質可為金屬或其他適當的導電材料。

請參照圖3及圖4，在本實施例中，導電結構C可選擇性地與畫素結構U電性連接。舉例而言，導電結構C的第二導電圖案140可與畫素結構U之資料線DL電性連接。更進一步地說，導電結構C的第二導電圖案140可為資料線DL延伸至周邊區110b的一部分。導電結構C可為位於周邊區110b的一源極短路電路(source shorting circuit)的一部分。源極短路電路的功能是，當一靜電荷傳遞至畫素陣列基板100時，靜電荷可分散至源極短路電路中，進而使畫素結構U不易受損。然而，本發明不限於此，在其他實施例中，導電結構C亦可利用其他方式與畫素結構U電性連接。舉例而言，在另一實施例中，導電結構C的第一導電圖案120可與畫素結構U的掃描線SL電性連接。導電結構C可為位於周邊區110b的一閘極短路電路(gate shorting circuit)的一部分。閘極短路電路的功能與源極短路電路的功能類似，於此便不再重述。需說明的是，本發明並不限制導電結構C一定要和畫素結構U電性連接，在本發明又一實施例中，導電結構C亦可電性獨立於畫素結構U。舉例而言，導電結構C亦可為與畫素結構U分離開的一測試結構。

請參照圖4及圖5，在本實施例中，第一導電圖案120可為覆蓋部分基板110的導電圖案，而未完全地覆蓋區域R。舉 例而言，第一導電圖案120可為一矩形導電圖案，但本發明不以此為限，在其他實施例中，第一導電圖案120亦可為其他適當形狀。第一絕緣層130具有暴露出部分第一導電圖案120a的第一開口130a。除了第一開口130a所在處，第一絕緣層130可覆蓋基板110之區域R的其餘部份。第二導電圖案140為配置在第一導電圖案120上方的一導電圖案，而未完全地覆蓋基板110的區域R。第二導電圖案140具有第二開口140a。特別是，第二導電圖案140的第二開口140a實質上與第一絕緣層130的第一開口130a切齊。意即，第二開口140a與第一開口130a實質上對齊且相重合。第二開口140a與第一開口130a皆暴露出相同的部分第一導電圖案120a。

第二絕緣層150具有第三開口150a。除了第三開口150a所在處，第二絕緣層150可覆蓋基板110之區域R的其餘部份。第三開口150a暴露出部份第二導電圖案140b以及被第一、二開口130a、140a暴露出的部分第一導電圖案120a。更進一步地說，在本實施例中，第三開口150a在基板110上的正投影可完全地覆蓋第一開口130a在基板110上的正投影以及第二開口140a在基板110上的正投影。換言之，第一開口130a的邊緣以及第二開口140a的邊緣可完全地在第三開口150a的邊緣以內。此外，在本實施例中，第一開口130a、第二開口140a以及第三開口150a可選擇性地對齊。意即，第一開口130a的幾何中心C1(標示於圖4)、第二開口140a的幾何中心C2(標示於圖4)以及第三開口150的幾 何中心C3(標示於圖4)可選擇性地位於同一直線(例如其延伸方向與圖4之紙面的法線方向平行的一直線)上，此直線的延伸方向與基板110之承載第一導電圖案120的承載面110c(標示於圖5)的法線方向d(標示於圖5)平行。更進一步地說，無論基板110的承載面110c呈現平面、曲面或其組合，上述法線方向d是指通過第一導電圖案120且與承載面110c相切之一切平面的法線方向。然而，本發明不限於此，在其他實施例中，第一開口130a、第二開口140a以及第三開口150a亦可呈其他適當的相對位置。

第三導電圖案160覆蓋被第三開口150a暴露出的部份第二導電圖案140b並填入第一開口130a與第二開口140a，以電性連接第二導電圖案140與第一導電圖案120。更進一步地說，如圖4所示，在本實施例中，第三開口150a暴露出的部份第二導電圖案140b可呈一環形區域。部份第二導電圖案140b定義出第二開口140a且不與第二絕緣層150重疊。第三導電圖案160可完全地且直接地覆蓋部份第二導電圖案140b以及被第一開口130a暴露出的部分第一導電圖案120a。換言之，第三導電圖案160可呈一完整圖案且同時與部份第二導電圖案140b以及部分第一導電圖案120a電性接觸，而使第二導電圖案140與第一導電圖案120電性連接。

值得一提的是，在本實施例的導電結構C中，由於第二導電圖案140的第二開口140a實質上與第一絕緣層130的第一開口130a切齊，且第二絕緣層150的第三開口150a同時暴露出部 份第二導電圖案140b以及被第一、二開口130a、140a暴露出的部份第一導電圖案120a，因此相較於習知技術之圖2的第三導電圖案6，本實施例之圖5的第三導電圖案160無需越過第二絕緣層150便可電性連接第一導電圖案120與第二導電圖案140。藉此，導電結構C中的電流i相較於習知技術之圖2的導電結構C’中的電流i可以較短的路徑由第一導電圖案120傳遞至第二導電圖案140。換言之，導電結構C的整體阻值低，而有助於畫素陣列基板100性能的提升。

請參照圖1及圖4，在本實施例的導電結構C中，第三導電圖案160是填入互相重疊的第一開口130a、第二開口140a及第三開口150a以電性連接第一導電圖案120與第二導電圖案140，而不像習知技術的第三導電圖案6般是填入彼此分離的多個開口5b、3a，以電性第一導電圖案2與第二導電圖案4。因此，相較於習知技術之導電結構C’的第三導電圖案6，本實施例之導電結構C的第三導電圖案160的面積能夠設計的較小，進而使畫素陣列基板的佈局(layout)更具彈性。

此外，如圖4所示，在本實施的導電結構C中，由於第三開口150a暴露出的部分第二導電圖案140b為一環形區域，且第三導電圖案160完全地覆蓋此環形區域以及被第一、二開口130a、140a暴露出的部分第一導電圖案120a。因此，電流i能夠藉由第三導電圖案160向四面八方由第一導電圖案120傳遞至第二導電圖案140，而不像在習知技術之圖1的電流i僅能朝有限的 方向由第一導電圖案2傳遞至第二導電圖案4。換言之，在本實施的導電結構C中，電流i可沿多個路徑從第一導電圖案120傳遞至第二導電圖案140，從而本實施的導電結構C相較習知技術之圖1的導電結構C更具有電性穩定的優點。

再者，如圖5所示，在本實施的導電結構C中，第二導電圖案140具有面向基板110的底面140c、相對於底面140c的頂面140d以及連接頂面140d與底面140c且定義出第二開口140a的側面140e。第二絕緣層150的第三開口150a暴露出第二導電圖案140的側面140e。如此一來，當第三導電圖案160填入第一、二開口130a、140a時，第三導電圖案160除了與第二導電圖案140的頂面140d以及部份第一導電圖案120a電性接觸外更可與第二導電圖案140的側面140e電性接觸。換言之，第三導電圖案160與第二導電圖案140的接觸面積可增加，而使導電結構C的整體阻值可更進一步地降低。

圖6為本發明一實施例之顯示面板的剖面示意圖。請參照圖6，顯示面板1000包括上述的畫素陣列基板100、相對於畫素陣列基板的對向基板200以及位於畫素陣列基板100與對向基板200之間的顯示介質300。顯示介質300可包括液晶分子、有機發光層、電泳顯示介質、或是其它可適用的介質。由於顯示面板1000採用包括導電結構C的畫素陣列基板100，因此顯示面板1000亦具有與畫素陣列基板100相同的優點，於此便不再重述。

綜上所述，在本發明一實施例之畫素陣列基板以及顯示 面板中，由於第二導電圖案的第二開口實質上與第一絕緣層的第一開口切齊，且第二絕緣層的第三開口同時暴露出部份第二導電圖案以及被第一、二開口暴露出的部份第一導電圖案，因此相較於習知技術的第三導電圖案，本發明一實施例之第三導電圖案無需越過第二絕緣層便可電性連接第一導電圖案與第二導電圖案。如此一來，電流便可沿著第三導電圖案以較短的路徑由第一導電圖案傳遞至第二導電圖案。換言之，本發明一實施例之導電結構的整體阻值低，而有助於畫素陣列基板及顯示面板性能的提升。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110‧‧‧基板

110c‧‧‧承載面

120‧‧‧第一導電圖案

120a‧‧‧部分第一導電圖案

130‧‧‧第一絕緣層

130a‧‧‧第一開口

140‧‧‧第二導電圖案

140a‧‧‧第二開口

140b‧‧‧部份第二導電圖案

140c‧‧‧底面

140d‧‧‧頂面

140e‧‧‧側面

150‧‧‧第二絕緣層

150a‧‧‧第三開口

160‧‧‧第三導電圖案

B-B’‧‧‧剖線

C‧‧‧導電結構

d‧‧‧法線方向

i‧‧‧電流

Claims (10)

1. 一種畫素陣列基板，包括：一基板，具有一畫素區以及該畫素區外的一周邊區；多個畫素結構，配置於該畫素區上；以及至少一導電結構，配置於該周邊區上，該導電結構包括：一第一導電圖案；一第一絕緣層，該第一導電圖案位於該第一絕緣層與該基板之間，該第一絕緣層具有一第一開口，該第一開口暴露出部分的該第一導電圖案；一第二導電圖案，該第一絕緣層位於該第二導電圖案與該第一導電圖案之間，該第二導電圖案具有一第二開口，該第二開口與該第一絕緣層的該第一開口切齊；一第二絕緣層，該第二導電圖案位於該第二絕緣層與該第一絕緣層之間，該第二絕緣層具有一第三開口，該第三開口暴露出部份的該第二導電圖案以及被該第一開口暴露出的該部分的該第一導電圖案；以及一第三導電圖案，覆蓋被該第三開口暴露出的該部份的該第二導電圖案並填入該第一開口以及該第二開口，以電性連接該第二導電圖案與該第一導電圖案。
2. 如申請專利範圍第1項所述的畫素陣列基板，其中該第三開口在該基板上的正投影完全地覆蓋該第一開口在該基板上的正投影以及該第二開口在該基板上的正投影。
3. 如申請專利範圍第1項所述的畫素陣列基板，其中該第一開口的幾何中心、該第二開口的幾何中心以及該第三開口的幾何中心位於同一直線，該直線的延伸方向與該基板之承載該第一導電圖案的一承載面的法線方向平行。
4. 如申請專利範圍第1項所述的畫素陣列基板，其中被該第二絕緣層的該第三開口暴露出的該部份之該第二導電圖案呈一環形區域，該環形區域定義出該第二開口，該第三導電圖案完全地且直接地覆蓋該第二導電圖案的該環形區域以及被該第一開口暴露出的該部分之該第一導電圖案。
5. 如申請專利範圍第1項所述的畫素陣列基板，其中該第二導電圖案具有面向該基板的一底面、相對於該底面的一頂面以及連接該頂面與該底面且定義出該第二開口的一側面，該側面與該第三導電圖案電性接觸。
6. 如申請專利範圍第1項所述的畫素陣列基板，其中該導電結構與至少一該畫素結構電性連接。
7. 如申請專利範圍第1項所述的畫素陣列基板，其中該導電結構電性獨立於該些畫素結構。
8. 一種顯示面板，包括：一畫素陣列基板，包括：一基板，具有一畫素區以及該畫素區外的一周邊區；多個畫素結構，配置於該畫素區上；以及至少一導電結構，配置於該周邊區上，該導電結構包括： 一第一導電圖案；一第一絕緣層，該第一導電圖案位於該第一絕緣層與該基板之間，該第一絕緣層具有一第一開口，該第一開口暴露出部分的該第一導電圖案；一第二導電圖案，該第一絕緣層位於該第二導電圖案與該第一導電圖案之間，該第二導電圖案具有一第二開口，該第二開口實質上與該第一絕緣層的該第一開口切齊；一第二絕緣層，該第二導電圖案位於該第二絕緣層與該第一絕緣層之間，該第二絕緣層具有一第三開口，該第三開口暴露出部份的該第二導電圖案以及被該第一開口暴露出的該部分的該第一導電圖案；以及一第三導電圖案，覆蓋被該第三開口暴露出的該部份的該第二導電圖案並填入該第一開口以及該第二開口，以電性連接該第二導電圖案與該第一導電圖案；一對向基板，相對於該畫素陣列基板；以及一顯示介質，位於該畫素陣列基板與該對向基板之間。
9. 如申請專利範圍第8項所述的顯示面板，其中該第三開口在該基板上的正投影完全地覆蓋該第一開口在該基板上的正投影以及該第二開口在該基板上的正投影。
10. 如申請專利範圍第8項所述的顯示面板，其中被該第二絕緣層的該第三開口暴露出的該部份之該第二導電圖案呈一環形區域，該環形區域定義出該第二開口，該第三導電圖案完全地且 直接地覆蓋該第二導電圖案的該環形區域以及被該第一開口暴露出的該部分之該第一導電圖案。