TW201543367A - 用於電子裝置之記憶卡連接器 - Google Patents

Abstract

於一實例中，一種電子裝置，包含一主體、一位在該主體中包含一開口用於接受一記憶卡的插座，其中該插座包含一第一組連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接，以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。可說明其他的實例。

Description

用於電子裝置之記憶卡連接器

本說明書之主題一般而言係有關於電子裝置之領域，更特定言之係有關於一種記憶卡及其之用於電子裝置的連接器。

諸如膝上型電腦、平板計算裝置、電子式閱讀器、行動電話及相似裝置的電子裝置可包括用於可取出記憶卡，例如，安全數位(SD)記憶卡的連接器。SD卡具有若干操作上的限制。此外，SD卡的發展對於供應商而言為昂貴的。因此，使電子裝置接受SD卡之外的記憶卡的技術具實用性。

依據本發明之一具體實施例，係特地提出一種電子裝置，其包含：一主體；一位在該主體中包含一開口用以接受一記憶卡的插座，其中該插座包含：一第一組之連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接；以及一第二組之連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。

100‧‧‧電子裝置

102‧‧‧處理器

106‧‧‧核心

108‧‧‧快取記憶體

112‧‧‧互連

120‧‧‧系統硬體/記憶體控制器

122‧‧‧處理器/記憶體控制器

124‧‧‧圖形處理器

125‧‧‧邏輯

126‧‧‧網路介面

128‧‧‧匯流排結構

130‧‧‧RF收發器

132‧‧‧信號處理模組

134‧‧‧近場通訊無線電裝置

136‧‧‧感應器/鍵板

138‧‧‧顯示器

140‧‧‧記憶體

142‧‧‧作業系統

144‧‧‧系統呼叫介面模組

146‧‧‧通訊介面

150‧‧‧檔案系統

152‧‧‧處理控制子系統

154‧‧‧硬體介面模組

170‧‧‧控制器

172‧‧‧處理器

174‧‧‧記憶體模組

178‧‧‧I/O介面

210‧‧‧主體

220‧‧‧插座/連接器

230‧‧‧記憶卡/插座

240‧‧‧第一組連接器

250‧‧‧第二組連接器

320‧‧‧單晶片系統

332‧‧‧安全數位介面

334‧‧‧超高速二代介面

336‧‧‧通用快閃儲存介面

340‧‧‧耦合感應器

510,515,520,525‧‧‧作業

600‧‧‧計算系統

602‧‧‧中央處理單元

603‧‧‧電腦網路

604‧‧‧互連網路(或匯流排)

606‧‧‧晶片組

608‧‧‧記憶體控制集線器

610‧‧‧記憶體控制器

612‧‧‧記憶體

614‧‧‧圖形介面

616‧‧‧顯示器裝置

618‧‧‧集線器介面

620‧‧‧輸入/輸出控制集線器

622‧‧‧匯流排

624‧‧‧周邊橋接器

626‧‧‧聲音裝置

628‧‧‧磁碟機

630‧‧‧網路介面裝置

700‧‧‧計算系統

702,702-1~701-N‧‧‧處理器

704‧‧‧互連網路或匯流排

706,706-1~706-N‧‧‧處理器核心

708‧‧‧快取記憶體

710‧‧‧路由器

712‧‧‧互連網路/匯流排

714‧‧‧記憶體

716,716‧‧‧1級快取記憶體

720‧‧‧處理器控制邏輯或單元

802‧‧‧提取單元

804‧‧‧解碼單元/匯流排

806‧‧‧排程單元

808‧‧‧執行單元

810‧‧‧回退單元

812‧‧‧匯流排

814‧‧‧匯流排單元

816‧‧‧暫存器

902‧‧‧單晶片系統(SOC)

920‧‧‧處理器核心

930‧‧‧圖形處理器核心

940‧‧‧輸入/輸出介面

942‧‧‧記憶體控制器

960‧‧‧記憶體

970‧‧‧I/O裝置

1000‧‧‧計算系統

1002,1004‧‧‧處理器

1003‧‧‧電腦網路

1006,1008‧‧‧局部記憶體控制器集線器

1010,1012‧‧‧記憶體

1014,1022,1024‧‧‧點對點介面

1016,1018‧‧‧PtP介面電路

1020‧‧‧晶片組

1026,1028,1030,1032‧‧‧點對點介面電路

1034‧‧‧高性能圖形電路

1036‧‧‧高性能圖形介面

1037,1041‧‧‧PtP介面電路

1040,1044‧‧‧匯流排

1042‧‧‧匯流排橋接器

1043‧‧‧I/O裝置

1045‧‧‧鍵盤/滑鼠

1046‧‧‧通訊裝置

1048‧‧‧數據儲存裝置

1049‧‧‧編碼

參考該等伴隨的圖式說明較佳實施例詳細說 明。

圖1係為根據一些實例適合於包括一記憶卡連接器的電子裝置之概略圖解。

圖2A-2D係為根據一些實例適合於包括一記憶卡連接器的電子裝置之一架構的概略圖解。

圖3-4係為根據一些實例適合於包括一記憶卡連接器的電子裝置之一架構的概略圖解。

圖5係為根據一些實例的一流程圖，圖示應用電子裝置中的一記憶卡連接器之一方法的操作。

圖6-10係為根據一些實例適合於應用一記憶卡連接器之電子裝置的概略圖解。

本文所說明者係為於電子裝置中應用記憶卡連接器的示範系統及方法。於以下的說明中，提出複數的具體細節以提供不同實例的一徹底瞭解。然而，熟知此技藝之人士應瞭解的是能夠在無該等具體細節的狀況下實踐不同的實例。於其他的例子中，並未詳細地圖示或說明廣為熟知的方法、程序、組件及電路，俾以不致使該等特別的實例難理解。

圖1係為根據一些實例適合於包括一記憶卡連接器的電子裝置之概略圖解。首先參考圖1，於不同的實例中，電子裝置100可包括或是耦合至一或更多的伴隨輸入/輸出裝置，包括顯示器、一或更多的揚聲器、鍵盤、一或更多其他的I/O裝置、滑鼠、相機、或是相似裝置。其他的示範 I/O裝置可包括觸控式螢幕、聲音啟動輸入裝置、軌跡球、地理位置判定裝置、加速度計/陀螺儀、生物特徵輸入裝置、以及任何其他容許該電子裝置100接收來自於使用者的輸入。

該電子裝置100包括系統硬體120及記憶體140，其可應用作為揮發性或是非揮發性隨機存取記憶體及/或非揮發性唯讀記憶體。檔案儲存可於通訊上耦合至電子裝置100。該檔案儲存可位於電子裝置100內部，諸如，例如，內嵌式多媒體卡(eMMC)、固態硬碟(SSD)、一或更多的硬碟，或是其他型式的儲存裝置。可交替地，該檔案儲存亦可位於電子裝置100外部，諸如，例如，一或更多的外部硬碟，網路附裝儲存、或是一個別的儲存網路。

系統硬體120可包括一或更多的處理器122、圖形處理器124、網路介面126、以及匯流排結構128。於一具體實施例中，處理器122可具體化為由位於美國加州聖塔克拉拉(Santa Clara)的Intel公司販售的Intel® Atom^TM基單晶片系統(SOC)或Intel® Core2 Duo®或i3/i5/i7系列處理器。如於本文中使用，該用語“處理器”意指任何類型的計算元件，諸如但未限制在，微處理器、微控制器、複雜指令集計算(CISC)微處理器、精簡指令集(RISC)微處理器、極長指令字組(VLIW)微處理器、或是任何其他類型的處理器或處理電路。

圖形處理器124可使用作為管理圖形及/或視訊作業的輔助處理器。圖形處理器124可整合在電子裝置100 之母板上或可經由一位在母板上的擴充插槽耦合，或可位設在相同晶粒或相同封裝上作為該處理單元。

於一具體實施例中，網路介面126可為一有線的介面，諸如乙太網路介面(見，例如，電氣及電子工程師學會/IEEE 802.3-2002)或是一無線介面，諸如一IEEE 802.11a，b或g相容介面(見，例如，用於系統LAN/MAN之間資訊科技(IT)-電信及資訊交換的IEEE標準-Part II：無線LAN介質存取控制(MAC)及實體層(PHY)規格修訂4：2.4GHz頻帶內進一步更高數據率擴展，802.11G-2003)。無線介面的另一個實例可為一般封包式無線電服務(GPRS)介面(見，例如，GPRS手機要求指南，行動通訊全球系統/GSM協會，Ver.3.0.1，2002年12月)。

匯流排結構128連接系統硬體128的不同組件。於一具體實施例中，匯流排結構128可為一或更多之複數種類的匯流排結構，包括記憶體匯流排、周邊匯流排或外部匯流排、及/或使用任意可用匯流排架構的局部匯流排，包括但未限制在，11位元匯流排、工業標準架構(ISA)、微通道架構(MSA)、擴展ISA(EISA)、智能驅動電子裝置(IDE)、VESA局部匯流排(VLB)、周邊組件互連(PCI)、通用序列匯流排(USB)、先進圖形埠(AGP)、個人電腦記憶卡國際協會匯流排(PCMCIA)、及小型電腦系統界面(SCSI)，高速同步序列介面(HSI)、序列低功耗晶片間媒體匯流排(SLIMbus®)，或相似者。

電子裝置100可包括一RF收發器130發送RF信號、 近場通訊(NFC)無線電裝置134、以及一信號處理模組132處理由RF收發器130接收的信號。RF收發器可經由一協定施作一局部無線連接，諸如，例如，藍芽或802.11X、IEEE 802.11a，b或g相容介面(見，例如，用於系統LAN/MAN之間資訊科技(IT)-電信及資訊交換的IEEE標準-Part II：無線LAN介質存取控制(MAC)及實體層(PHY)規格修訂4：2.4GHz頻帶內進一步更高數據率擴展，802.11G-2003)。無線介面的另一個實例可為寬頻多重分碼存取(WCDMA)、長期演進行動通信系統(LTE)、一般封包式無線電服務(GPRS)介面(見，例如，GPRS手機要求指南，行動通訊全球系統/GSM協會，Ver.3.0.1，2002年12月)。

電子裝置100可進一步包括一或更多的感應器136，諸如熱感應器、耦合感應器、或是相似者。電子裝置100可進一步包括一或更多的輸入/輸出介面諸如，例如，鍵板(keypad)136及顯示器138。於一些實例中，電子裝置100可不具鍵板以及使用觸控板輸入。

記憶體140可包括一作業系統142用於管理電子裝置100之作業。於一具體實施例中，作業系統142包括一硬體介面模組154，對系統硬體120提供一介面。此外，作業系統140可包括一管理在電子裝置100之作業中所使用之檔案的檔案系統150，以及一管理在電子裝置100上執行的處理之處理控制子系統152。

作業系統142可包括(或管理)一或更多個通訊介面146，其可與系統硬體120結合以收發來自於一遠端來源 的數據封包及/或數據流。作業系統142可進一步包括一系統呼叫介面模組144，提供介於該作業系統142與常駐在記憶體130中的一或更多個應用模組之間的一介面。作業系統142可具體化為一UNIX作業系統或其之任一衍生系統(例如，Linux，Android等)或是Window®品牌作業系統，或是其他的作業系統。

於一些實例中，一電子裝置可包括一控制器170，其可包含一或更多的與該主要執行環境分開的控制器。該分開可為物理性的，其意義上該控制器可在與該等主要處理器實體上分開的控制器中施用。可交替地，該可信任的執行環境可為邏輯性的，其意義上該控制器可寄存在寄存該等主要處理器的相同晶片或是晶片組上。

經由實例，於一些實例中，該控制器170可施用作為位設在該電子裝置100之該母板上的一獨立積體電路，例如，作為一位在該相同的SOC晶粒上之專用的處理器塊。於其他的實例中，該信任的執行引擎可使用硬體增強機構在與該(等)處理器之其他者分離的該(等)處理器122的一部分上施用。

於圖1中圖示的該具體實施例中，該控制器170包含一處理器172、一記憶體模組174、以及一I/O介面178。於一些實例中，該記憶體模組174可包含一持續性快閃記憶體模組，並且不同的功能性模組可施用作為於該持續性記憶體模組中編碼的邏輯指令，例如，韌體或軟體。該I/O模組178可包含一序列I/O模組或是一平行I/O模組。由於該控 制器170係與該(等)主要處理器122及作業系統142分開，該控制器170可構成為具安全性，亦即，對於典型地由該主機處理器122安裝軟體攻擊之駭客為不可接取的。

圖2A-2D係為根據一些實例適合於包括一記憶卡連接器的電子裝置之一架構的概略圖解。圖2A係為根據一些實例適合於包括一記憶卡連接器的一電子裝置之一側視圖的一概略圖解。參考圖2A，於一些實例中，一電子裝置100包含一主體210，其可為一單一部分外殼210或是一多部分外殼210。主體210可由一適合的剛性材料構成，例如，一聚合物、金屬或是相同材料。主體210可包含一或更多的插座220用以接受一記憶卡230。例如，該記憶卡230可施作為一安全數位(SD)記憶卡或是作為一通用快閃儲存(UFS)記憶卡。在以下的網址處可在網際網路找到針對SD記憶卡的標準：https：//www.sdcard.org/home/，https：//www.sdcard.org/developers/overview/family/。可在網址https：//jedec.org/standards-documents/focus/flash/universal-flash-storage-ufs找到針對UFS記憶卡的標準。

圖2B係為圖2A中所圖示的該插座220的一展開圖。於圖4B中所圖示的該實例中，圖解針對第一組之連接器240及第二組連接器250的一佈置。於圖2B中所圖示的該實例中，位在該插座220之該第一側邊上的該第一組連接器240可經組配與位在一安全數位(SD)記憶卡上的接腳連接，同時該第二組連接器250可經組配與位在通用快閃儲存(UFS)記憶卡上的接腳連接。

熟知此技藝之人士將確認的是該第一組連接器 140與該第二組連接器多少係為任意的並且能夠為相反的，以致位在該插座220之該第一側邊上的該等連接器240可經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接，同時該第二組連接器可經組配以與位在一安全數位(SD)記憶卡上的接腳連接。

圖2C係為於圖2B中圖示的該連接器220的一俯視圖。如於圖2C中所圖示，該第二組連接器250可以一或更多列之方式佈置，為了建立與一SD卡上的該等接腳連接。圖2D係為於圖2B中圖示的該連接器220的一俯視圖。如於圖2D中所圖示，該第二組連接器250可以一或更多列之方式佈置，為了建立與一SD卡上的該等接腳連接。

圖3-4係為根據一些實例適合於包括一記憶卡連接器(TDP)的電子裝置之一架構的概略圖解。首先參考圖3，於一些實例中，該插座220包含一第一組連接器240，其經組配以與位在根據一第一標準的一記憶卡上的接腳連接，以及一第二組連接器250，其經組配以與位在根據一第二標準的一記憶卡上的接腳連接。

於一些實例中，位在第一組連接器240上的其中之一連接器可耦合至一安全數位(SD)介面332，同時位在第一組連接器240上的另一連接器可耦合至一超高速二代(UHS-II)介面334。再者，位在第二組連接器250上的其中之一連接器可耦合至一通用快閃儲存(UFS)介面336。該等各別的介面332、334、336可耦合至一處理裝置諸如一處理器或是一單晶片系統(SOC)320。

於一些實例中，一耦合感應器340可與該插座230結合以探測記憶卡何時插入該插座230。經由實例，該耦合感應器340可包含一機械式開關，該開關係在記憶卡插入該插座220時觸動。於一些實例中，耦合感應器340可為電氣電路，感應卡插入該插座220之探測。

簡要地參考圖4，於一些實例中，位在該SD卡上的該UHS-II介面及該UFS介面可結合成一單一介面334。於該等實例中，一或更多的連接器240可與一或更多的連接器250電氣地連接，例如，經由一跳線器或是其他的電氣連接器。

已說明一系統施用供電子裝置所用的一記憶卡連接器的不同結構，將參考圖5解釋系統的操作觀點，該圖係為根據一些實例的一流程圖，圖示施用電子裝置中的一記憶卡連接器之一方法的操作。於圖5之該流程圖中圖示的該等作業可藉由該處理器/SOC 320，獨自地或是結合電子裝置100的其他組件施用。

參考圖5，於一些實例中，該處理器/SOC 320監控該(等)耦合感應器以判定記憶卡230是否已插入該插座220中。因此，於作業510，該處理器/SOC 320接收來自於該耦合感應器340的數據輸出。

於作業515，判定是否發生耦合情況。例如，假若在作業515該耦合感應器340之輸出指示記憶卡230已插入該插座220，則該耦合感應器之輸出將指示已發生耦合情況。假若由於自該耦合感應器340接收的最後數據耦合未發 生，則控制回到作業510以及該處理器/SOC 320持續監控該感應器340。

相比之下，假若在作業515該耦合感應器340之輸出指示已發生耦合情況，則控制跳到作業520。於作業520，該處理器/SOC 320判定插入該插座220的記憶卡230之型式。經由實例，假若於作業515在該記憶卡230與該第一組連接器240之間建立連接，則該卡型式可判定為SD卡。相比之下，假若於作業515在該記憶卡230與該第一組連接器240之間建立連接，則該卡型式可判定為UFS卡。

於作業525，該處理器/SOC 320依據可與該記憶卡230交換的數據和該記憶卡230開始通訊對話。

如以上所說明，於一些實例中，該電子裝置可具體化為一電腦系統。圖6圖示根據一實例的一計算系統600的一方塊圖。該計算系統600可包括一或更多個經由一互連網路(或匯流排)604通訊的中央處理單元602或處理器。該等處理器602可包括一個一般用途的處理器、一網路處理器(處理經由一電腦網路603通訊的數據)，或是其他型式的處理器(包括精簡指令集(RISC)處理器或是複雜指令集計算(CISC)處理器)。此外，該等處理器602可具有一單一或是多核心設計。具有多核心設計的該等處理器602可整合位在相同的積體電路(IC)晶粒上不同類型的處理器核心。同時，具有一多核心設計的該等處理器602可施用作為對稱或是非對稱的多重處理器。於一實例中，一或更多的處理器602可為與圖1之該等處理器102相同或是相似的。例如，一或更 多的處理器602可包括參考圖1-3論及的控制單元120。同時，參考圖3-5論及的該等作業可藉由該系統600之一或更多的組件執行。

晶片組606亦可與互連網路604通訊。該晶片組606可包括一記憶體控制集線器(MCH)608。該MCH 608可包括一與一記憶體612(其可與圖1之該記憶體130相同或是相似)通訊的記憶體控制器610。該記憶體412可儲存數據，包括指令序列，可由該處理器602，或是任何於該計算系統中包括的其他裝置執行。於一實例中，該記憶體612可包括一或更多的揮發性儲存(或記憶體)裝置諸如隨機存取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、或其他類型的儲存裝置。諸如硬碟的非揮發性記憶體亦可使用。附加的裝置可經由該互連網路604通訊，諸如多重處理器及/或多重系統記憶體。

該MCH 608亦可包括一與一顯示器裝置616通訊的圖形介面614。於一實例中，該圖形介面614可經由一加速圖形埠(AGP)與該顯示器裝置616通訊。於一實例中，該顯示器裝置616(諸如一平面顯示器)可經由，例如，一信號轉換器與圖形介面614通訊，該信號轉換器將儲存在一諸如視訊記憶體或系統記憶體的儲存裝置中的一圖像之數位表現轉譯成由該顯示器616解譯並顯示的顯示信號。由該顯示器裝置產生的該等顯示信號可在由該顯示器616解譯並接續地在該顯示器616上顯示之前通過不同的控制裝置。

集線器介面618可容許該MCH 608及一輸入/輸 出控制集線器(ICH)620通訊。該ICH 620可對與該計算系統600通訊的I/O裝置提供一介面。該ICH 620可經由一周邊橋接器(或控制器)624，諸如一周邊組件互連(PCI)橋接器、一通用序列匯流排(USB)控制器，或是其他類型之周邊橋接器或控制器與一匯流排622通訊。該橋接器624可於該處理器602與周邊裝置之間提供一數據路徑。可使用其他類型的網路佈局。同時，多重匯流排可與該ICH 620通訊，例如，經由多重橋接器或控制器。此外，與該ICH 620通訊的其他周邊裝置可包括，於不同的實例中，整合驅動電子電路(IDE)或是小型電腦系統介面(SCSI)硬碟、USB埠、鍵盤、滑鼠、平行埠、序列埠、軟碟機、數位輸出支援(例如，數位視訊介面(DVI))、或其他裝置。

該匯流排622可與聲音裝置626、一或更多個磁碟機628及一網路介面裝置630(其係與該電腦網路603通訊)通訊。其他裝置可經由該匯流排622通訊。同時，於一些實例中，各種組件(諸如該網路介面裝置630)可與該MCH 608通訊。此外，該處理器602及本文中所論及的一或更多的其他組件可經結合以形成一單一晶片(例如，提供一單晶片系統(SOC))。再者，於其他實例中，該圖形加速器616可包括在該MCH 608中。

再者，該計算系統600可包括揮發性及/或非揮發性記憶體(或儲存裝置)。例如，非揮發性記憶體可包括下列一或更多個裝置：唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除PROM(EPROM)、電氣EPROM(EEPROM)、 磁碟機(例如，628)、軟碟機、光碟ROM(CD-ROM)、多功能數位光碟(DVD)、快閃記憶體、磁光碟、或者能夠儲存電子數據(例如，包括指令)的其他類型的非揮發性機器可讀取媒體。

圖7圖示根據一實例的一計算系統700的一方塊圖。該系統700可包括一或更多的處理器702-1至702-N(一般而言於本文視為“複數處理器702”或“處理器702”)。該等處理器702可經由一互連網路或匯流排704通訊。每一處理器可包括各種組件，為了清晰起見僅相關於處理器702-1討論其中一些組件。因此，剩餘的處理器702-2至702-N之每一者可包括相關於處理器702-1討論的相同或是相似的組件。

於一實例中，該處理器702-1可包括一或更多的處理器核心706-1至706-N(本文中視為“複數核心706”或是更一般而言為“核心706”)，一共享的快取記憶體708、一路由器710、及/或一處理器控制邏輯或單元720。該處理器核心706可施用在一單一積體電路(IC)晶片上。此外，該晶片可包括一或更多的共享及/或私用快取記憶體(諸如快取記憶體708)、匯流排或互連(諸如匯流排或是互連網路712)、記憶體控制器或是其他的組件。

於一實例中，該路由器710可作為該處理器702-1之不同的組件及/或系統700之間通訊所用。此外，該處理器702-1可包括一個以上的路由器710。再者，複數之路由器710可經通訊以使該處理器702-1之內或外部的不同組件 之間能夠作數據路由(data routing)。

該共享的快取記憶體708可儲存能夠由該處理器702-1之一或更多的組件，諸如該等核心706，所使用的數據(例如，包括指令)。例如，該共享的快取記憶體708可局部地緩存儲存在一記憶體714中的數據，以供該處理器702之組件更快速存取。於一實例中，該快取記憶體708可包括一中級快取記憶體(諸如2級(L2)、3級(L3)、4級(L4)或其他級之快取記憶體)、末級快取記憶體(LLC)及/或其之結合。此外，該處理器702-1之不同組件可經由一匯流排(例如，匯流排712)、及/或一記憶體控制器或集線器，直接地與該共享快取記憶體708通訊。如圖7中所示，於一些實例中，該等核心706中的一或更多個可包括一1級(L1)快取記憶體716-1(一般而言視為“L1快取記憶體716”)。於一實例中，該控制單元720可包括邏輯以施作上述參考圖2中該記憶體控制器122所說明的該等作業。

圖8圖示根據一實例之部分的處理器核心706及一計算系統的其他組件的一方塊圖。於一實例中，圖8中所顯示的箭頭圖示通過該核心706的指令之流程方向。一或更多的處理器核心(諸如該處理器核心706)可施用在一單一積體電路晶片(或晶粒)上，諸如參考圖7所論及者。此外，該晶片可包括一或更多的共享及/或私用快取記憶體(例如，圖7之快取記憶體708)、互連(例如，圖7之互連704及112)、控制單元、記憶體控制器或是其他組件。

如於圖8中所示，該處理器核心706可包括一提取 單元802以提取供該核心706執行的指令(包括具有條件分支的指令)。該等指令可由諸如記憶體714的任何儲存裝置提取。該核心706亦可包括一解碼單元804以解碼該提取的指令。例如，該解碼單元804可將該提取指令解碼成複數之微操作(uop)。

此外，該核心706可包括一排程單元806。該排程單元806可執行與儲存解碼指令(例如，由該解碼單元804接收的)相關連的各種作業，直至該等指令準備用於分派為止，例如，直至一解碼指令之所有的源值(source value)1變為可適用為止。於一實例中，該排程單元806可對一執行單元808排程及/或發佈(或分派)解碼指令以供執行。該執行單元808可在指令經解碼(例如，藉由該解碼單元804)並分派執行該等分派指令(例如，藉由該排程單元806)後執行該等分派指令。於一實例中，該執行單元808可包括一個以上的執行單元。該執行單元808亦可執行各種算數運算諸如加、減、乘及/或除，並可包括一或更多的算數邏輯單元(ALU)。於一實例中，一共同處理器(未顯示)可結合該執行單元808執行各種算數運算。

再者，該執行單元808可失序地執行指令。因此，於一實例中，該處理器核心706可為一失序處理器核心。該核心706亦可包括一回退單元810。該回退單元810可在指派執行指令後回退該等執行指令。於一實例中，該等執行指令之回退可導致處理器狀態係由指令之執行指派、由該等指令所使用的實體暫存器經取消分配等。

該核心706亦可包括一匯流排單元714以經由一或更多的匯流排(例如，匯流排804及/或812)使該處理器核心706之組件與其他組件(諸如參考圖8所論及的該等組件)之間能夠通訊。該核心706亦可包括一或更多的暫存器816以儲存由該核心706之各種組件存取的數據(諸如與耗電狀態設定有關的數值)。

再者，即使圖7圖示該控制單元720經由互連812與該核心706耦合，於各種的實例中，該控制單元720可位設在別處，諸如該核心706內側，經由匯流排704耦合至該核心，等等。

於一些實例中，本文中所論及的一或更多的組件能夠具體化為一單晶片系統(SOC)裝置。圖9圖示根據一實例的一SOC封裝的一方塊圖。如於圖9中所示，SOC 902包括一或更多的處理器核心920、一或更多的圖形處理器核心930、一輸入/輸出(I/O)介面940、以及一記憶體控制器942。SOC封裝902之各種組件可耦合至一互連或匯流排，諸如本文參考其他圖式所論及者。同時，該SOC封裝902可包括或多或少的組件，諸如本文參考其他圖式所論及者。再者，該SOC封裝902之每一組件可包括一或更多的其他組件，例如，參考本文的其他圖式所論及者。於一實例中，SOC封裝902(及其之組件)係提供位在一或更多的積體電路(IC)晶粒上，例如，其係封裝進入一單一半導體裝置中。

如於圖9中所示，SOC封裝902係經由該記憶體控制器942耦合至一記憶體960(其可與本文中參考其他圖式 所論及的記憶體相似或是相同)。於一實例中，該記憶體960(或是其之一部分)可整合位在該SOC封裝902上。

該I/O介面940可耦合至一或更多I/O裝置970，例如，經由一互連及/或匯流排，諸如本文中參考其他圖式所論及者。I/O裝置970可包括鍵盤、滑鼠、觸控墊、顯示器、影像/視訊捕捉裝置(諸如攝影機或攝錄影機/錄影機)、觸控表面、揚聲器、或是相同者的其中之一或更多種。

圖10圖示根據一實例的一計算系統1000，其係以一點對點(PtP)構態佈置。特別地，圖10顯示一系統，其中處理器、記憶體、及輸入/輸出裝置係藉由複數之點對點介面互連。參考圖2所論及的該等作業可藉由該系統1000之一或更多的組件執行。

如於圖10中所示，該系統1000可包括多個處理器，為了清晰起見僅顯示其中之二處理器1002及1004。該等處理器1002及1004可分別包括一局部記憶體控制器集線器(MCH)1006及1008，使能夠與記憶體1010及1012通訊。於一些實例中，MCH 1006及1008可包括圖1之該記憶體控制器120及/或邏輯125。

於一實例中，該等處理器1002及1004可為參考圖7論及的該等處理器702的其中之一者。該等處理器1002及1004可經由分別地使用PtP介面電路1016及1018的一點對點(PtP)介面1014交換數據。同時，該等處理器1002及1004可分別地使用點對點介面電路1026、1028、1030及1032經由個別的PtP介面1022及1024與一晶片組1020交換數據。該 晶片組1020可進一步經由一高性能圖形介面1036，例如，使用一PtP介面電路1037，與一高性能圖形電路1034交換數據。

如於圖10中所顯示，圖1之該等核心106及/或快取記憶體108之一或更多者可位設在該等處理器1004內。其他的實例，然而，可存在於圖10之該系統1000內其他的電路、邏輯單元或是裝置中。再者，其他的實例可分佈遍及於圖10中所圖示的複數電路、邏輯單元或裝置。

該晶片組1020可使用一PtP介面電路1041與一匯流排1040通訊。該匯流排1040可具有一或更多的與之通訊的裝置，諸如一匯流排橋接器1042及I/O裝置1043。經由一匯流排1044，該匯流排橋接器1043可與其他裝置通訊，諸如鍵盤/滑鼠1045、通訊裝置1046(諸如數據機、網路介面裝置、或其他可與該電腦網路1003通訊的通訊裝置)、聲音I/O裝置、及/或一數據儲存裝置1048。該數據儲存裝置1048(其可為一硬碟機或是一NAND快閃基固態硬碟)可儲存由該等處理器1004執行的編碼1049。

以下實例關於進一步的實例。

實例1係為一電子裝置，包含一主體、一位在該主體中包含一開口用於接受一記憶卡的插座，其中該插座包含一第一組連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接，以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。

於實例2中，實例1之該主題能夠可任擇地包括一佈置其中該第一組連接器係配置位在該插座之一第一側邊上，以及該第二組連接器係配置位在該插座之一第二側邊上。

於實例3中，實例1-2之任一者的主題可任擇地能夠包括一佈置，其中該第一組的連接器係經組配以與位在一安全數位(SD)記憶卡上的接腳連接，以及該第二組的連接器係經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接。

於實例4中，實例1-3之任一者的主題可任擇地能夠包括一佈置，其中該第一組連接器中的至少一連接器係連接至該第二組連接器中的至少一連接器。

於實例5中，實例1-4之任一者的主題可任擇地能夠包括一佈置，其中一耦合感應器用於探測一記憶卡何時插入該插座。

於實例6中，實例1-5之任一者的主題可任擇地能夠包括一佈置，其中該耦合感應器包含機械式開關或是電氣電路的至少之一者。

於實例7中，實例6之主題可任擇地能夠包括邏輯，至少部分地包括硬體邏輯，以探測來自於該耦合感應器的一信號，其指示記憶卡已插入該插座，回應於該信號以判定插入該插座的記憶卡之類型，並開始與記憶卡之通訊。

實例8係為供電子裝置所用的一外殼，包含一主體，包含一主體、一位在該主體中包含一開口用於接受一 記憶卡的插座，其中該插座包含一第一組連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接，以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。

於實例9中，該實例8之主題可任擇地能夠包括一佈置，其中該第一組連接器係配置在該插座之該第一側邊上以及該第二組連接器係配置在該插座之該第二側邊上。

於實例10中，實例8-9之任一者的主題可任擇地能夠包括一佈置，其中該第一組的連接器係經組配以與位在一安全數位(SD)記憶卡上的接腳連接，以及該第二組的連接器係經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接。

於實例11中，實例8-10之任一者的主題可任擇地能夠包括一佈置，其中該第一組連接器中的至少一連接器係連接至該第二組連接器中的至少一連接器。

於實例12中，實例8-11之任一者的主題可任擇地能夠包括一佈置，其中一耦合感應器用於探測一記憶卡何時插入該插座。

於實例13中，實例8-12之任一者的主題可任擇地能夠包括一佈置，其中該耦合感應器包含機械式開關或是電氣電路的至少之一者。

實例14係為供一電子裝置所用的一組件，包含一輸入/輸出介面、一與該輸入/輸出介面耦合並且包含一開口用於接受一記憶卡的插座，其中該插座包含一第一組連接 器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接，以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。

於實例15中，該實例14之主題可任擇地能夠包括一佈置，其中該第一組連接器係配置在該插座之該第一側邊上以及該第二組連接器係配置在該插座之該第二側邊上。

於實例16中，實例14-15之任一者的主題可任擇地能夠包括一佈置，其中該第一組的連接器係經組配以與位在一安全數位(SD)記憶卡上的接腳連接，以及該第二組的連接器係經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接。

於實例17中，實例14-16之任一者的主題可任擇地能夠包括一佈置，其中該第一組的連接器中的至少一連接器係連接至該第二組的連接器中的至少一連接器。

於實例18中，實例14-17之任一者的主題可任擇地能夠包括一佈置，其中一耦合感應器用於探測一記憶卡何時插入該插座。

於實例19中，實例14-19之任一者的主題可任擇地能夠包括一佈置，其中該耦合感應器包含機械式開關或是電氣電路的至少之一者。

於實例20中，實例14-19之主題可任擇地能夠包括邏輯，至少部分地包括硬體邏輯，以探測來自於該耦合感應器的一信號，其指示記憶卡已插入該插座，對該信號 作出反應以判定插入該插座的記憶卡之類型，並開始與記憶卡之通訊。

本文所提及的用語“邏輯指令”涉及這樣的表達，即可被一個或更多機器瞭解以執行一或更多邏輯操作。例如，邏輯指令可包含通過處理器編譯器可解釋用於在一或更多數據對象上執行一或更多操作的指令。然而，這僅是可機器讀取指令的一實例，以及實例並未限制在此方面。

本文所提及的術語“電腦可讀取媒體”涉及能夠保存可被一或更多機器接受的表達方式的媒體。例如，一電腦可讀取媒體可包含一或更多個用於儲存電腦可讀取指令或數據的儲存裝置。該等儲存裝置可包含儲存媒體諸如，例如，光學的、磁性的或半導體儲存媒體。然而，此僅是電腦可讀取媒體的一實例，並且該等實例不限定於此方面。

本文所提及的用語“邏輯”涉及用於執行一或更多個邏輯操作的結構。例如，邏輯可包含基於一或更多個輸入信號來提供一或更多個輸出信號的電路。該電路可包含有限狀態機，其接收數位輸入並提供數位輸出，或電路，其回應於於一或更多個模擬輸入信號來提供一或更多個模擬輸出信號。該電路可被提供於特殊用途積體電路(ASIC)或現場可程式化閘陣列(FPGA)中。同時，邏輯可包含儲存在一記憶體中的機器可讀取指令，這些指令結合處理電路從而執行該等機器可讀取指令。然而，這些僅是可提供邏輯的結構的例子，該等實例並不限定於此方面。

本文中說明的一些方法可具體化為電腦可讀取媒體上的邏輯指令。當在處理器上執行時，該等邏輯指令使處理器程式化為實現該等所說明方法的特別目的機器。當該處理器經藉由該等邏輯指令組配以執行本文所說明的該等方法時，該處理器構成用於執行該等所說明方法的結構。可交替地，本文所說明的該等方法可減少為例如現場可程式化閘陣列(FPGA)、特殊用途積體電路(ASIC)等上的邏輯。

在詳細說明及申請專利範圍中，可使用該等用語耦合及連接連同其之衍生詞。在特別的實例中，連接可用於指示二或更多的元件彼此為直接物理接觸或電接觸。耦合可意指二或更多的元件係為直接物理接觸或電接觸。然而，耦合亦可意指為二或更多的元件彼此可以不直接地接觸，而是可彼此協作或相互作用。

說明書中所提及的“一個實例”或者“一些實例”意指為結合實例說明的具體特徵、結構或者特性被包含在至少一個實作中。說明書不同地方出現的短語“於一實例中”可以或不必全部涉及相同的實例。

雖然已經用特定的結構特徵及/或方法動作的語言說明了該等實例，但是應瞭解的是所主張的主題不限於所說明的特定特徵或動作。相反地，公開的特定特徵和動作是實現所聲明主題的樣本形式。

100‧‧‧電子裝置

210‧‧‧主體

220‧‧‧插座/連接器

230‧‧‧記憶卡/插座

Claims (20)

1. 一種電子裝置，其包含：一主體；一位在該主體中包含一開口用以接受一記憶卡的插座，其中該插座包含：一第一組連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接；以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。
2. 如請求項1之電子裝置，其中：該第一組連接器係經配置位在該插座之一第一側邊上；以及該第二組連接器係經配置位在該插座之一第二側邊上。
3. 如請求項2之電子裝置，其中：該第一組連接器係經組配以與位在一安全數位(SD)記憶卡上的接腳連接；以及該第二組連接器係經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接。
4. 如請求項3之電子裝置，其中該第一組連接器中的至少一連接器係經連接至該第二組連接器中的至少一連接器。
5. 如請求項4之電子裝置，其進一步包含： 一耦合感應器用以探測一記憶卡何時被插入該插座。
6. 如請求項5之電子裝置，其中該耦合感應器包含以下至少之一者：一機械式開關；或一電氣電路。
7. 如請求項5之電子裝置，其進一步包含邏輯，至少部分地包括硬體邏輯，用以：探測來自於該耦合感應器的一信號，其指示一記憶卡已被插入該插座，回應於該信號以：判定插入該插座的記憶卡之類型；以及開始與記憶卡之通訊。
8. 一種供電子裝置用之外殼，其包含：一主體；一位在該主體中包含一開口用以接受一記憶卡的插座，其中該插座包含：一第一組連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接；以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。
9. 如請求項8之外殼，其中：該第一組連接器係經配置位在該插座之一第一側邊上；以及該第二組連接器係經配置位在該插座之一第二側 邊上。
10. 如請求項9之外殼，其中：該第一組連接器係經組配以與位在一安全數位(SD)記憶卡上的接腳連接；以及該第二組連接器係經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接。
11. 如請求項10之外殼，其中該第一組連接器中的至少一連接器係經連接至該第二組連接器中的至少一連接器。
12. 如請求項11之外殼，其進一步包含：一耦合感應器用以探測一記憶卡何時被插入該插座。
13. 如請求項12之外殼，其中該耦合感應器包含以下至少之一者：一機械式開關；或一電氣電路。
14. 一種供電子裝置用之組件，其包含：一輸入/輸出介面；一與該輸入/輸出介面耦合並且包含一開口用以接受一記憶卡的插座，其中該插座包含：一第一組連接器，其經組配以與位在根據一第一標準組配的一記憶卡上的接腳連接；以及一第二組連接器，其經組配以與位在根據一第二標準組配的一記憶卡上的接腳連接。
15. 如請求項14之組件，其中： 該第一組連接器係經配置在該插座之一第一側邊上；以及該第二組連接器係經配置在該插座之一第二側邊上。
16. 如請求項15之組件，其中：該第一組連接器係經組配以與位在一安全數位(SD)記憶卡上的接腳連接；以及該第二組連接器係經組配以與位在一通用快閃儲存(UFS)記憶卡上的接腳連接。
17. 如請求項16之組件，其中該第一組連接器中的至少一連接器係經連接至該第二組連接器中的至少一連接器。
18. 如請求項17之組件，進一步包含：一耦合感應器用以探測一記憶卡何時被插入該插座。
19. 如請求項18之組件，其中該耦合感應器包含以下至少之一者：一機械式開關；或一電氣電路。
20. 如請求項18之組件，其進一步包含邏輯，至少部分地包括硬體邏輯，用以：探測來自於該耦合感應器的一信號，其指示一記憶卡已被插入該插座，回應於該信號以：判定插入該插座的記憶卡之類型；以及開始與記憶卡之通訊。