JP6321053B2 - ハードウェアベースのデバイス間リソース共有が可能なデバイス - Google Patents
ハードウェアベースのデバイス間リソース共有が可能なデバイス Download PDFInfo
- Publication number
- JP6321053B2 JP6321053B2 JP2016000297A JP2016000297A JP6321053B2 JP 6321053 B2 JP6321053 B2 JP 6321053B2 JP 2016000297 A JP2016000297 A JP 2016000297A JP 2016000297 A JP2016000297 A JP 2016000297A JP 6321053 B2 JP6321053 B2 JP 6321053B2
- Authority
- JP
- Japan
- Prior art keywords
- configuration
- module
- hardware resource
- processing module
- remote
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 116
- 238000005516 engineering process Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 42
- 230000015654 memory Effects 0.000 claims description 39
- 230000003993 interaction Effects 0.000 claims description 27
- 230000007704 transition Effects 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 3
- 230000002452 interceptive effect Effects 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 36
- 238000000638 solvent extraction Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000005192 partition Methods 0.000 description 8
- 238000007726 management method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000006266 hibernation Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000013468 resource allocation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4418—Suspend and resume; Hibernate and awake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5061—Partitioning or combining of resources
- G06F9/5072—Grid computing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
Description
[項目1]
デバイス構成を設定するための構成モジュールと、
少なくとも前記デバイス構成に基づいてデータを処理するための処理モジュールと、
少なくとも1つのハードウェアリソースと、
前記処理モジュールが、前記少なくとも1つのハードウェアリソースと対話することを可能にするためのインタフェース技術と、
リモートオーケストレータモジュールと、
を備える、ハードウェアベースのデバイス間リソース共有が可能なデバイスであって、
前記リモートオーケストレータモジュールは、少なくとも
リモートオーケストレータから少なくとも1つの命令を受信し、
前記少なくとも1つの命令に基づいて、前記構成モジュールを構成し、
前記少なくとも1つの命令に基づいて、前記少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを可能にするよう、前記インタフェース技術を構成する、デバイス。
[項目2]
前記構成モジュールは、前記デバイスがオフ状態からオン状態に移行する場合に、前記デバイス構成を設定するための少なくともファームウェアを含む、項目1に記載のデバイス。
[項目3]
前記デバイス構成の設定において、前記構成モジュールは、前記デバイスがパーティション化された構成またはマージされた構成で動作するように設定する、項目2に記載のデバイス。
[項目4]
前記インタフェース技術の構成において、前記少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを示すべく、前記リモートオーケストレータモジュールは、前記インタフェース技術の構成空間内で少なくとも1つのビットを設定する、項目1に記載のデバイス。
[項目5]
前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記インタフェース技術は、前記少なくとも1つのハードウェアリソースを少なくとも前記処理モジュールから非表示にする、項目1に記載のデバイス。
[項目6]
前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記少なくとも1つのハードウェアリソースは、少なくとも1つの他のデバイス内の少なくとも1つの他の処理モジュールにアクセス可能である、項目1に記載のデバイス。
[項目7]
前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記リモートオーケストレータモジュールは、前記少なくとも1つのハードウェアリソースと、前記少なくとも1つの他の処理モジュールとの間で複数のメッセージをルーティングするよう、前記インタフェース技術を構成する、項目6に記載のデバイス。
[項目8]
前記リモートオーケストレータモジュールは、前記デバイス構成に基づいて、前記少なくとも1つの他の処理モジュールと直接対話するよう、前記処理モジュールを構成する、項目6に記載のデバイス。
[項目9]
前記構成モジュールは、前記デバイス構成に基づいて、前記処理モジュールのためのプロセッサキャッシュまたはメモリのうちの少なくとも1つと、前記少なくとも1つの他の処理モジュールとの間の複数のコヒーレンシプロトコルを無効にする、項目8に記載のデバイス。
[項目10]
前記デバイスと前記少なくとも1つの他のデバイスとの間の対話に関し、前記リモートオーケストレータと通信するための革新エンジンをさらに備える、項目6に記載のデバイス。
[項目11]
ラック内の前記デバイスは、前記リモートオーケストレータをさらに含む、項目6に記載のデバイス。
[項目12]
前記ラックは、前記少なくとも1つの他のデバイスをさらに含む、項目11に記載のデバイス。
[項目13]
デバイス内で少なくとも1つの命令をリモートオーケストレータから受信する段階と、
前記少なくとも1つの命令に基づいて、前記デバイス内の構成モジュール内のデバイス構成を構成する段階と、
前記少なくとも1つの命令に基づいて、前記デバイス内の少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを可能にすべく、前記デバイス内のインタフェース技術を構成する段階と、
を備える、ハードウェアベースのデバイス間リソース共有のための方法。
[項目14]
前記デバイスに、オフ状態からオン状態に移行させる段階と、
前記デバイス構成に基づいて、前記デバイスがパーティション化された構成またはマージされた構成で動作するよう設定する段階と、をさらに備える、項目13に記載の方法。
[項目15]
前記インタフェース技術を構成する前記段階は、前記少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを示すべく、前記インタフェース技術の構成空間内で少なくとも1つのビットを設定する段階を含む、項目13に記載の方法。
[項目16]
前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記少なくとも1つのハードウェアリソースを前記デバイス内の少なくとも処理モジュールから非表示にする段階をさらに備える、項目13に記載の方法。
[項目17]
前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記少なくとも1つのハードウェアリソースと、少なくとも1つの他のデバイス内の少なくとも1つの他の処理モジュールとの間で複数のメッセージをルーティングするよう、前記インタフェース技術を構成する段階をさらに備える、項目16に記載の方法。
[項目18]
前記デバイス構成に基づいて、前記少なくとも1つの他の処理モジュールと直接対話するよう、前記処理モジュールを構成する段階と、
前記デバイス構成に基づいて、前記処理モジュールのためのプロセッサキャッシュまたはメモリのうちの少なくとも1つと、前記少なくとも1つの他の処理モジュールとの間の複数のコヒーレンシプロトコルを無効にする段階と、をさらに備える、項目17に記載の方法。
[項目19]
前記デバイスと、前記少なくとも1つの他のデバイスとの間の対話に関し前記リモートオーケストレータと通信する段階をさらに備える、項目17に記載の方法。
[項目20]
項目13から19のいずれか一項に記載の方法を実行する、少なくとも1つのデバイスを含む、システム。
[項目21]
項目13から19のいずれか一項に記載の方法を実行するチップセット。
[項目22]
コンピューティングデバイス上で実行されることに応答して、前記コンピューティングデバイスに対し、項目13から19のいずれか一項に記載の方法を実行させる、複数の命令を備える、少なくとも1つの機械可読記録媒体。
[項目23]
項目13から19のいずれか一項に記載の方法を実行する、ハードウェアベースのデバイス間リソース共有のための少なくとも1つのデバイス。
[項目24]
項目13から19のいずれか一項に記載の方法を実行する、手段を有するデバイス。
[項目25]
コンピュータに、項目13から19のいずれか一項に記載の方法を実行させるプログラム。
[項目26]
項目25に記載のプログラムを格納するコンピュータ可読記録媒体。
Claims (24)
- ハードウェアベースのデバイス間リソース共有が可能なデバイスであって、
デバイス構成を設定するための構成モジュールと、
少なくとも前記デバイス構成に基づいてデータを処理するための処理モジュールと、
少なくとも1つのハードウェアリソースと、
前記処理モジュールが、前記少なくとも1つのハードウェアリソースと対話することを可能にするためのインタフェース技術と、
リモートオーケストレータモジュールと、
デバイス間の対話を監視し、前記デバイス間の前記対話に関する情報を、前記少なくとも1つのハードウェアリソースを少なくとも1つの他のデバイスに利用可能にさせる少なくとも1つの命令を前記デバイスに対して提供するリモートオーケストレータに提供する対話モニタと、を備え、
前記リモートオーケストレータモジュールは、少なくとも
前記リモートオーケストレータから前記少なくとも1つの命令を受信し、
前記少なくとも1つの命令に基づいて、前記構成モジュールを構成し、
前記少なくとも1つの命令に基づいて、前記少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを可能にするよう、前記インタフェース技術を構成する、デバイス。 - 前記構成モジュールは、前記デバイスがオフ状態からオン状態に移行する場合に、前記デバイス構成を設定するための少なくともファームウェアを含む、請求項1に記載のデバイス。
- 前記デバイス構成の設定において、前記構成モジュールは、前記デバイスがパーティション化された構成またはマージされた構成で動作するように設定する、請求項2に記載のデバイス。
- 前記インタフェース技術の構成において、前記少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを示すべく、前記リモートオーケストレータモジュールは、前記インタフェース技術の構成空間内で少なくとも1つのビットを設定する、請求項1に記載のデバイス。
- 前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記インタフェース技術は、前記少なくとも1つのハードウェアリソースを少なくとも前記処理モジュールから非表示にする、請求項1に記載のデバイス。
- 前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記少なくとも1つのハードウェアリソースは、前記少なくとも1つの他のデバイス内の少なくとも1つの他の処理モジュールにアクセス可能である、請求項1に記載のデバイス。
- 前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記リモートオーケストレータモジュールは、前記少なくとも1つのハードウェアリソースと、前記少なくとも1つの他の処理モジュールとの間で複数のメッセージをルーティングするよう、前記インタフェース技術を構成する、請求項6に記載のデバイス。
- 前記リモートオーケストレータモジュールは、前記デバイス構成に基づいて、前記少なくとも1つの他の処理モジュールと直接対話するよう、前記処理モジュールを構成する、請求項6に記載のデバイス。
- 前記構成モジュールは、前記デバイス構成に基づいて、前記処理モジュールのためのプロセッサキャッシュまたはメモリのうちの少なくとも1つと、前記少なくとも1つの他の処理モジュールとの間の複数のコヒーレンシプロトコルを無効にする、請求項8に記載のデバイス。
- 前記デバイスは、前記リモートオーケストレータをさらに含むラック内に存在する、請求項6に記載のデバイス。
- 前記ラックは、前記少なくとも1つの他のデバイスをさらに含む、請求項10に記載のデバイス。
- デバイスが備えるリモートオーケストレータモジュールが、少なくとも1つの命令をリモートオーケストレータから受信する段階と、
前記リモートオーケストレータモジュールが、前記少なくとも1つの命令に基づいて、前記デバイス内の構成モジュール内のデバイス構成を構成する段階と、
前記リモートオーケストレータモジュールが、前記少なくとも1つの命令に基づいて、前記デバイス内の少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを可能にすべく、前記デバイス内のインタフェース技術を構成する段階と、
前記デバイスが備える対話モニタが、デバイス間の対話を監視し、前記デバイス間の前記対話に関する情報を、前記少なくとも1つのハードウェアリソースを少なくとも1つの他のデバイスに利用可能にさせる前記少なくとも1つの命令を前記デバイスに対して提供する前記リモートオーケストレータに提供する段階と、を備える、ハードウェアベースのデバイス間リソース共有のための方法。 - 前記デバイスに、オフ状態からオン状態に移行させる段階と、
前記デバイスが備える構成モジュールが、前記デバイス構成に基づいて、前記デバイスがパーティション化された構成またはマージされた構成で動作するよう設定する段階と、をさらに備える、請求項12に記載の方法。 - 前記インタフェース技術を構成する前記段階は、前記少なくとも1つのハードウェアリソースがローカルに動作またはリモートに動作することを示すべく、前記リモートオーケストレータモジュールが、前記インタフェース技術の構成空間内で少なくとも1つのビットを設定する段階を含む、請求項12に記載の方法。
- 前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記デバイスが備えるインタフェース技術が、前記少なくとも1つのハードウェアリソースを前記デバイス内の少なくとも処理モジュールから非表示にする段階をさらに備える、請求項12に記載の方法。
- 前記少なくとも1つのハードウェアリソースがリモートで動作する場合に、前記リモートオーケストレータモジュールが、前記少なくとも1つのハードウェアリソースと、前記少なくとも1つの他のデバイス内の少なくとも1つの他の処理モジュールとの間で複数のメッセージをルーティングするよう、前記インタフェース技術を構成する段階をさらに備える、請求項15に記載の方法。
- 前記リモートオーケストレータモジュールが、前記デバイス構成に基づいて、前記少なくとも1つの他の処理モジュールと直接対話するよう、前記処理モジュールを構成する段階と、
前記デバイスが備える構成モジュールが、前記デバイス構成に基づいて、前記処理モジュールのためのプロセッサキャッシュまたはメモリのうちの少なくとも1つと、前記少なくとも1つの他の処理モジュールとの間の複数のコヒーレンシプロトコルを無効にする段階と、をさらに備える、請求項16に記載の方法。 - 請求項12から17のいずれか一項に記載の方法を実行する前記デバイスを少なくとも1つ含む、システム。
- 請求項12から17のいずれか一項に記載の方法を前記デバイスに実行させる、前記デバイスに備えられたチップセット。
- コンピューティングデバイス上で実行されることに応答して、前記コンピューティングデバイスに対し、請求項12から17のいずれか一項に記載の方法を実行させる複数の命令を備える、少なくとも1つの機械可読記録媒体。
- 請求項12から17のいずれか一項に記載の方法を実行する、ハードウェアベースのデバイス間リソース共有のための少なくとも1つの前記デバイス。
- 請求項12から17のいずれか一項に記載の方法を実行する手段を有する前記デバイス。
- コンピュータに、請求項12から17のいずれか一項に記載の方法を実行させるプログラム。
- 請求項23に記載のプログラムを格納するコンピュータ可読記録媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/659,523 US9569267B2 (en) | 2015-03-16 | 2015-03-16 | Hardware-based inter-device resource sharing |
US14/659,523 | 2015-03-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016173811A JP2016173811A (ja) | 2016-09-29 |
JP6321053B2 true JP6321053B2 (ja) | 2018-05-09 |
Family
ID=55273167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016000297A Active JP6321053B2 (ja) | 2015-03-16 | 2016-01-04 | ハードウェアベースのデバイス間リソース共有が可能なデバイス |
Country Status (5)
Country | Link |
---|---|
US (2) | US9569267B2 (ja) |
EP (1) | EP3073377B1 (ja) |
JP (1) | JP6321053B2 (ja) |
KR (1) | KR101813480B1 (ja) |
CN (1) | CN105988877B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105224045B (zh) * | 2015-11-18 | 2019-01-04 | 英业达科技有限公司 | 刀片式服务器 |
US10346321B2 (en) * | 2017-05-04 | 2019-07-09 | Dell Products L.P. | Method to trigger NVDIMM save from remote management interface |
US10582636B2 (en) * | 2017-08-07 | 2020-03-03 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Server having a dual-mode serial bus port enabling selective access to a baseboard management controller |
US20190044809A1 (en) * | 2017-08-30 | 2019-02-07 | Intel Corporation | Technologies for managing a flexible host interface of a network interface controller |
CN108762463A (zh) * | 2018-04-28 | 2018-11-06 | 上海爱优威软件开发有限公司 | 一种基于电量的应用管理方法及终端 |
US10970213B2 (en) * | 2019-04-30 | 2021-04-06 | Hewlett Packard Enterprise Development Lp | Selective disabling of hardware-based cache coherency and enforcement of software-based cache coherency |
US11106595B2 (en) * | 2019-08-22 | 2021-08-31 | Micron Technology, Inc. | Hierarchical memory systems |
CN112579286B (zh) * | 2020-12-16 | 2021-08-06 | 全芯智造技术有限公司 | 用于光源掩模优化的方法、设备和存储介质 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5931938A (en) * | 1996-12-12 | 1999-08-03 | Sun Microsystems, Inc. | Multiprocessor computer having configurable hardware system domains |
JP2001209627A (ja) * | 2000-01-27 | 2001-08-03 | Hitachi Ltd | 情報処理システム |
US7698430B2 (en) * | 2005-03-16 | 2010-04-13 | Adaptive Computing Enterprises, Inc. | On-demand compute environment |
JP4337747B2 (ja) | 2005-03-14 | 2009-09-30 | 日本電気株式会社 | ハードウェア資源提供システム |
US20070239965A1 (en) * | 2006-03-31 | 2007-10-11 | Saul Lewites | Inter-partition communication |
JP5070879B2 (ja) * | 2007-02-22 | 2012-11-14 | 日本電気株式会社 | 仮想サーバシステム、サーバ装置 |
US7934033B2 (en) * | 2008-03-25 | 2011-04-26 | Aprius, Inc. | PCI-express function proxy |
US7743375B2 (en) * | 2008-06-27 | 2010-06-22 | International Business Machines Corporation | Information handling system including dynamically merged physical partitions |
US8949565B2 (en) * | 2009-12-27 | 2015-02-03 | Intel Corporation | Virtual and hidden service partition and dynamic enhanced third party data store |
US20110161592A1 (en) * | 2009-12-31 | 2011-06-30 | Nachimuthu Murugasamy K | Dynamic system reconfiguration |
US8346935B2 (en) * | 2010-01-15 | 2013-01-01 | Joyent, Inc. | Managing hardware resources by sending messages amongst servers in a data center |
WO2012023151A2 (en) * | 2010-08-19 | 2012-02-23 | Ineda Systems Pvt. Ltd | I/o virtualization and switching system |
US9274834B2 (en) * | 2012-08-25 | 2016-03-01 | Vmware, Inc. | Remote service for executing resource allocation analyses for computer network facilities |
US9582287B2 (en) * | 2012-09-27 | 2017-02-28 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US9734096B2 (en) * | 2013-05-06 | 2017-08-15 | Industrial Technology Research Institute | Method and system for single root input/output virtualization virtual functions sharing on multi-hosts |
US9331911B2 (en) * | 2013-11-01 | 2016-05-03 | International Business Machines Corporation | Resizing resource allocation in a computing environment |
-
2015
- 2015-03-16 US US14/659,523 patent/US9569267B2/en active Active
-
2016
- 2016-01-04 JP JP2016000297A patent/JP6321053B2/ja active Active
- 2016-02-01 EP EP16153648.7A patent/EP3073377B1/en active Active
- 2016-02-15 KR KR1020160017014A patent/KR101813480B1/ko active IP Right Grant
- 2016-02-16 CN CN201610087356.2A patent/CN105988877B/zh active Active
-
2017
- 2017-02-14 US US15/432,826 patent/US10223161B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3073377B1 (en) | 2023-03-22 |
US9569267B2 (en) | 2017-02-14 |
US20160274941A1 (en) | 2016-09-22 |
EP3073377A1 (en) | 2016-09-28 |
JP2016173811A (ja) | 2016-09-29 |
US10223161B2 (en) | 2019-03-05 |
KR20160111325A (ko) | 2016-09-26 |
US20170161111A1 (en) | 2017-06-08 |
CN105988877A (zh) | 2016-10-05 |
CN105988877B (zh) | 2019-05-14 |
KR101813480B1 (ko) | 2017-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6321053B2 (ja) | ハードウェアベースのデバイス間リソース共有が可能なデバイス | |
US9798682B2 (en) | Completion notification for a storage device | |
US9262363B2 (en) | PCI and PCI express virtual hot plug systems and methods | |
US9542201B2 (en) | Network bios management | |
US11507421B2 (en) | Information handling system and method to allocate peripheral component interconnect express (PCIe) bus resources | |
US10372639B2 (en) | System and method to avoid SMBus address conflicts via a baseboard management controller | |
US20160328344A1 (en) | Method for dynamic configuration of a pcie slot device for single or multi root ability | |
US20180285121A1 (en) | System and Method for Baseboard Management Controller Assisted Dynamic Early Host Video on Systems with a Security Co-processor | |
US10592285B2 (en) | System and method for information handling system input/output resource management | |
US9792437B2 (en) | System and method for securing embedded controller communications by providing a security handshake | |
US11144326B2 (en) | System and method of initiating multiple adaptors in parallel | |
US10540308B2 (en) | System and method for providing a remote keyboard/video/mouse in a headless server | |
US10157160B2 (en) | Handling a partition reset in a multi-root system | |
US9330024B1 (en) | Processing device and method thereof | |
CN107533443B (zh) | 在半导体器件中提供多个根 | |
US11200185B2 (en) | System and method of rerouting an inter-processor communication link based on a link utilization value | |
US10996942B1 (en) | System and method for graphics processing unit firmware updates | |
US9977730B2 (en) | System and method for optimizing system memory and input/output operations memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6321053 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |