KR101937003B1 - 전자 장치용 메모리 카드 커넥터 - Google Patents

전자 장치용 메모리 카드 커넥터 Download PDF

Info

Publication number
KR101937003B1
KR101937003B1 KR1020167022428A KR20167022428A KR101937003B1 KR 101937003 B1 KR101937003 B1 KR 101937003B1 KR 1020167022428 A KR1020167022428 A KR 1020167022428A KR 20167022428 A KR20167022428 A KR 20167022428A KR 101937003 B1 KR101937003 B1 KR 101937003B1
Authority
KR
South Korea
Prior art keywords
memory card
connectors
receptacle
pins
processor
Prior art date
Application number
KR1020167022428A
Other languages
English (en)
Other versions
KR20160110978A (ko
Inventor
텅 관 유
아미트 쿠마르 스리바스타바
펭 양
윤 링
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from MYPI2014704024A external-priority patent/MY180121A/en
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Priority claimed from PCT/US2015/016839 external-priority patent/WO2015142474A1/en
Publication of KR20160110978A publication Critical patent/KR20160110978A/ko
Application granted granted Critical
Publication of KR101937003B1 publication Critical patent/KR101937003B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0013—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers
    • G06K7/0052—Methods or arrangements for sensing record carriers, e.g. for reading patterns by galvanic contacts, e.g. card connectors for ISO-7816 compliant smart cards or memory cards, e.g. SD card readers connectors capable of contacting cards of different formats, e.g. memory stick and SD card readers sharing at least one connector contact and the associated signal line, e.g. both using the same signal line for input or output of data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/10—Plug-in assemblages of components, e.g. IC sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R27/00—Coupling parts adapted for co-operation with two or more dissimilar counterparts

Abstract

한 예에서 전자 장치는 바디, 및 메모리 카드를 수용하기 위한 개구부를 포함한 바디의 리셉터클을 포함하며, 여기에서 리셉터클은 제1 표준에 따라 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제1 세트와 제2 표준에 따라 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트를 포함한다. 다른 예가 설명될 수 있다.

Description

전자 장치용 메모리 카드 커넥터{MEMORY CARD CONNECTOR FOR ELECTRONIC DEVICES}
본 출원은 2014년 3월 20일 출원된 미국 임시 특허 출원 번호 제61/986,116호로부터 35 U.S.C.§119(e) 조약 하에서 우선권을 청구하고, 그 개시 내용이 전체적으로 참조로서 인용된다.
본 명세서에서 설명된 주제는 일반적으로 전자 장치의 분야, 보다 상세하게는 전자 장치를 위한 메모리 카드 및 그의 커넥터에 관한 것이다.
랩톱 컴퓨터, 태블릿 컴퓨팅 장치, 전자 판독기, 이동 전화기, 등의 전자 장치는 착탈식 메모리 카드, 예를 들어, 보안 디지털(SD) 메모리 카드를 위한 커넥터를 포함할 수 있다. SD 카드는 일정한 동작 제한으로 피해를 입는다. 덧붙여, SD 카드의 개발은 벤더에게는 비용이 많이 들 수가 있다. 따라서, 전자 장치가 SD 카드와는 다른 메모리 카드를 수용할 수 있게 하는 기술은 유틸리티를 찾을 수 있다.
상세한 설명은 첨부 도면들을 참조해서 설명된다.
도 1은 일부 예들에 따라서 메모리 카드 커넥터를 포함하도록 적응될 수 있는 전자 장치의 개략도이다.
도 2a-2d는 일부 예들에 따라서 메모리 카드 커넥터를 포함하도록 적응될 수 있는 전자 장치를 위한 아키텍처의 개략도이다.
도 3-4는 일부 예들에 따라서 메모리 카드 커넥터를 포함하도록 적응될 수 있는 전자 장치를 위한 아키텍처의 개략도이다.
도 5는 일부 예들에 따라서 전자 장치에서 메모리 카드 커넥터를 구현하기 위한 방법에서 동작을 설명하는 흐름도이다.
도 6-10은 일부 예들에 따라서 메모리 카드 커넥터를 구현하도록 적응될 수 있는 전자 장치의 개략도이다.
전자 장치에서 메모리 카드 커넥터를 구현하기 위한 예시적인 시스템과 방법이 본 명세서에서 설명된다. 이하의 설명에서는, 다양한 실시예들의 확실한 이해를 제공하기 위해 다수의 구체적인 세부사항들이 설명된다. 그러나, 본 분야의 숙련자라면 구체적인 세부사항들 없이도 다양한 예들이 실시될 수 있다는 것이 이해될 것이다. 다른 경우들에서, 특정한 예들이 불명확해지지 않도록 공지의 방법들, 절차들, 구성요소들, 및 회로들은 상세하게 도시되지 않거나 설명되지 않았다.
도 1은 일부 예들에 따라서 메모리 카드 커넥터를 포함하도록 적응될 수 있는 전자 장치의 개략도이다. 도 1을 먼저 참조하면, 다양한 예들에서, 전자 장치(100)는 디스플레이, 하나 이상의 스피커들, 키보드, 하나 이상의 다른 I/O 장치(들), 마우스, 카메라 등을 포함하는 하나 이상의 수반된 입/출력 장치들을 포함하거나 이들에 결합될 수 있다. 다른 예시적인 I/O 장치(들)은 터치 스크린, 음성 인식 입력 장치, 트랙 볼, 위치 측정 장치, 가속도계/자이로스코프, 생체 특징 입력 장치, 및 전자 장치(100)가 사용자로부터 입력을 수신할 수 있게 하는 임의의 다른 장치를 포함할 수 있다.
전자 장치(100)는 휘발성 또는 비휘발성 랜덤 액세스 메모리 및/또는 비휘발성 판독 전용 메모리로서 구현될 수 있는 시스템 하드웨어(120)와 메모리(140)를 포함한다. 파일 저장소는 전자 장치(100)에 통신 가능하게 결합될 수 있다. 파일 저장소는 예를 들어, 내장된 멀티-미디어 카드(eMMC), 솔리드 스테이트 드라이브(SSD), 하나 이상의 하드 드라이브, 또는 다른 타입의 저장 장치들과 같은 전자 장치(100) 내부에 있을 수 있다. 선택적으로, 파일 저장소는 또한 예를 들어, 하나 이상의 외부 하드 드라이브, 네트워크 연결 저장 장치, 또는 개별 저장 장치 네트워크와 같은 전자 장치(100) 외부에 있을 수 있다.
시스템 하드웨어(120)는 하나 이상의 프로세서(122), 그래픽 프로세서(124), 네트워크 인터페이스(126), 및 버스 구조(128)를 포함할 수 있다. 한 실시예에서, 프로세서(122)는 미국 캘리포니아주 산타 클라라에 소재하는 인텔사에서 제공하는, Intel® Atom™ 프로세서, Intel® Atom™ 기반 시스템-온-칩(SOC) 또는 Intel® Core2 Duo® 또는 i3/i5/i7 시리즈 프로세서로서 구체화될 수 있다. 본 명세서에서 사용된 바와 같이, 용어 "프로세서(processor)"는 마이크로프로세서, 마이크로컨트롤러, CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 또는 임의의 다른 타입의 프로세서 또는 프로세싱 회로 등의 임의의 타입의 연산 소자를 의미하지만, 이에 한정되는 것은 아니다.
그래픽 프로세서(들)(124)는 그래픽 및/또는 비디오 동작들을 관리하는 부속 프로세서로서 기능할 수 있다. 그래픽 프로세서(들)(124)는 전자 장치(100)의 마더보드 상에 통합될 수 있거나, 마더보드 상에 확장 슬롯을 통해 결합될 수 있거나, 프로세싱 유닛과 동일한 다이 또는 동일한 패키지 상에 위치할 수 있다.
한 실시예에서, 네트워크 인터페이스(126)는 이더넷 인터페이스와 같은 유선 인터페이스(예를 들어, Institute of Electrical and Electronics Engineers/IEEE 802.3-2002 참조) 또는 IEEE 802.11a, b 또는 g-호환 인터페이스와 같은 무선 인터페이스(예를 들어, IEEE Standard for IT-Telecommunications and information exchange between systems LAN/MAN― Part II: Wireless LAN Medium Access Control(MAC) and Physical Layer(PHY) specifications Amendment 4: Further Higher Data Rate Extension in the 2.4 GHz Band, 802.1 1G-2003 참조)일 수 있다. 무선 인터페이스의 다른 예는 GPRS(general packet radio service) 인터페이스(예를 들어, Guidelines on GPRS Handset Requirements, Global System for Mobile Communications/GSM Association, Ver. 3.0.1, December 2002 참조)일 수 있다.
버스 구조(128)는 시스템 하드웨어(128)의 다양한 구성요소들을 연결한다. 한 실시예에서, 버스 구조(128)는, 메모리 버스, 주변 버스 또는 외부 버스, 및/또는 11-비트 버스, 산업 표준 아키텍처(ISA), 마이크로-채널 아키텍처(MSA), 확장 ISA(EISA), 지능형 드라이브 전자 장치(IDE), VESA 로컬 버스(VLB), 주변 구성요소 상호접속(PCI), 범용 직렬 버스(USB), 고급 그래픽 포트(AGP), 개인용 컴퓨터 메모리 카드 국제 협회 버스(PCMCIA), 및 소형 컴퓨터 시스템 인터페이스(SCSI), 고속 동기식 직렬 인터페이스(HSI), 직렬 저전력 칩간 미디어 버스(SLIMbus®), 등을 포함하나 이에 한정되지 않는, 임의의 다양한 사용 가능 버스 아키텍처를 사용하는 로컬 버스를 포함하는 몇몇 타입의 버스 구조(들) 중 하나 이상일 수 있다.
전자 장치(100)는, RF 신호를 송수신하는 RF 송수신기(130), 근거리 통신(NFC) 라디오(134), 및 RF 송수신기(130)에 의해 수신된 신호를 처리하는 신호 처리 모듈(132)을 포함할 수 있다. RF 송수신기는 예를 들어, 블루투스 또는 802.11X. IEEE 802.11a, b 또는 g-호환 인터페이스 등의 프로토콜을 통해 로컬 무선 접속을 구현할 수 있다(예를 들어, IEEE Standard for IT-Telecommunications and information exchange between systems LAN/MAN-Part II: Wireless LAN Medium Access Control(MAC) and Physical Layer(PHY) specifications Amendment 4: Further Higher Data Rate Extension in the 2.4 GHz Band, 802.11G-2003 참조). 무선 인터페이스의 또 다른 예는 WCDMA, LTE, 일반적인 패킷 무선 서비스(GPRS) 인터페이스(예를 들어, Guidelines on GPRS Handset Requirements, Global System for Mobile Communications/GSM Association, Ver. 3.0.1, December 2002 참조)가 있다.
전자 장치(100)는 열 센서, 커플링 센서, 등과 같은 하나 이상의 센서들(136)을 더 포함할 수 있다. 전자 장치(100)는, 예를 들어, 키패드(136) 및 디스플레이(138) 등 하나 이상의 입/출력 인터페이스들을 더 포함할 수 있다. 일부 예들에서, 전자 장치(100)는 키패드를 갖고 있지 않고 입력을 위한 터치 패널을 사용할 수 있다.
메모리(140)는 전자 장치(100)의 동작들을 관리하기 위한 운영 체계(142)를 포함할 수 있다. 한 실시예에서, 운영 체계(142)는 시스템 하드웨어(120)에 인터페이스를 제공하는 하드웨어 인터페이스 모듈(154)을 포함한다. 또한, 운영 체계(140)는 전자 장치(100)의 동작에 사용되는 파일을 관리하는 파일 시스템(150)과 전자 장치(100)에서 실행되는 프로세스들을 관리하는 프로세스 제어 서브시스템(152)을 포함할 수 있다.
운영 체계(142)는 원격 소스로부터 데이터 패킷 및/또는 데이터 스트림을 송수신하기 위해 시스템 하드웨어(120)와 연계하여 동작할 수 있는 하나 이상의 통신 인터페이스(146)를 포함(또는 관리)할 수 있다. 운영 체계(142)는 상기 운영 체계(142)와, 메모리(130) 내에 상주하는 하나 이상의 애플리케이션 모듈 사이에 인터페이스를 제공하는 시스템 호출 인터페이스 모듈(144)을 더 포함할 수 있다. 운영 체계(142)는 UNIX 운영 체계 또는 임의의 이들의 파생물(예를 들어, 리눅스, 안드로이드 등)으로서, 또는 Windows® 브랜드 운영 체계, 또는 다른 운영 체계로서 구체화될 수 있다.
일부 예들에서 전자 장치는 제어기(170)를 포함할 수 있고, 그것은 중요한 실행 환경으로부터 분리되어 있는 하나 이상의 제어기를 포함할 수 있다. 분리는 제어기가 물리적으로 메인 프로세서로부터 분리되어 있는 제어기에서 구현될 수 있다는 점에서 물리적일 수 있다. 선택적으로, 신뢰받는 실행 환경은 제어기가 메인 프로세서를 호스팅하는 동일 칩 또는 칩셋 상에 호스팅될 수 있다는 점에서 논리적일 수 있다.
예로서, 일부 예들에서 제어기(170)는 전자 장치(100)의 마더보드 상에 위치한 독립적인 집적 회로로서, 예를 들어, 동일 SOC 다이 상의 전용 프로세서 블록으로서 구현될 수 있다. 다른 예에서 신뢰받는 실행 엔진은 하드웨어 강제 메커니즘을 이용하여 프로세서(들)의 나머지로부터 격리되는 프로세서(들)(122)의 일부 상에서 구현될 수 있다.
도 1에 도시된 실시예에서 제어기(170)는 프로세서(172), 메모리 모듈(174), 및 I/O 인터페이스(178)를 포함한다. 일부 예들에서 메모리 모듈(174)은 영구 플래시 메모리 모듈을 포함할 수 있고, 다양한 기능 모듈은 영구 플래시 메모리 모듈 내에 인코딩된 로직 명령어, 예를 들면 펌웨어 또는 소프트웨어로서 구현될 수 있다. I/O 모듈(178)은 직렬 I/O 모듈 또는 병렬 I/O 모듈을 포함할 수 있다. 제어기(170)가 메인 프로세서(들)(122)와 운영체계(142)로부터 분리되기 때문에, 제어기(170)는 안전하게, 즉 통상적으로 호스트 프로세서(122)로부터 소프트웨어 어택(software attacks)을 탑재하는 해커에 접근하기 어렵게 만들어질 수 있다.
도 2a-2d는 일부 예들에 따라서 메모리 카드 커넥터를 포함하도록 적응될 수 있는 전자 장치를 위한 아키텍처의 개략도이다. 도 2a는 일부 예들에 따라서 메모리 카드 커넥터를 포함하도록 적응될 수 있는 전자 장치의 측면도의 개략도이다. 도 2a를 참고로 하면, 일부 예들에서 전자 장치(100)는 바디(210)를 포함하고, 그것은 단일-부분 하우징(210) 또는 다중-부분 하우징(210)일 수 있다. 바디(210)는 적당히 강성 재료, 예를 들어 폴리머, 금속, 등으로부터 형성될 수 있다. 바디(210)는 메모리 카드(230)를 수용하기 위해 하나 이상 리셉터클(220)을 포함할 수 있다. 예를 들어, 메모리 카드(230)는 보안 디지털(SD) 메모리 카드로서 또는 범용 플래시 저장 장치(UFS) 메모리 카드로서 구현될 수 있다. SD 메모리 카드에 대한 표준은 다음과 같은 어드레스에서의 인터넷 상에서 발견될 수 있다: https://www.sdcard.org/home/, https://www.sdcard.org/developers/overview/family/. UFS 카드에 대한 표준은 http://www.jedec.org/standards-documents/focus/flash/universal-flash-storage-ufs에서 발견될 수 있다.
도 2b는 도 2a에 도시된 리셉터클(220)의 확대도이다. 도 4b에 도시된 예에서 커넥터(240)의 제1 세트와 커넥터(250)의 제2 세트에 대한 배열을 설명한다. 도 2b에 도시된 예에서, 리셉터클(220)의 제1 측 상의 커넥터(240)의 제1 세트는 보안 디지털(SD) 메모리 카드 상의 핀과 연결하도록 구성될 수 있고, 반면에 커넥터들의 제2 세트가 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀과 연결하도록 구성될 수 있다.
본 기술분야의 통상의 기술자는 커넥터(140)의 제1 세트와 커넥터들의 제2 세트의 배열이 다소 임의적이며 리셉터클(220)의 제1 측 상의 커넥터(240)가 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀과 연결하도록 구성될 수 있고, 반면에 커넥터들의 제2 세트가 보안 디지털(SD) 메모리 카드 상의 핀과 연결하도록 구성될 수 있도록 반전될 수 있다는 것을 인식할 수 있다.
도 2c는 도 2b에 도시된 커넥터(220)의 상면도이다. 도 2c에 설명된 것과 같이, 커넥터(250)의 제2 세트는 SD 카드 상의 핀과의 접속을 확립하기 위해 하나 이상의 행에 배열될 수 있다. 도 2d는 도 2b에 도시된 커넥터(220)의 상면도이다. 도 2d에 설명된 것과 같이, 커넥터(250)의 제2 세트는 SD 카드 상의 핀과의 접속을 확립하기 위해 하나 이상의 행에 배열될 수 있다.
도 3-4는 일부 예들에 따라서 메모리 카드 커넥터(TDP)를 포함하도록 적응될 수 있는 전자 장치를 위한 아키텍처의 개략도이다. 먼저 도 3을 참조하면, 일부 예들에서, 리셉터클(220)은 제1 표준에 따라서 구성된 메모리 카드 상의 핀과 연결하도록 구성된 커넥터(240)의 제1 세트와 제2 표준에 따라서 구성된 메모리 카드 상의 핀과 연결하도록 구성된 커넥터(250)의 제2 세트를 포함한다.
일부 예들에서, 커넥터(240)의 제1 세트 상의 커넥터 중 하나는 보안 디지털(SD) 인터페이스(332)에 결합될 수 있고, 반면에 커넥터(240)의 제1 세트 상의 또 다른 커넥터가 초고속 II(UHS-II) 인터페이스(334)에 결합될 수 있다. 커넥터(250)의 제2 세트 상의 커넥터 중 또 다른 하나는 범용 플래시 저장 장치(UFS) 인터페이스(336)에 결합될 수 있다. 각각의 인터페이스(332, 334, 336)는 프로세서 또는 시스템-온-칩(SOC)(320)과 같은 처리 장치에 결합될 수 있다.
일부 예들에서, 커플링 센서(340)는 메모리 카드가 리셉터클(230)에 삽입될 때를 검출하기 위해 리셉터클(230)과 관련될 수 있다. 예로서, 커플링 센서(340)는 메모리 카드가 리셉터클(220)에 삽입될 때 트리거되는 기계적 스위치를 포함할 수 있다. 일부 예들에서 커플링 센서(340)는 리셉터클(220)에 삽입된 카드의 검출을 감지하는 전기 회로일 수 있다.
간략하게 도 4를 참조하면, 일부 예들에서, SD 카드 상의 UHS-II 인터페이스와 UFS 인터페이스는 단일 인터페이스(334) 내에 결합될 수 있다. 그와 같은 예에서 커넥터(240)의 하나 이상은 예를 들어, 점퍼(jumper) 또는 다른 전기적 커넥터를 통해 전기적으로 커넥터(250)의 하나 이상에 연결될 수 있다.
전자 장치를 위한 메모리 카드 커넥터를 구현하기 위해 시스템의 다양한 구조를 설명했을 때, 시스템의 동작 양태는, 일부 예들에 따라서 전자 장치 내의 메모리 카드 커넥터를 구현하기 위한 방법의 동작을 설명하는 흐름도인 도 5와 관련하여 설명된다. 도 5의 흐름도에서 도시된 동작은 단독으로 또는 전자 장치(100)의 다른 부품과 결합하여 프로세서/SOC(320)에 의해 구현될 수 있다.
도 5를 참조하면, 일부 예들에서, 프로세서/SOC(320)는 메모리 카드(230)가 리셉터클(220)에 삽입되었을지 결정하기 위해 커플링 센서(들)를 모니터링한다. 그러므로, 동작(510)에서 프로세서/SOC(320)는 커플링 센서(340)로부터 출력된 데이터를 수신한다.
동작(515)에서 커플링 이벤트가 있었을 지가 결정된다. 예를 들어, 동작(515)에서 커플링 센서(340)의 출력이 메모리 카드(230)가 리셉터클(220)에 삽입된 것을 나타내면, 커플링 센서의 출력은 커플링 이벤트가 발생된 것을 나타낸다. 커플링이 커플링 센서(340)로부터 수신된 마지막 데이터 이후에 발생하지 않으면, 제어는 동작(510)으로 다시 돌아가고 프로세서/SOC(320)는 계속 센서(340)를 모니터링한다.
대조적으로, 동작(515)에서 커플링 센서(340)의 출력이 커플링 이벤트가 발생한 것을 나타내면, 제어는 동작(520)으로 진행한다. 동작(520)에서 프로세서/SOC(320)는 리셉터클(220)에 삽입된 메모리 카드(230)의 타입을 결정한다. 예로서, 동작(515)에서 접속이 메모리 카드(230)와 커넥터(240)의 제1 세트 사이에 확립되면, 카드 타입은 SD 카드로서 결정될 수 있다. 대조적으로, 동작(515)에서 접속이 메모리 카드(230)와 커넥터(240)의 제1 세트 사이에 확립되면, 카드 타입은 UFS 카드로서 결정될 수 있다.
동작(525)에서 프로세서/SOC(320)는 어느 데이터가 메모리 카드(230)와 교환될 수 있는지에 따라서 메모리 카드(230)와의 통신 세션을 개시한다.
앞서 논의한 바와 같이, 일부 예들에서, 전자 장치는 컴퓨터 시스템으로서 구체화될 수 있다. 도 6은 한 예에 따른 컴퓨팅 시스템(600)의 블록도를 예시한다. 컴퓨팅 시스템(600)은 상호접속 네트워크(또는 버스)(604)를 통해 통신하는 하나 이상의 중앙 처리 장치(들)(CPU)(602) 또는 프로세서들을 포함할 수 있다. 프로세서(602)는 범용 프로세서, 네트워크 프로세서(컴퓨터 네트워크(603)를 통해 전달되는 데이터를 처리하는), 또는 기타 타입의 프로세서(RISC(reduced instruction set computer) 프로세서 또는 CISC(complex instruction set computer)를 포함)를 포함할 수 있다. 게다가, 프로세서(602)는 단일 또는 다중 코어 설계를 가질 수 있다. 다중 코어 설계를 갖는 프로세서(602)는 동일한 집적 회로(IC) 다이 상에 상이한 타입의 프로세서 코어들을 통합할 수 있다. 또한, 다중 코어 설계를 갖는 프로세서(602)는 대칭 또는 비대칭 멀티프로세서로서 구현될 수 있다. 한 예에서, 하나 이상의 프로세서(602)는 도 1의 프로세서(102)와 동일하거나 유사할 수 있다. 예를 들어, 하나 이상의 프로세서(602)는 도 1-3을 참조하여 논의된 제어 유닛(120)을 포함할 수 있다. 또한, 도 3-5를 참조하여 논의된 동작들은 시스템(600)의 하나 이상의 구성요소들에 의해 수행될 수 있다.
칩셋(606)은 또한 상호접속 네트워크(604)와 통신할 수 있다. 칩셋(606)은 MCH(memory control hub)(608)를 포함할 수 있다. MCH(608)는 메모리(612)(도 1의 메모리(130)와 동일하거나 유사할 수 있음)와 통신하는 메모리 제어기(610)를 포함할 수 있다. 메모리(412)는 프로세서(602), 또는 컴퓨팅 시스템(600)에 포함된 임의의 다른 장치에 의해 실행될 수 있는 명령어들의 시퀀스들을 포함하는 데이터를 저장할 수 있다. 한 예에서, 메모리(612)는 RAM(random access memory), 동적 RAM(DRAM), 동기식 DRAM(SDRAM), 정적 RAM(SRAM)과 같은 하나 이상의 휘발성 저장 장치(또는 메모리) 장치들, 또는 기타 타입의 저장 장치들을 포함할 수 있다. 비휘발성 메모리도 하드 디스크와 같이 이용될 수 있다. 추가 장치들은, 다수의 프로세서(들) 및/또는 다수의 시스템 메모리와 같이, 상호접속 네트워크(604)를 통해 통신할 수 있다.
MCH(608)는 또한 디스플레이 장치(616)와 통신하는 그래픽 인터페이스(614)를 포함할 수 있다. 한 예에서, 그래픽 인터페이스(614)는 AGP(accelerated graphics port)를 통해 디스플레이 장치(616)와 통신할 수 있다. 한 예에서, (평판 디스플레이와 같은) 디스플레이(616)는, 예를 들어 비디오 메모리 또는 시스템 메모리와 같은 저장 장치에 저장되는 이미지의 디지털 표현을 디스플레이(616)에 의해 해석되고 표시되는 디스플레이 신호들로 번역하는 신호 변환기를 통해 그래픽 인터페이스(614)와 통신할 수 있다. 디스플레이 장치에 의해 생성된 디스플레이 신호는, 디스플레이(616)에 의해 해석된 다음에 디스플레이(616) 상에 디스플레이되기 전에, 다양한 제어 장치를 통해 전달될 수 있다.
허브 인터페이스(618)는 MCH(608) 및 ICH(input/output control hub)(620)가 통신하게 할 수 있다. ICH(620)는 컴퓨팅 시스템(600)과 통신하는 I/O 장치(들)에 대한 인터페이스를 제공할 수 있다. ICH(620)는 PCI(peripheral component interconnect) 브리지, USB(universal serial bus) 제어기, 또는 기타 타입의 주변 장치 브리지 또는 제어기와 같은, 주변 장치 브리지(또는 제어기)(624)를 통해 버스(622)와 통신할 수 있다. 브리지(624)는 프로세서(602)와 주변 장치 사이에 데이터 경로를 제공할 수 있다. 기타 타입의 토폴로지가 이용될 수 있다. 또한, 다수의 버스는, 예를 들어, 다수의 브리지 또는 제어기를 통해, ICH(620)와 통신할 수 있다. 또한, ICH(620)와 통신하는 다른 주변 장치들은, 다양한 실시예들에서, IDE(integrated drive electronics) 또는 SCSI(small computer system interface) 하드 드라이브(들), USB 포트(들), 키보드, 마우스, 병렬 포트(들), 직렬 포트(들), 플로피 디스크 드라이브(들), 디지털 출력 서포트(예를 들어, DVI(digital video interface)), 또는 다른 장치들을 포함할 수 있다.
버스(622)는 오디오 장치(626), 하나 이상의 디스크 드라이브(들)(628), 및 (컴퓨터 네트워크(603)와 통신하는) 네트워크 인터페이스 장치(630)와 통신할 수 있다.
기타 장치가 버스(622)를 통해 통신할 수 있다. 또한, (네트워크 인터페이스 장치(630)와 같은) 다양한 구성요소들은 일부 예들에서 MCH(608)와 통신할 수 있다. 또한, 프로세서(602), 및 본 명세서에서 논의된 하나 이상의 다른 구성요소들은 단일 칩을 형성하기 위해 (예를 들어, SOC(System on Chip)를 제공하기 위해) 결합될 수 있다. 더욱이, 그래픽 가속기(616)는 기타 예들에서 MCH(608) 내에 포함될 수 있다.
게다가, 컴퓨팅 시스템(600)은 휘발성 및/또는 비휘발성 메모리(또는 저장 장치)를 포함할 수 있다. 예를 들어, 비휘발성 메모리는 다음 중 하나 이상을 포함할 수 있다: 판독 전용 메모리(ROM), 프로그램 가능 ROM(PROM), 소거 가능 PROM(EPROM), 전기적 EPROM(EEPROM), 디스크 드라이브(예를 들어, 628), 플로피 디스크, 콤팩트 디스크 ROM(CD-ROM), 디지털 다기능 디스크(DVD), 플래시 메모리, 광자기 디스크, 또는 전자 데이터(예를 들어, 명령어들을 포함)를 저장할 수 있는 기타 타입들의 비휘발성 머신 판독가능 매체.
도 7은 한 예에 따른 컴퓨팅 시스템(700)의 블록도를 예시한다. 시스템(700)은 하나 이상의 프로세서들(702-1 내지 702-N)(일반적으로 "프로세서들(702)" 또는 "프로세서(702)"로서 본 명세서에서 지칭됨)을 포함할 수 있다. 프로세서들(702)은 상호접속 네트워크 또는 버스(704)를 통해 통신할 수 있다. 각각의 프로세서는 다양한 구성요소들을 포함할 수 있는데, 그 중 일부는 단지 명확성을 위해 프로세서(702-1)를 참고하여 논의된다. 따라서, 나머지 프로세서들(702-2 내지 702-N)의 각각은 프로세서(702-1)를 참고하여 논의된 동일한 또는 유사한 구성요소들을 포함할 수 있다.
한 예에서, 프로세서(702-1)는 하나 이상의 프로세서 코어들(706-1 내지 706-M)("코어들(706)"로서 또는 보다 일반적으로 "코어(706)"로서 본 명세서에서 지칭됨), 공유 캐시(708), 라우터(710), 및/또는 프로세서 제어 로직 또는 유닛(720)을 포함할 수 있다. 프로세서 코어들(706)은 단일 집적 회로(IC) 칩 상에 구현될 수 있다. 게다가, 칩은 하나 이상의 공유 및/또는 사유 캐시들(예를 들어, 캐시(708)), 버스들 또는 상호접속들(예를 들어, 버스 또는 상호접속 네트워크(712)), 메모리 제어기들, 또는 기타 구성요소들을 포함할 수 있다.
한 예에서, 라우터(710)는 프로세서(702-1) 및/또는 시스템(700)의 다양한 구성요소들 간에서 통신하기 위해 이용될 수 있다. 더욱이, 프로세서(702-1)는 둘 이상의 라우터(710)를 포함할 수 있다. 게다가, 다수의 라우터(710)는 프로세서(702-1)의 내부 또는 외부의 다양한 구성요소들 사이에서 데이터 라우팅을 가능하게 하기 위해 통신 상태에 있을 수 있다.
공유 캐시(708)는 코어들(706)과 같은 프로세서(702-1)의 하나 이상의 구성요소에 의해 활용되는 데이터(예를 들어, 명령어들을 포함)를 저장할 수 있다. 예를 들어, 공유 캐시(708)는 프로세서(702)의 구성요소들에 의한 더욱 빠른 액세스를 위해 메모리(714)에 저장된 데이터를 로컬적으로 캐시할 수 있다. 한 예에서, 캐시(708)는 중간 레벨 캐시(예컨대, 레벨 2(L2), 레벨 3(L3), 레벨 4(L4), 또는 기타 레벨들의 캐시), LLC(last level cache), 및/또는 이들의 조합들을 포함할 수 있다. 더욱이, 프로세서(702-1)의 다양한 구성요소들은 버스(예를 들어, 버스(712)), 및/또는 메모리 컨트롤러 또는 허브를 통해 공유 캐시(708)와 직접적으로 통신할 수 있다. 도 7에 도시된 바와 같이, 일부 예들에서, 하나 이상의 코어들(706)은 레벨 1(L1) 캐시(716-1)(일반적으로 "L1 캐시(716)"로서 본 명세서에서 지칭됨)를 포함할 수 있다. 한 예에서, 제어 유닛(720)은 도 2의 메모리 제어기(122)와 관련하여 위에서 설명된 동작을 구현하기 위한 로직을 포함할 수 있다.
도 8은 일례에 따라, 프로세서 코어(706)의 부분들과 컴퓨팅 시스템의 기타 구성요소들의 블록도를 예시한다. 한 예에서, 도 8에 도시된 화살표들은 코어(706)를 통한 명령어들의 흐름 방향을 예시한다. 하나 이상의 프로세서 코어들(프로세서 코어(706)와 같은)이 도 7을 참조하여 논의된 것과 같은 단일 집적 회로 칩(또는 다이) 상에 구현될 수 있다. 더욱이, 칩은 하나 이상의 공유 및/또는 사유 캐시(예컨대, 도 7의 캐시(708)), 상호접속들(예컨대, 도 7의 상호접속들(704 및/또는 112)), 제어 유닛들, 메모리 제어기들, 또는 기타 구성요소들을 포함할 수 있다.
도 8에 도시된 바와 같이, 프로세서 코어(706)는 코어(706)에 의한 실행을 위한 명령어들(조건부 분기들을 갖는 명령어들을 포함함)을 페치하기 위한 페치 유닛(fetch unit)(802)을 포함할 수 있다. 명령어들은 메모리(714)와 같은 임의의 저장 장치들로부터 페치될 수 있다. 코어(706)는 또한 페치된 명령어를 디코딩하기 위한 디코드 유닛(804)을 포함할 수 있다. 예를 들어, 디코드 유닛(804)은 페치된 명령어를 복수의 uop(micro-operations)로 디코딩할 수 있다.
또한, 코어(706)는 스케줄 유닛(806)을 포함할 수 있다. 스케줄 유닛(806)은, 명령어들이 디스패치(dispatch)를 위해 준비될 때까지, 예컨대 디코딩된 명령어의 모든 소스 값들이 이용 가능하게 될 때까지, 디코딩된 명령어들(예컨대, 디코드 유닛(804)으로부터 수신된)을 저장하는 것과 연관되는 다양한 동작들을 수행할 수 있다. 한 예에서, 스케줄 유닛(806)은 실행을 위한 실행 유닛(808)에 대해 디코딩된 명령어들을 스케줄링하고/또는 발행(또는 디스패치)할 수 있다. 실행 유닛(808)은 디스패치된 명령어들이 (예컨대, 디코드 유닛(804)에 의해) 디코딩되고 (예컨대, 스케줄 유닛(806)에 의해) 디스패치된 후에 디스패치된 명령어들을 실행할 수 있다. 한 예에서, 실행 유닛(808)은 둘 이상의 실행 유닛을 포함할 수 있다. 실행 유닛(808)은 또한 덧셈, 뺄셈, 곱셈, 및/또는 나눗셈과 같은 다양한 산술 연산들을 실행할 수 있고, 하나 이상의 산술 로직 유닛(ALU)들을 포함할 수 있다. 한 예에서, 보조 프로세서(도시되지 않음)는 실행 유닛(808)과 연계하여 다양한 산술 연산들을 실행할 수 있다.
또한, 실행 유닛(808)은 비순차적 명령어를 실행할 수 있다. 따라서, 프로세서 코어(706)는 한 예에서 비순차적 프로세서 코어일 수 있다. 코어(706)는 또한 리타이어먼트 유닛(retirement unit)(810)을 포함할 수 있다. 리타이어먼트 유닛(810)은 실행되는 명령어들이 커밋(commit)된 후에 이들을 리타이어할 수 있다. 한 예에서, 실행된 명령어들의 리타이어먼트는 프로세서 상태가 명령어들의 실행으로부터 커밋되는 것, 명령어들에 의해 이용되는 물리적 레지스터들이 할당 해제(de-allocate)되는 것, 등을 초래할 수 있다.
코어(706)는 또한 하나 이상의 버스들(예컨대, 버스들(804 및/또는 812))을 통해 프로세서 코어(706)의 구성요소들과 기타 구성요소들(이를테면, 도 8을 참조하여 논의된 구성요소들) 간의 통신을 가능하게 하는 버스 유닛(714)을 포함할 수 있다. 코어(706)는 또한 코어(706)의 다양한 구성요소들에 의해 액세스되는 데이터(이를테면, 전력 소비 상태 설정들과 관계되는 값들)를 저장하기 위한 하나 이상의 레지스터(816)들을 포함할 수 있다.
게다가, 도 7이 상호접속(812)을 통해 코어(706)에 결합되는 제어 유닛(720)을 예시하지만, 다양한 예들에서, 제어 유닛(720)은 코어(706)의 내부와 같은 다른 곳에 위치할 수 있고, 버스(704)를 통해 코어에 결합될 수 있고, 기타 등등과 같이 될 수 있다.
일부 예에서, 여기에 논의된 구성요소들 중 하나 이상은 SOC(System On Chip) 장치로서 구체화될 수 있다. 도 9는 한 예에 따른 SOC 패키지의 블록도를 예시한다. 도 9에 도시된 바와 같이, SOC(902)는 하나 이상의 프로세서 코어(920), 하나 이상의 그래픽 프로세서 코어(930), 입/출력(I/O) 인터페이스(940), 및 메모리 컨트롤러(942)를 포함한다. SOC 패키지(902)의 다양한 구성요소들은 다른 도면들을 참고하여 본 명세서에서 논의되는 것과 같은 상호접속 또는 버스에 결합될 수 있다. 또한, SOC 패키지(902)는 다른 도면들을 참고하여 본 명세서에서 논의되는 것들과 같은 구성요소들을 더 많이 또는 더 적게 포함할 수 있다. 또한, SOC 패키지(902)의 각 구성요소는, 예컨대, 여기에 다른 도면들을 참조하여 논의된 바와 같은, 하나 이상의 다른 구성요소들을 포함할 수 있다. 한 예에서, SOC 패키지(902)(및 그 구성요소들)는, 예컨대 단일 반도체 장치 내에 패키징되는 하나 이상의 집적 회로(IC) 다이 상에 제공된다.
도 9에 도시된 바와 같이, SOC 패키지(902)는 메모리 컨트롤러(942)를 통해 메모리(960)(이는 다른 도면들을 참조하여 여기에 논의된 메모리와 유사하거나 동일한 것일 수 있음)에 결합된다. 한 예에서, 메모리(960)(또는 그 일부)는 SOC 패키지(902)상에 통합될 수 있다.
I/O 인터페이스(940)는, 예컨대 다른 도면들을 참조하여 본 명세서에서 논의되는 것과 같은 상호접속 및/또는 버스를 통해, 하나 이상의 I/O 장치(970)에 결합될 수 있다. I/O 장치(들)(970)는 키보드, 마우스, 터치패드, 디스플레이, 이미지/비디오 캡처 장치(예컨대, 카메라 또는 캠코더/비디오 레코더), 터치 스크린, 스피커, 등에서 하나 이상을 포함할 수 있다.
도 10은 한 예에 따른 포인트 투 포인트(point-to-point)(PtP) 구성으로 배열되는 컴퓨터 시스템(1000)을 도시한다. 특히, 도 10은 프로세서, 메모리, 및 입/출력 장치들이 다수의 포인트-투-포인트 인터페이스에 의해 상호접속되는 시스템을 도시한다. 도 2와 관련하여 논의된 동작은 시스템(1000)의 하나 이상의 구성요소에 의해 실행될 수 있다.
도 10에 도시된 바와 같이, 시스템(1000)은 여러 개의 프로세서를 포함할 수 있는데, 명확성을 위해 단지 두 개의 프로세서(1002 및 1004)가 도시된다. 프로세서들(1002 및 1004) 각각은 메모리들(1010 및 1012)과의 통신을 가능하게 하는 로컬 MCH(memory controller hub)(1006 및 1008)를 포함할 수 있다. MCH(1006과 1008)는 일부 예들에서 도 1의 메모리 제어기(120) 및/또는 로직(125)을 포함시킬 수 있다.
한 예에서, 프로세서(1002와 1004)는 도 7과 관련하여 논의된 프로세서(702)들 중 하나일 수 있다. 프로세서들(1002 및 1004)은 PtP 인터페이스 회로들(1016 및 1018)을 이용하여 포인트-투-포인트(PtP) 인터페이스(1014)를 통해 각각 데이터를 교환할 수 있다. 또한, 프로세서들(1002 및 1004)은 포인트-투-포인트 인터페이스 회로들(1026, 1028, 1030, 및 1032)을 이용하여 개개의 PtP 인터페이스들(1022 및 1024)을 통해 칩셋(1020)과 데이터를 각각 교환할 수 있다. 칩셋(1020)은 또한 예컨대, PtP 인터페이스 회로(1037)를 이용하여 고-성능 그래픽 인터페이스(1036)를 통해 고-성능 그래픽 회로(1034)와 데이터를 교환할 수 있다.
도 10에 도시된 바와 같이, 도 1의 하나 이상의 코어들(106) 및/또는 캐시(108)는 프로세서들(1004) 내에 위치할 수 있다. 그러나, 기타 예들은 도 10의 시스템(1000) 내의 다른 회로들, 로직 유닛들, 또는 장치들 내에 존재할 수 있다. 게다가, 기타 예들은 도 10에 예시된 몇 개의 회로들, 로직 유닛들, 또는 장치들의 전체에 걸쳐서 분산될 수 있다.
칩셋(1020)은 PtP 인터페이스 회로(1041)를 이용하여 버스(1040)와 통신할 수 있다. 버스(1040)는 그와 통신하는 하나 이상의 장치, 이를테면, 버스 브리지(1042) 및 I/O 장치(1043)를 가질 수 있다. 버스(1044)를 통해, 버스 브리지(1043)는 키보드/마우스(1045), 통신 장치들(1046)(예를 들어, 모뎀들, 네트워크 인터페이스 장치들, 또는 컴퓨터 네트워크(1003)와 통신할 수 있는 기타 통신 장치들), 오디오 I/O 장치, 및/또는 데이터 저장 장치(1048)와 같은 다른 장치들과 통신할 수 있다. (하드 디스크 드라이브 또는 NAND 플래시 기반의 솔리드 스테이트 드라이브일 수 있는) 데이터 저장 장치(1048)는 프로세서들(1004)에 의해 실행될 수 있는 코드(1049)를 저장할 수 있다.
다음의 예들은 추가의 예들에 관련된다.
예 1은 바디, 및 메모리 카드를 수용하기 위한 개구부를 포함한 상기 바디 내의 리셉터클을 포함한 전자 장치이며, 여기에서 상기 리셉터클은 제1 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제1 세트와 제2 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트를 포함한다.
예 2에서, 예 1의 주제는 커넥터들의 상기 제1 세트가 상기 리셉터클의 제1 측 상에 배치되고 커넥터들의 상기 제2 세트가 상기 리셉터클의 제2 측 상에 배치되는 배열을 선택적으로 포함할 수 있다.
예 3에서, 예 1-2 중 임의의 하나의 주제는 커넥터들의 상기 제1 세트가 보안 디지털(SD) 메모리 카드 상의 핀들과 연결하도록 구성되고 커넥터들의 상기 제2 세트가 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀들과 연결하도록 구성되는 배열을 선택적으로 포함할 수 있다.
예 4에서, 예 1-3 중 임의의 하나의 주제는 커넥터들의 상기 제1 세트에서의 최소한 하나의 커넥터가 커넥터들의 상기 제2 세트에서의 최소한 하나의 커넥터에 연결되는 배열을 선택적으로 포함할 수 있다.
예 5에서, 예 1-4 중 임의의 하나의 주제는 커플링 센서가 메모리 카드가 상기 리셉터클에 삽입될 때를 검출하는 배열을 선택적으로 포함할 수 있다.
예 6에서, 예 1-5 중 임의의 하나의 주제는 상기 커플링 센서가 기계적 스위치 또는 전기 회로 중 최소한 하나를 포함하는 배열을 선택적으로 포함할 수 있다.
예 7에서, 예 6의 주제는 메모리 카드가 상기 리셉터클에 삽입된 것을 나타내는 상기 커플링 센서로부터의 신호를 검출하여, 상기 신호에 응답하여, 상기 리셉터클에 삽입된 메모리 카드의 타입을 결정하고; 상기 메모리 카드와 통신을 개시하기 위해, 적어도 부분적으로 하드웨어 로직을 포함한 로직을 선택적으로 포함할 수 있다.
예 8은 바디, 및 메모리 카드를 수용하기 위한 개구부를 포함한 상기 바디 내의 리셉터클을 포함한 전자 장치를 위한 하우징이며, 여기에서 상기 리셉터클은 제1 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제1 세트와 제2 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트를 포함한다.
예 9에서, 예 8의 주제는 커넥터들의 상기 제1 세트가 상기 리셉터클의 제1 측 상에 배치되고 커넥터들의 상기 제2 세트가 상기 리셉터클의 제2 측 상에 배치되는 배열을 선택적으로 포함할 수 있다.
예 10에서, 예 8-9 중 임의의 하나의 주제는 커넥터들의 상기 제1 세트가 보안 디지털(SD) 메모리 카드 상의 핀들과 연결하도록 구성되고 커넥터들의 상기 제2 세트가 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀들과 연결하도록 구성되는 배열을 선택적으로 포함할 수 있다.
예 11에서, 예 8-10 중 임의의 하나의 주제는 커넥터들의 상기 제1 세트에서의 최소한 하나의 커넥터가 커넥터들의 상기 제2 세트에서의 최소한 하나의 커넥터에 연결되는 배열을 선택적으로 포함할 수 있다.
예 12에서, 예 8-11 중 임의의 하나의 주제는 커플링 센서가 메모리 카드가 상기 리셉터클에 삽입될 때를 검출하는 배열을 선택적으로 포함시킬 수 있다.
예 13에서, 예 8-12 중 임의의 하나의 주제는 상기 커플링 센서가 기계적 스위치 또는 전기 회로 중 최소한 하나를 포함하는 배열을 선택적으로 포함할 수 있다.
예 14는 입/출력 인터페이스, 및 상기 입/출력 인터페이스에 결합되고 메모리 카드를 수용하기 위한 개구부를 포함하는 리셉터클을 포함하는 전자 장치를 위한 구성요소이며, 여기에서 상기 리셉터클은 제1 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제1 세트와 제2 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트를 포함한다.
예 15에서, 예 14의 주제는 커넥터들의 상기 제1 세트가 상기 리셉터클의 제1 측 상에 배치되고 커넥터들의 상기 제2 세트가 상기 리셉터클의 제2 측 상에 배치되는 배열을 선택적으로 포함할 수 있다.
예 16에서, 예 14-15 중 임의의 하나의 주제는 커넥터들의 상기 제1 세트가 보안 디지털(SD) 메모리 카드 상의 핀들과 연결하도록 구성되고 커넥터들의 상기 제2 세트가 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀들과 연결하도록 구성되는 배열을 선택적으로 포함할 수 있다.
예 17에서, 예 14-16 중 임의의 하나의 주제는 커넥터들의 상기 제1 세트에서의 최소한 하나의 커넥터가 커넥터들의 상기 제2 세트에서의 최소한 하나의 커넥터에 연결되는 배열을 선택적으로 포함할 수 있다.
예 18에서, 예 14-17 중 임의의 하나의 주제는 커플링 센서가 메모리 카드가 상기 리셉터클에 삽입될 때를 검출하는 배열을 선택적으로 포함할 수 있다.
예 19에서, 예 14-19 중 임의의 하나의 주제는 상기 커플링 센서가 기계적 스위치 또는 전기 회로 중 최소한 하나를 포함하는 배열을 선택적으로 포함할 수 있다.
예 20에서, 예 14-19의 주제는 메모리 카드가 상기 리셉터클에 삽입된 것을 나타내는 상기 커플링 센서로부터의 신호를 검출하여, 상기 신호에 응답하여, 상기 리셉터클에 삽입된 메모리 카드의 타입을 결정하고; 상기 메모리 카드와 통신을 개시하기 위해, 적어도 부분적으로 하드웨어 로직을 포함한 로직을 선택적으로 포함할 수 있다.
본 명세서에서 인용된 용어 "로직 명령어들(logic instructions)"은 하나 또는 그 이상의 로직 동작들을 수행하기 위한 하나 또는 그 이상의 기계들에 의해 이해될 수 있는 표현들과 관련된다. 예를 들어, 로직 명령어들은 하나 이상의 데이터 오브젝트(object)에 대해 하나 이상의 연산을 실행하기 위한 프로세서 컴파일러에 의해 해석 가능한 명령어들을 포함할 수 있다. 그러나, 이것은 단지 머신-판독가능한 명령어들의 일례이며, 예들은 이러한 점에 한정되는 것은 아니다.
본 명세서에서 인용된 용어 "컴퓨터 판독가능 매체"는 하나 이상의 머신에 의해 인식될 수 있는 표현들을 유지할 수 있는 매체에 관한 것이다. 예를 들어, 컴퓨터 판독가능 매체는 컴퓨터 판독가능한 명령어들 또는 데이터를 기억하기 위한 하나 이상의 저장 장치를 포함할 수 있다. 이러한 저장 장치들은, 예를 들어, 광학, 자기 또는 반도체 저장 매체 등의 저장 매체를 포함할 수 있다. 그러나, 이것은 단지 컴퓨터 판독가능 매체의 일례이며, 예들은 이러한 점에 한정되는 것은 아니다.
본 명세서에서 인용된 용어 "로직"은 하나 이상의 로직 연산을 수행하기 위한 구조와 관련된다. 예를 들어, 로직은 하나 이상의 입력 신호에 기초하여 하나 이상의 출력 신호를 제공하는 회로를 포함할 수 있다. 이러한 회로는, 디지털 입력을 수신하고 디지털 출력을 제공하는 유한 상태 머신(finite state machine), 또는 하나 이상의 아날로그 입력 신호에 응답하여 하나 이상의 아날로그 출력 신호를 제공하는 회로를 포함할 수 있다. 이러한 회로는, ASIC(application specific integrated circuit) 또는 FPGA(field programmable gate array)에 제공될 수 있다. 또한, 로직은 이러한 머신 판독가능한 명령어들을 실행하는 프로세싱 회로와 함께 메모리에 기억된 머신 판독가능 명령어들을 포함할 수 있다. 그러나, 이들은 단지 로직을 제공할 수 있는 구조의 예들이고 예들은 이러한 점에서 제한되지 않는다.
본 명세서에서 설명된 방법들 중 일부는 컴퓨터-판독가능 매체 상의 로직 명령어들로 구체화될 수 있다. 로직 명령어들은, 프로세서 상에서 실행되는 경우, 프로세서가 설명된 방법들을 구현하는 특수 목적 머신으로서 프로그램되게 한다. 프로세서는, 본 명세서에 설명된 방법들을 실행하기 위해 로직 명령어들에 의해 구성되는 경우, 설명된 방법들을 수행하기 위한 구조를 구성한다. 대안으로, 본 명세서에 설명된 방법들은, 예를 들어, FPGA(field programmable gate array) 또는 ASIC(application specific integrated circuit) 등에서의 로직으로 간략화될 수 있다.
상세한 설명 및 청구범위에서, 결합된(coupled) 및 연결된(connected)이라는 용어는 이들의 파생어들과 함께 사용될 수 있다. 특별한 실시예들에서, 연결된(connected)은, 2개 이상의 요소들이 서로 직접 물리적으로 또는 전기적으로 접촉하는 것을 나타내는데 이용될 수 있다. 결합된(coupled)은 2개 이상의 요소들이 직접적인 물리적 또는 전기적 접촉되는 것을 의미할 수 있다. 그러나, 결합된(coupled)은 2개 이상의 요소들이 서로 직접적으로 접촉하지 않지만, 여전히 서로 협동 또는 상호 작용할 수 있다는 것을 또한 의미할 수 있다.
명세서에서 "하나의 실시예(one example)" 또는 "일부 실시예들(some examples)"에 대한 참조는, 실시예와 관련하여 설명된 특정한 특징, 구조, 또는 특성이 적어도 구현에 포함되어 있다는 것을 의미한다. 본 명세서의 여러 곳에서 나오는 "일 실시예에서"라는 표현들은 모두가 동일한 실시예를 말하는 것이거나 그렇지 않을 수 있다.
예들이 구조적인 특징들 및/또는 방법론적인 작용들에 특정된 언어로 설명되었지만, 청구 대상은 설명된 구체적인 특징들 또는 작용들에 한정되는 것은 아니라는 것을 이해해야 한다. 오히려, 특정의 특징들 및 작용들은 청구된 주제를 구현하는 샘플 형태로서 개시되어 있다.

Claims (20)

  1. 전자 장치로서,
    바디(body); 및
    메모리 카드를 수용하기 위한 개구부를 포함한 상기 바디 내의 리셉터클(receptacle)
    을 포함하고,
    상기 리셉터클은,
    제1 표준에 따라서 구성된 메모리 카드 상의 핀(pin)들과 연결(connect)하도록 구성된 커넥터들의 제1 세트; 및
    제2 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트
    를 포함하고,
    커넥터들의 상기 제1 세트에서의 적어도 하나의 커넥터는 커넥터들의 상기 제2 세트에서의 적어도 하나의 커넥터에 연결되는, 전자 장치.
  2. 제1항에 있어서,
    커넥터들의 상기 제1 세트는 상기 리셉터클의 제1 측 상에 배치되고;
    커넥터들의 상기 제2 세트는 상기 리셉터클의 제2 측 상에 배치되는, 전자 장치.
  3. 제2항에 있어서,
    커넥터들의 상기 제1 세트는 보안 디지털(secure digital: SD) 메모리 카드 상의 핀들과 연결하도록 구성되고;
    커넥터들의 상기 제2 세트는 범용 플래시 저장 장치(universal flash storage: UFS) 메모리 카드 상의 핀들과 연결하도록 구성되는, 전자 장치.
  4. 삭제
  5. 제1항에 있어서, 메모리 카드가 상기 리셉터클에 삽입될 때를 검출하기 위한 커플링 센서를 더 포함하는, 전자 장치.
  6. 제5항에 있어서, 상기 커플링 센서는,
    기계적 스위치; 또는
    전기 회로
    중 적어도 하나를 포함하는, 전자 장치.
  7. 제5항에 있어서,
    메모리 카드가 상기 리셉터클에 삽입된 것을 나타내는 상기 커플링 센서로부터의 신호를 검출하여, 상기 신호에 응답하여,
    상기 리셉터클에 삽입된 메모리 카드의 타입을 결정하고;
    상기 메모리 카드와 통신을 개시하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 전자 장치.
  8. 전자 장치를 위한 하우징으로서,
    바디; 및
    메모리 카드를 수용하기 위한 개구부를 포함한 상기 바디 내의 리셉터클
    을 포함하고,
    상기 리셉터클은,
    제1 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제1 세트; 및
    제2 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트
    를 포함하고,
    커넥터들의 상기 제1 세트에서의 적어도 하나의 커넥터는 커넥터들의 상기 제2 세트에서의 적어도 하나의 커넥터에 연결되는, 하우징.
  9. 제8항에 있어서,
    커넥터들의 상기 제1 세트는 상기 리셉터클의 제1 측 상에 배치되고;
    커넥터들의 상기 제2 세트는 상기 리셉터클의 제2 측 상에 배치되는, 하우징.
  10. 제9항에 있어서,
    커넥터들의 상기 제1 세트는 보안 디지털(SD) 메모리 카드 상의 핀들과 연결하도록 구성되고;
    커넥터들의 상기 제2 세트는 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀들과 연결하도록 구성되는, 하우징.
  11. 삭제
  12. 제8항에 있어서, 메모리 카드가 상기 리셉터클에 삽입될 때를 검출하기 위한 커플링 센서를 더 포함하는, 하우징.
  13. 제12항에 있어서, 상기 커플링 센서는,
    기계적 스위치; 또는
    전기 회로
    중 적어도 하나를 포함하는, 하우징.
  14. 전자 장치를 위한 구성요소(component)로서,
    입/출력 인터페이스; 및
    상기 입/출력 인터페이스에 결합되고 메모리 카드를 수용하기 위한 개구부를 포함하는 리셉터클
    을 포함하고,
    상기 리셉터클은,
    제1 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제1 세트; 및
    제2 표준에 따라서 구성된 메모리 카드 상의 핀들과 연결하도록 구성된 커넥터들의 제2 세트
    를 포함하고,
    커넥터들의 상기 제1 세트에서의 적어도 하나의 커넥터는 커넥터들의 상기 제2 세트에서의 적어도 하나의 커넥터에 연결되는, 구성요소.
  15. 제14항에 있어서,
    커넥터들의 상기 제1 세트가 상기 리셉터클의 제1 측 상에 배치되고;
    커넥터들의 상기 제2 세트가 상기 리셉터클의 제2 측 상에 배치되는, 구성요소.
  16. 제15항에 있어서,
    커넥터들의 상기 제1 세트가 보안 디지털(SD) 메모리 카드 상의 핀들과 연결하도록 구성되고;
    커넥터들의 상기 제2 세트가 범용 플래시 저장 장치(UFS) 메모리 카드 상의 핀들과 연결하도록 구성되는, 구성요소.
  17. 삭제
  18. 제14항에 있어서,
    메모리 카드가 상기 리셉터클에 삽입될 때를 검출하기 위한 커플링 센서를 더 포함하는, 구성요소.
  19. 제18항에 있어서, 상기 커플링 센서는,
    기계적 스위치; 또는
    전기 회로
    중 적어도 하나를 포함하는, 구성요소.
  20. 제18항에 있어서,
    메모리 카드가 상기 리셉터클에 삽입된 것을 나타내는 상기 커플링 센서로부터의 신호를 검출하여, 상기 신호에 응답하여,
    상기 리셉터클에 삽입된 메모리 카드의 타입을 결정하고;
    상기 메모리 카드와 통신을 개시하는,
    하드웨어 로직을 적어도 부분적으로 포함하는 로직을 더 포함하는, 구성요소.
KR1020167022428A 2014-03-20 2015-02-20 전자 장치용 메모리 카드 커넥터 KR101937003B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461968166P 2014-03-20 2014-03-20
US61/968,166 2014-03-20
MYPI2014704024A MY180121A (en) 2014-03-20 2014-12-26 Memory card connector for electronic devices
MYPI2014704024 2014-12-26
PCT/US2015/016839 WO2015142474A1 (en) 2014-03-20 2015-02-20 Memory card connector for electronic devices

Publications (2)

Publication Number Publication Date
KR20160110978A KR20160110978A (ko) 2016-09-23
KR101937003B1 true KR101937003B1 (ko) 2019-01-09

Family

ID=56989361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022428A KR101937003B1 (ko) 2014-03-20 2015-02-20 전자 장치용 메모리 카드 커넥터

Country Status (3)

Country Link
US (1) US20170003717A1 (ko)
KR (1) KR101937003B1 (ko)
CN (1) CN105981485A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444234B1 (ko) * 2018-01-03 2022-09-16 삼성전자주식회사 메모리 카드 및 전자 시스템
US11087195B2 (en) * 2018-12-31 2021-08-10 Western Digital Technologies, Inc. Memory card pad layout supporting multiple communication protocols
FR3117116B1 (fr) 2020-12-09 2023-12-29 Coatex Sas Copolymère viscoélastique et suspensif

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020065001A1 (en) * 2000-11-27 2002-05-30 Kinpo Electronics, Inc. Joint socket device for memory cards
KR200346632Y1 (ko) * 2004-01-16 2004-04-01 중-화 유 메모리 카드용 접속 소켓장치
US20110072185A1 (en) * 2009-09-23 2011-03-24 Sandisk Il Ltd. Multi-protocol storage device bridge
US20130107472A1 (en) * 2000-07-06 2013-05-02 Mcm Portfolio Llc Smartconnect flash card adapter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011018677A1 (en) * 2009-08-14 2011-02-17 Sandisk Il Ltd. Dual interface card with backward and forward compatibility
US10803970B2 (en) * 2011-11-14 2020-10-13 Seagate Technology Llc Solid-state disk manufacturing self test
KR20160141585A (ko) * 2015-06-01 2016-12-09 삼성전자주식회사 메모리 카드 어댑터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107472A1 (en) * 2000-07-06 2013-05-02 Mcm Portfolio Llc Smartconnect flash card adapter
US20020065001A1 (en) * 2000-11-27 2002-05-30 Kinpo Electronics, Inc. Joint socket device for memory cards
KR200346632Y1 (ko) * 2004-01-16 2004-04-01 중-화 유 메모리 카드용 접속 소켓장치
US20110072185A1 (en) * 2009-09-23 2011-03-24 Sandisk Il Ltd. Multi-protocol storage device bridge

Also Published As

Publication number Publication date
KR20160110978A (ko) 2016-09-23
US20170003717A1 (en) 2017-01-05
CN105981485A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
US10423199B2 (en) Dynamic thermal platform operating point for electronic devices
KR102457574B1 (ko) 전자 디바이스용 360도 힌지 어셈블리
US9996133B2 (en) Detection of undocking for electronic devices
US9258914B2 (en) Hinge assembly
US10007589B2 (en) System and method for universal serial bus (USB) protocol debugging
KR101937003B1 (ko) 전자 장치용 메모리 카드 커넥터
US20180234846A1 (en) Pairing electronic devices
US20170102787A1 (en) Virtual sensor fusion hub for electronic devices
KR102225249B1 (ko) 전자 디바이스용 센서 버스 인터페이스
US9769307B2 (en) User detection and recognition for electronic devices
WO2015016839A1 (en) Hinge assembly
CN106796113B (zh) 使用电子设备的双磁强计的虚拟陀螺仪
KR102635758B1 (ko) 전자 디바이스를 사용한 모션 추적
US10355384B2 (en) Integrated connector for electronic device
US20150253984A1 (en) Smart frame toggling
US20160179149A1 (en) Dynamic cooling for electronic devices
TWI550520B (zh) 用於電子裝置之記憶卡連接器
US20160192544A1 (en) Integrated thermal emi structure for electronic devices
US9768553B2 (en) Spring connector for electronic devices
WO2015142474A1 (en) Memory card connector for electronic devices
US20140281590A1 (en) Battery power management for electronic device
US20150277490A1 (en) Electronic device
WO2016209531A1 (en) Unitary chassis for electronic device
WO2018017204A1 (en) Battery monitoring system using network connectivity
WO2016118276A1 (en) Electrostatic discharge for electronic device coupling

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant