TW201530550A - 重新初始化記憶體陣列之技術 - Google Patents

重新初始化記憶體陣列之技術 Download PDF

Info

Publication number
TW201530550A
TW201530550A TW103143831A TW103143831A TW201530550A TW 201530550 A TW201530550 A TW 201530550A TW 103143831 A TW103143831 A TW 103143831A TW 103143831 A TW103143831 A TW 103143831A TW 201530550 A TW201530550 A TW 201530550A
Authority
TW
Taiwan
Prior art keywords
memory array
memory
array
reference state
data
Prior art date
Application number
TW103143831A
Other languages
English (en)
Inventor
Gregg B Lesartre
R Stanley Williams
Gary Gibson
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201530550A publication Critical patent/TW201530550A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Abstract

本發明係說明一種用以重新初始化一記憶體陣列之一系統。該系統包含一處理器以及通訊式耦接該處理器之一記憶體陣列。該系統亦包含一記憶體管理器。該記憶體管理器包含一建立模組以建立供該記憶體陣列用之一參考狀態。該參考狀態包含供該記憶體陣列用之若干目標阻抗值。該記憶體管理器包含一寫入模組以寫入資料至該記憶體陣列。該記憶體管理器包含一重新初始化模組以重新初始化該記憶體陣列為該建立之參考狀態。

Description

重新初始化記憶體陣列之技術 發明領域
本發明係有關於重新初始化記憶體陣列之技術。
背景
記憶體陣列係用以儲存資料。一記憶體陣列可由記憶體位置組成。每一記憶體位置可由記憶體位元組成。資料可藉著設定記憶體陣列內之記憶體位元之值而儲存至記憶體陣列。例如，記憶體位元可設定為0、1、或其組合以將資料儲存至一記憶體陣列之一記憶體位元中。
依據本發明之實施例，係特別提出一種用以重新初始化一記憶體陣列之一系統，包含：一處理器；一記憶體陣列係通訊式耦接該處理器；以及一記憶體管理器，該記憶體管理器包含：一建立模組以建立供該記憶體陣列用之一參考狀態，其中該參考狀態包含供該記憶體陣列用之若干目標阻抗值；一寫入模組以寫入資料至該記憶體模組；以及一重新初始化模組以重新初始化該記憶體陣列為該建立之參考狀態。
100‧‧‧系統
101‧‧‧記憶體管理器
102‧‧‧記憶體陣列
102-1‧‧‧(第一)記憶體陣列
102-2‧‧‧(第二)記憶體陣列
102-3‧‧‧記憶體陣列
102-4‧‧‧記憶體陣列
103‧‧‧建立模組
104‧‧‧寫入模組
105‧‧‧重新初始化模組
200‧‧‧方法
201-204‧‧‧方塊
300‧‧‧方法
301-305‧‧‧方塊
406‧‧‧參考狀態
407‧‧‧箭號
408‧‧‧寫入狀態
409‧‧‧箭號
410‧‧‧間隙狀態
411‧‧‧箭號
502‧‧‧記憶體陣列
502-1‧‧‧記憶體陣列
502-2‧‧‧記憶體陣列
512‧‧‧記憶體
512-1‧‧‧(第一)記憶體
512-2‧‧‧記憶體
513-1‧‧‧箭號
513-2‧‧‧箭號
601‧‧‧記憶體管理器
614‧‧‧處理資源
615‧‧‧記憶體資源
616‧‧‧參考狀態建立器
617‧‧‧資料寫入器
618‧‧‧陣列重新初始化器
619‧‧‧記憶體晶粒導引器
620‧‧‧資料移動器
隨附圖式係揭示此處所說明原理之各種實例以及係說明書之一部分。所揭示之實例並未限制請求項之範圍。
圖1係依據此處所說明原理之一實例之用以重新初始化記憶體陣列之一系統之圖式。
圖2係依據此處所說明原理之一實例之用以重新初始化記憶體陣列之一方法之一流程圖。
圖3係依據此處所說明原理之一實例之用以重新初始化記憶體陣列之另一方法之一流程圖。
圖4係依據此處所說明原理之一實例之揭示一記憶體陣列之狀態之一狀態圖。
圖5A與5B係依據此處所說明原理之一實例之用以重新初始化陣列之一系統之圖式。
圖6係依據此處所說明原理之一實例之用以重新初始化記憶體陣列之一記憶體管理器之一圖式。
整個圖式中，相同參考號碼係指示類似，但不必然相同，之元件。
詳細說明
如上所述，記憶體陣列可藉著設定記憶體陣列內之記憶體位元值而用以儲存資料。例如，記憶體位元可設定為數值，諸如1或0，以將資料有效地儲存至記憶體陣列中。例如，一記憶體陣列可採用數位元件。在另一實例中， 一記憶體陣列可採用類比元件。在此實例中，採用類比元件之一記憶體陣列可稱為一類比記憶體陣列。
以一類比記憶體陣列而言，可傳送一電壓脈衝而該電壓脈衝係將一數值，諸如0或1，寫入至記憶體陣列內之一記憶體位元。例如，一電壓脈衝可傳送至類比記憶體陣列而該脈衝將記憶體陣列內之一記憶體位元設定為一”低阻抗”值。一低阻抗值可藉由數值1來代表。類似地，一不同極性之電壓脈衝可傳送至類比記憶體陣列而該脈衝係將記憶體陣列內之一記憶體位元設定為一”高阻抗”值。一高阻抗值可藉由數值0來代表。然而，一記憶體陣列內之類比記憶體元件之特性可能會複雜化其使用。
例如，類比記憶體元件可能回應一極性脈衝而受制於統計性變化而該極性脈衝可能造成記憶體位元之一目標阻抗值偏移。隨著時間該統計性變化，或偏移可能如此而使得對應於一位元之一阻抗值可能偏移。在某些情況下，該偏移可能如此而使得位元無法被正確寫入，因此造成資料之讀取無法確定。此外，即使一回應係確定性的，然而脈衝亦可能無法受控為無限精確。據此，在特定次數之寫入後，偏移可能由相對極性脈衝之非準確性補償而產生。此外，相同極性之許多寫入可能造成一記憶體位元被”過度寫入”使得一1或一0之一正確指示可能成為不再可能。相同記憶體陣列內之記憶體位元中所儲存之數值亦可能在記憶體位元被寫入時造成脈衝中之變化性。此外，對一既定寫入脈衝之記憶體元件之回應可視一記憶體位元已 被寫入或抹除之次數而改變。
據此，特定步驟可加以執行以確保位元寫入之正確性。例如，一電壓脈衝可傳送至一類比記憶體位元，該脈衝係意圖藉著將記憶體位元設定為一特定阻抗值而將一數值寫入至一位元。此一脈衝可稱為一寫入脈衝。記憶體位元接著可被讀取以決定該記憶體位元是否具有對應該寫入脈衝之一阻抗值。例如，一寫入脈衝可意圖將記憶體位元設定為一低阻抗值，稱為一1。記憶體位元接著可被讀取以決定一1是否呈現而該1可指示記憶體位元已設定為低阻抗值。假設記憶體位元未具有正確值，則一後續電壓脈衝可予以傳送以使該記憶體位元處於正確值。然而，此一作業可能是耗時的，因為對每一次寫入資料之意圖均需要至少一寫入作業與一讀取作業，以及在某些情況下，可能包含一寫入作業、一讀取作業、以及一後續寫入作業。
在另一實例中，一回饋電路可併入至記憶體陣列中以決定適當數值是否係寫入至記憶體位元。在此實例中，取代一電壓脈衝，一電流斜波係予以執行以及當記憶體位元之一特定阻抗準位完成時該斜波即被關閉。此方法可能使用額外電路而該額外電路可能為大型者且可能佔用寶貴的晶片空間。此外，在一交錯式陣列中之一回饋電路之使用可能顯示電流漏失，使得監控流經交錯式陣列中之個別元件之電流變得非常困難。
據此，本揭示內容係說明用以重新初始化記憶體陣列之系統及方法。更特定地，本揭示內容容許建立供一 記憶體陣列用之一參考狀態。接著，週期性地，記憶體陣列可重新初始化為該參考狀態。在某些實例中，記憶體陣列可在無實質資料儲存在該記憶體陣列中之一期間，諸如在一耗損均衡步驟期間之一間隙時期期間，重新初始化。此種方式之重新初始化可藉著在耗損均衡期間制衡及安排資料移動而改善陣列使用期限與效能特性。
本揭示內容係說明用以重新初始化記憶體陣列之一方法。該方法可包含建立供一記憶體陣列用之一參考狀態。該參考狀態可包含供記憶體陣列用之目標阻抗值。該方法亦可包含將資料寫入至記憶體陣列。該方法亦可包含將記憶體陣列重新初始化為該建立之參考狀態。該方法亦可包含將資料寫入至該重新初始化之記憶體陣列。
本揭示內容係說明用以重新初始化記憶體陣列之一系統。該系統可包含一處理器以及通訊式耦接至該處理器之一記憶體陣列。該系統亦可包含一記憶體管理器。該記憶體管理器可包含一建立模組以便建立供記憶體陣列用之一參考狀態。該參考狀態可包含供記憶體陣列用之目標阻抗值。該記憶體管理器亦可包含一寫入模組以便寫入資料至記憶體陣列。該記憶體管理器亦可包含一重新初始化模組以便重新初始化記憶體陣列為該建立之參考狀態。
本揭示內容係說明用以重新初始化記憶體陣列之一電腦程式產品。該電腦程式產品可包含一電腦可讀取儲存媒介。電腦程式儲存媒介可包含電腦可使用程式碼。該電腦可使用程式碼可包含電腦可使用程式碼，當藉由一 處理器執行時，係建立供一記憶體陣列用之一參考狀態。該電腦可使用程式碼亦可包含電腦可使用程式碼，當藉由一處理器執行時，係寫入資料至記憶體陣列。該電腦可使用程式碼亦可包含電腦可使用程式碼，當藉由一處理器執行時，係依據一耗損均衡步驟由記憶體陣列移動資料。該電腦可使用程式碼亦可包含一電腦可使用程式碼，當藉由一處理器執行時，重新初始化記憶體陣列為該建立之參考狀態。
此處所說明之系統及方法可藉著容許一記憶體陣列在一預定操作範圍內操作而受益。此外，對電壓脈衝回應之記憶體陣列阻抗中之變化性可予以減少。如此作法可藉著將記憶體陣列保持在一預訂操作範圍內而增加可靠性以及增加記憶體陣列之耐久性。
如本說明書中及隨附請求項中所使用者，術語”參考狀態”可指一記憶體陣列之一預定狀態。更特定地，當一記憶體陣列處於”參考狀態”時，該記憶體陣列可具有多數特定阻抗值。例如，一記憶體陣列可具有一目標低阻抗值及一目標高阻抗值。
此外，如本說明書中及隨附請求項中所使用者，術語”類比”可指一記憶體陣列而該記憶體陣列接收一脈衝以改變該記憶體陣列內之記憶體位元之一阻抗值。例如，一類比記憶體陣列可包含記憶體位元而該等記憶體位元係經由一電壓脈衝而設定為特定值。更特定地，處於一極性之一電壓脈衝可將一位元設定為一1值。藉由比較，處於一 不同極性之一電壓脈衝可將一位元設定為一0值。一憶阻器陣列可為一類比非依電性記憶體陣列之一實例。
另外，如本說明書中及隨附請求項中所使用者，術語”若干”或類似用語可包含包括1至無限大之任何正數；0並非一數字，而是缺少一數字。
在下列說明中，基於解釋之目的，眾多特定細節係予以陳述以提供本系統及方法之一透徹說明。然而，對於熟悉本技藝之人士將變得明顯者為，本裝置、系統、及方法可在不具此類特定細節下加以實施。說明書中提及”一實例”或類似用語之用意為，所說明之一特定特徵、結構、或特性係包含在至少該一實例中，但不必然包含於其他實例中。
現轉參圖式，圖1係依據此處所說明原理之一實例之用以重新初始化記憶體陣列(102)之一系統(100)之圖式。通常，系統(100)可包含記憶體陣列(102-1、102-2、102-3、102-4)。在某些實例中，記憶體陣列(102)可為非依電性記憶體陣列。一非依電性記憶體陣列可指一記憶體陣列(102)而該記憶體陣列可在面對失去電力時仍保持記憶。例如，假設電力自一非依電性記憶體陣列(102)移除，一旦再度恢復非依電性記憶體陣列之電力，則儲存在非依電性記憶體陣列(102)上之資料即可加以存取。在某些實例中，非依電性記憶體陣列(102)可為一類比非依電性記憶體陣列。一類比非依電性記憶體陣列(102)可指一非依電性記憶體陣列(102)而該非依電性記憶體陣列係使用類比元件以儲 存資料。一類比元件可藉著接收一脈衝來儲存資料而該脈衝將該類比元件設定為一阻抗值。一阻抗狀態可對應於儲存資料之一位元值。例如，一類比元件之一低阻抗值可指示供該元件用之一1值。藉由比較，一類比元件之一高阻抗值可指示供該元件用之一0值。
在某些實例中，記憶體陣列(102)可為憶阻器陣列。一憶阻器可為一電子電路元件而現有阻抗基於該憶阻器而取決於先前阻抗。阻抗可取決於通過該元件之電流。例如，阻抗可基於電流流動之一方向而增加，以及阻抗可基於相反方向上之電流流動而減少。
在某些實例中，記憶體陣列可為一交錯式記憶體陣列。一交錯式記憶體陣列可包含一第一數量之平行線路及一第二數量之平行線路，該第二數量係垂直於該第一數量。該第一數量及該第二數量之線路係經由記憶體裝置而在其交叉點處連接。在此實例中，憶阻器可作為記憶體裝置之用以連接交錯式記憶體陣列中之交叉線路。
系統(100)可包含管理記憶體陣列之一記憶體管理器(101)。例如，記憶體管理器(101)可管理在多數記憶體陣列(102)上所執行之讀取作業、寫入作業、以及其他作業。
記憶體管理器(101)可包含一建立模組(103)而該建立模組係建立供記憶體模組(102)用之一參考狀態。一參考狀態可指記憶體模組(102)之一預定狀態。該參考狀態可包含記憶體陣列(102)內之目標阻抗值。例如，一第一記憶體陣列(102-1)可包含記憶體位置而該等記憶體位置包含可 儲存資料之記憶體位元。該等記憶體位元可處於一”參考狀態”。如上所述，該參考狀態可包含目標阻抗值。在參考狀態中，記憶體陣列可校準為目標阻抗值。例如，作業期間阻抗值可能因為統計性變化及資料方式而偏移。據此，記憶體陣列可重新設定為參考狀態以校準該記憶體陣列為該目標阻抗值。在某些實例中，參考狀態可指示當資料載入時即將使用之最佳化阻抗值。
在參考狀態中之目標阻抗值可與預期阻抗值一致以便在數值偏移發生前指示一記憶體位元之一邏輯值。例如，一”高阻抗值”可對應於邏輯值0。藉由比較，一”低阻抗值”可對應於邏輯值1。
記憶體管理器(101)可包含一寫入模組(104)以將資料寫入至記憶體陣列(102)。如上所述，資料可藉著將改變記憶體陣列(102)內之記憶體位元之一阻抗值之電壓脈衝傳送至記憶體陣列(102)而寫入至一類比記憶體陣列(102)，例如一憶阻器陣列。例如，一特定脈衝可予以傳送而該脈衝係將一記憶體陣列(102)中之一記憶體位元設定為一高阻抗值，而一不同之脈衝可予以傳送而該不同之脈衝係將一記憶體陣列(102)中之一記憶體位元設定為一低阻抗值。
記憶體管理器(105)可包含一重新初始化模組(105)而該重新初始化模組將記憶體模組(102)重新初始化為該建立之參考狀態。例如，如上所述，在許多次寫入作業之後，一類比記憶體陣列(102)之特性可為如此使得回應 寫入脈衝之一統計性變化可能造成記憶體陣列(102)之阻抗之一偏移。在此實例中，記憶體管理器(105)可將記憶體陣列(102)重新初始化為參考狀態以補償該偏移。重新初始化可包含修復記憶體位元使得在一寫入脈衝施加之後該等記憶體位元展現之阻抗值係與該參考狀態中所指示之目標阻抗值一致。例如，一參考狀態可指定一特定阻抗值對應於邏輯值0。隨著時間回應一電壓脈衝之該特定阻抗值可能因為統計性變化及記憶體陣列(102)存取方式而偏移。在此實例中，重新初始化模組(105)可重新校準記憶體陣列(102)使得記憶體位元之特定阻抗值再度對應於該目標阻抗值。重新初始化模組(105)接著可再度執行相同作業以確保一位元之阻抗值再度關聯於該目標阻抗值。
雖然已經特定提及包含一寫入作業、一讀取作業、或其組合之一重新初始化，然而重新初始化模組(105)仍可執行其他步驟。例如，記憶體管理器(101)可執行若干作業其中記憶體管理器(101)引導其上安置有記憶體陣列(102)之一記憶體晶粒以執行若干作業以便重新初始化記憶體陣列(102)。在某些實例中，重新初始化記憶體陣列(102)之作業次數對於其上安置有記憶體陣列(102)之記憶體晶粒而言可為特定的。
在某些實例中，重新初始化模組(105)可在記憶體陣列(102)沒有儲存任何資料之一時期期間重新初始化記憶體陣列(102)。例如，如下文中將詳細說明者，一耗損均衡步驟可在系統(100)上操作使得在特定時段，第一記憶體 陣列(102-1)可處於一間隙時期而該間隙時期內沒有資料儲存在第一記憶體陣列(102-1)中。在此時間時期期間內，重新初始化模組(105)可將第一記憶體陣列(102-1)重新初始化為參考狀態。
如此處所說明之執行一重新初始化模組(105)作業可受益於改進可靠性，因為記憶體陣列(102)係週期性地設定為一建立之參考狀態。此外，此處所說明之系統(100)可減輕對回饋電路之需求，有效節省晶片空間及降低晶片成本。
此外，在一耗損均衡步驟中之一間隙時期期間重新初始化一記憶體陣列可受益於減少資料遺失之風險，因為在一間隙期間之記憶體陣列(102)不會保持任何資料。此外，同步化一記憶體陣列(102)之重新初始化與一耗損均衡步驟可減少經常性費用，因為多數作業係同時執行。
圖2係依據此處所說明原理之一實例之用以重新初始化記憶體陣列(圖1，102)之一方法(200)之一流程圖。方法(200)可包含建立供一記憶體陣列(圖1，102)用之一參考狀態(方塊201)。如上所述，一參考狀態可指一記憶體陣列(圖1，102)之一預定控制狀態。例如，記憶體陣列(圖1，102)之一參考狀態可指一狀態其中一記憶體陣列係設定為若干目標阻抗值。該目標阻抗值可包含記憶體陣列(圖1，102)內之記憶體位元之任何特定阻抗值。
建立供一記憶體陣列(圖1，102)用之一參考狀態(方塊201)可包含將一記憶體陣列內之記憶體位元之阻抗值 設定為一特定值，以及接著第二次執行作業以確保記憶體陣列(圖1，102)內之每一記憶體位元均設定為適當值。例如，假設記憶體陣列(圖1，102)之參考狀態係一狀態其中記憶體陣列(圖1，102)內之每一記憶體位元均包含一高阻抗值，則一電壓脈衝可予以傳送而該電壓脈衝係將每一記憶體位元均設定為高阻抗值。一第二類似電壓脈衝接著可予以傳送而該第二類似電壓脈衝確保每一記憶體位元均處於高阻抗值。建立一參考狀態(方塊201)可包含測試記憶體位元之阻抗值，以及傳送一第二電壓脈衝以進一步調整該記憶體位元直到建立該目標阻抗值為止。
方法(200)可包含寫入資料至記憶體陣列(圖1，102)(方塊202)。如上所述，寫入資料至記憶體陣列(圖1，102)(方塊202)可包含將電壓脈衝傳送至記憶體陣列(圖1，102)內之記憶體位元以改變記憶體位元之阻抗值。例如，一第一電壓脈衝可予以傳送以將一第一記憶體位元設定為一高阻抗值。類似地，一第二電壓脈衝可予以傳送以將一第二記憶體位元設定為一低阻抗值。據此，寫入資料至記憶體陣列(圖1，102)(方塊202)可包含傳送電壓脈衝至一類比記憶體陣列(圖1，102)諸如一憶阻器陣列以將陣列內之憶阻器設定為特定阻抗值。
方法(200)可包含重新初始化記憶體陣列(圖1，102)為建立之參考狀態(方塊203)。如上所述，在某些實例中，記憶體陣列(圖1，102)可能受制於阻抗偏移。據此，重新初始化記憶體陣列(圖1，102)(方塊203)可包含重新設定 記憶體陣列(圖1，102)之狀態為一預定參考狀態。
重新初始化記憶體陣列(圖1，102)(方塊203)可包含將一記憶體陣列(圖1，102)內之記憶體位元設定為一特定阻抗值，例如一目標阻抗值，以及接著第二次執行作業以確保記憶體陣列(圖1，102)內之每一記憶體位元均設定為適當阻抗值。雖然特定提及一種型式之重新初始化，然而將一記憶體陣列(圖1，102)內之若干記憶體位元重新設定為一參考狀態之任何型式之重新初始化均可採用。在某些實例中，重新初始化可視為記憶體陣列(圖1，102)之一種”老化”。例如，當一記憶體陣列(圖1，102)已被寫入一特定次數時，重新初始化可採用一不同步驟。如下文中將較詳細說明者，記憶體陣列(圖1，102)可在一損耗均衡步驟期間之一間隙時期期間，或相反地當該記憶體陣列(圖1，102)無任何資料儲存於其內時予以重新初始化。有關在一間隙時期期間重新初始化之更多細節係在下文中相關於圖3與5加以說明。
方法(200)接著可包含寫入資料至重新初始化之記憶體陣列(圖1，102)(方塊204)。如上所述，寫入資料至記憶體陣列(圖1，102)(方塊204)可包含傳送電壓脈衝至記憶體陣列(圖1，102)內之記憶體位元以改變記憶體位元之阻抗值。例如，一第一電壓脈衝可予以傳送以設定一第一記憶體位元為一高阻抗值。類似地，一第二電壓脈衝可予以傳送以設定一第二記憶體位元為一低阻抗值。據此，寫入資料至記憶體陣列(圖1，102)(方塊204)可包含傳送電壓脈 衝至一類比記憶體陣列(圖1，102)諸如一憶阻器陣列以將陣列內之憶阻器設定為特定阻抗值。雖然特定提及利用一電壓脈衝設定記憶體位元之阻抗值，然而寫入記憶體狀態之任何其他步驟均可加以執行。其他步驟之實例包含提供電流、加熱、或其他記憶體元件寫入裝置。
依此方式重新初始化一記憶體陣列(圖1，102)可受益於減輕對記憶體陣列(圖1，102)上之一回饋電路之需求。據此，晶片空間可節省，以及藉著擴充，製造一晶片之成本可降低。此外，因為記憶體陣列(圖1，102)係週期性重新初始化為一參考狀態，所以記憶體陣列(圖1，102)係保持在一界定操作範圍內。另外，藉著將一記憶體陣列(圖1，102)內之記憶體位元重新設定為一參考狀態，阻抗偏移之可能性藉著將記憶體位元校準為參考狀態而降低。
圖3係依據此處所說明原理之一實例之用以重新初始化記憶體陣列(圖1，102)之另一方法(300)之一流程圖。方法(300)可包含建立供一記憶體陣列(圖1，102)用之一參考狀態。此可如相關於圖2所說明者加以執行。方法(300)可包含寫入資料至記憶體陣列(圖1，102)(方塊302)。此可如相關於圖2所說明者加以執行。
在某些實例中，資料可由記憶體陣列(圖1，102)移動(方塊303)。如上所提及者，重新初始化可在記憶體陣列(圖1，102)未包含資料時發生；例如在一耗損均衡步驟期間。在一耗損均衡步驟期間，資料係在記憶體陣列(圖1，102)之間移動。更特定地，在某些時刻，特定記憶體陣列(圖 1，102)可能接收不相稱之活動量。此舉可能導致某些非依電性記憶體陣列(圖1，102)在系統(圖1，100)之預期使用期限之前即先失效。在一耗損均衡步驟中，資料係在記憶體陣列(圖1，102)之間移動以確保一記憶體系統(圖1，100)內之記憶體陣列(圖1，102)接收大約相等之活動而非使某些記憶體陣列(圖1，102)接收一不相稱之活動量。
據此，資料可由一記憶體陣列(圖1，102)，諸如一第一記憶體陣列(圖1，102-1)，移動至另一記憶體陣列(圖1，102)，諸如一第二記憶體陣列(圖1，102-2)。在資料由第一記憶體陣列(圖1，102-1)移動至第二記憶體陣列(圖1，102-2)之後，第一記憶體陣列(圖1，102-1)可能未儲存任何資料。在第一記憶體陣列(圖1，102-1)未被佔用之此一時期期間，第一記憶體陣列(圖1，102-1)可重新初始化。在第一記憶體陣列(圖1，102-1)未保持資料之一時期期間重新初始化係受益於可在資料於重新初始化期間將不會遭到遺失之一時點處重新初始化記憶體陣列(圖1，102)。換言之，當一記憶體陣列(圖1，102)處於耗損均衡步驟之一間隙時期中重新初始化，可減輕在重新初始化期間有額外資料保護之需求。
方法(300)可包含重新初始化記憶體陣列(圖1，102)為建立之參考狀態(方塊304)。重新初始化記憶體陣列(圖1，102)(方塊304)可藉著記憶體管理器(圖1，101)加以執行。例如，記憶體管理器(圖1，101)可在記憶體陣列(圖1，102)上執行一寫入作業、一讀取作業、或其組合。例如， 記憶體管理器(圖1，101)可傳送一電壓脈衝以將記憶體陣列(圖1，102)內之記憶體位元設定為一特定目標阻抗值，該目標阻抗值可藉著參考狀態加以界定。記憶體管理器(圖1，101)接著傳送一類似電壓脈衝以再度將記憶體陣列(圖1，102)內之記憶體位元設定為一類似阻抗值。傳送多數寫入脈衝可受益於確保記憶體陣列(圖1，102)內之一較大數量之記憶體位元已經重新設定為參考狀態。
重新初始化記憶體陣列(圖1，102)(方塊304)可在關聯於記憶體陣列(圖1，102)之記憶體晶粒上執行以執行一重新初始化交易。例如，一記憶體陣列(圖1，102)可安置在一記憶體晶粒上。在此實例中，記憶體晶粒本身可精心安排順序以重新初始化記憶體陣列(圖1，102)。在某些實例中，藉著記憶體晶粒所執行之重新初始化交易可以記憶體晶粒之特性為依據。特性之實例，除其他記憶體晶粒特性以外，包含記憶體晶粒上之記憶體陣列(圖1，102)之一種型式、記憶體陣列(圖1，102)之一種老化、記憶體陣列(圖1，102)之一種數量。例如，第一記憶體晶粒可包含供第一記憶體陣列(102-1)用之一第一序列重新初始化作業而該第一序列重新初始化作業可為第一記憶體陣列(102-1)量身訂做。類似地，一第二記憶體晶粒可包含供第二記憶體陣列(102-2)用之一第二序列重新初始化作業而該第二序列重新初始化作業可為第二記憶體陣列(102-2)量身訂做。在此實例中，第一序列重新初始化作業可與第二序列重新初始化作業不同。
方法(300)可包含寫入資料至重新初始化之記憶體陣列(圖1，102)。此可如相關於圖2所說明者加以執行。
圖4係依據此處所說明原理之一實例之揭示一記憶體陣列(圖1，102)之狀態之一狀態圖。初始地，記憶體陣列(圖1，102)可處於一參考狀態(406)。在參考狀態(406)中，一記憶體陣列(圖1，102)內之每一記憶體位元均可設定為一預定值、或目標阻抗值。如上所述，資料可寫入至記憶體陣列(圖1，102)。據此，記憶體陣列(圖1，102)進入一寫入狀態如箭號(407)所指示者。寫入狀態(408)可指一狀態其中一記憶體陣列(圖1，102)內之記憶體位元接收不同極性之電壓脈衝以將位元設定為不同數值。
如上所述，在某些實例中，損耗均衡步驟可在記憶體系統(圖1，100)中執行。據此，記憶體陣列(圖1，102)中之資料可移動至記憶體陣列(圖1，102)。例如，資料可由一第一記憶體陣列(圖1，102-1)移動至一第二記憶體陣列(圖1，102-2)。在此實例中，第一記憶體陣列(圖1，102-1)可未被佔用。換言之，第一記憶體陣列(圖1，102-1)可進入一間隙狀態(410)如箭號(409)所指示者。如此處所使用者，一間隙狀態(410)可指一狀態其中一記憶體係處於一間隙位置以及其中無資料儲存至記憶體陣列(圖1，102)中。有關間隙狀態(410)之更多細節係相關於圖5加以說明。在資料已由記憶體陣列(圖1，102)移動且記憶體陣列(圖1，102)處於一間隙狀態(410)之後，記憶體陣列(圖1，102-1)可重新初始化為參考狀態(406)如箭號(411)所指示者。重新設定記憶體陣 列(圖1，102)為參考狀態(406)可受益於每一位元均被週期性校準為一決定之阻抗值而此舉可減少一偏移而該偏移可因為回應所接收之電壓脈衝之統計性變化而隨著時間發生。
圖5A與5B係依據此處所說明原理之一實例之用以重新初始化記憶體陣列(502)之一系統之圖式。記憶體(512)可分割成若干記憶體陣列(502)。在圖5A與5B中，每一記憶體陣列(502)可以一指標號碼0-16來指示。
如上所述，一耗損均衡步驟可藉著將重度寫入之記憶體陣列(502)重新映射至較少寫入之記憶體陣列(502)而使對記憶體(512)之寫入更為均勻。更特定地，在損耗均衡期間，資料可週期性由一記憶體陣列(502)移動至另一記憶體陣列(502)。損耗均衡之一特定實例係給予如下。在圖5A中，記憶體(512)之一記憶體陣列(502)可指定為一間隙位置。例如，在第一記憶體(512-1)中，以指標號碼16所指示之記憶體陣列(502-2)可為間隙位置如截面線所指示者。一間隙位置可指未保持資料之一記憶體陣列(502-1)。當一記憶體陣列(502-1)未包含資訊，或其為間隙位置時，記憶體陣列(502-1)可如此處所說明者進行重新初始化。
在損耗均衡期間，間隙位置可移動至一新記憶體陣列(502)。例如，間隙位置可由指標號碼16移動至指標號碼15如箭號(513-1)所指示者。據此，記憶體陣列(502-2)在指標號碼15處可為新間隙位置如圖5B中截面線所指示者。間隙位置之移動係藉著將資料由一記憶體陣列(502)複製至 另一記憶體陣列(502)而完成。例如，資料可由記憶體陣列(502)15移動至記憶體陣列(502)16。
在此實例中，因為截面線所指示之間隙位置現在對應於指標號碼15，所以指標號碼15所指示之記憶體陣列(502-2)可如此處所說明者進行重新初始化。間隙位置接著可移動至另一記憶體陣列(502)諸如指標號碼14所指示之記憶體陣列(502)，如箭號(513-2)所指示者。在某些實例中，在一特定次數之寫入已在記憶體(512)上執行之後、在一預定時間期間之後、或其組合之後，間隙位置可加以移動。
在一實例中，一耗損均衡步驟可週期性將資料由一記憶體陣列移動至另一記憶體陣列。例如，將資料由一記憶體陣列移動至一相鄰記憶體陣列。
圖6係依據此處所說明原理之一實例之用以重新初始化記憶體陣列(圖1，102)之一記憶體管理器(601)之一圖式。記憶體管理器(601)可包含硬體架構以擷取可執行碼以及執行該可執行碼。可執行碼，當藉著記憶體管理器(601)執行時，可使記憶體管理器(601)依據此處所說明之本說明書之方法來執行至少重新起始化記憶體陣列(圖1，102)之功能性。在執行該碼之過程中，記憶體管理器(601)可接收來自其餘硬體單元之輸入以及提供輸出至其餘硬體單元。
在此實例中，記憶體管理器(601)可包含與記憶體資源(615)通訊之處理資源(614)。處理資源(614)可包含至少一處理器及用以處理程式化指令之其他資源。記憶體資源(615)通常代表能夠儲存資料之任何記憶體諸如記憶體管 理器(601)所使用之程式化指令或資料結構。所顯示之儲存在記憶體資源(615)中之程式化指令可包含一參考狀態建立器(616)、一資料寫入器(617)、一陣列重新初始化器(618)、一記憶體晶粒導引器(619)、以及一資料移動器(620)。
記憶體資源(615)包含一電腦可讀取儲存媒介而該電腦可讀取儲存媒介包含電腦可讀取程式碼以使工作將藉著處理資源(614)來執行。電腦可讀取儲存媒介可為有形及/或實體儲存媒介。電腦可讀取儲存媒介可為並非一傳輸儲存媒介之任何適當儲存媒介。電腦可讀取儲存媒介型式之一非詳盡式表列包含非依電性記憶體、依電性記憶體、隨機存取記憶體、唯寫記憶體、快閃記憶體、電子可抹除可程式化唯讀記憶體、或記憶體型式、或其組合。
參考狀態建立器(616)代表程式化指令而該等程式化指令，當執行時，係使處理資源(614)建立供一記憶體陣列(圖1，102)用之一參考狀態。參考狀態建立器(616)可藉著建立模組(圖1，103)加以執行。資料寫入器(617)代表程式化指令而該等程式化指令，當執行時，係使處理資源(614)寫入資料至記憶體陣列(圖1，102)及重新初始化之記憶體陣列(圖1，102)。資料寫入器(617)可藉著寫入模組(圖1，104)加以執行。陣列重新初始化器(618)代表程式化指令而該等程式化指令，當執行時，係使處理資源(614)重新初始化陣列為建立之參考狀態。陣列重新初始化器(618)可藉著重新初始化模組(圖1，104)加以執行。記憶體晶粒導引器(619)代表程式化指令而該等程式化指令，當執行時，係使 處理資源(614)導引關聯於記憶體陣列(圖1，102)之一記憶體晶粒以執行一重新初始化交易。資料移動器(620)代表程式化指令而該等程式化指令，當執行時，係使處理資源(614)在重新初始化記憶體陣列(圖1，102)之前先由記憶體陣列(圖1，102)移動資料。
此外，記憶體資源(615)可為一安裝套件之部分。回應安裝該安裝套件，記憶體資源(615)之程式化指令可由安裝套件源，諸如一可攜式媒介、一伺服器、一遠端網路位置、另一位置、或其組合，下載。可相容於此處所說明原理之可攜式記憶體媒介包含DVDs、CDs、快閃記憶體、可攜式碟片、磁碟、光碟、其他型式之可攜式記憶體、或其組合。在其他實例中，程式指令係已經安裝。此處，記憶體資源可包含整合式記憶體，諸如硬碟、一固態硬碟、或類似品。
在某些實例中，處理資源(614)與記憶體資源(615)係設置於相同實體組件，諸如一伺服器、或一網路組件，內。記憶體資源(615)可為實體組件之主記憶體、快取、暫存器、非依電性記憶體、或實體組件之記憶體階層中其他地方之部分。替代地，記憶體資源(615)可經由一網路與處理資源(614)通訊。此外，資料結構，諸如圖書庫，可經由一網路連接而由一遠端位置存取而程式化指令則在本地設置。因此，記憶體管理器(601)可在一使用者裝置上、在一伺服器上、在一組伺服器上、或在其組合上執行。
用以重新初始化記憶體陣列(圖1，102)之方法及 系統可具有若干優點，包含(1)改善記憶體陣列(圖1，102)使用期限；(2)改善讀取與寫入次數之一致性；(3)限制最差狀況之電力消耗；(4)同步化耗損均衡與重新初始化以平衡經常性費用；(5)利用每一記憶體陣列未被佔用時之週期以重新初始化；以及(6)減少位元誤差率。
本系統及方法之態樣係參考依據此處所說明原理之實例之方法、裝置(系統)及電腦程式產品之流程圖及/或方塊圖而於此處說明。流程圖與方塊圖之每一方塊，及流程圖與方塊圖中之方塊組合可藉著電腦可使用程式碼加以執行。電腦可使用程式碼係提供給一通用目的電腦、特殊目的電腦、或其他可程式資料處理裝置之一處理器以產生一機器，因此電腦可使用程式碼，當經由，例如，處理資源(614)或其他可程式資料處理裝置執行時，係執行流程圖及/或方塊圖之方塊或多數方塊中所特定之功能或動作。在一實例中，電腦可使用程式碼可在一電腦可讀取儲存媒介內加以體現；該電腦可讀取儲存媒介為電腦程式產品之部分。在一實例中，電腦可讀取儲存媒介係一非暫時性電腦可讀取媒介。
上述說明已被提出以揭示及描述所說明原理之實例。此項說明並非意圖為詳盡者或將此類原理限制於所揭露之任何精確型式上。許多修改及變化有鑑於以上教示而均為可能者。
100‧‧‧系統
101‧‧‧記憶體管理器
102-1‧‧‧(第一)記憶體陣列
102-2‧‧‧(第二)記憶體陣列
102-3‧‧‧記憶體陣列
102-4‧‧‧記憶體陣列
103‧‧‧建立模組
104‧‧‧寫入模組
105‧‧‧重新初始化模組

Claims (15)

  1. 一種用以重新初始化一記憶體陣列之系統，包含：一處理器；一記憶體陣列係通訊式耦接該處理器；以及一記憶體管理器，該記憶體管理器包含：一建立模組以建立供該記憶體陣列用之一參考狀態，其中該參考狀態包含供該記憶體陣列用之若干目標阻抗值；一寫入模組以寫入資料至該記憶體模組；以及一重新初始化模組以重新初始化該記憶體陣列為該建立之參考狀態。
  2. 如請求項1之系統，其中該記憶體陣列係一類比記憶體陣列。
  3. 如請求項1之系統，其中該記憶體陣列係一憶阻器記憶體陣列。
  4. 如請求項1之系統，其中該記憶體陣列係一交錯式記憶體陣列。
  5. 如請求項1之系統，其中該重新初始化模組係在一耗損均衡步驟中之一間隙時期期間重新初始化該記憶體陣列。
  6. 一種用以重新初始化一記憶體陣列之方法，包含：建立供一記憶體陣列用之一參考狀態，其中該參考狀態包含供該記憶體陣列用之若干目標阻抗值； 寫入資料至該記憶體陣列；重新初始化該記憶體陣列為該建立之參考狀態；以及寫入資料至該重新初始化之記憶體陣列。
  7. 如請求項6之方法，其中該記憶體陣列包含一憶阻器記憶體陣列。
  8. 如請求項6之方法，其中重新初始化該記憶體陣列包含導引關聯於該記憶體陣列之一記憶體晶粒以執行若干重新初始化作業。
  9. 如請求項8之方法，其中該等若干重新初始化作業係以該記憶體晶粒之特性為依據。
  10. 如請求項6之方法，其中重新初始化該記憶體陣列包含，經由一記憶體管理器，在該記憶體陣列上執行一寫入作業、一讀取作業、或其組合。
  11. 如請求項6之方法，進一步包含在重新初始化該記憶體陣列之前先由該記憶體陣列移動該資料。
  12. 如請求項11之方法，其中該資料係移動至一相鄰記憶體陣列。
  13. 如請求項6之方法，其中該參考狀態係一高阻抗狀態。
  14. 一種用以重新初始化一記憶體陣列之電腦程式產品，該電腦程式產品包含：一電腦可讀取儲存媒介包含體現於該處之電腦可使用程式碼，該電腦可使用程式碼包含：電腦可使用程式碼，當藉著一處理器執行時，係建立供一記憶體陣列用之一參考狀態； 電腦可使用程式碼，當藉著一處理器執行時，係寫入資料至該記憶體陣列；電腦可使用程式碼，當藉著一處理器執行時，係依據一耗損均衡步驟由該記憶體陣列移動該資料；以及電腦可使用程式碼，當藉著一處理器執行時，係重新初始化該記憶體陣列為該建立之參考狀態。
  15. 如請求項14之產品，其中該記憶體陣列係一非依電性記憶體陣列。
TW103143831A 2014-01-28 2014-12-16 重新初始化記憶體陣列之技術 TW201530550A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/013376 WO2015116033A1 (en) 2014-01-28 2014-01-28 Re-initializing memory arrays

Publications (1)

Publication Number Publication Date
TW201530550A true TW201530550A (zh) 2015-08-01

Family

ID=53757448

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143831A TW201530550A (zh) 2014-01-28 2014-12-16 重新初始化記憶體陣列之技術

Country Status (3)

Country Link
US (1) US20160350023A1 (zh)
TW (1) TW201530550A (zh)
WO (1) WO2015116033A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200139573A (ko) * 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11967391B2 (en) * 2021-08-06 2024-04-23 SK Hynix Inc. System and method for testing multicore SSD firmware based on preconditions generation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243831B1 (en) * 1998-10-31 2001-06-05 Compaq Computer Corporation Computer system with power loss protection mechanism
US6965145B2 (en) * 2002-03-19 2005-11-15 O2Ic, Inc. Non-volatile memory device
EP1717817B8 (en) * 2005-04-29 2016-05-18 Micron Technology, Inc. A semiconductor memory device with information loss self-detect capability
US20060268651A1 (en) * 2005-05-26 2006-11-30 Cutter Douglas J Memory apparatus and method
US8245105B2 (en) * 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability
US8046551B1 (en) * 2008-08-14 2011-10-25 Emc Corporation Techniques for processing I/O requests
KR101528180B1 (ko) * 2010-11-19 2015-06-11 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
US8941196B2 (en) * 2012-07-10 2015-01-27 New York University Precessional reversal in orthogonal spin transfer magnetic RAM devices
US9450022B1 (en) * 2012-09-05 2016-09-20 Hrl Laboratories, Llc Memristor devices and fabrication

Also Published As

Publication number Publication date
US20160350023A1 (en) 2016-12-01
WO2015116033A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
US10802728B2 (en) Storage device and operating method of storage device
CN101794256B (zh) 非易失性存储器子系统及其存储器控制器
US8356152B2 (en) Initiative wear leveling for non-volatile memory
CN113056788A (zh) 用于多位工作循环监视器的设备和方法
WO2012147136A1 (en) Semiconductor storage apparatus and method for controlling semiconductor storage apparatus
US10241678B2 (en) Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted
US20180032283A1 (en) Storage device, system including the same and method of operating the same
US20170310341A1 (en) Efficient data path architecture for flash devices
US10720224B2 (en) Protocol independent testing of memory devices using a loopback
US10922200B2 (en) Memory system and method of operating the same
CN112817880A (zh) 一种固态硬盘及其磨损平衡方法和终端设备
WO2018089083A1 (en) Memory management
CN106575250A (zh) 使用nand页缓冲器来改善固态驱动器的传递缓冲器利用的方法与系统
CN107958690B (zh) 数据存储装置及其操作方法
TW201530550A (zh) 重新初始化記憶體陣列之技術
US11016693B2 (en) Block health estimation for wear leveling in non-volatile memories
JP2018073240A (ja) 制御回路、半導体記憶装置、及び半導体記憶装置の制御方法
KR101627322B1 (ko) 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법
US9779831B1 (en) Electronic apparatus and data verification method using the same
US8392766B2 (en) Operational method of a controller of a flash memory, and associated memory device and controller thereof
CN109493911B (zh) 存储器控制器的操作方法、以及存储器件及其操作方法
JP2014186772A (ja) 半導体記憶装置、コントローラ、及びメモリシステム
US20230108194A1 (en) Detecting and managing under-program failures in non-volatile memory
WO2016018221A1 (en) Adjusting switching parameters of a memristor array
CN113625939B (zh) 保持非易失性存储器装置中的一致写入延迟