TW201527986A - 串列通訊中電氣隔離之技術 - Google Patents

串列通訊中電氣隔離之技術 Download PDF

Info

Publication number
TW201527986A
TW201527986A TW103145241A TW103145241A TW201527986A TW 201527986 A TW201527986 A TW 201527986A TW 103145241 A TW103145241 A TW 103145241A TW 103145241 A TW103145241 A TW 103145241A TW 201527986 A TW201527986 A TW 201527986A
Authority
TW
Taiwan
Prior art keywords
usb
isolation
communication
circuit
serial communication
Prior art date
Application number
TW103145241A
Other languages
English (en)
Inventor
Virgilio T Baterina
Yashodhan Vijay Moghe
Original Assignee
Silanna Group Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silanna Group Pty Ltd filed Critical Silanna Group Pty Ltd
Publication of TW201527986A publication Critical patent/TW201527986A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本發明提供一種電子電路，其包含第一及第二通訊介面及一隔離電路。該第一通訊介面及該第二通訊介面係USB 3相容的。該隔離電路在該第一通訊介面與該第二通訊介面之間且與所有USB 3通訊模式相容。

Description

串列通訊中電氣隔離之技術 對相關申請案的交叉參考
本專利申請案主張2014年10月3日申請的美國臨時專利62/059,696的優先權且亦主張2014年1月7日申請的美國臨時專利第61/924,277號的優先權；出於所有目的，上述兩案特此以引用的方式併入本文中。
本發明係有關於串列通訊中電氣隔離之技術。
發明背景
當電子裝置彼此通訊時，電子裝置之電氣或電流隔離常常係必需的以減少或消除通訊流中之雜訊或防止歸因於來自另一電子裝置的電壓尖峰使任一電子裝置發生故障或遭到損害。因此，在電子裝置之間的通訊路徑內提供隔離電路係必要的。已產生用於各種應用的各種類型之隔離電路。除多種其他數位隔離解決方案之外，此隔離電路可涉及電容性、電感性或光學隔離技術。WIPO專利申請案WO/2012/065229 A1(2012年5月24日公佈)中提供實例電容性隔離解決方案，其轉讓給本發明的相同受讓人，且以引用的方式併入本文中，就如同完全闡述於本文中一般。
電子裝置之間的通訊之一些實例由各種通用串列匯流排(USB)標準以及許多其他標準定義。WIPO專利申請案WO/2012/159168 A1(2012年11月29日公佈)中提供用於USB 2通訊的實例隔離電路，該案轉讓給本發明的相同受讓人，且以引用的方式併入本文中，就如同完全闡述於本文中一般。
發明概要
本發明之一些實施例允許實現與由USB 3標準所定義之所有通訊模式相容的對電子裝置之隔離。另外，一些實施例與USB 2標準回溯相容。此外，在一些實施例中，由一電容性隔離解決方案提供該隔離。
本發明之一些實施例允許實現在以兩個不同通訊頻率級操作之電子裝置之間的隔離。舉例來說，在一些實施例中，隔離電路可以10Mbps及5Gbps兩種通訊頻率操作。
100、200‧‧‧電子系統
101、201‧‧‧USB 3介面電路
102、103‧‧‧USB 3裝置
104、105‧‧‧雙向USB 2線路
106、107、108、109‧‧‧單向USB 3線路
110‧‧‧USB 2通訊路徑
111、202‧‧‧USB 3通訊路徑
112‧‧‧USB 2隔離電路或晶片
113、300‧‧‧USB 3隔離電路
114、115‧‧‧超速中繼器或再驅動器
116、117、118、119‧‧‧單向線路
203‧‧‧數位隔離體組
204、205‧‧‧超速(LVDS)收發器及SERDES(串列器/解串器電路)
206‧‧‧平行線路
301、302、303、304‧‧‧單向隔離電容器
305、306、307、308、309、310、312‧‧‧電阻器
圖1為併入有本發明之至少一個實施例的電子系統之簡化示意圖。
圖2為併入有本發明之至少一個實施例的另一電子系統之簡化示意圖。
圖3為根據本發明之實施例的用於圖1中所展示之電子系統的USB 3隔離電路的簡化示意圖。
較佳實施例之詳細說明
圖1中展示根據本發明之一些實施例的電子系統100。電子系統100大體上包含連接於兩個USB 3裝置102與103之間的USB 3介面電路101。USB 3介面電路大體上允許實現所有模式之USB 2及3通訊，同時在兩個USB 3裝置102與103之間進行隔離保護。兩個USB 3裝置102及103可為與USB 3標準相容之任何適當電子裝置。
USB 2標準自早期USB1標準演進而來且大體上在USB 2相容裝置之間要求約1.5Mbps(低速)、12Mbps(全速)及480Mbps(高速)之速度或頻率的通訊模式。此等通訊模式提供於兩個雙向通訊線路上。兩個額外線路在主機USB 2裝置與附接的並不具有單獨電源供應器之非主機USB 2裝置之間提供電力及接地。
另一方面，USB 3標準(參看版本3.0及3.1)大體上在USB 3相容裝置之間要求約5Gbps或10Gbps(超速)之速度或頻率的通訊模式。在四個低電壓差分傳訊(LVDS)單向通訊線路上提供此等通訊模式，在各方向上有一LVDS線路對，各線路為約4.8Gbps(在其許多描述中向上捨位為5Gbps)。因此，各LVDS對在一個方向上提供大約5Gbps之通訊。四個單向通訊線路允許上游及下游同時的5Gbps至10Gbps傳訊。四個單向通訊線路被稱為超速介面。另外，USB 3標準進一步要求在USB 2或USB 1裝置連接至USB 3裝置之狀況下與USB 2標準之回溯相容性。因此，USB 2裝置之兩個雙向線路及電力及接地線路亦與四個超速單向線 路一起包含於USB 3裝置中。
兩個雙向USB 2線路(104及105)及四個單向USB 3線路(106至109)在圖1中展示於USB 3介面電路101之各側上。為簡單起見並不展示電力及接地線路。
USB 3介面電路101大體上包含用於USB 2通訊路徑110及USB 3通訊路徑111之電路。因此，圖1展示在概念上將USB 3隔離功能分解為兩個子功能，亦即雙向USB 2信號介面(USB 2通訊路徑110)之隔離，及兩對單向USB 3超速介面(USB 3通訊路徑111)之隔離。兩個雙向USB 2線路104及105經由USB 2通訊路徑110連接。四個單向USB 3線路106至109經由USB 3通訊路徑111連接。
由於USB 2或USB 1裝置可連接至USB 3裝置102或103中之任一者，因此USB 3標準要求用於在任何兩個USB裝置之間建立具有兩裝置之最高可能速度(低速、全速、高速或超速)的連接的逐步枚舉程序。在一些實施例中，USB裝置自動地辨識並仲裁通訊模式。根據此程序，當USB 3裝置偵測到存在另一USB裝置(屬於任何標準)時，USB 3裝置將首先嘗試經由兩個雙向USB 2線路(例如，104及105)以低速或全速連接。若建立全速通訊，則USB 3裝置進一步嘗試經由兩個雙向USB 2線路(例如，104及105)建立高速通訊。若另一USB裝置不能夠進行較高速度通訊，則嘗試將失敗且USB 3裝置將恢復至全速通訊模式以用於與此USB裝置通訊，且USB 3裝置絕不會啟動四個單向USB 3線路(例如，106至109)。然而，若高速通訊成功，則建立此 速度之通訊。
到此刻為止，枚舉程序類似於用於USB 2裝置之彼程序，且並未涉及四個單向USB 3線路(例如，106至109)。因此，由於USB 2裝置已到達其最大可能速度，因此此時USB 2裝置將停止嘗試增加通訊速度。另一方面，若在四個單向USB 3線路(例如，106至109)上偵測到裝置，則USB 3裝置將進一步嘗試逐步升至超速。然而，此步驟並不直接前進至5Gbps速率。替代地，USB 3裝置首先嘗試使用經由USB 2部分所交換之特殊資訊序列經由四個單向USB 3線路(例如，106至109)建立速率慢得多之通訊(約10Mbps)。若經由USB 2部分所交換之特殊資訊序列並不指示附接USB裝置與USB 3標準相容，則USB 3裝置恢復至兩個雙向USB 2線路(例如，104及105)上之高速通訊模式以用於與另一USB裝置進一步通訊。然而，若經由USB 2部分所交換之特殊資訊序列指示附接USB裝置與USB 3標準相容，則USB 3裝置經由四個單向USB 3線路(例如，106至109)建立通訊。在較慢速率連接成功之後，接著USB 3裝置完成升至四個單向USB 3線路(例如，106至109)上之超速通訊速率的最後步驟。
如可自上文枚舉程序看出，適當USB 3標準設計解決方案必須包含適當USB 2標準解決方案以便逐步升至超速通訊模式。類似地，對於要求隔離保護之USB 3解決方案，總體設計之USB 2部分亦必須提供對所有通訊模式之隔離保護。否則，可在兩個USB 3裝置之間經由USB 2部分傳 輸不可接受之雜訊或電壓尖峰。因此，用於USB 2通訊路徑110之電路大體上包含USB 2隔離電路或晶片112，且用於USB 3通訊路徑111之電路大體上包含USB 3隔離電路113。在實體層級上，可將USB 3超速介面部分視為與標準USB 2介面部分互補，但獨立於標準USB 2介面部分。
在一些實施例中，前述WIPO專利申請案WO/2012/159168 A1(2012年11月29日公佈)中所展示之電路可用於USB 2通訊路徑110(包含USB 2隔離電路112)。其他實施例可使用其他適當電路以允許在USB 2通訊路徑110中實現隔離保護。在一些實施例中，USB 2通訊路徑110或USB 2隔離電路112可表示IC封裝內部之單一晶粒或多個晶粒，且可使用用於數位隔離體中之任一電流隔離方法(例如，電容性、電感性、光學、巨磁阻(GMR))。
另外，在一些實施例中，前述WIPO專利申請案WO/2012/065229 A1(2012年5月24日公佈)中所展示之電路可用於在適當時或每當隔離體晶片在內部使用單一晶粒時提供隔離。舉例來說，可使用能夠提供所要求電流隔離之任何厚介電基體。實例為SOS、SOI、倒裝式(層傳送)SOI等。亦可應用本專利申請案中所揭示之其他元件(諸如，內部ESD保護、斷裂密封環等)。
在一些實施例中，除USB 3隔離電路113之外，用於USB 3通訊路徑111之電路大體上包含一或多個超速中繼器或再驅動器(redriver)114及115。超速中繼器114及115在USB 3隔離電路113與四個單向USB 3線路106至109之間 連接於USB 3隔離電路113之任一側上。因此，超速中繼器114及115充當USB 3相容之通訊介面。另外，儘管超速中繼器114及115與USB 3隔離電路113展示為由類似於四個單向USB 3線路106至109之四個單向線路116至119連接，但應理解本發明未必如此受限。替代地，取決於USB 3隔離電路113之要求，任何適當數目及方向性可用於線路116至119。
超速中繼器114及115大體上允許在四個單向USB 3線路106至109上在USB 3介面電路101外部實現與USB 3標準之相容性。在一些實施例中，超速中繼器114及115可為任何適當的當前可用超速中繼器電路(例如，可購自美信積體公司(Maxim Integrated)之零件編號MAX14972)。在其他實施例中，超速中繼器114及115可經專門設計(取決於USB 3隔離電路113之要求)以在單向USB 3線路106至109上介接於USB 3隔離電路113與USB 3裝置102及103之間。
USB 3隔離電路113可包含任何適當類型之隔離組件。舉例來說，在一些實施例中，USB 3隔離電路113可包含使得能夠在頻帶中傳遞通訊信號之一組電容器及額外電路組件，所述頻帶包含單向USB 3線路106至109必須能夠處置以便完全遵從USB 3標準之兩頻率(10Mbps及5Gbps)。在一些實施例中，可將USB 3隔離電路113之功能的至少部分視為類似於雙帶通濾波器之彼功能，其中允許在圍繞兩個所要頻率之相對窄帶內的信號通過並濾除彼等兩個帶外部或之間的任何信號。在一些實施例中，可顯著放大(例 如，藉由高增益放大器)兩個頻率中之一者處的信號以便連同兩個頻率中之另一者處之信號一起穿過USB 3隔離電路113。
超速中繼器114及115大體上經設計以容許串聯電容器。大體上，DC平衡USB裝置之間的資料內容以確保並無DC電壓橫跨任何串聯電容器。在一些實施例中，對串聯電容器之此容許可用於使用現成市售(COTS)組件隔離四個單向USB 3超速線路106至109。在此等實施例中，超速中繼器114及115用於緩衝超速信號並橫跨高壓(例如，1kV至5kV)隔離電容器施加所述信號。超速中繼器114及115係需要的，此係因為簡單地將隔離電容器嵌入至長超速纜線或通訊路徑中不可能起作用，此係由於高頻隔離電容器大體上具有10pF至500pF範圍內之值，而用於一些超速線路中之串聯電容器大體上具有約100nF之值。
代替隔離電容器而使用其他隔離元件(例如，變壓器或GMR元件)可較不可能起作用，此係由於超速介面大體上較不與彼等元件之電氣特性相容。阻抗匹配(例如)可較不可行。
在一些實施例中，USB 3介面電路101表示電路板，且USB 2通訊路徑110及USB 3通訊路徑111表示安裝於電路板上之離散IC晶片。在此狀況下，在一些實施例中，只要實現對所有USB 2通訊模式之隔離保護，則USB 2通訊路徑110可為任何適當可用USB 2隔離解決方案。在一些實施例中，USB 2通訊路徑110或USB 2隔離電路112可表示IC 封裝內部之單一晶粒或多個晶粒。在一些實施例中，USB 3通訊路徑111之USB 3隔離電路113及超速中繼器114及115可表示電路板上所安裝之單獨IC晶片，使得在一些實施例中，USB 3超速中繼器114及115可為任何適當現成晶片。替代性地，在一些實施例中，為減少成本、大小及功率，USB 3通訊路徑111可表示單一獨立晶片(單一晶粒或多個晶粒)而非晶片或現成組件之集合。在一些實施例中，用於通過USB 3通訊路徑111之兩個不同方向的組件可分成不同IC晶片。此情況係可能的，此係由於兩個不同方向超速通道之間並不存在特殊時序同步要求。
在一些實施例中，USB 3介面電路101表示多晶片IC封裝，且USB 2通訊路徑110及USB 3通訊路徑111表示安裝於多晶片封裝中之兩個或兩個以上IC晶粒。在此狀況下，在一些實施例中，USB 2通訊路徑110可為任何適當現成USB 2隔離解決方案。另外，USB 3通訊路徑111可表示一或多個IC晶粒，其中之一些可係現成可用的。
在一些實施例中，USB 3介面電路101表示單一IC晶片(單一晶粒或多個晶粒)。在此狀況下，為實現較好成本、大小、效能及功率情況，USB 2通訊路徑110及USB 3通訊路徑111被更完全地整合到單一解決方案中。
在一些實施例中，並不包含USB 3超速中繼器114及115中之一者或其係可選的。當USB 3隔離電路113的位置接近於(亦即，介入的纜線或通訊線路的長度小於10cm)主機USB 3裝置或附接的USB 3裝置或USB 3集線器之 適當上游或下游部分，或在主機USB 3裝置或附接的USB 3裝置或USB 3集線器之適當上游或下游部分中時，此配置可係適當的。
圖2中展示根據本發明之一些替代性實施例的另一電子系統200。在此狀況下，與用於先前實施例中之元件的彼等編號相同的參考編號可指可相同或大體上類似於先前實施例中之對應元件的元件。另外，電子系統200大體上包含連接於兩個USB 3裝置102與103之間的USB 3介面電路201。除標準USB電力及接地線路(為簡單起見未展示)之外，USB 3介面電路201大體上亦經由兩個雙向USB 2線路104及105及四個單向USB 3線路106至109連接至USB 3裝置102及103。USB 3介面電路大體上允許實現在兩個USB 3裝置102與103之間的所有模式之USB 2及3通訊同時進行隔離保護。兩個USB 3裝置102及103可為與USB 3標準相容之任何適當電子裝置。
USB 3介面電路201大體上包含USB 2通訊路徑110及USB 3通訊路徑202。USB 2通訊路徑110處置USB 3裝置102與103之間的USB 2標準通訊，包含上文所描述之USB 2標準枚舉程序步驟。USB 3通訊路徑202大體上處置USB 3裝置102與103之間的USB 3標準通訊，包含上文所描述之後續USB 3標準枚舉程序步驟。USB 3通訊路徑202大體上包含數位隔離體組203及超速(LVDS)收發器及SERDES(串列器/解串器電路)204及205。
根據圖2之實施例大體上並不依賴如對於先前實 施例所描述之高壓隔離電容器。替代地，超速收發器及SERDES 204及205用於在數位隔離體組203之上游及下游側處接收/傳輸超速信號。數位隔離體組203大體上包含多個單向數位隔離體通道。單向數位隔離體通道大體上橫跨超速收發器及SERDES 204與205之間的隔離阻障傳達信號內容。由於當前先進技術數位隔離體大體上限於小於約640Mbps每通道，且可購得數位隔離體晶片限於約150Mbps/通道，因此單一數位隔離體通道大體上不能夠處置全USB 3標準5Gbps至10Gbps資料速率。因此，串列器/解串器(SERDES)功能可用於將四個單向USB 3線路106至109上之串列資料轉換成多個平行線路206上之平行資料，且反之亦然。在一些實施例中，此等功能可整合到超速收發器及SERDES 204及205內(如所展示)或其可駐留於單獨晶片中。接著，可將線路206上之平行資料饋入數位隔離體組203內的所需數目的數位隔離體中以允許實現全USB 3標準通訊速率。
在一些實施例中，USB 3介面電路201表示電路板，且USB 2通訊路徑110及USB 3通訊路徑202表示安裝於電路板上之IC晶片。在此狀況下，在一些實施例中，只要允許實現對所有USB 2通訊模式之隔離保護，則USB 2通訊路徑110可為任何適當可用USB 2隔離解決方案。在一些實施例中，USB 2通訊路徑110可表示封裝內部之單一晶粒或多個晶粒。在一些實施例中，USB 3通訊路徑202之數位隔離體組203及超速收發器及SERDES 204及205可表示安裝 於電路板上之單獨IC晶片。替代性地，在一些實施例中，為減少成本、大小及功率，USB 3通訊路徑202可表示單一獨立晶片(單一晶粒或多個晶粒)而非晶片或現成組件之集合。在一些實施例中，用於通過USB 3通訊路徑202之兩個不同方向的組件可分成不同IC晶片。此情況係可能的，此係由於在兩個不同方向超速通道之間並不存在特殊時序同步要求。
在一些實施例中，USB 3介面電路201表示多晶片IC封裝，且USB 2通訊路徑110及USB 3通訊路徑202表示安裝於多晶片封裝中之兩個或兩個以上IC晶粒。在此狀況下，在一些實施例中，USB 2通訊路徑110可為任何適當的現成USB 2隔離解決方案。另外，USB 3通訊路徑202可表示一或多個IC晶粒，其中之一些可係現成可用的。
在一些實施例中，USB 3介面電路201表示單一IC晶片(單一晶粒或多個晶粒)。在此狀況下，為了實現較好的成本、大小、效能及功率情況，USB 2通訊路徑110及USB 3通訊路徑202被更完全整合到單一解決方案。
圖3中展示可用作圖1中之USB 3隔離電路113的實例USB 3隔離電路300。用於USB 3隔離電路之其他設計亦可用作USB 3隔離電路113。因此，僅出於例示性及解釋性目的展示USB 3隔離電路300。
在此實例中，USB 3隔離電路300大體上包含單向線路116至119內之四個單向隔離電容器301至304及如所展示連接之八個電阻器305至312。隔離電容器301及302之 下游節點分別連接於對應電阻器對305/309與306/310之間。隔離電容器303及304之下游節點分別連接於對應電阻器對307/311與308/312之間。電阻器對305/309及306/310在隔離電容器301及302之第一側(USB 3超速中繼器114之下游)上連接於第一電壓VDD1與第一接地GND1之間。電阻器對307/311及308/312在隔離電容器303及304之第二側(USB 3超速中繼器115之下游)上連接於第二電壓VDD2與第二接地GND2之間。自右至左單向線路116及117分別穿過隔離電容器301及302。自左至右單向線路118及119分別穿過隔離電容器303及304。
在一些實施例中，隔離電容器301至304為具有範圍介於4.7nF至100nF之電容值的高壓(例如，約1kV至5kV)隔離電容器。在此等實施例中，隔離電容器301至304具有相對較低ESR(有效串聯電阻)及相對較低ESL(有效串聯電感)以允許實現以10Mbps及5Gbps傳遞通訊信號。在一些實施例中，電阻器305至312形成用於在USB 3電氣空閒狀態中改良超速中繼器114及115(圖1)之接收器輸入處的差分信號條件之網路。在此等實施例中，電阻器305至312大體上具有約1%之容限、5KΩ或5KΩ以上之電阻值，及在超速中繼器114及115之接收器輸入處將線路116至119上之信號維持在約1V所需的值。
儘管已主要上關於本發明之具體實施例論述本發明之實施例，但其他變化係可能的。代替本文中所呈現組態或除所呈現組態之外，可使用所描述系統之各種組態。
熟習此項技術者將瞭解前述描述僅作為實例且並不意欲限制本發明。本揭示內容不指示本發明限於要求特定形式之半導體處理的系統或積體電路。大體而言，所呈現任何圖式僅意欲指示一個可能組態，且許多變化係可能的。熟習此項技術者亦將瞭解符合本發明之方法及系統適用於廣泛範圍之應用。
雖然已關於本發明之具體實施例詳細地描述本說明書，但熟習此項技術者在理解前述內容之後將瞭解可容易地想到此等實施例之更改、變化及等效物。在不脫離更特定地闡述於所附申請專利範圍中的本發明之精神及範疇的情況下，可由熟習此項技術者實踐本發明之此等及其他修改及變化。
100‧‧‧電子系統
101‧‧‧USB 3介面電路
102、103‧‧‧USB 3裝置
104、105‧‧‧雙向USB 2線路
106、107、108、109‧‧‧單向USB 3線路
110‧‧‧USB 2通訊路徑
111‧‧‧USB 3通訊路徑
112‧‧‧USB 2隔離電路或晶片
113‧‧‧USB 3隔離電路
114、115‧‧‧超速中繼器或再驅動器
116、117、118、119‧‧‧單向線路

Claims (18)

  1. 一種電子電路，其包括：第一及第二通訊介面，該等介面係USB 3相容的；以及一隔離電路，其在該第一通訊介面與該第二通訊介面之間；其中該隔離電路與所有USB 3通訊模式相容。
  2. 如請求項18之電子電路，其進一步包括：第三及第四通訊介面，該等介面係USB 2相容的且與該第一通訊介面及該第二通訊介面一起安裝；以及一第二隔離電路，其在該第三通訊介面與該第四通訊介面之間；其中該第二隔離電路與所有USB 2通訊模式相容。
  3. 如請求項18之電子電路，其中該隔離電路包含一電容性隔離組件。
  4. 如請求項18之電子電路，其中該電容性隔離組件包括：隔離電容器；以及電阻器對，其對應於該等隔離電容器；其中：該等隔離電容器在該第一通訊介面與該第二通訊介面之間的單向通訊線路內；且該等隔離電容器之下游節點在該等對應電阻器對之間連接至一或多個VDD電壓節點及一或多個接地電 壓節點。
  5. 一種電子電路，其包括：第一及第二串列通訊介面；以及一隔離電路，其在該第一串列通訊介面與該第二串列通訊介面之間；其中該隔離電路在兩個不同通訊頻率級下操作。
  6. 如請求項18之電子電路，其中該第一串列通訊介面及該第二串列通訊介面係USB 3相容的；且該隔離電路與所有USB 3通訊模式相容。
  7. 如請求項6之電子電路，其進一步包括：第三及第四串列通訊介面，該等介面係USB 2相容的且與該第一串列通訊介面及該第二串列通訊介面一起安裝；以及一第二隔離電路，其在該第三串列通訊介面與該第四串列通訊介面之間；其中該第二隔離電路與所有USB 2通訊模式相容。
  8. 如請求項18之電子電路，其中該隔離電路包含一電容性隔離組件。
  9. 如請求項8之電子電路，其中該電容性隔離組件包括：隔離電容器；以及電阻器對，其對應於該等隔離電容器；其中：該等隔離電容器在該第一串列通訊介面與該第二 串列通訊介面之間的單向通訊線路內；且該等隔離電容器之下游節點在該等對應電阻器對之間連接至一或多個VDD電壓節點及一或多個接地電壓節點。
  10. 如請求項18之電子電路，其中該兩個不同通訊頻率級中之一者為約5Gbps。
  11. 如請求項18之電子電路，其中該兩個不同通訊頻率級包含約10Mbps之一第一通訊頻率級及約5Gbps之一第二通訊頻率級。
  12. 一種方法，其包括：以一第一頻率接收一第一串列通訊；經由一隔離電路傳輸該第一串列通訊；以大於該第一頻率之一第二頻率接收一第二串列通訊；以及經由該隔離電路傳輸該第二串列通訊；其中該隔離電路在該第一頻率與該第二頻率兩者下皆提供電流隔離。
  13. 如請求項12之方法，其中該第一串列通訊及該第二串列通訊係USB 3相容的；且該隔離電路與所有USB 3通訊模式相容。
  14. 如請求項13之方法，其進一步包括：接收USB 2相容的一第三串列通訊；以及經由與所有USB 2通訊模式相容並與該第一隔離電 路一起安裝之一第二隔離電路傳輸該第三串列通訊。
  15. 如請求項12之方法，其中該隔離電路包含一電容性隔離組件。
  16. 如請求項15之方法，其中該電容性隔離組件包括：隔離電容器；以及電阻器對，其對應於該等隔離電容器；其中：該等隔離電容器在第一串列通訊介面與第二串列通訊介面之間的單向通訊線路內；且該等隔離電容器之下游節點在該等對應電阻器對之間連接至一或多個VDD電壓節點及一或多個接地電壓節點。
  17. 如請求項12之方法，其中該第一頻率為約5Gbps。
  18. 如請求項17之方法，其中該第二頻率為約10Gbps。
TW103145241A 2014-01-07 2014-12-24 串列通訊中電氣隔離之技術 TW201527986A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461924277P 2014-01-07 2014-01-07
US201462059696P 2014-10-03 2014-10-03

Publications (1)

Publication Number Publication Date
TW201527986A true TW201527986A (zh) 2015-07-16

Family

ID=53523578

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145241A TW201527986A (zh) 2014-01-07 2014-12-24 串列通訊中電氣隔離之技術

Country Status (7)

Country Link
US (1) US20160321210A1 (zh)
EP (1) EP3092571A4 (zh)
JP (1) JP2017504898A (zh)
KR (1) KR20160108411A (zh)
CN (1) CN106062725A (zh)
TW (1) TW201527986A (zh)
WO (1) WO2015104606A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6412967B2 (ja) * 2017-02-28 2018-10-24 株式会社モリタ製作所 診療システム、診療ユニット、および表示ユニット
CN108667448B (zh) * 2017-03-30 2022-02-18 研华股份有限公司 具有隔离单元的接口转换装置
CN107562675B (zh) * 2017-09-05 2020-05-12 深圳市云智科技有限公司 一种高速串行收发器接口电路
CN108055244B (zh) * 2017-11-27 2020-09-08 珠海市鸿瑞信息技术股份有限公司 一种基于srio接口技术的双处理系统网络安全隔离方法
CN111149077A (zh) * 2018-01-25 2020-05-12 英特尔公司 分立式通信端口组件的电源管理
JP6389017B2 (ja) * 2018-03-14 2018-09-12 株式会社モリタ製作所 診療システム、診療ユニット、表示ユニット、および表示制御装置
US11669475B2 (en) 2021-04-30 2023-06-06 Texas Instruments Incorporated Isolated universal serial bus repeater with high speed capability
US11563462B1 (en) * 2021-07-22 2023-01-24 Texas Instruments Incorporated Rejection of end-of-packet dribble in high speed universal serial bus repeaters
CN114034979A (zh) * 2021-11-12 2022-02-11 昆明理工大学 一种交流输电线路测距方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080279288A1 (en) * 2007-05-11 2008-11-13 Philip John Crawley Digital Isolator Interface with Process Tracking
US7732889B2 (en) * 2007-05-24 2010-06-08 Akros Silicon Inc. Capacitor structure in a semiconductor device
US20080181316A1 (en) * 2007-01-25 2008-07-31 Philip John Crawley Partitioned Signal and Power Transfer Across an Isolation Barrier
US20090063717A1 (en) * 2007-08-28 2009-03-05 Bohm Mark R Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface
US8030891B2 (en) * 2008-04-10 2011-10-04 Smiths Medical Asd, Inc. Ambulatory medical device with electrical isolation from connected peripheral device
US8432182B2 (en) * 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
US8504755B2 (en) * 2010-03-03 2013-08-06 Plx Technology, Inc. USB 3 bridge with embedded hub
US8924621B2 (en) * 2010-11-05 2014-12-30 Linear Technology Corporation Method and system for detecting and asserting bus speed condition in a USB isolating device
WO2012065229A1 (en) * 2010-11-18 2012-05-24 The Silanna Group Pty Ltd Single-chip integrated circuit with capacitive isolation
TWI536776B (zh) * 2011-05-25 2016-06-01 西拉娜集團私人有限公司 具有ｕｓｂ２.０高速模式及自動速度檢測之ｕｓｂ隔離器積體電路

Also Published As

Publication number Publication date
EP3092571A4 (en) 2017-08-16
JP2017504898A (ja) 2017-02-09
CN106062725A (zh) 2016-10-26
WO2015104606A1 (en) 2015-07-16
US20160321210A1 (en) 2016-11-03
KR20160108411A (ko) 2016-09-19
EP3092571A1 (en) 2016-11-16

Similar Documents

Publication Publication Date Title
TW201527986A (zh) 串列通訊中電氣隔離之技術
US9203597B2 (en) Systems and methods for duplex communication
US8060663B2 (en) Physical layer interface for computing devices
US9785598B2 (en) USB hubs with galvanic isolation
US11422961B2 (en) Efficient signaling scheme for high-speed ultra short reach interfaces
US10397142B2 (en) Multi-chip structure having flexible input/output chips
US20120327818A1 (en) Full Duplex Transmission Method for High Speed Backplane System
CN101510544A (zh) 前端集成的无源式均衡器及其方法
US9698735B1 (en) Low voltage differential signal receiver with fully integrated AC coupling and bias latching
US8644365B2 (en) Providing voltage isolation on a single semiconductor die
US9537462B2 (en) Communication circuit with impedance matching
CN111415920A (zh) 高速集成电路的补偿网络
US10049067B2 (en) Controller-PHY connection using intra-chip SerDes
US8149862B1 (en) Multi-protocol communication circuit
US20120243553A1 (en) 40 gigabit attachment unit interface (xlaui) lane electrical interface to replace 10 gigabit xfp (xfi) in 10gb/s channel applications
CN106375246B (zh) 一种万兆以太网rj45接口的加强型小型化封装模块
CN114362706A (zh) 用于多千兆位以太网的数据线供电(podl)滤波器的寄生效应的降低
KR20150139755A (ko) 소스 종단을 갖는 송신 장치
JP2004180111A (ja) 差動信号受信回路、差動信号送受信回路、及びドライバ装置
CN103209068A (zh) 一种全双工信号传输电路、信号传输方法
Datapath et al. Transceiver Protocol Configurations in Cyclone V Devices