TW201519230A - 具有垂直磁性穿隧接面的磁性記憶體元件 - Google Patents

具有垂直磁性穿隧接面的磁性記憶體元件 Download PDF

Info

Publication number
TW201519230A
TW201519230A TW103124340A TW103124340A TW201519230A TW 201519230 A TW201519230 A TW 201519230A TW 103124340 A TW103124340 A TW 103124340A TW 103124340 A TW103124340 A TW 103124340A TW 201519230 A TW201519230 A TW 201519230A
Authority
TW
Taiwan
Prior art keywords
layer
free
free layer
magnetic
thickness
Prior art date
Application number
TW103124340A
Other languages
English (en)
Other versions
TWI628653B (zh
Inventor
Woo-Jin Kim
Ki-Woong Kim
Woo-Chang Lim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201519230A publication Critical patent/TW201519230A/zh
Application granted granted Critical
Publication of TWI628653B publication Critical patent/TWI628653B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204—Exchange coupling of amorphous multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一種磁性記憶體元件，其可包括藉由穿隧阻障層而彼此分開的自由磁性結構及參考磁性結構。自由磁性結構可包括交換耦合層以及藉由交換耦合層而彼此分開的第一及第二自由層。第一自由層可配置在第二自由層與穿隧阻障層之間。第一自由層的厚度可大於第一最大異向性厚度，第一最大異向性厚度為第一自由層具有最大垂直異向性時的厚度。第二自由層的厚度可小於第二最大異向性厚度，第二最大異向性厚度為第二自由層具有最大垂直異向性時的厚度。具有兩個不同厚度的自由層的磁性穿隧接面可以使得磁性記憶體元件具有高的MR比及低的交換電流。

Description

具有垂直磁性穿隧接面的磁性記憶體元件 【相關申請案交叉參考】
此美國非臨時專利申請案基於35 U.S.C.§119主張2013年8月2日向韓國智慧財產局提申的韓國專利申請案第10-2013-0091983號的優先權，其內容以全文引用的方式併入本文中。
發明概念的示範實施例是有關於磁性記憶體元件，且特別是有關於具有垂直磁性穿隧接面的磁性記憶體元件。
因為具有操作速度快及功率消耗低的電子元件的需求增加，故該些電子元件中所使用的半導體元件也需要在低的操作電壓下提供快的操作速度。已提出磁性記憶體元件作為滿足此種需求的一種方式。舉例來說，磁性記憶體元件可以提供技術上的優點，諸如低的延遲及非揮發性。因此，磁性記憶體元件被視為是 新興的、下一世代的記憶體元件。
磁性記憶體元件可包括磁性穿隧接面(magnetic tunnel junction；MTJ)。磁性穿隧接面可包括兩磁性層及插置於其間的穿隧阻障層。磁性穿隧接面的阻抗可視磁性層的磁化方向變化。舉例來說，相較於當磁性層具有平行磁化方向而言，當磁性層具有反平行磁化方向時，磁性穿隧接面的阻抗可為較高的。可將此差異用於磁性記憶體元件的資料儲存操作。然而，仍需要更多的研究以能夠成功地且足夠地量產上述磁性記憶體元件。
發明概念的示範實施例提供一種磁性記憶體元件，其中磁性穿隧接面經設置而具有高的MR比及低的交換電流，且提供一種所述磁性記憶體元件的製造方法。
根據發明概念的示範實施例，磁性記憶體元件可包括自由磁性結構及參考磁性結構，自由磁性結構及參考磁性結構藉由配置於其間的穿隧阻障層而彼此分開。自由磁性結構可包括交換耦合層及在交換耦合層的相對兩側上而彼此分開的第一及第二自由層，且第一自由層可配置在第二自由層與穿隧阻障層之間。第一自由層的厚度可大於第一最大異向性厚度(為第一自由層具有最大垂直異向性時的厚度)，且第二自由層的厚度可小於第二最大異向性厚度(為第二自由層具有最大垂直異向性時的厚度)。
在示範實施例中，第一及第二自由層可經設置而具有界 面垂直異向性。
在示範實施例中，第一自由層的厚度可小於最大厚度，從而使得第一自由層具有垂直磁化強度(magnetization)。
在示範實施例中，第二自由層的厚度可大於最小厚度，從而使得第二自由層具有垂直磁化強度。
在示範實施例中，第二自由層可包括至少一部分具有非晶結構。
在示範實施例中，第一自由層可包括與第二自由層相同的材料，且第一自由層的厚度可為第二自由層的厚度的至少約1.5倍。
在示範實施例中，第一及第二自由層各自可包括展現內在(intrinsic)平面內磁化性質(in-plane magnetization property)的材料。
在示範實施例中，第一及第二自由層可包括鈷、鐵或鎳中的至少一者、及硼。
在示範實施例中，自由磁性結構可更包括垂直磁化強度增強層，其與交換耦合層分開且配置在第二自由層的相對側。
在示範實施例中，垂直磁化強度增強層可與第二自由層接觸。
在示範實施例中，垂直磁化強度增強層可包括至少一部分具有非晶結構。
在示範實施例中，垂直磁化強度增強層可比穿隧阻障層 薄。
在示範實施例中，垂直磁化強度增強層的RA值可小於穿隧阻障層的RA值。
在示範實施例中，垂直磁化強度增強層可包括金屬氧化物。
在示範實施例中，磁性記憶體元件可更包括基板。自由磁性結構可配置在基板與穿隧阻障層之間。
在示範實施例中，磁性記憶體元件可更包括基板。自由磁性結構可與基板分開配置在穿隧阻障層的相對側。
在示範實施例中，交換耦合層可包括金屬。
在示範實施例中，交換耦合層可包括Ta、W、Nb、Ru、Ti、Cr、V、Mo或Re中的至少一者。
根據發明概念的示範實施例，磁性記憶體元件可包括基板上的穿隧阻障層、以及在穿隧阻障層的相對兩側且彼此分開的自由磁性結構及參考磁性結構。自由磁性結構可包括第一自由層、第二自由層及垂直磁化強度增強層。第一自由層及第二自由層在交換耦合層的兩側且彼此分開以具有界面垂直磁異向性。垂直磁化強度增強層與第二自由層接觸配置且與交換耦合層位在第二自由層的相對側。第二自由層可薄於第一自由層。
在示範實施例中，垂直磁化強度增強層可包括至少一部分具有非晶結構。
在示範實施例中，垂直磁化強度增強層可比穿隧阻障層 薄。
在示範實施例中，垂直磁化強度增強層的RA值可小於穿隧阻障層的RA值。
在示範實施例中，垂直磁化強度增強層可包括金屬氧化物。
在示範實施例中，第一自由層的厚度可大於第一最大異 向性厚度(為第一自由層具有最大垂直異向性時的厚度)，且第一自由層的厚度可小於最大厚度，從而第一自由層具有垂直磁化強度。
在示範實施例中，第二自由層的厚度可大於最小厚度， 從而第二自由層具有垂直磁化強度，且第二自由層的厚度可小於第二最大異向性厚度(為第二自由層具有最大垂直異向性時的厚度)。
根據發明概念的示範實施例，磁性記憶體元件可包括基 板上的穿隧阻障層、以及在穿隧阻障層的相對兩側而分開配置的自由磁性結構及參考磁性結構。自由磁性結構可包括第一自由層、第二自由層及垂直磁化強度增強層。第一自由層及第二自由層在交換耦合層的相對兩側且彼此分開。垂直磁化強度增強層與第二自由層接觸且與交換耦合層配置在第二自由層的相對側。垂直磁化強度增強層及第二自由層各自可包括至少一部分具有非晶結構。
在示範實施例中，第一自由層可具有BCC結構，且穿隧 阻障層可具有NaCl結構。
在示範實施例中，垂直磁化強度增強層可薄於穿隧阻障層，且垂直磁化強度增強層可包括金屬氧化物。
在示範實施例中，第一自由層的厚度可大於第一最大異 向性厚度且可小於最大厚度，從而使得第一自由層具有垂直磁化強度。
在示範實施例中，第二自由層的厚度可大於最小厚度， 從而第二自由層具有垂直磁化強度，且第二自由層可小於第二最大異向性厚度。
在示範實施例中，交換耦合層可包括Ta、W、Nb、Ru、Ti、Cr、V、Mo或Re中的至少一者。
10‧‧‧磁性記憶體元件
101‧‧‧種晶層
103‧‧‧第二交換耦合層
105‧‧‧第一交換耦合層
150‧‧‧垂直磁化強度增強層
161‧‧‧非磁性層
162‧‧‧鐵磁性層
1100‧‧‧電子元件
1110‧‧‧控制器
1120‧‧‧輸入/輸出元
1130‧‧‧記憶體元件
1140‧‧‧介面
1150‧‧‧匯流排
1200‧‧‧記憶體系統
1210‧‧‧記憶體
1220‧‧‧記憶體控制器
1221‧‧‧
1222‧‧‧
1223‧‧‧
1224‧‧‧
1225‧‧‧
CS1‧‧‧第一導電結構
CS2‧‧‧第二導電結構
FL1‧‧‧第一自由層
FL2‧‧‧第二自由層
FRL‧‧‧自由磁性結構
IPA‧‧‧界面磁性層
L1‧‧‧第一內連線
L2‧‧‧第二內連線
MS1‧‧‧第一垂直磁性結構
MS2‧‧‧第二垂直磁性結構
MTJ、MTJ1、MTJ2‧‧‧磁性穿隧接面
PL1‧‧‧第一參考層
PL2‧‧‧第二參考層
PM‧‧‧垂直磁化感應層
PNL‧‧‧參考磁性結構
Sub‧‧‧基板
SW‧‧‧選擇元件
t‧‧‧厚度
TBR‧‧‧穿隧阻障層
UMC‧‧‧單元記憶胞
將從以下結合所附圖式的簡短描述來使得示範實施例更清楚地被理解。在圖式中：圖1是繪示根據發明概念的示範實施例的磁性記憶體元件的單元記憶胞的電路示意圖。
圖2及圖3是繪示根據發明概念的示範實施例的磁性穿隧接面的示意圖。
圖4是繪示根據發明概念的示範實施例的磁性穿隧接面的自由磁性結構的部分剖面示意圖。
圖5繪示根據發明概念的其他示範實施例的磁性穿隧接面的自由磁性結構的部分剖面示意圖。
圖6及圖7繪示根據發明概念的另些其他示範實施例的磁性穿隧接面的自由磁性結構的部分剖面示意圖。
圖8是繪示根據發明概念的示範實施例的磁性穿隧接面的參考磁性結構的部分剖面示意圖。
圖9是繪示根據發明概念的其他示範實施例的磁性穿隧接面的參考磁性結構的部分剖面示意圖。
圖10及圖11繪示根據發明概念的另些示範實施例的磁性穿隧接面的參考磁性結構的部分剖面示意圖。
圖12是磁性層與垂直磁化感應層(inducing layer)之間的界面的部分示意圖，以幫助描述磁性層由於與垂直磁化感應層接觸所產生的異面垂直磁異向性。
圖13為表示界面磁性層的垂直異向性及磁性記憶體元件的MR比與界面磁性層的厚度的憑依性的圖表。
圖14及圖15是例示性繪示包括一個或多個根據發明概念的示範實施例所構成的半導體元件的電子元件的方塊圖。
現在將參照其中繪示有示範實施例的所附圖式來更完整 地描述發明概念的示範實施例。然而，可使用許多不同的形式來實施發明概念的示範實施例且其不應該被視為受限於所闡述的實施例；而是，提供這些實施例以使得本揭露將更為通透及完整，且這些實施例將完整地傳達示範實施例的概念給本領域具有通常 知識人員。在圖式中，各圖式傾向於繪示特定示範實施例中所使用的方法、結構及/或材料的通常性特徵，且各式圖傾向於作為以下所提供之文字描述的補充。然而，所述圖式並不侷限且可能不會精確地反映任何所給定之實施例的結構或效能特徵，且這些圖式不應被解釋為界定或限制由這些示範實施例所涵蓋之值的範圍或性質。舉例來說，為了清楚起見，分子、膜層、區域及/或結構元件的相對厚度及位置可能縮小或放大。在各圖式中使用相似或相同的元件符號傾向於標示相似或相同元件或特徵的存在。圖式中的相似元件符號標示相似的元件並且將省略其贅述。
應理解的是，當元件被稱為「連接」或「耦接」至另一 元件時，其可以是直接連接或耦接至其他元件，或者可能存在中間元件。反之，當元件被稱為「直接連接」或「直接耦接」至另一元件時，將不存在中間元件。應當用相同的方式來解釋用於描述元件或膜層之間的關係的其他字彙(例如，「在…之間」及「直接在…之間」、「鄰近」及「直接鄰近」、「在…上」及「直接在…上」)。
應理解的是，雖然本文可使用詞彙「第一」、「第二」等 來描述不同的元件、組件、區域、膜層及/或區塊，但是這些元件、組件、區域、膜層及/或區塊不應當受限於這些詞彙。而是，這些詞彙僅用於區別一元件、組件、區域、膜層或區塊與另一元件、組件、區域、膜層或區塊。因此，以下所討論之第一元件、組件、區域、膜層或區塊可以被稱為第二元件、組件、區域、膜層或區 塊而不違背示範實施例的教示。本文所使用的詞彙「及/或」包括相關列出項目中的一者或多者的任意及全部的組合。
空間相對詞彙(諸如「在…下方」、「下」、「較低」、「上」、「較高」及相似詞彙)可在本文中用於簡易地描述如圖式所繪示之一元件或特徵與另些(另一)元件或另些(另一)特徵的關係。應理解的是，空間相對詞彙傾向於涵蓋圖式中所描示的方向性以外之使用或操作中的元件的不同方向性。舉例來說，若圖式中的元件反轉，則描述為在其他元件或特徵「下」或「下方」的元件將轉向為其他元件「上」。因此，示範性詞彙「下」可以涵蓋上及下兩個方向。元件可轉向於其他方向(旋轉90度或其他方向)，且本文所使用的空間相對描述應該被對應地解釋。
本文所使用的科學術語僅用於描述特殊實施例的目的而不傾向於限制發明概念。除非上下文中清楚地另外說明，否則本文中所使用的單數形式「一」傾向於也包括多數形式。更應理解的是，若本文中使用詞彙「包括」時，則說明存在有特定的特徵、整數、步驟、操作、元件及/或組件，但不排除一個或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或添加。
除非另外定義，否則本文所使用的所有詞彙(包括技術及科學詞彙)具有本發明概念所屬技術領域具有通常知識人員所通常理解的相同意義。應理解的是，詞彙(諸如通常使用字典中所定義的彼等者)應當被解釋為與它們在相關技術領域的原文中所具有之一致的意義，且除非在本文中明確地定義，否則詞彙不應該 被理想化或過度正式地解釋。
圖1是繪示根據發明概念的示範實施例的磁性記憶體元 件的單元記憶胞的電路示意圖。
參照圖1，單元記憶胞UMC可分別配置在交叉的第一內 連線L1與第二內連線L2之間。單元記憶胞UMC可與第一內連線L1與第二內連線L2分別串聯。單元記憶胞UMC可包括選擇元件SW及磁性穿隧接面MTJ。選擇元件SW及磁性穿隧接面MTJ可彼此串聯式地電性連接。在一些實施例中，第一內連線L1與第二內連線L2其中之一各自可用作為字元線，而另一個可用作為位元線。
選擇元件SW可經設置以選擇性地控制通過磁性穿隧接 面MTJ的電流。舉例來說，選擇元件SW可為二極體、PNP雙極電晶體、NPN雙極電晶體、NMOS場效電晶體(FET)及PMOS FET中的一者。當選擇元件SW為三端開關元件(諸如雙極電晶體及MOSFET)時，額外的內連線(未繪示)可連接至選擇元件SW。
磁性穿隧接面MTJ可包括第一垂直磁性結構MS1、第二 垂直磁性結構MS2及插置於它們之間的穿隧阻障層TBR。第一垂直磁性結構MS1及第二垂直磁性結構MS2各自可分別包括至少一磁性層。在示範實施例中，如圖1所示之例，磁性穿隧接面MTJ可更包括插置在第一垂直磁性結構MS1與選擇元件SW之間的第一導電結構CS1、以及插置在第二垂直磁性結構MS2與第二內連線L2之間的第二導電結構CS2。
圖2及圖3是繪示根據發明概念的示範實施例的磁性穿隧接面的示意圖。參照圖2及圖3，第一垂直磁性結構MS1及第二垂直磁性結構MS2的磁性層中的一者可分別經設置而具有固定的磁化方向，而不會因在通常環境中所產生的外部磁場方向改變。在本說明書中，為了方便描述，將用詞「參考磁性結構PNL」來代指具有此種固定磁化性質的磁性層。反之，第一垂直磁性結構MS1及第二垂直磁性結構MS2的磁性層中的另一者可分別經設置而具有變動的磁化方向，其可以隨著所施加的外部磁場而切換(switch)。下文中，將使用詞彙「自由磁性結構FRL」來代指具有此種可切換磁化性質的磁性層。舉例來說，如圖2及圖3所示，磁性穿隧接面MTJ1及MTJ2可包括藉由穿隧阻障層TBR而彼此分開的至少一自由磁性結構FRL及至少一參考磁性結構PNL。
磁性穿隧接面MTJ1及MTJ2的電阻可分別視自由磁性結構FRL及參考磁性結構PNL的磁化方向的相對方向來決定。舉例來說，當上述相對方向為反平行時，磁性穿隧接面MTJ1及MTJ2的電阻可遠大於當上述相對方向為平行時的電阻。此意指可以藉由改變自由磁性結構FRL的磁化方向來控制磁性穿隧接面MTJ1及MTJ2的電阻。根據發明概念的實施例的磁性記憶體元件可藉由利用上述資料儲存機制來實現。
如圖2及圖3所示，磁性穿隧接面MTJ1及MTJ2各自的第一垂直磁性結構MS1及第二垂直磁性結構MS2可依序形成在基板Sub上。分別視自由磁性結構FRL與基板Sub之間的相對設置 及/或自由磁性結構FRL及參考磁性結構PNL的形成順序而定，磁性穿隧接面MTJ1及MTJ2可例如分類為以下兩種類型中的一者：
(a)如圖2所示，第一型磁性穿隧接面MTJ1經設置以使得第一垂直磁性結構MS1及第二垂直磁性結構MS2分別包括參考磁性結構PNL及自由磁性結構FRL。
(b)如圖3所示，第二型磁性穿隧接面MTJ2經設置以使得第一垂直磁性結構MS1及第二垂直磁性結構MS2分別包括自由磁性結構FRL及參考磁性結構PNL。
圖4是繪示根據發明概念的示範實施例的磁性穿隧接面的自由磁性結構的部分剖面示意圖。
參照圖4，自由磁性結構FRL可包括第一自由層FL1、第一交換耦合層105及第二自由層FL2，這些膜層依序配置在穿隧阻障層TBR與第二導電結構CS2之間。根據本實施例，自由磁性結構FRL可為圖2的第一型磁性穿隧接面MTJ1的部分。
穿隧阻障層TBR可包括以下材料中的至少一者：鎂(Mg)的氧化物、鈦(Ti)的氧化物、鋁(Al)的氧化物、鎂-鋅(MgZn)的氧化物、鎂-硼(MgB)的氧化物、鈦(Ti)的氮化物或釩(V)的氮化物。舉例來說，穿隧阻障層TBR可為氧化鎂(MgO)的膜層。或者，穿隧阻障層TBR可包括由一個或多個材料組成的多層膜。
可選擇第一交換耦合層105的厚度，以使得第一自由層FL1可以透過與第二自由層FL2的磁性交互作用而展現反平行的 垂直磁化強度。在第一自由層FL1與第二自由層FL2之間的整體交換能量(exchange integral energy)可為零或更高。在示範實施例中，第一交換耦合層105的厚度可為約2Å至約10Å。
第一交換耦合層105可由以下材料形成(或包括以下材料)：Ta、W、Nb、Ru、Ti、Cr、V、Mo或Re中的至少一者。舉例來說，第一交換耦合層105可經形成而具有體心立方(body centered cubic；BCC)或六方最密堆疊(hexagonal close packed；HCP)結構。
垂直磁化強度增強層150可配置在第二自由層FL2與第二導電結構CS2之間。垂直磁化強度增強層150可包括金屬氧化物的膜層。舉例來說，垂直磁化強度增強層150可包括選自由鎂(Mg)的氧化物、鈦(Ti)的氧化物、鋁(Al)的氧化物、鎂-鋅(MgZn)的氧化物及鎂-硼(MgB)的氧化物所組成的群組中的至少一者。舉例來說，垂直磁化強度增強層150可由氧化鎂(MgO)所形成。垂直磁化強度增強層150的至少一部分可具有非晶結構。舉例來說，垂直磁化強度增強層150可實質上為非晶的，或者垂直磁化強度增強層150與第二自由層FL2接觸的下部可為非晶的。本文中，「實質上非晶的」表示所考量的膜層或圖案實際上為非晶的，即使其中的部分可具有局部化的晶界或不同的結晶方向。舉例來說，實質上的非晶層可包括數個部分具有低角度晶界。
根據發明概念的示範實施例，第二自由層FL2可具有與其厚度方向平行的磁化方向，此情形例如是透過將第一交換耦合 層105與第一自由層FL1反鐵磁交換耦合的結果。換句話說，第二自由層FL2可具有垂直於穿隧阻障層TBR頂表面的磁化方向。
第一自由層FL1及第二自由層FL2可包括具有界面垂直磁異向性(interface perpendicular magnetic anisotropy)的材料。界面垂直磁異向性可代指為垂直的磁化現象，當磁性層與另一膜層接觸時，此垂直的磁化現象可見於磁性層具有內在平面內磁化性質的界面處。此處，詞彙「內在平面內磁化性質」表示當沒有施加外部磁場於磁性層時，磁性層的磁化方向經定向與其長度方向(longitudinal direction)平行。舉例來說，當在基板上形成具有內在平面內磁化性質的磁性層且沒有對其施加外部磁場時，磁性層的磁化方向可經定向而實質上與基板的頂表面平行。
雖然第一自由層FL1及第二自由層FL2具有內在平面內磁化性質，鄰近它們的膜層可使得第一自由層FL1及第二自由層FL2分別展現外在垂直磁化性質。所述外在垂直磁化性質可視自由層的厚度來決定。以下將參照圖12及圖13更詳細地描述界面磁性層的界面垂直磁異向性及元件的MR比與界面磁性層的厚度之間的憑依性(dependency)。
圖12是磁性層IPA與垂直磁化感應層PM之間的界面的部分示意圖，以幫助描述磁性層IPA由於與垂直磁化感應層PM接觸所產生的界面垂直磁異向性。與垂直磁化感應層PM接觸的磁性層在下文中將被稱作為「界面磁性層IPA」。圖13為表示界面磁性層IPA的垂直異向性及具有界面磁性層IPA的磁性記憶體元 件10的MR比與界面磁性層IPA的厚度t的憑依性的圖表。
參照圖12及圖13，雖然界面磁性層IPA可具有內在平面內磁化性質，但因為與垂直磁化感應層PM接觸，界面磁性層IPA的磁化方向可經改變而平行於界面磁性層IPA的厚度方向(例如是Z方向)。舉例來說，此種界面垂直磁異向性可能是由各種可能的原因所造成的。界面垂直磁異向性可例如是由金屬與氧之間的化學鍵結所造成的。舉例來說，在垂直磁化感應層PM包含金屬氧化物(例如MgO)且界面磁性層IPA包含CoFeB的情況下，界面垂直磁異向性可能是由垂直磁化感應層PM中的氧及界面磁性層IPA中的鐵(Fe)的化學鍵結所造成的。舉例來說，當界面磁性層IPA中的非金屬元件(例如硼(B))從垂直磁化感應層PM及界面磁性層IPA之間的界面向外擴散或排出時，可增加上述氧與鐵之間的鍵結。熱處理製程(其可例如是在沉積界面磁性層IPA後所進行的)可使得非金屬元件(例如硼(B))向外擴散或排出，且因此可產生界面垂直磁異向性。
界面磁性層IPA的界面垂直異向性可基於其厚度而改變。舉例來說，可由下式來表示界面垂直異向性：
其中Hk為難磁化軸異向場(hard axis anisotropy field)，Ms為飽和磁化量(saturated magnetization)，t為厚度，且Ku為異向性能量。
如圖13所示，界面垂直異向性Ku*t在界面磁性層IPA的特定厚度處具有最大值，且此特定厚度處稱為「最大異向性厚度」tM。亦即，界面磁性層IPA的界面垂直異向性在第一厚度t1至最大異向性厚度tM的厚度範圍內逐漸地增加，並接著在最大異向性厚度tM至第二厚度t2的厚度範圍內逐漸地減少。第一厚度t1可為允許界面磁性層IPA具有垂直磁化強度的界面磁性層IPA的最小厚度。舉例來說，在界面磁性層IPA的厚度小於第一厚度t1的情況下，界面磁性層IPA可展現平面內磁化強度或具有非磁性質。
第二厚度t2可為仍允許界面磁性層IPA具有垂直磁化強 度的界面磁性層IPA的最大厚度。舉例來說，在界面磁性層IPA具有大於第二厚度t2的厚度情況下，界面磁性層IPA可展現平面內磁化強度，其來自於對垂直磁化感應層PM的憑依性相對地減少。
換句話說，界面磁性層IPA的界面垂直異向性可視其厚度來決定，且此可影響具有垂直磁化感應層PM及界面磁性層IPA的磁性記憶體元件10的磁阻(magnetoresistance；MR)比。磁性記憶體元件10的MR比可由下式表示：[式2]MR ratio=(Rap-Rp)/Rp,其中Rap為反平行阻抗且Rp為平行阻抗。
從圖13可進一步地看出，磁性記憶體元件10的MR比 根據厚度以相似於界面垂直異向性的方式變動，但最大MR比的厚度(下文中，稱作為最大MR厚度tR)大於最大異向性厚度tM。
可藉由改變界面磁性層IPA及垂直磁化感應層PM的材料及組成來改變或控制第一厚度t1、第二厚度t2、最大異向性厚度tM及最大MR比厚度tR。舉例來說，當界面磁性層IPA包含CoFeB且垂直磁化感應層PM包含MgO時，第一厚度t1可為約6Å，第二厚度t2可為約12Å，最大異向性厚度tM可為約8-9Å，且最大MR比厚度tR可為約11Å。
參照圖4、圖12及圖13，可基於所需要的MR比來決定第一自由層FL1的厚度，且可基於所需要的交換電流來決定第二自由層FL2的厚度。舉例來說，可形成相對厚的第一自由層FL1以得到高的MR比，且可形成相對薄的第二自由層FL2以達成低的交換電流。相較於第二自由層FL2而言，交換電流對第一自由層FL1的厚度可不具有憑依性或僅具有弱的憑依性。同時，相較於第一自由層FL1而言，MR比對第二自由層FL2的厚度可不具有憑依性或僅具有弱的憑依性。
在示範實施例中，穿隧阻障層TBR可作用為垂直磁化感應層PM，且第一自由層FL1及第二自由層FL2可分別作用為界面磁性層IPA。根據本實施例，與穿隧阻障層TBR相似，垂直磁化強度增強層150可作用為誘發或增強第二自由層FL2的垂直異向性的垂直磁化感應層PM。
下文中，將更詳細地分別討論第一自由層FL1及第二自 由層FL2的厚度。
第二自由層FL2的厚度可比用於實現第二自由層FL2的垂直磁化強度所需的最小厚度要大，且第二自由層FL2的厚度可小於用於允許第二自由層FL2具有最大垂直異向性的厚度(即，最大異向性厚度)。換句話說，在第二自由層FL2用作為圖12及圖13的界面磁性層IPA的情況下，第二自由層FL2的厚度可大於第一厚度t1且小於最大異向性厚度tM。因為第二自由層FL2相較於第一自由層FL1而言更遠離穿隧阻障層TBR，因此第二自由層FL2管理用於切換磁性穿隧接面的磁化方向所需的交換電流。在溫度為0K時，可由下式來表示磁性穿隧接面的交換電流： 其中e為電荷，為普朗克常數(Planck constant)除以2π的值，η為自旋極化效率(spin polarization efficiency)，Hk為難磁化軸異向場，Ms為飽和磁化量，V為體積，且α為比例係數(proportional factor)。
為了符合高密度及高速度磁性記憶體元件的上升需求，期望減少交換電流。如式3所示，需要減少難磁化軸異向場Hk、飽和磁化量(Ms)及體積，以減少交換電流(Ic)。基於垂直磁性元件的界面垂直磁異向性來說，減少自由層的難磁化軸異向場Hk可使得MR比減少。然而，根據本發明概念的原則，自由層可包括第 一自由層FL1及第二自由層FL2，且交換電流可能主要受到厚度相對較薄且配置相對遠離穿隧阻障層TBR的第二自由層FL2影響。
舉例來說，在藉由施加於磁性記憶體元件的電流切換第二自由層FL2的磁化方向的情況下，第一自由層FL1的磁化強度可使用第一交換耦合層105來切換以相對於第二自由層FL2而言具有反平行磁化強度。在此，磁性記憶體元件的交換電流可主要地或實質上全部地由第二自由層FL2而不是由第一自由層FL1來決定。磁性記憶體元件的交換電流可實質上不具有對第一自由層FL1的憑依性。
第一自由層FL1的厚度可大於允許第一自由層FL1具有最大垂直異向性的厚度(即，最大異向性厚度)，且第一自由層FL1的厚度可比第一自由層FL1展現平面內磁化強度的最大厚度要小。舉例來說，當第一自由層FL1用作為圖12及圖13的界面磁性層IPA時，第一自由層FL1的厚度可大於最大異向性厚度tM且小於第二厚度t2。此厚度範圍使得磁性記憶體元件具有高的MR比。如上所述，因為交換電流主要視第二自由層FL2而定，因此即使當第一自由層FL1經形成而比第二自由層FL2厚時，仍可能增加MR比而不增加交換電流。MR比可主要地或實質上全部地由第一自由層FL1來決定且實質上對第二自由層FL2不具有憑依性。
在第一自由層FL1及第二自由層FL2各自是由相同的材料所形成的情況下，它們用於實現最大垂直異向性的厚度可能是 相同的，但發明概念的示範實施例不受限於此。舉例來說，用於達成這些膜層中的最大垂直異向性的厚度可視第一自由層FL1及第二自由層FL2各自的材料及晶體結構而改變。舉例來說，當第一自由層FL1及第二自由層FL2各自是由相同的材料所形成時，第一自由層FL1的厚度可為第二自由層FL2的厚度的至少約1.5倍。
第一自由層FL1及第二自由層FL2分別可配置在包括 鈷、鐵及其任意合金中的至少一者的單層結構或多層結構中。舉例來說，第一自由層FL1及第二自由層FL2可配置在包括CoFeB、CoHf、Co或CoZr中的至少一者的單層結構或多層結構中。在示範實施例中，第一自由層FL1及第二自由層FL2各自可具有包括Co層及CoHf層的雙層結構或者包括CoFeB層的單層結構或多層結構。以上列舉的材料提供使得第一自由層FL1及第二自由層FL2各自具有內在平面內磁化性質的實例，但發明概念並不受限於此。
當穿隧阻障層TBR包含具有NaCl結構的MgO時，第一 自由層FL1可經形成而具有與穿隧阻障層TBR的晶格結構(lattice structure)相似的體心立方結構(BCC)結構。第一自由層FL1的垂直磁化性質及晶體結構可藉由額外的熱處理製程來達成，且可在沉積第一自由層FL1後進行上述熱處理製程。舉例來說，第一自由層FL1的至少一部分在其沉積完成後可具有非晶結構，但作為續續的熱處理製程的結果，第一自由層FL1可經轉換而具有外在垂直磁化性質。在此情況下，可藉由穿隧阻障層TBR的晶格結構改 變第一自由層FL1的晶格結構。舉例來說，在穿隧阻障層TBR具有NaCl結構的情況下，第一自由層FL1可具有與NaCl結構相似的BCC結構。舉例來說，穿隧阻障層TBR的{001}平面及第一自由層FL1的{001}平面可彼此接觸並且從而形成界面。具有在穿隧阻障層TBR與第一自由層FL1之間匹配的晶格結構的界面存在的話，則有可能改善磁性穿隧接面的MR比。
垂直磁化強度增強層150可包括至少一部分具有非晶結構，且與其接觸的第二自由層FL2的至少一部分可具有非晶結構。垂直磁化強度增強層150可薄於穿隧阻障層TBR。舉例來說，穿隧阻障層TBR的厚度可為垂直磁化強度增強層150的厚度的至少約1.5倍。在示範實施例中，垂直磁化強度增強層150的厚度可為約1Å至約10Å之間，且穿隧阻障層TBR的厚度可為約5Å至約15Å之間。
垂直磁化強度增強層150的阻抗可低於穿隧阻障層TBR。舉例來說，拿藉由阻抗(R)時間與鄰近膜層的接觸面積(A)所給定的RA值來說，垂直磁化強度增強層150可低於穿隧阻障層TBR。在示範實施例中，垂直磁化強度增強層150的RA值可介於約0.1Ω．μm2至約5Ω．μm2之間，且穿隧阻障層TBR的RA值可介於約5Ω．μm2至約30Ω．μm2之間。因為垂直磁化強度增強層150及第二自由層FL2具有非晶部分及相對小的厚度，因此可能減少磁性記憶體元件的交換電流。
對根據發明概念的示範實施例之具有自由磁性結構FRL 的磁性穿隧接面MTJ來說，第一自由層FL1具有相對厚的厚度而可能達成高的MR比，且第二自由層FL2具有相對小的厚度而可能達成低的交換電流。
圖5繪示根據發明概念的其他示範實施例的磁性穿隧接 面的自由磁性結構的部分剖面示意圖。為了簡潔起見，將不詳細地描述此實施中相似於先前所繪示及描述的元件及特徵。
參照圖5，根據發明概念的其他示範實施例，自由磁性結 構FRL可包括第一自由層FL1、第一交換耦合層105及第二自由層FL2，這些膜層依序配置在穿隧阻障層TBR與第二導電結構CS2之間。在本實施例中，自由磁性結構FRL可為如圖2所示之第一型磁性穿隧接面MTJ1的一部分。在本實施例中，自由磁性結構FRL可經設置而不具有參照圖4所描述的垂直磁化強度增強層150。舉例來說，第二自由層FL2可經形成而與第二導電結構CS2接觸。第一自由層FL1及第二自由層FL2可為包括(例如)CoFeB、CoHf、Co或CoZr中的至少一者的單層結構或多層結構。第一自由層FL1及第二自由層FL2兩者分別可具有BCC結構。
圖6及圖7繪示根據發明概念的另些其他示範實施例的 磁性穿隧接面的自由磁性結構的部分剖面示意圖。為了簡潔起見，將不詳細地描述此實施中相似於先前所繪示及描述的元件及特徵。
參照圖6及圖7，根據發明概念的另些其他示範實施例，自由磁性結構FRL可包括種晶層、第二自由層FL2、第一交換耦 合層105及第一自由層FL1，這些膜層依序配置在穿隧阻障層TBR與第一導電結構CS1之間。在本實施例中，自由磁性結構FRL如圖3所示之第二型磁性穿隧接面MTJ2的部分。
種晶層101可包括構成六方最密堆疊(HCP)晶格的金屬原子。舉例來說，種晶層101可包括釕(Ru)及/或鈦(Ti)。種晶層101可經形成而具有介於約10Å至約100Å之間的厚度。在其他實施例中，種晶層101可包括構成面心立方(face-centered cubic；FCC)晶格的金屬原子。舉例來說，種晶層101可包括鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)或鋁(Al)中的至少一者。種晶層101可包括單一膜層或多個膜層，多個膜層中的至少一者可具有不同於其他者的晶體結構。
在圖6的實施例中，垂直磁化強度增強層150可配置在第二自由層FL2與種晶層101之間。垂直磁化強度增強層150可包含金屬氧化物。舉例來說，垂直磁化強度增強層150可包括鎂(Mg)、鈦(Ti)、鋁(Al)、鎂-鋅(MgZn)及鎂-硼(MgB)中的至少一者的氧化物。舉例來說，垂直磁化強度增強層150可由氧化鎂(MgO)所形成。至少一部分的垂直磁化強度增強層150可具有非晶結構。
圖7的實施例中，自由磁性結構FRL可經設置而不具有參照圖6所描述的垂直磁化強度增強層150。舉例來說，第二自由層FL2可與種晶層101接觸。在此實施例中，第二自由層FL2可經形成而與第二導電結構CS2接觸。第一自由層FL1及第二自由層FL2可配置在包括CoFeB、CoHf、Co或CoZr中的至少一者的 單層結構或多層結構中。第一自由層FL1及第二自由層FL2兩者分別可具有BCC結構。
圖8是繪示根據發明概念的示範實施例的磁性穿隧接面的參考磁性結構的部分剖面示意圖。
參照圖8，根據發明概念的示範實施例，參考磁性結構PNL可包括第一參考層PL1、第二交換耦合層103及第二參考層PL2，這些膜層可依序配置在穿隧阻障層TBR與第一導電結構CS1之間。種晶層101可配置在參考磁性結構PNL與第一導電結構CS1之間。本實施例的參考磁性結構PNL可例如是圖2所繪示的第一型磁性穿隧接面MTJ1的一部分。
種晶層101可包括構成六方最密堆疊(HCP)晶格的金屬原子。種晶層101可經形成而具有介於約10Å至約100Å之間的厚度。種晶層101可包括釕(Ru)及/或鈦(Ti)。在其他實施例中，種晶層101可包括構成面心立方(FCC)晶格的金屬原子。舉例來說，種晶層101可包括鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)或鋁(Al)中的至少一者。種晶層101可包括單一膜層或多個膜層，多個膜層中的至少一者可具有不同於其他者的晶體結構。若第一參考層PL1具有非晶態，則可省略種晶層101。
第一參考層PL1可具有實質上垂直於穿隧阻障層TBR的頂表面的磁化方向。第一參考層PL1可包括以下材料中的至少一者：具有L10結構的材料、具有六方最密堆疊結構的材料及非晶稀土過渡金屬(amorphous rare-earth transition metal；RE-TM)合金。 在示範實施例中，第一參考層PL1可包括具有L10結構的至少一種材料，諸如Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50及Fe50Ni50。在其他實施例中，第一參考層PL1可包括鈷-鉑(CoPt)無序合金或Co3Pt有序合金中的至少一者，在鈷-鉑(CoPt)無序合金中所包含的鉑(Pt)的含量介於約10原子%(at.%)至約45at.%之間。在另些實施例中，第一參考層PL1可包括非晶RE-TM合金中的至少一者，其中包含有鐵(Fe)、鈷(Co)或鎳(Ni)中的至少一者及稀土金屬(諸如鋱(Tb)、鏑(Dy)及釓(Gd))中的至少一者。
第二交換耦合層103可配置在第一參考層PL1上。第二交換耦合層103可經形成而具有約2Å至約20Å之間的厚度。第二交換耦合層103可不具有結晶形紋理(crystallographic texture)。舉例來說，第二交換耦合層103可形成在第一參考層PL1而具有均勻的厚度，但由於第二交換耦合層103具有小的厚度，故其可不具有結晶形紋理。在本說明書中，「結晶形紋理」表示多晶層的結晶形方向。換句話說，不具有任何結晶形紋理的第二交換耦合層103可包括具有任意方向的晶粒。
在第一參考層PL1下方更可配置有釘紮層(pinning layer)。釘紮層可包括至少一種反鐵磁性材料。舉例來說，釘紮層可包括PtMn、IrMn、FeMn、NiMn、MnO、MnS、MnTe、MnF2、FeF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO或Cr中的至少一者。釘紮層可固定與其鄰近的磁性層的磁化方向。
第二交換耦合層103可包括至少一種非磁性金屬元素， 其包括一種或多種非磁性過渡金屬。舉例來說，第二交換耦合層103可包括鎂(Mg)、鋁(Al)、鈦(Ti)、鉻(Cr)、釕(Ru)、銅(Cu)、鋅(Zn)、鉭(Ta)、金(Au)、銀(Ag)、鈀(Pd)、銠(Rh)、銥(Ir)、鉬(Mo)、釩(V)、鎢(W)、鈮(Nb)、鋯(Zr)、釔(Y)或鉿(Hf)中的至少一者。
在示範實施例中，第二交換耦合層103可包括多個膜層。 舉例來說，第二交換耦合層103可包括依序堆疊的下金屬化合物層、非磁性金屬層及上金屬化合物層。非磁性金屬層可包括鎂(Mg)、鋁(Al)、鈦(Ti)、鉻(Cr)、釕(Ru)、銅(Cu)、鋅(Zn)、鉭(Ta)、金(Au)、銀(Ag)、鈀(Pd)、銠(Rh)、銥(Ir)、鉬(Mo)、釩(V)、鎢(W)、鈮(Nb)、鋯(Zr)、釔(Y)或鉿(Hf)中的至少一者。所述下與上金屬化合物層可包括金屬氧化物、金屬氮化物、金屬氮氧化物及其任意組合。舉例來說，所述金屬化合物層可包括非磁性金屬層的化合物。所述上與下金屬化合物層可防止非磁性金屬層中的金屬原子擴散至其他鄰近的膜層。
第二參考層PL2可配置在第二交換耦合層103上。第二 參考層PL2可包括軟磁性材料。第二參考層PL2可具有低的阻尼常數及高的自旋極化比。舉例來說，第二參考層PL2可包括鈷(Co)、鐵(Fe)或鎳(Ni)中的至少一者。第二參考層PL2可更包括以下非磁性材料中的一者，包括：硼(B)、鋅(Zn)、鋁(Al)、鈦(Ti)、釕(Ru)、鉭(Ta)、矽(Si)、銀(Ag)、金(Au)、銅(Cu)、碳(C)及氮(N)。 舉例來說，第二參考層PL2可包括其中可添加硼(B)的CoFe或NiFe的膜層。再者，為了降低第二參考層PL2的飽和磁化強度，第二 參考層PL2可更包括鈦(Ti)、鋁(Al)、矽(Si)、鎂(Mg)、鉭(Ta)或矽(Si)中的至少一者。
第二參考層PL2可透過第二交換耦合層103的反鐵磁交換耦合而與第一參考層PL1耦接，從而第二參考層PL2的磁化方向與其厚度方向平行。舉例來說，第二參考層PL2的磁化方向可實質上與穿隧阻障層TBR的頂表面垂直。在其他實施例中，可省略第二交換耦合層103。
圖9是繪示根據發明概念的其他示範實施例的磁性穿隧接面的參考磁性結構的部分剖面示意圖。為了簡潔起見，將不詳細地描述此實施中相似於先前所繪示及描述的元件及特徵。
參照圖9，第一參考層PL1可配置在種晶層101與第二交換耦合層103之間。根據本實施例，參考磁性結構PNL可為圖2所繪示的第一型磁性穿隧接面MTJ1的部分。第一參考層PL1可包括交互堆疊在彼此頂部上的非磁性層161及鐵磁性層162。鐵磁性層162可包括鐵(Fe)、鈷(Co)或鎳(Ni)中的至少一者，而非磁性層161可包括鉻(Cr)、鉑(Pt)、鈀(Pd)、銥(Ir)、釕(Ru)、銠(Rh)、鋨(Os)、錸(Re)、金(Au)或銅(Cu)中的至少一者。舉例來說，第一參考層PL1可包括[Co/Pt]n、[Co/Pd]n、[Ni/Pt]n或其任意組合物中的至少一者，其中n表示膜層經堆疊的次數且為大於或等於2的自然數。鐵磁性層162可經形成而具有小的厚度，此厚度例如是對應於一個原子及數個原子之間的厚度。第一參考層PL1可透過第二交換耦合層103以反鐵磁性的交換耦合方式與第二參考層 PL2耦接。第一參考層PL1之外的其他元件可經設置而實質上具有與參照圖8所描述的實施例的相同特徵。
圖10及圖11繪示根據發明概念的另些示範實施例的磁 性穿隧接面的參考磁性結構的部分剖面示意圖。為了簡潔起見，將不詳細地描述此實施中相似於先前所繪示及描述的元件及特徵。
參照圖10及圖11，根據發明概念的另些示範實施例，參 考磁性結構PNL可包括第二參考層PL2、第二交換耦合層103及第一參考層PL1，這些膜層依序配置在穿隧阻障層TBR與第二導電結構CS2之間。根據本實施例，參考磁性結構PNL可為圖3所繪示的第二型磁性穿隧接面MTJ2的部分。
第二參考層PL2可包括軟磁性材料。第二參考層PL2可 具有低的阻尼常數及高的自旋極化比。舉例來說，第二參考層PL2可包括鈷(Co)、鐵(Fe)或鎳(Ni)中的至少一者。第二參考層PL2可更包括非磁性材料中的一者(例如，硼(B)、鋅(Zn)、鋁(Al)、鈦(Ti)、釕(Ru)、鉭(Ta)、矽(Si)、銀(Ag)、金(Au)、銅(Cu)、碳(C)及氮(N))。 舉例來說，第二參考層PL2可包括其中可添加硼(B)的CoFe或NiFe的膜層。再者，為了降低第二參考層PL2的飽和磁化強度，第二參考層PL2可更包括鈦(Ti)、鋁(Al)、矽(Si)、鎂(Mg)、鉭(Ta)或矽(Si)中的至少一者。
在圖10的實施例中，第一參考層PL1可包括以下材料中 的至少一者：具有L10結構的材料、具有六方最密堆疊結構的材料 及非晶稀土過渡金屬(RE-TM)合金。在示範實施例中，第一參考層PL1可包括具有L10結構的至少一種材料，諸如Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50及Fe50Ni50。在其他實施例中，第一參考層PL1可包括可包括鈷-鉑(CoPt)無序合金或具有六方最密堆疊結構的Co3Pt有序合金中的至少一者，在鈷-鉑(CoPt)無序合金中所包含的鉑(Pt)的含量介於約10原子%(at.%)至約45原子%之間。在另些實施例中，第一參考層PL1可包括非晶RE-TM合金中的至少一者，其中包含有鐵(Fe)、鈷(Co)或鎳(Ni)中的至少一者及稀土金屬(諸如鋱(Tb)、鏑(Dy)及釓(Gd))中的至少一者。
在圖11的實施例中，第一參考層PL1可包括交互堆疊在 彼此頂部上的非磁性層161及鐵磁性層162。鐵磁性層162可包括鐵(Fe)、鈷(Co)或鎳(Ni)中的至少一者，而非磁性層161可包括鉻(Cr)、鉑(Pt)、鈀(Pd)、銥(Ir)、釕(Ru)、銠(Rh)、鋨(Os)、錸(Re)、金(Au)或銅(Cu)中的至少一者。舉例來說，第一參考層PL1可包括[Co/Pt]n、[Co/Pd]n、[Ni/Pt]n或其任意組合物中的至少一者，其中n表示膜層經堆疊的次數且為等於或大於2的自然數。鐵磁性層162可經形成而具有小的厚度，此厚度例如是對應於一個原子及數個原子之間的厚度。第一參考層PL1可透過第二交換耦合層103以反鐵磁性的交換耦合方式與第二參考層PL2耦接。
圖14及圖15是例示性繪示包括根據發明概念的示範實 施例的半導體元件的電子元件的方塊圖。
參照圖15，包括一個或多個根據發明概念的示範實施例 所構成的半導體元件的電子元件1100可在以下元件中實施：個人數位數手(personal digital assistant；PDA)、筆記型電腦、移動式電腦(mobile computer)、網路平板電腦(web tablet)、無線電話(wireless phone)、手機(cell phone)、數位音樂播放器(digital music player)、有線或無線的電子元件或包括上述元件中的至少兩者的複合式電子元件。電子元件1100可包括控制器1110、輸入/輸出元1120(諸如小鍵盤(keypad)、鍵盤(keyboard)及顯示器)、記憶體元件1130及無線介面1140，上述元件透過匯流排1150而彼此連接。舉例來說，控制器1110可包括微處理器、數位訊號處理器、微控制器或相似物中的至少一者。記憶體元件1130可經設置以儲存用於控制器1110的指令碼(command code)或使用者資料。記憶體1130可包括一個或多個根據發明概念的示範實施例所構成的半導體元件。電子元件1100可使用介面1140，介面1140經設置以使用RF訊號來傳送資料至無線通信網路或由無線通信網路接收資料。舉例來說，無線介面1140可包括天線、無線收發器等等。 電子系統1100可用於通信系統的通信介面協定(communication interface protocol)中，通信系統例如是CDMA、GSM、NADC、E-TDMA、WCDMA、CDMA2000、Wi-Fi、Muni Wi-Fi、藍芽(Bluetooth)、DECT、無線USB、快閃OFDM(Flash-OFDM)、IEEE 802.20、GPRS、iBurst、WiBro、WiMAX、WiMAX-Advanced、UMTS-TDD、HSPA、EVDO、LTE-Advanced、MMDS等等。
參照圖14，現在將描述包括一個或多個根據發明概念的 示範實施例的半導體元件的記憶體系統。記憶體系統1200可包括用於儲存龐大數量資料的記憶體1210及記憶體控制器1220。記憶體控制器1220回應主機之讀取/寫入的要求以控制記憶體1210使其讀取儲存於記憶體1210中的資料或將資料寫入至記憶體1210中。記憶體控制器1220可包括位址對映表(address mapping table)，以用於從主機(例如移動式元件或電腦系統)提供位址對映至記憶體1210的實體位址。記憶體1210可為根據發明概念的示範性實施例所構成的半導體元件。
可使用多種及多樣化的封裝技術來封裝以上所揭露的半 導體記憶體元件。舉例來說，可使用下列技術之任一者來封裝根據前述實施例的半導體記憶體元件，包括：堆疊式封裝(package on package；PoP)技術、球柵陣列封裝(ball grid arrays；BGAs)技術、晶片尺寸封裝(chip scale packages；CSPs)技術、塑料式導線晶片承載封裝(plastic leaded chip carrier；PLCC)技術、塑料式雙列直插式封裝(plastic dual in-line package；PDIP)技術、窩伏爾組件內晶片封裝(die in waffle pack)技術、盤內晶粒封裝(die in wafer form)技術、板上晶片封裝(chip on board；COB)技術、陶瓷雙內線封裝(ceramic dual in-line package；CERDIP)技術、塑料式四面扁平封裝(plastic quad flat pack；PQFP)技術、薄型四面扁平封裝(thin quad flat pack；TQFP)技術、小型封裝(small outline package；SOIC)技術、超小型封裝(shrink small outline package；SSOP)技術、薄型小型封裝(thin small outline，TSOP)技術、薄 型四面扁平封裝(thin quad flat pack，TQFP)技術、系統級封裝(system in package；SIP)技術、多晶片封裝(multi-chip package；MCP)技術、晶圓級製程封裝(wafer-level fabricated package；WFP)技術及晶圓級加工堆疊封裝(wafer-level processed stack Package；WSP)。
安裝了根據上述實施例之一所構成的半導體記憶體元件 的封裝，可更包括控制所述半導體記憶體元件的至少一種半導體元件(例如控制器及/或邏輯元件)。
根據發明概念的示範實施例，磁性穿隧接面可包括厚度 不同的兩個自由層，從而提供磁性記憶體元件高的MR比及低的交換電流。在示範實施例中，可以藉由垂直磁化強度增強層改善第二自由層的垂直磁化性質。
雖然已特別地繪示及描述發明概念的示範實施例，本領域具有通常知識人員應理解的是，可從其產生形式上及細節上的改變而不違背所附之申請專利範圍精神或範疇。
105‧‧‧第一交換耦合層
150‧‧‧垂直磁化強度增強層
CS2‧‧‧第二導電結構
FL1‧‧‧第一自由層
FL2‧‧‧第二自由層
FRL‧‧‧自由磁性結構
TBR‧‧‧穿隧阻障層

Claims (25)

  1. 一種磁性記憶體元件，包括：自由磁性結構；以及參考磁性結構，與所述自由磁性結構分開，且在所述自由磁性結構與所述參考磁性結構之間配置有穿隧阻障層，其中所述自由磁性結構包括交換耦合層、第一自由層及第二自由層，所述第一自由層及所述第二自由層配置在所述交換耦合層的相對兩側而彼此分開，其中所述第一自由層配置在所述第二自由層與所述穿隧阻障層之間，其中所述第一自由層的厚度大於第一最大異向性厚度，所述第一自由層在所述第一最大異向性厚度處具有最大垂直異向性，且其中所述第二自由層的厚度小於第二最大異向性厚度，所述第二自由層在所述第二最大異向性厚度處具有最大垂直異向性。
  2. 如申請專利範圍第1項所述的磁性記憶體元件，其中所述第一自由層及所述第二自由層經設置而具有界面垂直異向性。
  3. 如申請專利範圍第2項所述的磁性記憶體元件，其中所述第一自由層的厚度比所述第一自由層不再具有垂直磁化強度的最大厚度要小，從而使得所述第一自由層具有垂直磁化強度。
  4. 如申請專利範圍第2項所述的磁性記憶體元件，其中所述第二自由層的厚度比低於其所述第二自由層即不具有垂直磁化強 度者的最小厚度要大，從而使得所述第二自由層具有垂直磁化強度。
  5. 如申請專利範圍第1項所述的磁性記憶體元件，其中所述第二自由層包括至少一部分具有非晶結構。
  6. 如申請專利範圍第1項所述的磁性記憶體元件，其中所述第一自由層包括與所述第二自由層相同的材料，且其中所述第一自由層的厚度為所述第二自由層的厚度的至少約1.5倍。
  7. 如申請專利範圍第1項所述的磁性記憶體元件，其中所述第一自由層及所述第二自由層各自包括展現內在平面內磁化性質的材料。
  8. 如申請專利範圍第7項所述的磁性記憶體元件，其中所述第一自由層及所述第二自由層各自包括硼、以及鈷、鐵或鎳中的至少一者。
  9. 如申請專利範圍第1項所述的磁性記憶體元件，其中所述自由磁性結構更包括垂直磁化強度增強層，與所述交換耦合層分開且配置在所述第二自由層的一相對側。
  10. 如申請專利範圍第9項所述的磁性記憶體元件，其中所述垂直磁化強度增強層與所述第二自由層接觸。
  11. 如申請專利範圍第9項所述的磁性記憶體元件，其中所述垂直磁化強度增強層包括至少一部分具有非晶結構。
  12. 如申請專利範圍第9項所述的磁性記憶體元件，其中所 述垂直磁化強度增強層比所述穿隧阻障層薄。
  13. 如申請專利範圍第9項所述的磁性記憶體元件，其中所述垂直磁化強度增強層的RA值小於所述穿隧阻障層的RA值。
  14. 如申請專利範圍第9項所述的磁性記憶體元件，其中所述垂直磁化強度增強層包括金屬氧化物。
  15. 如申請專利範圍第1項所述的磁性記憶體元件，更包括基板，其中所述自由磁性結構配置在所述基板與所述穿隧阻障層之間。
  16. 如申請專利範圍第1項所述的磁性記憶體元件，更包括基板，其中所述自由磁性結構與所述基板分開配置在所述穿隧阻障層的一相對側。
  17. 如申請專利範圍第1項所述的磁性記憶體元件，其中所述交換耦合層包括金屬。
  18. 如申請專利範圍第17項所述的磁性記憶體元件，其中所述交換耦合層包括Ta、W、Nb、Ru、Ti、Cr、V、Mo或Re中的至少一者。
  19. 一種磁性記憶體元件，包括：穿隧阻障層，位於基板上；自由磁性結構；以及參考磁性結構，與所述自由磁性結構分開且配置在所述穿隧 阻障層的一相對側，其中所述自由磁性結構包括：第一自由層及第二自由層，在所述穿隧阻障層的相對兩側且彼此分開，所述第一自由層及所述第二自由層具有界面垂直磁異向性；以及垂直磁化強度增強層，與所述第二自由層接觸且與交換耦合層分開配置在所述第二自由層的一相對側，且其中所述第二自由層比所述第一自由層薄。
  20. 如申請專利範圍第19項所述的磁性記憶體元件，其中所述垂直磁化強度增強層包括至少一部分具有非晶結構。
  21. 如申請專利範圍第19項所述的磁性記憶體元件，其中所述垂直磁化強度增強層比所述穿隧阻障層薄。
  22. 如申請專利範圍第19項所述的磁性記憶體元件，其中所述垂直磁化強度增強層的RA值小於所述穿隧阻障層的RA值。
  23. 如申請專利範圍第19項所述的磁性記憶體元件，其中所述第一自由層的厚度大於第一最大異向性厚度，所述第一最大異向性厚度為所述第一自由層具有最大垂直異向性時的厚度，且所述第一自由層的厚度比所述第一自由層不再具有垂直磁化強度的最大厚度要小，從而使得所述第一自由層具有垂直磁化強度。
  24. 如申請專利範圍第19項所述的磁性記憶體元件，其中所述第二自由層的厚度比低於其所述第二自由層即不具有垂直磁化強度的最小厚度要大，從而使得所述第二自由層具有垂直磁化強 度，且所述第二自由層的厚度小於第二最大異向性厚度，所述第二最大異向性厚度為所述第二自由層具有最大垂直異向性時的厚度。
  25. 一種磁性記憶體元件，包括：穿隧阻障層，位於基板上；以及自由磁性結構及參考磁性結構，藉由所述穿隧阻障層而彼此分開，其中所述自由磁性結構包括：第一自由層及第二自由層，藉由交換耦合層彼此分開；以及垂直磁化強度增強層，與所述第二自由層接觸且藉由所述第二自由層與所述交換耦合層分開配置，其中所述垂直磁化強度增強層及所述第二自由層各自包括至少一部分具有非晶結構。
TW103124340A 2013-08-02 2014-07-16 具有垂直磁性穿隧接面的磁性記憶體元件 TWI628653B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0091983 2013-08-02
KR1020130091983A KR102153559B1 (ko) 2013-08-02 2013-08-02 수직 자기터널접합을 구비하는 자기 기억 소자

Publications (2)

Publication Number Publication Date
TW201519230A true TW201519230A (zh) 2015-05-16
TWI628653B TWI628653B (zh) 2018-07-01

Family

ID=52426910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124340A TWI628653B (zh) 2013-08-02 2014-07-16 具有垂直磁性穿隧接面的磁性記憶體元件

Country Status (4)

Country Link
US (2) US9490298B2 (zh)
KR (1) KR102153559B1 (zh)
CN (1) CN104347796B (zh)
TW (1) TWI628653B (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
WO2016148392A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR101698532B1 (ko) * 2015-03-18 2017-01-20 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
KR101705125B1 (ko) * 2015-03-18 2017-02-13 한양대학교 산학협력단 메모리 소자
CN104766923B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种三层结构记忆层的磁电阻元件
CN104868052B (zh) * 2015-04-16 2017-12-15 上海磁宇信息科技有限公司 一种可调的垂直式磁电阻元件
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
CN105633275B (zh) * 2015-09-22 2018-07-06 上海磁宇信息科技有限公司 一种垂直型stt-mram记忆单元及其读写方法
WO2017052631A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with multi-layered filter stack
WO2017052606A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Psttm device with free magnetic layers coupled through a metal layer having high temperature stability
EP3353826A4 (en) 2015-09-25 2019-07-03 INTEL Corporation PSTTM DEVICE WITH FLOOR ELECTRODE LIMIT MATERIAL
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR101874171B1 (ko) * 2016-03-24 2018-08-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
CN107369758B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
CN107369757B (zh) * 2016-05-11 2020-09-15 上海磁宇信息科技有限公司 一种采用拓扑绝缘体构成的电子自旋滤波器
CN107369759B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
WO2018004616A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Crystal texture barrier in pmtj stack design
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
KR102612437B1 (ko) 2016-10-31 2023-12-13 삼성전자주식회사 자기 기억 소자
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10794968B2 (en) * 2017-08-24 2020-10-06 Everspin Technologies, Inc. Magnetic field sensor and method of manufacture
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
JP2019096815A (ja) 2017-11-27 2019-06-20 株式会社サムスン日本研究所 磁気トンネル接合素子及び磁気抵抗メモリ装置
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10930840B2 (en) * 2018-01-23 2021-02-23 Seagate Technology Llc Exchange-coupled composites
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11120856B2 (en) * 2018-04-23 2021-09-14 Regents Of The University Of Minnesota Spin-orbit torque devices
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
JP2020043202A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10991756B2 (en) 2018-10-23 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar selector with independently tunable threshold voltages
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11107859B2 (en) * 2019-08-05 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with unipolar selectors
CN112635650B (zh) * 2019-10-08 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储器
CN112750945A (zh) * 2019-10-31 2021-05-04 上海磁宇信息科技有限公司 一种具双自由层的磁性随机存储器存储单元
CN112864308B (zh) * 2019-11-12 2023-04-28 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112802959A (zh) * 2019-11-13 2021-05-14 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
CN111697127B (zh) * 2020-05-08 2022-07-12 北京航空航天大学 自旋轨道矩磁性器件、磁性隧道结器件及磁存储器
US20240268236A1 (en) * 2023-02-06 2024-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction (mtj) having a diffusion blocking spacer layer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252742C (zh) * 2002-03-27 2006-04-19 复旦大学 一种磁性多层膜中实现垂直各向异性的方法
US7927724B2 (en) * 2004-05-28 2011-04-19 Hitachi Global Storage Technologies Netherlands B.V. Magnetic recording media with orthogonal anisotropy enhancement or bias layer
US8183652B2 (en) 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8058697B2 (en) 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP5062597B2 (ja) 2008-08-29 2012-10-31 独立行政法人産業技術総合研究所 トンネル磁気抵抗素子
JP2010080496A (ja) 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8724414B2 (en) * 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
US8254195B2 (en) * 2010-06-01 2012-08-28 Qualcomm Incorporated High-speed sensing for resistive memories
JP5093910B2 (ja) 2010-09-16 2012-12-12 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5148673B2 (ja) 2010-09-17 2013-02-20 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP5691604B2 (ja) 2011-02-17 2015-04-01 富士通株式会社 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자

Also Published As

Publication number Publication date
CN104347796A (zh) 2015-02-11
US9490298B2 (en) 2016-11-08
US9859333B2 (en) 2018-01-02
CN104347796B (zh) 2018-10-16
US20170025472A1 (en) 2017-01-26
TWI628653B (zh) 2018-07-01
US20150035095A1 (en) 2015-02-05
KR102153559B1 (ko) 2020-09-08
KR20150015927A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
TWI628653B (zh) 具有垂直磁性穿隧接面的磁性記憶體元件
US9691967B2 (en) Magnetic memory devices having perpendicular magnetic tunnel structures therein
US9203014B2 (en) Magnetic memory devices having junction magnetic layers and buffer layers and related methods
US9166144B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
US9356228B2 (en) Magnetic tunneling junction devices, memories, memory systems, and electronic devices
CN106803532B (zh) 具有垂直磁隧道结的磁存储器件
US9424904B2 (en) Magnetic memory devices including oxide multiferroic material
KR102466342B1 (ko) 자기 메모리 소자
US9299923B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
JP6999122B2 (ja) 垂直磁気トンネル接合を含む磁気記憶素子
KR102017622B1 (ko) 수직 자기터널접합을 구비하는 자기 메모리 장치들