CN104347796B - 具有垂直磁隧道结的磁存储装置 - Google Patents

具有垂直磁隧道结的磁存储装置 Download PDF

Info

Publication number
CN104347796B
CN104347796B CN201410370250.4A CN201410370250A CN104347796B CN 104347796 B CN104347796 B CN 104347796B CN 201410370250 A CN201410370250 A CN 201410370250A CN 104347796 B CN104347796 B CN 104347796B
Authority
CN
China
Prior art keywords
layer
free layer
free
thickness
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410370250.4A
Other languages
English (en)
Other versions
CN104347796A (zh
Inventor
金佑塡
金基雄
林佑昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104347796A publication Critical patent/CN104347796A/zh
Application granted granted Critical
Publication of CN104347796B publication Critical patent/CN104347796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204—Exchange coupling of amorphous multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供了一种磁存储装置，所述磁存储装置可以包括通过隧道阻挡件彼此分隔开的自由磁结构和参考磁结构。自由磁结构可以包括交换耦合层以及通过交换耦合层彼此分隔开的第一自由层和第二自由层。第一自由层可以设置在第二自由层和隧道阻挡件之间。第一自由层的厚度可以大于第一最大各向异性厚度，第一最大各向异性厚度是第一自由层具有最大垂直各向异性时的厚度。第二自由层的厚度可以小于第二最大各向异性厚度，第二最大各向异性厚度是第二自由层具有最大垂直各向异性时的厚度。具有不同厚度的两个自由层的磁隧道结能够实现具有提高的MR比率和减小的切换电流的磁存储装置。

Description

具有垂直磁隧道结的磁存储装置
本专利申请要求于2013年8月2号提交到韩国知识产权局的第10-2013-0091983号韩国专利申请的优先权，该韩国专利申请的内容通过引用被全部包含于此。
技术领域
本发明构思的示例实施例涉及磁存储装置，具体地讲，涉及具有垂直磁隧道结的磁存储装置。
背景技术
由于对具有快速操作速度和低功耗的电子装置的增长的需求，用在这些电子装置中的半导体器件也必须用低的操作电压提供快速的操作速度。作为满足这样的需求的方式，已经提出了磁存储装置。例如，磁存储装置可以提供诸如低延迟(latency)和非易失性的技术优点。因此，磁存储装置正在被认为是新兴的下一代存储装置。
磁存储装置可以包括磁隧道结(MTJ)。磁隧道结可以包括两个磁层和设置在两个磁层之间的隧道阻挡层。磁隧道结的电阻可以根据磁层的磁化方向而改变。例如，当磁层具有反平行的磁化方向时的磁隧道结的电阻可以比当磁层具有平行磁化方向时的磁隧道结的电阻高。这样的电阻差异可以用于磁存储装置的数据存储操作。然而，仍然需要进行更多的研究以能够成功地并且有效地大批量制造磁存储装置。
发明内容
本发明构思的示例实施例提供了一种磁存储装置及其制造方法，在该磁存储装置中，磁隧道结被构造为具有提高的MR比率和/或减小的切换电流。
根据本发明构思的示例实施例，一种磁存储装置可以包括彼此分隔开的自由磁结构和参考磁结构，并且隧道阻挡件设置在它们之间。自由磁结构可以包括交换耦合层以及在交换耦合层的相反侧上彼此分隔开的第一自由层和第二自由层，并且第一自由层可以设置在第二自由层和隧道阻挡件之间。第一自由层的厚度可以大于第一最大各向异性厚度(第一自由层具有最大垂直各向异性时的厚度)，第二自由层的厚度可以小于第二最大各向异性厚度(第二自由层具有最大垂直各向异性时的厚度)。
在示例实施例中，第一自由层和第二自由层可以被构造为具有界面垂直各向异性。
在示例实施例中，第一自由层的厚度可以小于最大厚度，从而使第一自由层具有垂直磁化。
在示例实施例中，第二自由层的厚度可以大于最小厚度，从而使第二自由层具有垂直磁化。
在示例实施例中，第二自由层可以包括具有非晶结构的至少一部分。
在示例实施例中，第一自由层可以包括与第二自由层相同的材料，并且第一自由层的厚度可以是第二自由层的厚度的至少大约1.5倍。
在示例实施例中，第一自由层和第二自由层中的每个可以包括展现出固有的面内磁化性质的材料。
在示例实施例中，第一自由层和第二自由层可以包括钴、铁和镍中的至少一种和硼。
在示例实施例中，自由磁结构还可以包括与交换耦合层分隔开并且布置在第二自由层的与交换耦合层相反的一侧上的垂直磁化增强层。
在示例实施例中，垂直磁化增强层可以与第二自由层接触。
在示例实施例中，垂直磁化增强层可以包括具有非晶结构的至少一部分。
在示例实施例中，垂直磁化增强层可以比隧道阻挡件薄。
在示例实施例中，垂直磁化增强层的RA值可以小于隧道阻挡件的RA值，其中，R表示电阻，A表示与相邻层的接触面积。
在示例实施例中，垂直磁化增强层可以包括金属氧化物。
在示例实施例中，所述磁存储装置还可以包括基底。自由磁结构可以设置在基底和隧道阻挡件之间。
在示例实施例中，所述磁存储装置还可以包括基底。自由磁结构可以在隧道阻挡件的与基底相反的一侧上与基底分隔开地设置。
在示例实施例中，交换耦合层可以包括金属。
在示例实施例中，交换耦合层可以包括Ta、W、Nb、Ru、Ti、Cr、V、Mo和Re中的至少一种。
根据本发明构思的示例实施例，一种磁存储装置可以包括：隧道阻挡件，位于基底上；以及自由磁结构和参考磁结构，在隧道阻挡件的相反侧上彼此分隔开。自由磁结构可以包括：第一自由层和第二自由层，在交换耦合层的相反侧上彼此分隔开以具有界面垂直磁各向异性；以及垂直磁化增强层，与第二自由层接触地布置并且布置在第二自由层的与交换耦合层相反的一侧上。第二自由层可以比第一自由层薄。
在示例实施例中，垂直磁化增强层可以包括具有非晶结构的至少一部分。
在示例实施例中，垂直磁化增强层可以比隧道阻挡件薄。
在示例实施例中，垂直磁化增强层的RA值可以小于隧道阻挡件的RA值，其中，R表示电阻，A表示与相邻层的接触面积。
在示例实施例中，垂直磁化增强层可以包括金属氧化物。
在示例实施例中，第一自由层的厚度可以大于第一最大各向异性厚度(第一自由层具有最大垂直各向异性时的厚度)，并且第一自由层的厚度可以小于最大厚度，从而使第一自由层具有垂直磁化。
在示例实施例中，第二自由层的厚度可以大于最小厚度，使第二自由层具有垂直磁化，并且第二自由层的厚度可以小于第二最大各向异性厚度(第二自由层具有最大垂直各向异性时的厚度)。
根据本发明构思的示例实施例，一种磁存储装置可以包括：隧道阻挡件，位于基底上；以及自由磁结构和参考磁结构，在隧道阻挡件的相反侧上分隔开地布置。自由磁结构可以包括：第一自由层和第二自由层，在交换耦合层的相反侧上彼此分隔开；以及垂直磁化增强层，与第二自由层接触并且布置在第二自由层的与交换耦合层相反的一侧上。垂直磁化增强层和第二自由层中的每个可以包括具有非晶结构的至少一部分。
在示例实施例中，第一自由层可以具有BCC结构，隧道阻挡件可以具有NaCl结构。
在示例实施例中，垂直磁化增强层可以比隧道阻挡件薄，并且垂直磁化增强层可以包括金属氧化物。
在示例实施例中，第一自由层的厚度可以大于第一最大各向异性厚度，并且可以小于最大厚度，从而使第一自由层具有垂直磁化。
在示例实施例中，第二自由层的厚度可以大于最小厚度，使得第二自由层具有垂直磁化，并且可以小于第二最大各向异性厚度。
在示例实施例中，交换耦合层可以包括Ta、W、Nb、Ru、Ti、Cr、V、Mo和Re中的至少一种。
附图说明
根据下面的结合附图的简要描述，示例实施例将被更清楚地理解。在附图中：
图1是示出根据本发明构思的示例实施例的磁存储装置的单位存储单元的示意电路图。
图2和图3是示出根据本发明构思的示例实施例的磁隧道结的示意图。
图4是示出根据本发明构思的示例实施例的磁隧道结的自由磁结构的略微示意性的剖视图。
图5是示出根据本发明构思的其它示例实施例的磁隧道结的自由磁结构的略微示意性的剖视图。
图6和图7是示出根据本发明构思的其它示例实施例的磁隧道结的自由磁结构的略微示意性的剖视图。
图8是示出根据本发明构思的示例实施例的磁隧道结的参考磁结构的略微示意性的剖视图。
图9是示出根据本发明构思的其它示例实施例的磁隧道结的参考磁结构的略微示意性的剖视图。
图10和图11是示出根据本发明构思的其它示例实施例的磁隧道结的参考磁结构的略微示意性的剖视图。
图12是磁层和垂直磁化诱导层之间的界面的略微示意性图示，以帮助描述磁层由于与垂直磁化诱导层接触所引起的界面垂直磁各向异性。
图13是示出界面磁层的垂直各向异性和磁存储装置的MR比率对界面磁层的厚度的依赖性的曲线图。
图14和图15是示意性地示出包括根据本发明构思的示例实施例构造的一个或更多个半导体器件的电子装置的框图。
具体实施方式
现在将参照附图更充分地描述本发明构思的示例实施例，在附图中示出了示例实施例。然而，本发明构思的示例实施例可以以许多不同的形式来实施，并且不应该被理解为局限于在此提出的实施例；而是，提供这些实施例使得本公开将是彻底的且完整的，并将把示例实施例的构思充分地传达给本领域的技术人员。在附图中，每个图意图示出特定示例实施例中利用的方法、结构和/或材料的一般特性，并且意图对以下提供的书面描述进行补充。然而，附图并不是按比例的并且可能不会精确地反映任意给出的实施例的结构或性能特性，并且不应该被解释为限定或限制这些示例实施例包含的值或性质的范围。例如，为了清楚起见，可以缩小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在各附图中使用相同或相似的附图标记意在表示存在相同或相似的元件或特征。在附图中，同样的附图标记指示同样的元件，并且将省略其多余的描述。
将理解的是当元件被称作“连接到”或“结合到”另一元件时，它可以直接连接到或结合到所述另一元件，或者可以存在中间元件。相反地，当元件被称作“直接连接到”或“直接结合到”另一元件时，不存在中间元件。应当以相同的方式解释用于描述元件或层之间的关系的其它词语(例如“在…之间”和“直接在…之间”、“与…相邻”和“与…直接相邻”、“在…上”和“直接在…上”)。
将理解的是，尽管在这里可使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不应该受这些术语的限制。而是，这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。如在此使用的，术语“和/或”包括一个或更多个相关所列项目的任意和所有组合。
为了便于描述，在这里可使用空间相对术语，如“在…下面”、“在…下方”、“下部的”、“在…上方”和“上部的”等来描述如图中所示的一个元件或特征与其它元件或特征的关系。将理解的是，空间相对术语意在包含除了在图中描绘的方位之外的装置在使用或操作中的不同方位。例如，如果图中的装置被翻转，则描述为在其它元件或特征“下面”或“下方”的元件将被定位为“在”其它元件或特征“上方”。因此，示例性术语“在…下方”可包括“在…上方”和“在…下方”两种方位。所述装置可以被另外定位(旋转90度或者在其它方位)，并且应当相应地解释这里使用的空间相对描述语。
这里使用的术语仅是为了描述具体实施例的目的，而不意图限制本发明构思。如这里所使用的，除非上下文另外明确指出，否则单数形式的“一”、“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，如果这里使用术语“包含”和/或“包括”，则说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思一致的意思，而不应理想地或者过于形式化地解释它们的意思。
图1是示出根据本发明构思的示例实施例的磁存储装置的单位存储单元的示意电路图。
参照图1，单位存储单元UMC可以设置在交叉的第一互连线L1和第二互连线L2之间。单位存储单元UMC可以串联连接到第一互连线L1和第二互连线L2。单位存储单元UMC可以包括选择器件SW和磁隧道结MTJ。选择器件SW和磁隧道结MTJ可以彼此串联电连接。在特定实施例中，第一互连线L1和第二互连线L2中的一个可以被用作字线，并且另一个可以被用作位线。
选择器件SW可以被构造为选择性地控制经过磁隧道结MTJ的电流。例如，选择器件SW可以是二极管、PNP双极晶体管、NPN双极晶体管、NMOS场效应晶体管(TFT)和PMOS FET中的一种。当选择器件SW是诸如双极晶体管和MOSFET的三端子开关器件时，额外的互连线(未示出)可以连接到选择器件SW。
磁隧道结MTJ可以包括第一垂直磁结构MS1、第二垂直磁结构MS2和设置在它们之间的隧道阻挡件TBR。第一垂直磁结构MS1和第二垂直磁结构MS2中的每个可以包括至少一个磁层。在示例实施例中，例如在图1中所示，磁隧道结MTJ还可以包括设置在第一垂直磁结构MS1和选择器件SW之间的第一导电结构CS1，以及设置在第二垂直磁结构MS2和第二互连线L2之间的第二导电结构CS2。
图2和图3是示出根据本发明构思的示例实施例的磁隧道结的示意图。参照图2和图3，第一垂直磁结构MS1和第二垂直磁结构MS2的磁层中的一个可以被构造为具有固定的磁化方向，所述固定的磁化方向不被普通环境下产生的外部磁场改变。在本说明书中，为了便于说明，术语“参考磁结构PNL”将被用于表示具有这种固定的磁化性质的磁层。相反地，第一垂直磁结构MS1和第二垂直磁结构MS2的磁层中的另一个可以被构造为具有可变的磁化方向，所述可变的磁化方向可以通过施加到其的外部磁场来进行切换。在下文中，术语“自由磁结构FRL”将被用于表示具有这种可切换的磁化性质的磁层。例如，如在图2和图3中所示，磁隧道结MTJ1和MTJ2可以包括通过隧道阻挡件TBR彼此分隔开的至少一个自由磁结构FRL和至少一个参考磁结构PNL。
磁隧道结MTJ1和MTJ2的电阻可以取决于自由磁结构FRL和参考磁结构PNL的磁化方向的相对取向。例如，在相对取向是反平行时磁隧道结MTJ1和MTJ2的电阻可以远大于相对取向是平行时的电阻。这意味着磁隧道结MTJ1和MTJ2的电阻可以通过改变自由磁结构FRL的磁化方向来控制。根据本发明构思的实施例的磁存储装置可以通过利用该数据存储机制来实现。
如在图2和图3中所示，磁隧道结MTJ1和MTJ2的第一垂直磁结构MS1和第二垂直磁结构MS2可以顺序地形成在基底Sub上。根据自由磁结构FRL和基底Sub之间的相对构造和/或自由磁结构FRL和参考磁结构PNL的形成次序，磁隧道结MTJ1和MTJ2可以例如被分为两种类型中的一种：
(a)第一类型的磁隧道结MTJ1，被构造成使得第一垂直磁结构MS1和第二垂直磁结构MS2分别包括参考磁结构PNL和自由磁结构FRL，如图2中所示，以及
(b)第二类型的磁隧道结MTJ2，被构造成使得第一垂直磁结构MS1和第二垂直磁结构MS2分别包括自由磁结构FRL和参考磁结构PNL，如图3中所示。
图4是示出根据本发明构思的示例实施例的磁隧道结的自由磁结构的略微示意性的剖视图。
参照图4，自由磁结构FRL可以包括顺序地设置在隧道阻挡件TBR和第二导电结构CS2之间的第一自由层FL1、第一交换耦合层105和第二自由层FL2。根据本实施例，自由磁结构FRL可以是图2的第一类型的磁隧道结MTJ1的一部分。
隧道阻挡件TBR可以包括如下材料中的至少一种：镁(Mg)的氧化物、钛(Ti)的氧化物、铝(Al)的氧化物、镁-锌(MgZn)的氧化物、镁-硼(MgB)的氧化物、钛(Ti)的氮化物和钒(V)的氮化物。例如，隧道阻挡件TBR可以是氧化镁(MgO)层。可选择地，隧道阻挡件TBR可以包括由一种或更多种不同材料组成的多个层。
可以选择第一交换耦合层105的厚度，使得第一自由层FL1能通过与第二自由层FL2的磁相互作用展现反平行垂直磁化。第一自由层FL1和第二自由层FL2之间的交换积分能(exchange integral energy)可以是零或更高。在示例实施例中，第一交换耦合层105可以具有大约至大约之间的范围的厚度。
第一交换耦合层105可以由以下材料中的至少一种形成或包括以下材料中的至少一种：Ta、W、Nb、Ru、Ti、Cr、V、Mo和Re。第一交换耦合层105可以例如形成为具有体心立方(BCC)或六方密堆积(HCP)结构。
垂直磁化增强层150可以设置在第二自由层FL2和第二导电结构CS2之间。垂直磁化增强层150可以包括金属氧化物层。例如，垂直磁化增强层150可以包括从由镁(Mg)的氧化物、钛(Ti)的氧化物、铝(Al)的氧化物、镁-锌(MgZn)的氧化物和镁-硼(MgB)的氧化物组成的组中选择的至少一种材料。例如，垂直磁化增强层150可以由氧化镁(MgO)形成。垂直磁化增强层150的至少一部分可以具有非晶结构。例如，垂直磁化增强层150可以是基本上非晶的，或者它的与第二自由层FL2接触的下部可以是非晶的。这里，“基本上非晶的”意味着所考虑的层或图案实质上是非晶的，虽然其中的一部分可以具有局部化的晶界或不同的结晶取向。例如，基本上非晶的层可以包括具有小角度晶界的多个部分。
根据本发明构思的示例实施例，例如，因为通过第一交换耦合层105与第一自由层FL1的反铁磁交换耦合，所以第二自由层FL2可以具有与其厚度方向平行的磁化方向。换句话说，第二自由层FL2可以具有与隧道阻挡件TBR的顶表面垂直的磁化方向。
第一自由层FL1和第二自由层FL2可以包括具有界面垂直磁各向异性的材料。界面垂直磁各向异性可以指垂直磁化现象，其中，当具有固有的面内磁化(in-planemagnetization)性质的磁层与另一层接触时，可以在该磁层的界面处看到所述垂直磁化现象。这里，术语“固有的面内磁化性质”意味着：当没有向其施加的外部磁场时，磁层的磁化方向平行于磁层的纵向方向而取向。例如，在具有固有的面内磁化性质的磁层形成在基底上并且没有向其施加的外部磁场的情况下，磁层的磁化方向可以基本平行于基底的顶表面而取向。
虽然第一自由层FL1和第二自由层FL2具有固有的面内磁化性质，但是与它们相邻的层可以使第一自由层FL1和第二自由层FL2展现非固有的垂直磁化性质。非固有的垂直磁化性质可以取决于自由层的厚度。现在将参照图12和图13更详细地描述界面磁层的界面垂直磁各向异性和装置的MR比率对界面磁层的厚度的依赖性。
图12是磁层IPA和垂直磁化诱导层PM之间的界面的略微示意性图示，以帮助描述磁层IPA由于与垂直磁化诱导层PM接触所引起的界面垂直磁各向异性。接触垂直磁化诱导层PM的磁层在下文中将称作“界面磁层IPA”。图13是示出界面磁层IPA的垂直各向异性和具有界面磁层IPA的磁存储装置10的MR比率对界面磁层IPA的厚度t的依赖性的曲线图。
参照图12和图13，虽然界面磁层IPA可以具有固有的面内磁化性质，但是由于界面磁层IPA与垂直磁化诱导层PM接触，所以界面磁层IPA的磁化方向可以改变成平行于界面磁层IPA的厚度方向(例如，Z方向)。这样的界面垂直磁各向异性可以由例如各种可能原因中的至少一种导致。界面垂直磁各向异性可以由例如金属和氧之间的化学键合而导致。例如，在垂直磁化诱导层PM包含金属氧化物(例如，MgO)并且界面磁层IPA包含CoFeB的情况下，界面垂直磁各向异性可以由垂直磁化诱导层PM中的氧(O)和界面磁层IPA中的铁(Fe)之间的化学键合而导致。例如，当界面磁层IPA中的非金属元素(例如硼(B))从垂直磁化诱导层PM和界面磁层IPA之间的界面向外扩散(out-diffuse)或者耗尽时，氧和铁之间的这种键合可以增强。例如在界面磁层IPA的沉积之后可执行的热处理工艺可以使非金属元素(例如硼(B))向外扩散或耗尽，从而可以引起界面垂直磁各向异性。
界面磁层IPA的界面垂直各向异性可以根据它的厚度而变化。例如，界面垂直各向异性Ku*t可以通过下式表示：
【式1】
其中，Hk是硬轴各向异性场，Ms是饱和磁化强度，t是厚度，并且Ku是各向异性能。
如在图13中所示，界面垂直各向异性Ku*t在界面磁层IPA的特定厚度处具有最大值，其中，所述特定厚度将被称作“最大各向异性厚度”tM。即，界面磁层IPA的界面垂直各向异性在从第一厚度t1至最大各向异性厚度tM的厚度范围内逐渐提高，然后，在从最大各向异性厚度tM至第二厚度t2的厚度范围内逐渐降低。第一厚度t1可以是允许界面磁层IPA具有垂直磁化的界面磁层IPA的最小厚度。例如，在界面磁层IPA的厚度小于第一厚度t1的情况下，界面磁层IPA可以展现面内磁化或具有非磁性性质。
第二厚度t2可以是仍然允许界面磁层IPA具有垂直磁化的界面磁层IPA的最大厚度。例如，在界面磁层IPA的厚度大于第二厚度t2的情况下，界面磁层IPA可以展现面内磁化，其是由对垂直磁化诱导层PM的依赖性相对降低引起的。
换句话说，界面磁层IPA的界面垂直各向异性可以取决于它的厚度t，这可以影响具有垂直磁化诱导层PM和界面磁层IPA的磁存储装置10的磁阻(MR)比率。磁存储装置10的MR比率可以由下式表示：
【式2】
MR比率＝(Rap-Rp)/Rp，
其中，Rap是反平行电阻，Rp是平行电阻。
从图13中还可以看到，磁存储装置10的MR比率以与界面垂直各向异性相似的方式根据厚度而变化，但是对于最大MR比率的厚度(在下文中，称作最大MR厚度，tR)大于最大各向异性厚度tM。
第一厚度t1、第二厚度t2、最大各向异性厚度tM和最大MR比率厚度tR可以通过改变界面磁层IPA和垂直磁化诱导层PM的材料和组成来改变或控制。例如，当界面磁层IPA包含CoFeB并且垂直磁化诱导层PM包含MgO时，第一厚度t1可以是大约第二厚度t2可以是大约最大各向异性厚度tM可以是大约最大MR比率厚度tR可以是大约
参照图4、图12和图13，第一自由层FL1的厚度可以基于期望的MR比率来确定，第二自由层FL2的厚度可以基于期望的切换电流来确定。例如，第一自由层FL1可以形成为相对厚以获取高的MR比率，第二自由层FL2可以形成为相对薄以实现小的切换电流。当与第二自由层FL2相比较时，切换电流可以不依赖于第一自由层FL1的厚度或对第一自由层FL1的厚度仅有弱的依赖性；而当与第一自由层FL1比较时，MR比率可以不依赖于第二自由层FL2的厚度或对第二自由层FL2的厚度仅有弱的依赖性。
在示例实施例中，隧道阻挡件TBR可以用作垂直磁化诱导层PM，第一自由层FL1和第二自由层FL2可以用作界面磁层IPA。根据本实施例，与隧道阻挡件TBR相似，垂直磁化增强层150可以用作诱导或增强第二自由层FL2的垂直各向异性的垂直磁化诱导层PM。
在下文中，将更详细地讨论第一自由层FL1和第二自由层FL2的厚度。
第二自由层FL2的厚度可以大于用于实现第二自由层FL2的垂直磁化所需的最小厚度，并且可以小于用于使第二自由层FL2具有最大垂直各向异性的厚度，即，最大各向异性厚度。换句话说，在第二自由层FL2被用作图12和图13的界面磁层IPA的情况下，第二自由层FL2的厚度可以大于第一厚度t1并且小于最大各向异性厚度tM。由于第二自由层FL2比第一自由层FL1更远离隧道阻挡件TBR，所以第二自由层FL2控制用于切换磁隧道结的磁化方向所需要的切换电流。磁隧道结在0K温度处的切换电流可以通过下式表示：
【式3】
其中，e为电荷，为普朗克常量除以2π，η是自旋极化效率，Hk是硬轴各向异性场，Ms是饱和磁化强度，V是体积，α是比例因子。
为了满足高密度和高速度磁存储装置的不断上升的需求，期望减小切换电流。如从式3中可以看到，应该减小硬轴各向异性场Hk、饱和磁化强度(Ms)和体积(V)以减小切换电流(Ic)。对于基于界面垂直磁各向异性的垂直磁装置来说，减小自由层的硬轴各向异性场Hk可以导致MR比率降低。然而，根据本发明构思的原理，自由层可以包括第一自由层FL1和第二自由层FL2，切换电流可以主要受第二自由层FL2的影响，第二自由层FL2具有相对小的厚度并且相对远离隧道阻挡件TBR设置。
例如，在第二自由层FL2的磁化方向通过施加到磁存储装置的电流来切换的情况下，第一自由层FL1的磁化可以利用第一交换耦合层105来切换以具有相对于第二自由层FL2的磁化的反平行磁化。这里，磁存储装置的切换电流可以主要或基本上全部由第二自由层FL2来确定，而不由第一自由层FL1确定。磁存储装置的切换电流可以基本上不依赖于第一自由层FL1。
第一自由层FL1的厚度可以大于用于使第一自由层FL1具有最大垂直各向异性的厚度，即最大各向异性厚度，并且可以小于第一自由层FL1展现面内磁化时的最大厚度。例如，在第一自由层FL1被用作图12和图13的界面磁层IPA的情况下，第一自由层FL1的厚度可以大于最大各向异性厚度tM并且小于第二厚度t2。这个厚度范围使磁存储装置具有高的MR比率。如上所述，因为切换电流主要依赖于第二自由层FL2，所以可以增大MR比率而不增大切换电流，即使当第一自由层FL1被形成为比第二自由层FL2厚时。MR比率可以主要或基本上全部由第一自由层FL1确定，并且基本上不依赖于第二自由层FL2。
在第一自由层FL1和第二自由层FL2由相同材料形成的情况下，它们的用于实现最大垂直各向异性的厚度可以相同，但是本发明构思的示例实施例不限于此。例如，用于在层中实现最大垂直各向异性的厚度可以根据第一自由层FL1和第二自由层FL2的材料和晶体结构而改变。例如，在第一自由层FL1和第二自由层FL2由相同材料形成时，第一自由层FL1的厚度可为第二自由层FL2的厚度的至少大约1.5倍。
第一自由层FL1和第二自由层FL2可以以包括钴、铁和它们的任意合金中的至少一种的单层结构或多层结构设置。例如，第一自由层FL1和第二自由层FL2可以以包括CoFeB、CoHf、Co和CoZr中的至少一种的单层结构或多层结构设置。在示例实施例中，第一自由层FL1和第二自由层FL2可以具有包括Co和CoHf层的双层结构，或者包括CoFeB层的单层结构或多层结构。以上例举的材料提供了使第一自由层FL1和第二自由层FL2具有固有的面内磁化性质的材料的示例，但是本发明构思不限于此。
当隧道阻挡件TBR包含具有NaCl结构的MgO时，第一自由层FL1可以被形成为具有与隧道阻挡件TBR的晶格结构相似的体心立方(BCC)结构。第一自由层FL1的垂直磁化性质和晶体结构可以通过额外的热处理工艺实现，所述热处理工艺可以在第一自由层FL1沉积之后执行。例如，第一自由层FL1的至少一部分在刚完成其沉积之后可以具有非晶结构，但是由于后续的热处理工艺，第一自由层FL1的至少一部分可以转变为具有非固有的垂直磁化性质。在这种情况下，第一自由层FL1的晶格结构可能由于隧道阻挡件TBR的晶格结构而改变。例如，在隧道阻挡件TBR具有NaCl结构的情况下，第一自由层FL1可以具有与NaCl结构相似的BCC结构。例如，隧道阻挡件TBR的{001}面和第一自由层FL1的{001}面可以彼此接触，从而形成界面。具有隧道阻挡件TBR和第一自由层FL1之间的匹配的晶格结构的界面的存在可以使得能够提高磁隧道结的MR比率。
垂直磁化增强层150可以包括具有非晶结构的至少一部分，并且第二自由层FL2的与其接触的至少一部分可以具有非晶结构。垂直磁化增强层150可以比隧道阻挡件TBR薄。例如，隧道阻挡件TBR的厚度可以是垂直磁化增强层150的厚度的至少大约1.5倍。在示例实施例中，垂直磁化增强层150可以具有大约至大约之间的范围的厚度，隧道阻挡件TBR可以具有大约至大约之间的范围的厚度。
垂直磁化增强层150可以具有比隧道阻挡件TBR低的电阻。例如，在电阻(R)乘以与相邻层的接触面积(A)得出的RA值方面，垂直磁化增强层150可以比隧道阻挡件TBR低。在示例实施例中，垂直磁化增强层150的RA值可以在大约0.1Ω·μm2至大约5Ω·μm2之间的范围，并且隧道阻挡件TBR的RA值可以在大约5Ω·μm2至大约30Ω·μm2之间的范围。由于垂直磁化增强层150和第二自由层FL2具有非晶部分并且具有相对小的厚度，因此，可以减小磁存储装置的切换电流。
对于根据本发明构思的示例实施例的具有自由磁结构FRL的磁隧道结MTJ来说，具有相对大的厚度的第一自由层FL1使得能够实现高的MR比率，并且具有相对小的厚度的第二自由层FL2使得能够实现低的切换电流。
图5是示出根据本发明构思的其它示例实施例的磁隧道结的自由磁结构的略微示意性的剖视图。为了简洁起见，将不会详细地描述该示例的与前面示出并描述的元件和特征相似的元件和特征。
参照图5，根据本发明构思的其它示例实施例，自由磁结构FRL可以包括顺序地设置在隧道阻挡件TBR和第二导电结构CS2之间的第一自由层FL1、第一交换耦合层105和第二自由层FL2。在本实施例中，自由磁结构FRL可以是第一类型的磁隧道结MTJ1的一部分，如图2中所示。在本实施例中，自由磁结构FRL可以被构造成没有参照图4所描述的垂直磁化增强层150。例如，第二自由层FL2可以被形成为接触第二导电结构CS2。第一自由层FL1和第二自由层FL2可以是包括例如CoFeB、CoHf、Co和CoZr中的至少一种的单层结构或多层结构。第一自由层FL1和第二自由层FL2均可以具有BCC结构。
图6和图7是示出根据本发明构思的其它示例实施例的磁隧道结的自由磁结构的略微示意性的剖视图。为了简洁起见，将不会详细地描述该示例的与前面示出并描述的元件和特征相似的元件和特征。
参照图6和图7，根据本发明构思的其它示例实施例，自由磁结构FRL可以包括顺序地设置在隧道阻挡件TBR和第一导电结构CS1之间的籽层101、第二自由层FL2、第一交换耦合层105和第一自由层FL1。在本实施例中，自由磁结构FRL可以是第二类型的磁隧道结MTJ2的一部分，如图3中所示。
籽层101可以包括构成六方密堆积(HCP)晶格的金属原子。例如，籽层101可以包括钌(Ru)和/或钛(Ti)。籽层101可以被形成为具有在大约至大约之间的范围的厚度。在其它实施例中，籽层101可以包括构成面心立方(FCC)晶格的金属原子。例如，籽层101可以包括铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)和铝(Al)中的至少一种。籽层101可以包括单层或多个层，所述多个层中的至少一层具有与其它层的晶体结构不同的晶体结构。
在图6的实施例中，垂直磁化增强层150可以设置在第二自由层FL2和籽层101之间。垂直磁化增强层150可以包含金属氧化物。例如，垂直磁化增强层150可以包括镁(Mg)、钛(Ti)、铝(Al)、镁锌(MgZn)和镁硼(MgB)中的至少一种的氧化物。例如，垂直磁化增强层150可以由氧化镁(MgO)形成。垂直磁化增强层150的至少一部分可以具有非晶结构。
在图7的实施例中，自由磁结构FRL可以被构造成没有参照图6所描述的垂直磁化增强层150。例如，第二自由层FL2可以接触籽层101。在这个实施例中，第二自由层FL2可以被形成为接触第一导电结构CS1。第一自由层FL1和第二自由层FL2可以以包括CoFeB、CoHf、Co和CoZr中的至少一种的单层结构或多层结构设置。第一自由层FL1和第二自由层FL2均可以具有BCC结构。
图8是示出根据本发明构思的另外的示例实施例的磁隧道结的参考磁结构的略微示意性的剖视图。
参照图8，根据本发明构思的示例实施例，参考磁结构PNL可以包括可顺序地设置在隧道阻挡件TBR和第一导电结构CS1之间的第一参考层PL1、第二交换耦合层103和第二参考层PL2。籽层101可以设置在参考磁结构PNL和第一导电结构CS1之间。本实施例的参考磁结构PNL可以是例如第一类型的磁隧道结MTJ1的一部分，如图2中所示。
籽层101可以包括构成六方密堆积(HCP)晶格的金属原子。籽层101可以被形成为具有在大约至大约之间的范围的厚度。籽层101可以包括钌(Ru)和/或钛(Ti)。在其它实施例中，籽层101可以包括构成面心立方(FCC)晶格的金属原子。例如，籽层101可以包括铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)和铝(Al)中的至少一种。籽层101可以包括单层或多个层，所述多个层中的至少一层具有与其它层的晶体结构不同的晶体结构。如果第一参考层PL1具有非晶态，则籽层101可以被省略。
第一参考层PL1可以具有与隧道阻挡件TBR的顶表面基本垂直的磁化方向。第一参考层PL1可以包括具有L10结构的材料、具有六方密堆积结构的材料和非晶稀土过渡金属(RE-TM)合金中的至少一种。在示例实施例中，第一参考层PL1可以包括诸如Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50和Fe50Ni50的具有L10结构的至少一种材料。在其它实施例中，第一参考层PL1可以包括钴-铂(CoPt)无序合金和Co3Pt有序合金中的至少一种，其中，钴-铂(CoPt)无序合金中包含的铂(Pt)的含量在大约10at.％至大约45at.％之间。在其它实施例中，第一参考层PL1可以包括非晶RE-TM合金中的至少一种，其中，非晶RE-TM合金中包含铁(Fe)、钴(Co)和镍(Ni)中的至少一种以及稀土金属(诸如铽(Tb)、镝(Dy)和钆(Gd))中的至少一种。
第二交换耦合层103可以设置在第一参考层PL1上。第二交换耦合层103可以被形成为具有大约至大约之间的厚度。第二交换耦合层103可以不具有晶体织构。例如，第二交换耦合层103可以形成在第一参考层PL1上以具有均匀的厚度，但是由于它的厚度小，所以可以不具有晶体织构。在本说明书中，“晶体织构”指的是多晶硅层的晶体取向。换句话说，没有任何晶体织构的第二交换耦合层103可以包括具有无规取向的晶粒。
钉扎层还可以设置在第一参考层PL1下方。钉扎层可以包括至少一种反铁磁材料。例如，钉扎层可以包括PtMn、IrMn、FeMn、NiMn、MnO、MnS、MnTe、MnF2、FeF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO和Cr中的至少一种。钉扎层可以固定与其相邻的磁层的磁化方向。
第二交换耦合层103可以包括至少一种非磁性金属元素，所述至少一种非磁性金属元素包括一种或更多种非磁性过渡金属。例如，第二交换耦合层103可以包括镁(Mg)、铝(Al)、钛(Ti)、铬(Cr)、钌(Ru)、铜(Cu)、锌(Zn)、钽(Ta)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)、铱(Ir)、钼(Mo)、钒(V)、钨(W)、铌(Nb)、锆(Zr)、钇(Y)和铪(Hf)中的至少一种。
在示例实施例中，第二交换耦合层103可以包括多个层。例如，第二交换耦合层103可以包括顺序地堆叠的下金属化合物层、非磁性金属层和上金属化合物层。非磁性金属层可以包括镁(Mg)、铝(Al)、钛(Ti)、铬(Cr)、钌(Ru)、铜(Cu)、锌(Zn)、钽(Ta)、金(Au)、银(Ag)、钯(Pd)、铑(Rh)、铱(Ir)、钼(Mo)、钒(V)、钨(W)、铌(Nb)、锆(Zr)、钇(Y)和铪(Hf)中的至少一种。下金属化合物层和上金属化合物层可以包括金属氧化物、金属氮化物、金属氮氧化物或它们的任意组合。例如，金属化合物层可以包括非磁性金属层的化合物。上金属化合物层和下金属化合物层可以防止非磁性金属层中的金属原子扩散到其它相邻的层中。
第二参考层PL2可以设置在第二交换耦合层103上。第二参考层PL2可以包括软磁材料。第二参考层PL2可以具有低的阻尼常数(damping constant)和高的自旋极化率。例如，第二参考层PL2可以包括钴(Co)、铁(Fe)和镍(Ni)中的至少一种。第二参考层PL2还可以包括非磁性材料中的至少一种，所述非磁性材料中的至少一种包括硼(B)、锌(Zn)、铝(Al)、钛(Ti)、钌(Ru)、钽(Ta)、硅(Si)、银(Ag)、金(Au)、铜(Cu)、碳(C)和氮(N)。例如，第二参考层PL2可以包括其中可以添加硼(B)的CoFe或NiFe的层。此外，为了降低第二参考层PL2的饱和磁化强度，第二参考层PL2还可以包括钛(Ti)、铝(Al)、镁(Mg)、钽(Ta)和硅(Si)中的至少一种。
第二参考层PL2可以通过由第二交换耦合层103进行的反铁磁交换耦合与第一参考层PL1耦合，从而具有与它的厚度方向平行的磁化方向。例如，第二参考层PL2可以具有与隧道阻挡件TBR的顶表面基本垂直的磁化方向。在其它实施例中，第二交换耦合层103可以被省略。
图9是示出根据本发明构思的其它示例实施例的磁隧道结的参考磁结构的略微示意性的剖视图。为了简洁起见，将不会详细地描述该示例的与前面示出并描述的元件和特征相似的元件和特征。
参照图9，第一参考层PL1可以设置在籽层101和第二交换耦合层103之间。根据本实施例，参考磁结构PNL可以是在图2中示出的第一类型的磁隧道结MTJ1的一部分。第一参考层PL1可以包括可交替地堆叠在彼此的顶部上的非磁层161和铁磁层162。铁磁层162可以包括铁(Fe)、钴(Co)和镍(Ni)中的至少一种，而非磁层161可以包括铬(Cr)、铂(Pt)、钯(Pd)、铱(Ir)、钌(Ru)、铑(Rh)、锇(Os)、铼(Re)、金(Au)和铜(Cu)中的至少一种。例如，第一参考层PL1可以包括[Co/Pt]n、[Co/Pd]n、[Ni/Pt]n和它们的任意组合中的至少一种，其中，n表示层堆叠的次数并且是大于或等于2的自然数。铁磁层162可以被形成为具有与例如一个和若干个原子之间的厚度对应的小的厚度。第一参考层PL1可以以反铁磁交换耦合方式通过第二交换耦合层103与第二参考层PL2耦合。除了第一参考层PL1的元件之外的元件可以被构造为具有与参照图8所描述的实施例的元件特征基本相同的特征。
图10和图11是示出根据本发明构思的其它示例实施例的磁隧道结的参考磁结构的略微示意性的剖视图。为了简洁起见，将不会详细地描述该示例的与前面示出并描述的元件和特征相似的元件和特征。
参照图10和图11，根据本发明构思的其它示例实施例，参考磁结构PNL可以包括可顺序地设置在隧道阻挡件TBR和第二导电结构CS2之间的第二参考层PL2、第二交换耦合层103和第一参考层PL1。根据本实施例，参考磁结构PNL可以是图3中所示的第二类型的磁隧道结MTJ2的一部分。
第二参考层PL2可以包括软磁材料。第二参考层PL2可以具有低的阻尼常数和高的自旋极化率。例如，第二参考层PL2可以包括钴(Co)、铁(Fe)和镍(Ni)中的至少一种。第二参考层PL2还可以包括非磁性材料(例如，硼(B)、锌(Zn)、铝(Al)、钛(Ti)、钌(Ru)、钽(Ta)、硅(Si)、银(Ag)、金(Au)、铜(Cu)、碳(C)和氮(N))中的至少一种。例如，第二参考层PL2可以包括其中可以添加硼(B)的CoFe或NiFe的层。此外，为了降低第二参考层PL2的饱和磁化强度，第二参考层PL2还可以包括钛(Ti)、铝(Al)、镁(Mg)、钽(Ta)和硅(Si)中的至少一种。
在图10的实施例中，第一参考层PL1可以包括具有L10结构的材料、具有六方密堆积结构的材料和非晶稀土过渡金属(RE-TM)合金中的至少一种。在示例实施例中，第一参考层PL1可以包括诸如Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50和Fe50Ni50的具有L10结构的至少一种材料。在其它实施例中，第一参考层PL1可以包括钴-铂(CoPt)无序合金和具有六方密堆积结构的Co3Pt有序合金中的至少一种，其中，钴-铂(CoPt)无序合金中包含的铂(Pt)的含量在大约10at.％至大约45at.％之间。在其它实施例中，第一参考层PL1可以包括非晶RE-TM合金中的至少一种，其中，非晶RE-TM合金中包含铁(Fe)、钴(Co)和镍(Ni)中的至少一种以及稀土金属(诸如铽(Tb)、镝(Dy)和钆(Gd))中的至少一种。
在图11的实施例中，第一参考层PL1可以包括可交替地堆叠在彼此的顶部上的非磁层161和铁磁层162。铁磁层162可以包括铁(Fe)、钴(Co)和镍(Ni)中的至少一种，而非磁层161可以包括铬(Cr)、铂(Pt)、钯(Pd)、铱(Ir)、钌(Ru)、铑(Rh)、锇(Os)、铼(Re)、金(Au)和铜(Cu)中的至少一种。例如，第一参考层PL1可以包括[Co/Pt]n、[Co/Pd]n、[Ni/Pt]n和它们的任意组合中的至少一种，其中，n表示层堆叠的次数并且是大于或等于2的自然数。铁磁层162可以被形成为具有与例如一个至若干个原子之间的厚度对应的小的厚度。第一参考层PL1可以以反铁磁交换耦合方式通过第二交换耦合层103与第二参考层PL2耦合。
图14和图15是示意性地示出了包括根据本发明构思的示例实施例的半导体器件的电子装置的框图。
参照图15，包括根据本发明构思的示例实施例构造的一个或更多个半导体器件的电子装置1100可以实现在个人数字助理(PDA)、膝上型计算机、移动计算机、网络书写板(web tablet)、无线电话、蜂窝电话、数字音乐播放器、有线或无线电子装置或者包括前述装置中的至少两种的复合电子装置中。电子装置1100可以包括通过总线1150彼此连接的控制器1110、诸如小型键盘、键盘、显示器的输入/输出装置1120、存储装置1130和无线接口1140。控制器1110可以包括例如至少一个微处理器、数字信号处理器或微控制器等。存储装置1130可以被构造为存储将要被控制器1110利用的命令代码或存储用户数据。存储装置1130可以包括根据本发明构思的示例实施例构造的一个或更多个半导体器件。电子装置1100可以使用无线接口1140，无线接口1140被构造为利用RF信号将数据发送到无线通信网络或从无线通信网络接收数据。无线接口1140可以包括例如天线和无线收发机等。电子装置1100可以用在诸如CDMA、GSM、NADC、E-TDMA、WCDMA、CDMA2000、Wi-Fi、Muni Wi-Fi、蓝牙、DECT、无线USB、Flash-OFDM、IEEE 802.20、GPRS、iBurst、WiBro、WiMAX、WiMAX-Advanced、UMTS-TDD、HSPA、EVDO、LTE-Advanced和MMDS等的通信系统的通信接口协议中。
现在将参照图14来描述包括根据本发明构思的示例实施例构造的一个或更多个半导体器件的存储系统。存储系统1200可以包括用于存储大量数据的存储器1210和存储控制器1220。存储控制器1220响应于主机的读/写请求而控制存储器1210以读取存储在存储器1210中的数据或者将数据写入存储器1210中。存储控制器1220可以包括地址映射表，地址映射表用于将从主机(例如，移动装置或计算机系统)提供的地址映射为存储器1210的物理地址。存储器1210可以是根据本发明构思的示例实施例构造的半导体器件。
SRAM 1221用作处理单元1222的运行存储器。主机接口1223包括对存储卡1200进行访问的主机的数据交换协议。错误校正块1224检测并校正从闪存器件1210读取的数据中的错误。存储器接口1225与存储器1210接口连接。处理单元1222执行用于存储控制器1220的数据交换的通常的控制操作。虽然未在图中示出，但是本领域技术人员清楚的是，存储卡1200还可以包括ROM(未示出)，ROM存储用于与主机接口连接的代码数据。
以上公开的半导体存储装置可以利用各种各样的封装技术来包封。例如，根据前述实施例的半导体存储装置可以利用以下技术中的任意一种来包封：层叠封装(POP)技术、球栅阵列(BGA)技术、芯片级封装(CSP)技术、塑封有引线芯片载体(PLCC)技术、塑料双列直插封装(PDIP)技术、窝伏尔组件中裸片(die in waffle pack)技术、晶圆形式的裸片技术、板上芯片(COB)技术、陶瓷双列直插封装(CERDIP)技术、塑料四方扁平封装(PQFP)技术、薄四方扁平封装(TQFP)技术、小外形集成电路(SOIC)技术、小外形封装(SOP)技术、缩小的小外形封装(SSOP)技术、薄的小外形封装(TSOP)技术、系统级封装(SIP)技术、多芯片封装(MCP)技术、晶圆级制造的封装(WFP)技术和圆晶级加工的堆叠封装(WSP)技术。
其中安装有根据以上实施例之一构造的半导体存储装置的封装还可以包括控制半导体存储装置的至少一个半导体器件(例如，控制器和/或逻辑器件)。
根据本发明构思的示例实施例，磁隧道结可以包括具有不同厚度的两个自由层，从而提供了具有提高的MR比率和减小的切换电流的磁存储装置。在示例实施例中，第二自由层的垂直磁化性质可以通过垂直磁化增强层来改善。
虽然已经具体示出并描述了本发明构思的示例实施例，但是本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，在这里可以进行形式和细节上的改变。

Claims (18)

1.一种磁存储装置，所述磁存储装置包括：
自由磁结构，以及
参考磁结构，与自由磁结构分隔开并且具有布置在自由磁结构与参考磁结构之间的隧道阻挡件，
其中，自由磁结构包括垂直磁化增强层、交换耦合层以及在交换耦合层的相反侧上彼此分隔开的第一自由层和第二自由层，
其中，第一自由层设置在第二自由层和隧道阻挡件之间，
其中，第二自由层包括具有非晶结构的至少一部分，
其中，垂直磁化增强层与交换耦合层分隔开并且布置在第二自由层的与交换耦合层相反的一侧上，其中，垂直磁化增强层包括金属氧化物层，所述金属氧化物层包括具有非晶结构的至少一部分，
其中，第一自由层的厚度大于第一自由层具有最大垂直各向异性时的第一最大各向异性厚度，
其中，第二自由层的厚度小于第二自由层具有最大垂直各向异性时的第二最大各向异性厚度，以及
其中，垂直磁化增强层比隧道阻挡件薄。
2.根据权利要求1所述的磁存储装置，其中，第一自由层和第二自由层被构造为具有界面垂直各向异性。
3.根据权利要求2所述的磁存储装置，其中，第一自由层的厚度小于第一自由层不再具有垂直磁化时的最大厚度，从而使第一自由层具有垂直磁化。
4.根据权利要求2所述的磁存储装置，其中，第二自由层的厚度大于最小厚度，从而使第二自由层具有垂直磁化，其中，在所述最小厚度以下第二自由层不具有垂直磁化。
5.根据权利要求1所述的磁存储装置，其中，第一自由层包括与第二自由层相同的材料，以及
其中，第一自由层的厚度为第二自由层的厚度的至少1.5倍。
6.根据权利要求1所述的磁存储装置，其中，第一自由层和第二自由层中的每个包括展现出固有的面内磁化性质的材料。
7.根据权利要求6所述的磁存储装置，其中，第一自由层和第二自由层均包括钴、铁和镍中的至少一种和硼。
8.根据权利要求1所述的磁存储装置，其中，垂直磁化增强层与第二自由层接触。
9.根据权利要求1所述的磁存储装置，其中，垂直磁化增强层的RA值小于隧道阻挡件的RA值，其中，R表示电阻，A表示与相邻层的接触面积。
10.根据权利要求1所述的磁存储装置，所述磁存储装置还包括基底，
其中，自由磁结构设置在基底和隧道阻挡件之间。
11.根据权利要求1所述的磁存储装置，所述磁存储装置还包括基底，
其中，自由磁结构在隧道阻挡件的与基底相反的一侧上与基底分隔开地设置。
12.根据权利要求1所述的磁存储装置，其中，交换耦合层包括金属。
13.根据权利要求12所述的磁存储装置，其中，交换耦合层包括Ta、W、Nb、Ru、Ti、Cr、V、Mo和Re中的至少一种。
14.一种磁存储装置，所述磁存储装置包括：
隧道阻挡件，位于基底上；
自由磁结构；以及
参考磁结构，与自由磁结构分隔开并且布置在隧道阻挡件的相反侧上，
其中，自由磁结构包括：
第一自由层和第二自由层，在交换耦合层的相反侧上彼此分隔开，第一自由层和第二自由层具有界面垂直磁各向异性，第一自由层设置在第二自由层和隧道阻挡件之间，第一自由层和第二自由层具有相同的材料，第二自由层包括具有非晶结构的至少一部分；以及
垂直磁化增强层，与第二自由层接触并且在第二自由层的与交换耦合层相反的一侧上与交换耦合层分隔开，垂直磁化增强层包括金属氧化物层，所述金属氧化物层包括具有非晶结构的至少一部分，
其中，第二自由层比第一自由层薄，以及
其中，垂直磁化增强层比隧道阻挡件薄。
15.根据权利要求14所述的磁存储装置，其中，垂直磁化增强层的RA值小于隧道阻挡件的RA值，其中，R表示电阻，A表示与相邻层的接触面积。
16.根据权利要求14所述的磁存储装置，其中，第一自由层的厚度大于第一最大各向异性厚度，第一最大各向异性厚度为第一自由层具有最大垂直各向异性时的厚度，并且第一自由层的厚度小于第一自由层不再具有垂直磁化时的最大厚度，从而使第一自由层具有垂直磁化。
17.根据权利要求14所述的磁存储装置，其中，第二自由层的厚度大于最小厚度，从而使第二自由层具有垂直磁化，其中，在所述最小厚度以下第二自由层不具有垂直磁化，并且第二自由层的厚度小于第二最大各向异性厚度，第二最大各向异性厚度为第二自由层具有最大垂直各向异性时的厚度。
18.一种磁存储装置，所述磁存储装置包括：
隧道阻挡件，位于基底上；以及
自由磁结构和参考磁结构，通过隧道阻挡件彼此分隔开，
其中，自由磁结构包括：
第一自由层和第二自由层，通过交换耦合层彼此分隔开，第一自由层设置在第二自由层和隧道阻挡件之间，第二自由层包括具有非晶结构的至少一部分；以及
垂直磁化增强层，与第二自由层接触并且通过第二自由层与交换耦合层分隔开，垂直磁化增强层包括金属氧化物层，所述金属氧化物层包括具有非晶结构的至少一部分，
其中，垂直磁化增强层比隧道阻挡件薄。
CN201410370250.4A 2013-08-02 2014-07-30 具有垂直磁隧道结的磁存储装置 Active CN104347796B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0091983 2013-08-02
KR1020130091983A KR102153559B1 (ko) 2013-08-02 2013-08-02 수직 자기터널접합을 구비하는 자기 기억 소자

Publications (2)

Publication Number Publication Date
CN104347796A CN104347796A (zh) 2015-02-11
CN104347796B true CN104347796B (zh) 2018-10-16

Family

ID=52426910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410370250.4A Active CN104347796B (zh) 2013-08-02 2014-07-30 具有垂直磁隧道结的磁存储装置

Country Status (4)

Country Link
US (2) US9490298B2 (zh)
KR (1) KR102153559B1 (zh)
CN (1) CN104347796B (zh)
TW (1) TWI628653B (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
WO2016148392A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR101698532B1 (ko) * 2015-03-18 2017-01-20 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
KR101705125B1 (ko) * 2015-03-18 2017-02-13 한양대학교 산학협력단 메모리 소자
CN104766923B (zh) * 2015-04-01 2017-12-15 上海磁宇信息科技有限公司 一种三层结构记忆层的磁电阻元件
CN104868052B (zh) * 2015-04-16 2017-12-15 上海磁宇信息科技有限公司 一种可调的垂直式磁电阻元件
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
CN105633275B (zh) * 2015-09-22 2018-07-06 上海磁宇信息科技有限公司 一种垂直型stt-mram记忆单元及其读写方法
WO2017052631A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with multi-layered filter stack
WO2017052606A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Psttm device with free magnetic layers coupled through a metal layer having high temperature stability
EP3353826A4 (en) 2015-09-25 2019-07-03 INTEL Corporation PSTTM DEVICE WITH FLOOR ELECTRODE LIMIT MATERIAL
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
KR101874171B1 (ko) * 2016-03-24 2018-08-03 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조 및 이를 포함하는 자성소자
CN107369758B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
CN107369757B (zh) * 2016-05-11 2020-09-15 上海磁宇信息科技有限公司 一种采用拓扑绝缘体构成的电子自旋滤波器
CN107369759B (zh) * 2016-05-11 2021-02-09 上海磁宇信息科技有限公司 一种垂直型磁性随机存储器及其读写方法
WO2018004616A1 (en) * 2016-06-30 2018-01-04 Intel Corporation Crystal texture barrier in pmtj stack design
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
KR102612437B1 (ko) 2016-10-31 2023-12-13 삼성전자주식회사 자기 기억 소자
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
KR20180122771A (ko) * 2017-05-04 2018-11-14 에스케이하이닉스 주식회사 전자 장치
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10794968B2 (en) * 2017-08-24 2020-10-06 Everspin Technologies, Inc. Magnetic field sensor and method of manufacture
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
JP2019096815A (ja) 2017-11-27 2019-06-20 株式会社サムスン日本研究所 磁気トンネル接合素子及び磁気抵抗メモリ装置
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10930840B2 (en) * 2018-01-23 2021-02-23 Seagate Technology Llc Exchange-coupled composites
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11120856B2 (en) * 2018-04-23 2021-09-14 Regents Of The University Of Minnesota Spin-orbit torque devices
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
JP2020043202A (ja) * 2018-09-10 2020-03-19 キオクシア株式会社 磁気記憶装置
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10991756B2 (en) 2018-10-23 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar selector with independently tunable threshold voltages
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN111613720B (zh) * 2019-02-25 2022-09-09 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US11107859B2 (en) * 2019-08-05 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with unipolar selectors
CN112635650B (zh) * 2019-10-08 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性存储器
CN112750945A (zh) * 2019-10-31 2021-05-04 上海磁宇信息科技有限公司 一种具双自由层的磁性随机存储器存储单元
CN112864308B (zh) * 2019-11-12 2023-04-28 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112802959A (zh) * 2019-11-13 2021-05-14 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
CN111697127B (zh) * 2020-05-08 2022-07-12 北京航空航天大学 自旋轨道矩磁性器件、磁性隧道结器件及磁存储器
US20240268236A1 (en) * 2023-02-06 2024-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction (mtj) having a diffusion blocking spacer layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385865A (zh) * 2002-03-27 2002-12-18 复旦大学 一种磁性多层膜中实现垂直各向异性的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927724B2 (en) * 2004-05-28 2011-04-19 Hitachi Global Storage Technologies Netherlands B.V. Magnetic recording media with orthogonal anisotropy enhancement or bias layer
US8183652B2 (en) 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8058697B2 (en) 2007-03-26 2011-11-15 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic synthetic free layer
JP2009081315A (ja) 2007-09-26 2009-04-16 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP5062597B2 (ja) 2008-08-29 2012-10-31 独立行政法人産業技術総合研究所 トンネル磁気抵抗素子
JP2010080496A (ja) 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
US10446209B2 (en) * 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8724414B2 (en) * 2010-02-09 2014-05-13 Qualcomm Incorporated System and method to select a reference cell
US8254195B2 (en) * 2010-06-01 2012-08-28 Qualcomm Incorporated High-speed sensing for resistive memories
JP5093910B2 (ja) 2010-09-16 2012-12-12 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5148673B2 (ja) 2010-09-17 2013-02-20 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
JP5691604B2 (ja) 2011-02-17 2015-04-01 富士通株式会社 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US8823118B2 (en) * 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1385865A (zh) * 2002-03-27 2002-12-18 复旦大学 一种磁性多层膜中实现垂直各向异性的方法

Also Published As

Publication number Publication date
CN104347796A (zh) 2015-02-11
US9490298B2 (en) 2016-11-08
TW201519230A (zh) 2015-05-16
US9859333B2 (en) 2018-01-02
US20170025472A1 (en) 2017-01-26
TWI628653B (zh) 2018-07-01
US20150035095A1 (en) 2015-02-05
KR102153559B1 (ko) 2020-09-08
KR20150015927A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104347796B (zh) 具有垂直磁隧道结的磁存储装置
US9203014B2 (en) Magnetic memory devices having junction magnetic layers and buffer layers and related methods
US9691967B2 (en) Magnetic memory devices having perpendicular magnetic tunnel structures therein
US9166144B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
JP6100482B2 (ja) 磁気トンネリング接合装置、メモリ、メモリシステム及び電子装置
CN103682084B (zh) 磁存储器件及其形成方法
US9424904B2 (en) Magnetic memory devices including oxide multiferroic material
CN106803532B (zh) 具有垂直磁隧道结的磁存储器件
US9299923B2 (en) Magnetic devices having perpendicular magnetic tunnel junction
JP6999122B2 (ja) 垂直磁気トンネル接合を含む磁気記憶素子
KR102017622B1 (ko) 수직 자기터널접합을 구비하는 자기 메모리 장치들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant