TW201517008A - 更新記憶體陣列的方法、驅動電路及顯示器 - Google Patents

Abstract

一種更新記憶體陣列的方法，用於一驅動電路，該方法包含有根據一時序訊號，產生對應於一記憶體陣列的一字元線的一字元掃描訊號；以及根據該字元掃描訊號，開啟對應於該記憶體陣列的該字元線的複數個儲存單元，以更新對應於該記憶體陣列的該字元線的該複數個儲存單元；其中該記憶體陣列具有一第一數量的位元線以及一第二數量的字元線。

Description

更新記憶體陣列的方法、驅動電路及顯示器

本發明係有關於一種更新記憶體陣列的方法、驅動電路及顯示器，尤指在顯示面板讀取顯示資料時，同步進行更新記憶體的更新記憶體陣列的方法、驅動電路及顯示器。

液晶顯示器(liquid crystal display)為一種外型輕薄的平面顯示器，其具有低輻射、體積小及低耗能等優點，因而被廣泛地應用在筆記型電腦、個人數位助理、平面電視，或行動電話等資訊產品上。常見的平面顯示器包含薄膜電晶體(thin film transistor，TFT)液晶顯示器、低溫多晶矽(low temperature poly silicon，LTPS)液晶顯示器和有機發光二極體(organic light emitting diode，OLED)顯示器等。

一般來說，平面顯示器將接收到的顯示資料儲存於其內部記憶體，再利用驅動電路依序讀取顯示資料，以將顯示資料顯示於顯示面板上。傳統用於平面顯示器的內部記憶體例如是一靜態隨機存取記憶體(static random access memory，SRAM)或動態隨機存取記憶體(dynamic random access memory，DRAM)。動態隨機存取記憶體雖具有單位面積下高記憶體容量的優勢，卻無法長期保持儲存的資料，因此需定期進行資料更新的動作，即使在靜態畫面下亦然。因此傳統的內部記憶體往往需透過一更新控制器來定期進行資料更新的動作，如此卻使得控制內部記憶體的驅動電路設計較為複雜。此外，更新控制器更新資料的動作與驅動電路讀取資料的動作需分別 進行，如此也導致較高的電源功耗。

因此，如何設計一種更新記憶體的方法及其驅動電路，以簡化驅動電路的設計，實為本領域的重要課題之一。

因此，本發明的主要目的即在於提供一種更新記憶體的方法、驅動電路及顯示器，可在顯示面板讀取顯示資料時，同步進行更新記憶體，以簡化驅動電路的設計。

本發明揭露一種更新記憶體陣列的方法，用於一驅動電路，該方法包含有根據一時序訊號，產生對應於一記憶體陣列的一字元線的一字元掃描訊號；以及根據該字元掃描訊號，開啟對應於該記憶體陣列的該字元線的複數個儲存單元，以更新對應於該記憶體陣列的該字元線的該複數個儲存單元；其中該記憶體陣列具有一第一數量的位元線以及一第二數量的字元線。

本發明另揭露一種驅動電路，用於一顯示器，包含有一邏輯單元，用來根據一時序訊號，產生一字元線的一字元掃描訊號；以及一記憶體陣列，耦接於該邏輯單元，用來根據該字元掃描訊號，開啟對應於該字元線的複數個儲存單元，以更新對應於該字元線的該複數個儲存單元；其中該記憶體陣列具有一第一數量的位元線以及一第二數量的字元線。

本發明另揭露一種顯示器，包含有一顯示面板；以及一驅動電路，耦接於該顯示面板，以驅動該顯示面板，該驅動電路包含有一邏輯單元，用來根據一時序訊號，產生一字元線的一字元掃描訊號；以及一記憶體陣列，耦接於該邏輯單元，用來根據該字元掃描訊號，開啟對應於該字元線的複數個儲存單元，以更新對應於該字元線的該複數個儲存單元；其中該記憶體陣 列具有一第一數量的位元線以及一第二數量的字元線。

1‧‧‧顯示器

10‧‧‧驅動電路

11‧‧‧傳輸介面

12、32、42、52‧‧‧顯示面板

13‧‧‧時序控制單元

14‧‧‧資料驅動單元

15‧‧‧掃描驅動單元

16‧‧‧電源單元

130‧‧‧邏輯單元

20、30、40、50、60、70‧‧‧記憶體陣列

S_1~S_N‧‧‧資料驅動訊號

G_1~G_M‧‧‧掃描驅動訊號

B_1~B_P‧‧‧位元掃描訊號

W_1~W_Q‧‧‧字元掃描訊號

IMG‧‧‧顯示資料

T_sig‧‧‧時序訊號

1_1~1_Z、2_1~2_Z、Z_1~Z_Z、X_1~X_Z、Y_1~Y_Z‧‧‧儲存單元

第1圖為本發明實施例一顯示器的功能方塊示意圖。

第2圖為本發明實施例第1圖的記憶體陣列的示意圖。

第3圖為本發明實施例一記憶體陣列的儲存單元配置圖以及一顯示面板的顯示單元配置圖。

第4圖為本發明實施例另一記憶體陣列的儲存單元配置圖以及另一顯示面板的顯示單元配置圖。

第5圖為本發明實施例另一記憶體陣列的儲存單元配置圖以及另一顯示面板的顯示單元配置圖

第6圖為本發明實施例另一記憶體陣列的儲存單元配置圖以及第3圖的顯示面板的顯示單元配置圖。

第7圖為本發明實施例另一記憶體陣列的儲存單元配置圖以及第3圖的顯示面板的顯示單元配置圖。

請參考第1圖，其為本發明實施例一顯示器1的功能方塊示意圖。顯示器1包含一驅動電路10以及一顯示面板12。驅動電路10耦接於顯示面板12，用來接收一顯示資料IMG，據以產生掃描驅動訊號G_1~G_M以及資料驅動訊號S_1~S_N至顯示面板12，以將顯示資料IMG顯示於顯示面板12上。驅動電路10包含一傳輸介面11、一時序控制單元13、一資料驅動單元14、一掃描驅動單元15、一電源單元16以及一記憶體陣列20。

驅動電路10的結構如第1圖所示，時序控制單元13可根據顯示資料IMG，產生一時序訊號T_sig至資料驅動單元14以及掃描驅動單元15。 資料驅動單元14根據時序訊號T_sig，規律地由記憶體陣列20讀取其儲存的顯示資料IMG，以產生資料驅動訊號S_1~S_N。掃描驅動單元15則根據時序訊號T_sig，產生掃描驅動訊號G_1~G_M。在資料驅動單元14與掃描驅動單元15的搭配之下，驅動電路10可驅動顯示面板12，依序將顯示資料IMG顯示於顯示面板12上。舉例來說，當掃描驅動單元15輸出掃描驅動訊號G_1時，資料驅動單元14依序輸出資料驅動訊號S_1~S_N，以顯示對應於顯示面板12的第一行(row)的顯示資料IMG。以此類推，當掃描驅動單元15依序輸出掃描驅動訊號G_1到G_M時，掃描驅動單元15即可將完整的顯示資料IMG(即單一畫面)顯示於顯示面板12中所有的顯示單元。接著，掃描驅動單元15根據時序訊號T_sig，再次依序輸出掃描驅動訊號G_1~G_M，以顯示下一筆顯示資料IMG。

由上述運作方式可知，時序訊號T_sig掌控資料驅動單元14及掃描驅動單元15之運作，使得顯示面板12中所有的顯示單元可規律且依序地被掃描及驅動。另一方面，對於需定期進行資料更新的記憶體來說，記憶體中所有的儲存單元也需規律地被掃描及驅動，以保持儲存的資料。據此，本發明即利用顯示面板12的運作特性，在顯示面板12讀取顯示資料IMG時，記憶體陣列20同步進行更新記憶體的動作，以保持儲存的資料。具體而言，時序控制單元13可包含一邏輯單元130，用來根據時序訊號T_sig，產生位元掃描訊號B_1~B_P以及字元掃描訊號W_1~W_Q至記憶體陣列20，讓資料驅動單元14讀取記憶體陣列20儲存的資料，也同時將顯示資料IMG再次寫入記憶體陣列20的儲存單元中，以進行資料更新。如此一來，有別於傳統的記憶體陣列(即內部記憶體)需透過一更新控制器來定期進行資料更新的動作，本發明的記憶體陣列不需設置更新控制器，以簡化整體驅動電路的設計及製造成本。

詳細來說，請參考第2圖，其為本發明實施例記憶體陣列20的儲存單元配置圖。記憶體陣列20包含複數個儲存單元，用來根據位元掃描訊號B_1~B_P以及字元掃描訊號W_1~W_Q，使資料驅動單元14由記憶體陣列20讀取特定儲存單元所儲存的顯示資料，並同時進行資料更新。記憶體陣列20可以是任何用於平面顯示器中，需要定期更新的暫存記憶體，例如動態隨機存取記憶體或虛擬靜態隨機存取記憶體(Pseudo Static Random Access Memory)。

請參考第3圖，其繪示了本發明第一實施例，包含一記憶體陣列30的儲存單元配置圖以及一顯示面板32的顯示單元配置圖。記憶體陣列30相當於第2圖的記憶體陣列20，顯示面板32相當於第1圖的顯示面板12。於第3圖中，用來儲存及顯示相同顯示資料IMG的儲存單元及顯示單元以相同符號表示，例如1_1~1_Z、2_1~2_Z、...、Z_1~Z_Z等。記憶體陣列30具有數量Q的字元線以及數量P的位元線，而顯示面板32具有數量N的資料線以及數量M的掃描線。

於第一實施例中，假設顯示面板32第一行(row)的顯示單元1_1~Z_1對應於記憶體陣列30的第一列(column)位元線的儲存單元1_1~Z_1，以此類推，顯示面板32第Z行的顯示單元Z_1~Z_Z對應於記憶體陣列30第Z列位元線的儲存單元Z_1~Z_Z。這裡需注意的是，對於顯示面板32來說，第一行至第M行可以是由下往上，或是由上往下。

當顯示面板32欲顯示第一行的顯示單元1_1的顯示資料IMG時，邏輯單元130根據時序訊號T_sig，產生對應於第一列位元線的位元掃描訊號B_1，以及產生對應於第一行字元線的字元掃描訊號W_1。接著，記憶體陣列30根據字元掃描訊號W_1，開啟對應於第一行字元線的儲存單元1_1 ~1_Z，記憶體陣列30根據位元掃描訊號B_1，讀取儲存單元1_1的顯示資料IMG，以輸出至資料驅動單元14。最後，記憶體陣列30根據字元掃描訊號W_1，更新對應於記憶體陣列30的第一行字元線的儲存單元1_1~1_Z，以保持儲存單元1_1~1_Z儲存的資料。

以此類推，當顯示面板32欲顯示第一行的顯示單元2_1的顯示資料IMG時，記憶體陣列30依序更新對應於第二行字元線的儲存單元2_1~2_Z，以保持儲存單元2_1~2_Z儲存的資料。如此一來，當顯示面板32顯示完第一行所有的顯示單元1_1~Z_1的顯示資料IMG之後，記憶體陣列30中所有的儲存單元1_1~1_Z、2_1~2_Z、...、Z_1~Z_Z也被完整地同步更新一遍。同理，當顯示面板32顯示完第二行所有的顯示單元1_2~Z_2的顯示資料IMG之後，記憶體陣列30中所有的儲存單元再次被完整地同步更新一遍。

換句話說，在時序訊號T_sig的時序控制之下，資料驅動單元14輸出一次資料驅動訊號S_1、S_2...或S_N的同時，邏輯單元130產生相應的字元掃描訊號W_1、W_2...或W_Q，以更新所有連接於同一條字元線的儲存單元。或者，掃描驅動單元15輸出一次掃描驅動訊號G_1、G_2...或G_M的同時，記憶體陣列30也同步完成一次資料更新的動作。因此，本發明的記憶體陣列30利用顯示面板32的運作特性，在顯示面板32讀取顯示資料IMG時，同步進行更新記憶體的動作，因此記憶體陣列30不需設置更新控制器，以簡化整體驅動電路10的設計及製造成本。

值得注意的是，傳統上字元掃描訊號W_1~W_Q需被輸出兩次(相當於重複開啟一字元線上的所有儲存單元)，以分別讀取與更新記憶體陣列20所儲存的顯示資料IMG，因而導致較高的電源功耗。然而，本發明的字 元掃描訊號W_1~W_Q只需輸出一次，即可一併進行讀取與更新資料的動作，以節省電源功耗。

以讀取儲存單元1_1為例，字元掃描訊號W_1用來開啟對應於記憶體陣列30的第一行字元線的儲存單元1_1~1_Z，而位元掃描訊號B_1用來讀取或選擇特定的儲存單元1_1，以將儲存單元1_1儲存的顯示資料IMG輸出至資料驅動單元14。由於第一行字元線的儲存單元1_1~1_Z已開啟，因此記憶體陣列30在讀取動作完成之後，隨即更新儲存單元1_1~1_Z儲存的顯示資料。如此一來，本發明將讀取與更新資料的動作一併進行，因此字元掃描訊號W_1只需輸出一次，以節省電源功耗。

請注意，記憶體陣列30與顯示面板32的尺寸較佳地符合關係式(1)與(2)，使記憶體陣列30得以配合顯示面板32的掃描時序來進行資料更新的動作，關係式(1)與(2)如下：Q=K*N-(1)

M*N=P*Q-(2)

其中，Q與P分別為記憶體陣列30每一列的字元線數量與每一行的位元線數量，N與M分別為顯示面板32每一行的資料線數量與每一列的掃描線數量，K為一比例值。此外，位元線數量P亦可表示為M/K。

根據關係式(1)可知，當顯示面板32掃描完K行的N條資料線時，記憶體陣列30更新完連接於Q條字元線的儲存單元，也就是更新完所有的儲存單元。於第一實施例中，比例值K等於1，表示顯示面板32掃描完第一行的N條資料線時，記憶體陣列30中所有的儲存單元也被更新一遍。根據關係式(2)可知，記憶體陣列30與顯示面板32的面積相等，因此記憶 體陣列30的儲存單元可完整地對應至顯示面板32的顯示單元。

此外，根據關係式(1)與(2)可推知記憶體陣列30的更新率(refresh rate，即每秒更新的次數)R_rate，其關係式(3)如下：R_rate=H*P-(3)

其中，H為顯示面板32的畫面更新率(frame rate)，P為記憶體陣列30每一行的位元線數量。根據關係式(3)，顯示面板32每秒掃描H次，且顯示面板32每掃描一次，記憶體陣列30就更新P次。於第一實施例中，比例值K等於1，表示顯示面板32掃描一次，記憶體陣列30中所有的儲存單元也被更新P次。

以實際數據為例，假設顯示面板32為具有解析度240*320的QVGA顯示面板，且顯示面板32的畫面更新率為60赫茲及掃描線數量M=320。根據關係式(1)與(2)，基於比例值K等於1，因此可知位元線數量P為320。接著根據更新率H=60套入關係式(3)後，可知QVGA顯示面板的更新率R_rate為每秒60*320=19200次，相當於約52微秒更新一次。

請參考第4圖，其繪示了本發明之第二實施例，包含一記憶體陣列40的儲存單元配置圖以及一顯示面板42的顯示單元配置圖。顯示面板42的資料線數量N等於記憶體陣列40的兩倍字元線數量Q，即Q=N/2，因此可知比例值K=1/2。在此情形下，當顯示面板42顯示完第一行所有的顯示單元1_1~X_1、Y_1~Z_1的顯示資料IMG之後，記憶體陣列40中所有的儲存單元1_1、Y_1~1_Z、Y_Z、...、X_1、Z_1~X_Z、Z_Z被同步更新兩遍。

同樣以具有解析度240*320以及更新率60赫茲的QVGA顯示面 板為例。將掃描線數量M=320、更新率H=60以及比例值K=1/2套入關係式(1)、(2)與(3)後，可知位元線數量P為2*320且第4圖的QVGA顯示面板的更新率R_rate為每秒60*2*320=38400次，相當於約26微秒更新一次。

請參考第5圖，其繪示了本發明之第三實施例，包含一記憶體陣列50的儲存單元配置圖以及一顯示面板52的顯示單元配置圖。顯示面板52的兩倍資料線數量N等於記憶體陣列50的字元線數量Q，即Q=2*N，因此可知比例值K=2。在此情形下，當顯示面板52顯示完兩行所有的顯示單元1_1~Z_1、1_2~Z_2的顯示資料IMG之後，記憶體陣列50中所有的儲存單元1_1~Z_1、1_2~Z_2、...、1_Z~Z_Z被同步更新一遍。

同樣以具有解析度240*320以及更新率60赫茲的QVGA顯示面板為例。將掃描線數量M=320、更新率H=60以及比例值K=2套入關係式(1)、(2)與(3)後，可知位元線數量P為320/2且第5圖的QVGA顯示面板的更新率R_rate為每秒60*320/2=9600次，相當於約104微秒更新一次。

請注意，第一至第三實施例的差異之處在於比例值K的大小不同，主要是因為記憶體陣列的更新率取決於儲存單元的電容值大小。具體而言，當電容值越大，表示儲存單元保持資料的時間越長，因此更新率可較低；反之，當電容值越小，表示儲存單元保持資料的時間越短，因此需較高的更新率來保持資料的完整性。因此，設計者可調整比例值K的大小(相當於調整記憶體陣列的面積長寬比)，來調整更新率的大小，以配合記憶體陣列的運作。

請參考第6圖，其繪示了本發明之第四實施例，包含一記憶體陣列60的儲存單元配置圖以及顯示面板32的顯示單元配置圖。於第6圖中， 用來儲存及顯示相同顯示資料IMG的儲存單元及顯示單元以相同符號表示，例如1_1~1_Z、2_1~2_Z、...、Z_1~Z_Z等。第一至第三實施例中，記憶體陣列30、40及50一次只讀取一行字元線的一個儲存單元的顯示資料IMG。而第四實施例中，資料驅動單元14一次讀取一行字元線的複數個儲存單元的複數個顯示資料IMG，因此資料驅動單元14一次讀取的儲存單元數量不同，也使儲存單元的排列位置不同。

於第四實施例中，顯示面板32第一行的顯示單元1_1~Z_1對應於記憶體陣列60的第一行字元線的儲存單元1_1~Z_1，以此類推，顯示面板32第Z行的顯示單元Z_1~Z_Z對應於記憶體陣列60第Z列字元線的儲存單元Z_1~Z_Z。

當顯示面板32欲顯示第一行所有的顯示單元1_1~Z_1的顯示資料IMG時，邏輯單元130根據時序訊號T_sig，產生對應於第一行字元線的字元掃描訊號W_1，以及產生對應於所有位元線的位元掃描訊號B_1~B_P。接著，記憶體陣列60根據字元掃描訊號W_1，開啟對應於第一行字元線的儲存單元1_1~Z_1，記憶體陣列60根據位元掃描訊號B_1~B_P，讀取儲存單元1_1~Z_1的顯示資料IMG，以輸出至資料驅動單元14。最後，記憶體陣列60根據字元掃描訊號W_1，更新對應於記憶體陣列60的第一行字元線的儲存單元1_1~Z_1，以保持儲存單元1_1~Z_1儲存的資料。

以此類推，當顯示面板32欲顯示第二行所有的顯示單元1_2~Z_2的顯示資料IMG時，記憶體陣列60更新對應於第二行字元線的儲存單元1_2~Z_2，以保持儲存單元1_2~Z_2儲存的資料。如此一來，當顯示面板32顯示完第一行所有的顯示單元1_1~Z_1的顯示資料IMG之後，記憶體陣列60中第一行的儲存單元1_1~Z_1也被同步更新一遍。同理，當顯示面板32 顯示完所有的顯示單元1_1~Z_1、...、1_Z~Z_Z的顯示資料IMG之後，記憶體陣列60中所有的儲存單元可被完整地同步更新一遍。

換句話說，在時序訊號T_sig的時序控制之下，資料驅動單元14輸出所有資料驅動訊號S_1~S_N以及掃描驅動單元15輸出單一掃描驅動訊號G_1、G_2...或G_M的同時，邏輯單元130產生單一字元掃描訊號W_1、W_2...或W_Q，以更新所有連接於同一條字元線的儲存單元。或者，掃描驅動單元15輸出所有的掃描驅動訊號G_1~G_M的同時，記憶體陣列60也同步完成一次資料更新的動作。因此，本發明的記憶體陣列60利用顯示面板32的運作特性，在顯示面板32讀取顯示資料IMG時，同步進行更新記憶體的動作，因此記憶體陣列60不需設置更新控制器，以簡化整體驅動電路10的設計及製造成本。

根據上述運作方式以及關係式(1)、(2)與(3)可推知記憶體陣列60的更新率(refresh rate，即每秒更新的次數)R_rate，其關係式(4)如下：R_rate=H*P/L-(4)

其中，L為一比例值，用來表示記憶體陣列60一次讀取一行字元線的複數個儲存單元的數量。在第四實施例中，比例值L等於掃描線數量M。根據關係式(4)，顯示面板32每秒掃描H次，且顯示面板32每掃描一次，記憶體陣列60就更新P/L次。因此，設計者也可調整比例值L的大小(即調整記憶體陣列60每一次讀取儲存單元的數量)，來調整更新率的大小。

同樣以具有解析度240*320以及更新率60赫茲的QVGA顯示面板為例。將掃描線數量M=320、更新率H=60、比例值L=320以及比例值K=1 套入關係式(1)、(2)、(3)及(4)後，可知位元線數量P為320且第6圖的QVGA顯示面板的更新率R_rate為每秒60*320/320=60次，相當於約16.7毫秒更新一次。

請參考第7圖，其繪示了本發明之第五實施例，包含一記憶體陣列70的儲存單元配置圖以及顯示面板32的顯示單元配置圖。於第7圖中，用來儲存及顯示相同顯示資料IMG的儲存單元及顯示單元以相同符號表示，例如1_1~1_Z、2_1~2_Z、...、Z_1~Z_Z等。

於第五實施例中，記憶體陣列70一次讀取一行字元線的兩個儲存單元，即比例值L=2。

當顯示面板32欲顯示第一行的顯示單元1_1及2_1的顯示資料IMG時，邏輯單元130根據時序訊號T_sig，產生對應於第一行字元線的字元掃描訊號W_1，以及產生對應於第一、第二列位元線的位元掃描訊號B_1及B_2。接著，記憶體陣列70根據字元掃描訊號W_1，開啟對應於第一行字元線的儲存單元1_1、2_1、1_3、2_3...等。記憶體陣列70根據位元掃描訊號B_1及B_2，讀取對應於第一、第二列位元線的儲存單元1_1及2_1的顯示資料IMG，以輸出至資料驅動單元14。最後，記憶體陣列70根據字元掃描訊號W_1，更新對應於記憶體陣列70的第一行字元線的儲存單元，以保持儲存的資料。

以此類推，當顯示面板32欲顯示第一行的顯示單元3_1及4_1的顯示資料IMG時，記憶體陣列70更新對應於第二行字元線的儲存單元3_1、4_1、3_3、4_3...等，以保持儲存的資料。如此一來，當顯示面板32顯示完第一行所有的顯示單元1_1~Z_1的顯示資料IMG之後，記憶體陣列70 中一半的儲存單元也被同步更新一遍。同理，當顯示面板32顯示完第一、第二行所有的顯示單元1_1~Z_1及1_2~Z_2的顯示資料IMG之後，記憶體陣列70中所有的儲存單元也被同步更新一遍。

同樣以具有解析度240*320以及更新率60赫茲的QVGA顯示面板為例。將掃描線數量M=320、更新率H=60、比例值L=2以及比例值K=1套入關係式(1)、(2)及(3)後，可知第6圖的QVGA顯示面板的更新率R_rate為每秒60*320/2=9600次，相當於約104微秒更新一次。

綜上所述，本發明係利用顯示面板的運作特性，在顯示面板讀取顯示資料時，記憶體陣列同步進行更新記憶體的動作，以保持儲存的資料。換句話說，時序控制單元中的邏輯單元根據時序訊號，產生位元掃描訊號以及字元掃描訊號至記憶體陣列，讓資料驅動單元讀取記憶體陣列儲存的資料，也同時將顯示資料再次寫入記憶體陣列的儲存單元中，以進行資料更新。如此一來，有別於傳統的記憶體陣列需透過一更新控制器來定期進行資料更新的動作，本發明的記憶體陣列不需設置更新控制器，以簡化整體驅動電路的設計及製造成本。此外，傳統上字元掃描訊號需被輸出兩次，以分別讀取與更新記憶體陣列所儲存的顯示資料，因而導致較高的電源功耗。然而，本發明將讀取與更新資料的動作一併進行，因此字元掃描訊號只需輸出一次，以節省電源功耗。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧顯示器

10‧‧‧驅動電路

11‧‧‧傳輸介面

12‧‧‧顯示面板

13‧‧‧時序控制單元

14‧‧‧資料驅動單元

15‧‧‧掃描驅動單元

16‧‧‧電源單元

130‧‧‧邏輯單元

20‧‧‧記憶體陣列

S_1~S_N‧‧‧資料驅動訊號

G_1~G_M‧‧‧掃描驅動訊號

B_1~B_P‧‧‧位元掃描訊號

W_1~W_Q‧‧‧字元掃描訊號

IMG‧‧‧顯示資料

T_sig‧‧‧時序訊號

Claims (21)

1. 一種更新記憶體陣列的方法，用於一驅動電路，該方法包含有：根據一時序訊號，產生對應於一記憶體陣列的一字元線的一字元掃描訊號；以及根據該字元掃描訊號，開啟對應於該記憶體陣列的該字元線的複數個儲存單元，以更新對應於該記憶體陣列的該字元線的該複數個儲存單元；其中該記憶體陣列具有一第一數量的位元線以及一第二數量的字元線。
2. 如申請專利範圍第1項所述的更新記憶體的方法，另包含：根據該時序訊號，產生對應於該記憶體陣列的一位元線的一位元掃描訊號；以及根據該位元掃描訊號，讀取對應於該記憶體陣列的該位元線及該字元線的一儲存單元的一顯示資料，以輸出該顯示資料至該驅動電路的一資料驅動單元。
3. 如申請專利範圍第2項所述的更新記憶體的方法，其中該驅動電路用來驅動一顯示面板，該記憶體陣列的一更新率為該顯示面板的一畫面更新率與該第一數量的乘積。
4. 如申請專利範圍第1項所述的更新記憶體的方法，另包含：根據該時序訊號，產生對應於該記憶體陣列的複數個位元線的複數個位元掃描訊號；以及根據該複數個位元掃描訊號，讀取對應於該記憶體陣列的該複數個位元線及該字元線的該複數個儲存單元的複數個顯示資料；其中一比例值表示對應於該記憶體陣列的該複數個位元線及該字元線的該複數 個儲存單元的數量。
5. 如申請專利範圍第4項所述的更新記憶體的方法，其中該驅動電路用來驅動一顯示面板，該記憶體陣列的一更新率為該顯示面板的一畫面更新率乘以該第一數量並除以該比例值。
6. 如申請專利範圍第1項所述的更新記憶體的方法，其中該驅動電路用來驅動一顯示面板，該顯示面板具有一第三數量的資料線以及一第四數量的掃描線，該第一數量與該第二數量的乘積等於該第三數量與該第四數量的乘積。
7. 如申請專利範圍第1項所述的更新記憶體的方法，其中該記憶體陣列為一動態隨機存取記憶體或一虛擬靜態隨機存取記憶體。
8. 一種驅動電路，用於一顯示器，包含有：一邏輯單元，用來根據一時序訊號，產生一字元線的一字元掃描訊號；以及一記憶體陣列，耦接於該邏輯單元，用來根據該字元掃描訊號，開啟對應於該字元線的複數個儲存單元，以更新對應於該字元線的該複數個儲存單元；其中該記憶體陣列具有一第一數量的位元線以及一第二數量的字元線。
9. 如申請專利範圍第8項所述的驅動電路，其中該邏輯單元另用來根據該時序訊號，產生對應於該記憶體陣列的一位元線的一位元掃描訊號；以及該記憶體陣列另用來根據該位元掃描訊號，讀取對應於該記憶體陣列的該位元線及該字元線的一儲存單元的一顯示資料，以輸出該顯示資料至該驅動電路的一資料驅動單元。
10. 如申請專利範圍第9項所述的驅動電路，其中該驅動電路用來驅動一顯示面板，該記憶體陣列的一更新率為該顯示面板的一畫面更新率與該第一數量的乘積。
11. 如申請專利範圍第8項所述的驅動電路，其中該邏輯單元另用來根據該時序訊號，產生對應於該記憶體陣列的複數個位元線的複數個位元掃描訊號；以及該該記憶體陣列另用來根據該複數個位元掃描訊號，讀取對應於該複數個位元線及該字元線的該複數個儲存單元的複數個顯示資料；其中一比例值表示對應該複數個位元線及該字元線的該複數個儲存單元的數量。
12. 如申請專利範圍第11項所述的驅動電路，其中該驅動電路用來驅動一顯示面板，該記憶體陣列的一更新率為該顯示面板的一畫面更新率乘以該第一數量並除以該比例值。
13. 如申請專利範圍第8項所述的驅動電路，其中該驅動電路用來驅動一顯示面板，該顯示面板具有一第三數量的資料線以及一第四數量的掃描線，該第一數量與該第二數量的乘積等於該第三數量與該第四數量的乘積。
14. 如申請專利範圍第8項所述的驅動電路，其中該記憶體陣列為一動態隨機存取記憶體或一虛擬靜態隨機存取記憶體。
15. 一種顯示器，包含有：一顯示面板；以及一驅動電路，耦接於該顯示面板，以驅動該顯示面板，該驅動電路包含 有：一邏輯單元，用來根據一時序訊號，產生一字元線的一字元掃描訊號；以及一記憶體陣列，耦接於該邏輯單元，用來根據該字元掃描訊號，開啟對應於該字元線的複數個儲存單元，以更新對應於該字元線的該複數個儲存單元；其中該記憶體陣列具有一第一數量的位元線以及一第二數量的字元線。
16. 如申請專利範圍第15項所述的顯示器，其中該邏輯單元另用來根據該時序訊號，產生對應於該記憶體陣列的一位元線的一位元掃描訊號；以及該記憶體陣列另用來根據該位元掃描訊號，讀取對應於該記憶體陣列的該位元線及該字元線的一儲存單元的一顯示資料，以輸出該顯示資料至該驅動電路的一資料驅動單元。
17. 如申請專利範圍第16項所述的顯示器，其中該記憶體陣列的一更新率為該顯示面板的一畫面更新率與該第一數量的乘積。
18. 如申請專利範圍第15項所述的顯示器，其中該邏輯單元另用來根據該時序訊號，產生對應於該記憶體陣列的複數個位元線的複數個位元掃描訊號；以及該該記憶體陣列另用來根據該複數個位元掃描訊號，讀取對應於該複數個位元線及該字元線的該複數個儲存單元的複數個顯示資料；其中一比例值表示對應該複數個位元線及該字元線的該複數個儲存單元的數量。
19. 如申請專利範圍第18項所述的顯示器，其中該記憶體陣列的一更新率為該顯示面板的一畫面更新率乘以該第一數量並除以該比例值。
20. 如申請專利範圍第15項所述的顯示器，其中該顯示面板具有一第三數量的資料線以及一第四數量的掃描線，該第一數量與該第二數量的乘積等於該第三數量與該第四數量的乘積。
21. 如申請專利範圍第15項所述的顯示器，其中該記憶體陣列為一動態隨機存取記憶體或一虛擬靜態隨機存取記憶體。