TW201505955A - 微機電裝置及製造方法 - Google Patents

微機電裝置及製造方法 Download PDF

Info

Publication number
TW201505955A
TW201505955A TW103116052A TW103116052A TW201505955A TW 201505955 A TW201505955 A TW 201505955A TW 103116052 A TW103116052 A TW 103116052A TW 103116052 A TW103116052 A TW 103116052A TW 201505955 A TW201505955 A TW 201505955A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
mems
microelectromechanical
electrical distribution
Prior art date
Application number
TW103116052A
Other languages
English (en)
Other versions
TWI651261B (zh
Inventor
Heikki Kuisma
Sami Nurmi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201505955A publication Critical patent/TW201505955A/zh
Application granted granted Critical
Publication of TWI651261B publication Critical patent/TWI651261B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L7/00—Measuring the steady or quasi-steady pressure of a fluid or a fluent solid material by mechanical or fluid pressure-sensitive elements
    • G01L7/02—Measuring the steady or quasi-steady pressure of a fluid or a fluent solid material by mechanical or fluid pressure-sensitive elements in the form of elastically-deformable gauges
    • G01L7/08—Measuring the steady or quasi-steady pressure of a fluid or a fluent solid material by mechanical or fluid pressure-sensitive elements in the form of elastically-deformable gauges of the flexible-diaphragm type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)

Abstract

一種微機電裝置，其包含一個晶圓板、一個群組的一個或多個晶圓連接器元件、以及在其間的一個電氣分佈層。為了降低的裝置厚度，該晶圓板包含至少二個晶片與接合材料，其將該至少二個晶片彼此並排而接合到該晶圓板的縱向範圍，其中該等晶片的至少一者是一個微機電晶片。該電氣分佈層覆蓋該晶圓板且包括一層的介電材料與一層的導電材料，其中該層的導電材料在該層的介電材料內圖案化以供該等晶片與晶圓連接器元件之電氣互連。顯著降低的MEMS裝置厚度是以此種新的組態而達成。

Description

微機電裝置及製造方法
本發明是關於微機電裝置以及一種製造微機電裝置的方法。
微機電系統(MEMS,Micro-Electro-Mechanical System)或MEMS裝置可定義為微型的機械與機電系統，其中至少一些元件具有某種的機械功能性。由於MEMS裝置可藉著使用以創造積體電路的相同工具來創造，微機械與微電子元件可經製造在一塊矽上以致能種種型式的裝置。
微機電裝置的尺度非常小，該等構件典型尺寸範圍為從數十微米到若干毫米。此意指的是，在微機電裝置中所偵測的機械變形、位移或偏轉亦為小，且因而容易受到外部的干擾。此對於設計加諸了許多挑戰。對於微機電裝置而言，其包含一個微機電元件的一個晶片與其包含關聯於該微機電元件的電子器件的至少更多一個晶片被典型包封成為一個封裝。
然而，封裝的高度成為對於微機電裝置的一個瓶頸，微機電裝置典型為以積體電路晶片所堆疊在一個載體上且接著包覆成型。以此種傳統方式，該高度在最佳實例中為0.8mm的等級。然而，將該高度進一步減小似乎為不可能，歸因於在處理極薄的晶片、打線迴路高度、黏著層的厚度與載體的厚度之問題。
本發明之目的是要提供一種封裝結構，其致能微機電裝置之應用在較小的封裝中。本發明之目的是以根據申請專利範圍獨立項的特徵部分之一種微機電裝置及製造微機電裝置的方法來達成。
本發明之較佳實施例被揭示在申請專利範圍附屬項中。
經主張的本發明界定一種微機電裝置，其包含一個晶圓板、一個群組的一個或多個晶圓連接器元件、以及在其間的一個電氣分佈層。該晶圓板包含至少二個晶片與接合材料，其將該至少二個晶片彼此並排而周圍接合到晶圓板的縱向範圍，其中該等晶片的至少一者是一個微機電晶片。該電氣分佈層覆蓋該晶圓板且包括至少一層的介電材料與至少一層的導電材料，其中該層的導電材料在該層的介電材料內圖案化以供該等晶片與晶圓連接器元件之電氣互連。該電氣分佈層具有第一部分，其覆蓋該至少一個微機電晶片以及在該微機電晶片與晶圓板的相鄰邊緣之間的接合材料區域。該群組的一個或多個晶圓連接器元件被僅為定位在第一部分之外的位置的該電氣分佈層之上。
顯著降低的MEMS裝置厚度是以在一種多晶片裝置中之新的晶片組態而達成。
經主張的本發明之特點與優點以及其實施例是藉著實施例的詳細說明而較為詳細描述。
100‧‧‧微機電(MEMS)裝置
102‧‧‧晶圓板
104‧‧‧MEMS晶片
106‧‧‧積體電路(IC)晶片
108‧‧‧接合材料
110‧‧‧電氣分佈層
112‧‧‧介電材料
114‧‧‧晶圓連接器元件
115‧‧‧導電材料
116、118‧‧‧電氣輸入與輸出端子
204‧‧‧MEMS晶片
206‧‧‧IC晶片
214‧‧‧晶圓連接器元件
220‧‧‧第一部分
222、224、226‧‧‧邊緣
300‧‧‧MEMS裝置
304‧‧‧MEMS晶片
306‧‧‧IC晶片
308‧‧‧接合材料區域
310‧‧‧電氣分佈層
314‧‧‧晶圓連接器元件
316‧‧‧下層板
320‧‧‧第一部分
404‧‧‧MEMS晶片
406‧‧‧IC晶片
408‧‧‧接合材料區域
410‧‧‧電氣分佈層
414‧‧‧晶圓連接器元件
504‧‧‧MEMS晶片
506‧‧‧IC晶片
508‧‧‧接合材料區域
510‧‧‧電氣分佈層
514‧‧‧晶圓連接器元件
604‧‧‧MEMS晶片
606‧‧‧IC晶片
608‧‧‧接合材料區域
610‧‧‧電氣分佈層
614‧‧‧晶圓連接器元件
620‧‧‧平面底部
622‧‧‧側壁
624‧‧‧隔膜板
626‧‧‧開口
628‧‧‧密閉間隙
在下文中，本發明將關連於較佳實施例且參考隨附圖式而更為詳細描述，其中：圖1說明一種微機電(MEMS)裝置之一個實施例的側視圖； 圖2顯示對於在圖1所示之MEMS裝置的俯視圖；圖3說明在下層支撐結構之彎曲期間的主張定位的影響；圖4說明用於降低在MEMS裝置中的應力之再一個實施例；圖5說明用於降低在MEMS裝置中的應力之一個替代實施例；圖6說明一種用於壓力感測的微機電裝置之一個示範的結構。
以下實施例為示範性質。雖然此說明書可能提到“一”、“一個”、或“一些”實施例，此不必然意指：各個此類參考為對於相同實施例，或該特徵僅為應用到單一個實施例。不同實施例的單獨特徵可能作結合以提供進一步的實施例。
在下文中，本發明的特徵將以本發明的種種實施例可經實施在其中之一種裝置架構的一個簡單實例來描述。僅有用於說明該等實施例的有關元件被詳細描述。微機電裝置的種種實施包含其對於熟習此技藝人士為概括習知且可能未具體描述於本文的元件。
圖1說明根據本發明的一種微機電(MEMS)裝置100之一個實施例的側視圖。圖1之一種MEMS裝置包含一個晶圓板102，即：平面的物體，沿著該板之其長度是大於該板的厚度。晶圓板102包含至少一個MEMS晶片104，其包含一個機械變形元件與一個電氣換能器，電氣換能器是響應於該變形元件的變形而產生一個電氣輸出訊號以供在該MEMS裝置中的進一步處理。晶片結構可透過種種處理而大批產生在單一個晶圓上，且該晶圓可被切塊成為多件，各件含有該結構的一個複製者。從該晶圓所切塊而具有界定結構之一件半導體材料在此被稱為一個晶片。MEMS晶片 104可包含電氣輸入與輸出端子116，電氣訊號是透過端子116而從該MEMS晶片所輸入且輸出到該MEMS晶片。
晶圓板102包含至少一個其他晶片，其可為一個積體電路(IC)晶片106，其包括用於從MEMS晶片104所輸出的訊號之測量電路。此外，IC晶片104可包含電氣輸入與輸出端子118，電氣訊號是透過端子118而從IC晶片所輸入或被輸出到IC晶片。晶片104、106是彼此並排而藉著接合材料108來接合到晶圓板的縱向範圍。晶片104、106以及接合材料108因此形成晶圓板102的一個平面層。
一個電氣分佈層110被形成在晶圓板102的頂部。電氣分佈層110包括一層的介電材料112以及一層的導電材料115，其中該層的導電材料在該層的介電材料中圖案化以選擇性互連MEMS晶片104與IC晶片106的電氣輸入端子116、118。介電層112可為一種聚合物介電材料，且該導電層可為例如銅的金屬之一個沉積薄膜。注意到的是，圖1的該種電氣分佈層結構是僅為示範性質。由介電與導電材料所形成之其他選擇性的層組態可在範疇內而被應用。
假設的是，在電氣分佈層110的側邊之晶圓板102的表面是頂表面，且在另一側之晶圓板102的表面是底表面。MEMS晶片104與IC晶片106被定位為彼此並排以沿著晶圓板102的頂表面而延伸，俾使其最長的尺度是朝該頂表面之方向而平行延伸。歸因於此，其最短的尺度延伸到晶圓板102的厚度。晶圓板的輪廓因此為極薄，致使能夠提供比先前者為較薄的MEMS裝置。
如在圖1所示，該種MEMS裝置還包含一個群組的一個或 多個晶圓連接器元件114，其透過電氣分佈層110的導電材料路徑而連接到在晶圓板102之內的晶片104、106。舉例來說，該等晶圓連接器元件可為焊錫凸塊、塗覆金屬的聚合物核心球狀物、銅柱、連接墊、或用於將電氣裝置連接到印刷接線板的任何其他元件，其均對於熟習此技藝人士為眾所周知。
積體電路之晶圓層級封裝(WLP,wafer level packaging)已迅速成為一種用於封裝相當小且為低IO計數的電路之主要技術。該種技術包含聚合物絕緣層、銅導線軌跡、與焊錫球之直接沉積在矽電路上，使得類似晶片附接、接線接合、與塑膠包覆成型之任何其他傳統的封裝步驟為不再需要，且該種裝置可在晶圓的切塊之後而用一種標準的回焊製程來被直接焊接到一個印刷接線板。
WLP的概念已經藉由所謂的扇出晶圓層級封裝(FO-WLP,fan-out wafer level packaging)而延伸到較高IO計數的電路，其中，已知良好(經測試)的晶片是如同一個二維陣列而被嵌入在塑膠模製材料中以構成一個重建的晶圓。該等晶片是由塑膠材料所界定且以比起在原始晶圓上為較寬的晶片間距而位於一個規則陣列。在此重建的晶圓之上，介電薄膜、銅薄膜、與焊錫凸塊之類似的沉積可如同在標準的WLP技術中而完成。
亦為習知的是，多晶片裝置可基於FO-WLP而被建立，藉由具有一個群組的晶片以及環繞且結合的塑膠材料來形成新的多晶片裝置。在WLP晶圓或FO-WLP晶圓上的晶片之堆疊在先前已經被提出而提高該多晶片裝置的複雜度。在本發明中，在多晶片裝置中的晶片的新組態被應用以達成顯著降低的MEMS裝置厚度。目前，已經達成0.4mm的等級之MEMS 裝置厚度。
注意的是，晶圓階層封裝的處理步驟確切為已廣泛提供文獻且確切為熟習MEMS製造技藝人士所習知。主張的分層結構之圖式與關聯說明同時作為用於對應的製造方法申請專利範圍之說明。
圖2顯示對於圖1所示之MEMS裝置的俯視圖。在微機電裝置中，尺度為極小，構件典型於尺寸為範圍從數十微米到若干毫米。此對於設計加諸了許多挑戰。舉例來說，在一種微機電壓力感測器中，歸因於壓力變化所偵測的隔膜位移可為奈米或更小。此意指的是，由該等位移所產生的訊號為極小，且測量為相當容易受到外部干擾。此類干擾可例如當該微機電元件為連同晶圓連接器元件而連接到一個印刷接線板而發生。該板可能具有其歸因於當溫度改變時的熱膨脹而稍微彎曲之一種結構，或該板可能遭受到將其彎曲的外部力量。此種彎曲對於MEMS切塊的操作之影響可能為高，尤其是當該MEMS裝置為極細小時。
圖2說明一種組態，其中，外部彎曲應力之影響是藉由晶圓連接器元件之特定的定位而為最小化。在平面圖中，僅有該電氣分佈層與晶圓連接器元件的頂表面將為可見。然而，圖2亦為以方塊來說明其為在該表面的下面且由該電氣分佈層所覆蓋之MEMS晶片204與IC晶片206。該電氣分佈層具有第一部分220，其覆蓋MEMS晶片204與在MEMS晶片204與晶圓板的相鄰邊緣222、224、226之間的接合材料區域。相鄰邊緣222、224、226在此為意指其在圖2的俯視圖中為外接該MEMS晶片之晶圓板的各個邊緣，俾使在透過該晶圓板的厚度之一個平面中，僅有接合材料存在於MEMS晶片的周邊與該邊緣之間。換言之，在晶圓板的相鄰邊緣222、 224、226與該MEMS晶片之間並無其他晶片(如同IC晶片206)。在本實施例中，該群組的一個或多個晶圓連接器元件214被定位在第一部分220之外的位置的電氣分佈層之上。
主張的定位之影響被說明在圖3之中。圖3顯示MEMS晶片304、IC晶片306、接合材料區域308、電氣分佈層310、以及晶圓連接器元件314，此關於圖1而更為詳述。圖3還說明電氣分佈層310之第一部分320的範圍。當其將MEMS裝置300以機械式連接到在下面的板316之晶圓連接器元件314不被定位在覆蓋MEMS晶片304的表面上，亦不在MEMS晶片304的相對側上，該MEMS元件從在下面的支撐結構之彎曲所經歷的應力為最小化。
在MEMS裝置中的彎曲相關誤差之另一個來源是接合材料與晶片的熱膨脹係數之不匹配。圖4與圖5說明再一個實施例，其中，由此種熱膨脹不匹配所引起的機械應力是藉由從該底表面(即：其為相對於由該電氣分佈層所覆蓋表面之晶圓板的表面)來移除一層的接合材料而降低。圖4與圖5顯示MEMS晶片404、504、IC晶片406、506、接合材料區域408、508、電氣分佈層410、510、以及晶圓連接器元件414、514，此關於圖1而更為詳述。有利而言，接合材料408是從在MEMS晶片404、504之下方的區域而完全移除。圖4說明一種組態，其中，MEMS晶片404是比IC晶片406為厚，且接合材料408是從在MEMS晶片404之下方的區域而完全移除。該接合材料環繞該等晶片二者，且覆蓋IC晶片406。圖5說明一種組態，其中，MEMS晶片504與IC晶片506是同樣地厚，且接合材料508是從在晶片504、506二者之下方的區域而完全移除。接合材料508環繞該等晶片 二者。
此經主張的組態可被有利應用在其為容易受到機械應力的影響之種種不同的MEMS裝置，其包括如同加速計、角速率感測器、壓力感測器與麥克風的感測器。在此等實施例中，微機電晶片包括其根據感測的現象而變形之一種結構。經主張的組態還可被應用在其為容易受到機械應力的影響之其他MEMS裝置，如同其使用作為計時裝置之MEMS共振器，其中，微機電晶片包括其以一個特定應用共振頻率而準確變形之一種結構。經主張的組態還可被使用在如同開關、可變電容器與帶通濾波器的RF-MEMS構件之中。
尤為有利的是將主張的組態應用在其包含一個壓力感測器結構之一種微機電壓力感測器。壓力是一個物理量，其相當於作用在一個表面上的力量對該表面的面積之比值。首先，先前技藝的封裝壓力感測器是相較於典型的晶片尺度而傾向於尺寸為大。在封裝壓力感測器時的較大難度是需要提供晶片的一個開放表面以與施加的壓力互相作用，此相反於例如其為完全由封裝材料所密封的一種加速計。可經運用一種測量儀器以測量壓力之一種裝置是壓力感測器。圖6說明一種用於壓力感測之一種微機電裝置的示範結構。圖6顯示MEMS晶片604、IC晶片606、接合材料區域608、電氣分佈層610、以及晶圓連接器元件614，此關於圖1而更為詳述。一種微機電壓力感測器晶片典型為包含一個薄的隔膜，其延伸在一個間隙之上，該間隙提供於參考壓力的一個容積。該間隙可被抽真空以含有僅為少量的剩餘氣體，但亦可經填充於選定參考壓力之一種選定的氣體或其他揮發性材料。該隔膜是歸因於參考壓力與其環繞該感測器的周圍壓力 之間的差異而變形。隔膜位移可藉著電容或壓阻式的感測而被轉變為一個電氣訊號。
圖式中的MEMS晶片604說明一種壓力感測器，其包含由一個平面底部620與側壁622所形成的一個本體結構。其形成由延伸在該等側壁上的一個隔膜板624所密封之一個中空部。平面底部620、側壁622與隔膜板624被附接到彼此以形成一個密閉間隙628，該間隙628提供於參考壓力的一個容積。為了允許該隔膜響應於環境壓力之偏轉，在電氣分佈層610之中的一個開口626延伸在隔膜之上。再一個介電層可被沉積在該電氣分佈層的任何暴露層的導電材料之上。
對於熟習此技藝人士為顯而易見的是，隨著技術進展，本發明的基本概念可用種種方式來實施。本發明以及其實施例因此為不受限於上述的實例，而是可能在申請專利範圍的範疇內而變化。
100‧‧‧微機電(MEMS)裝置
102‧‧‧晶圓板
104‧‧‧MEMS晶片
106‧‧‧積體電路(IC)晶片
108‧‧‧接合材料
110‧‧‧電氣分佈層
112‧‧‧介電材料
114‧‧‧晶圓連接器元件
115‧‧‧導電材料
116、118‧‧‧電氣輸入與輸出端子

Claims (10)

  1. 一種微機電裝置，其包含一個晶圓板、一個群組的一個或多個晶圓連接器元件、以及在其間的一個電氣分佈層，其中：該晶圓板包含至少二個晶片和接合材料，該接合材料將彼此並排的該至少二個晶片沿著周圍接合到該晶圓板的縱向範圍，其中該等晶片的至少一者是一個微機電晶片；該電氣分佈層覆蓋該晶圓板且包括至少一層的介電材料和至少一層的導電材料，其中該層的導電材料在該層的介電材料內圖案化以供該等晶片和該等晶圓連接器元件之電氣互連；該電氣分佈層具有第一部分，其覆蓋該至少一個微機電晶片以及在該微機電晶片和該晶圓板的相鄰邊緣之間的接合材料區域；該群組的一個或多個晶圓連接器元件被僅為定位在該第一部分之外的位置的該電氣分佈層之上。
  2. 如申請專利範圍第1項之微機電裝置，其中該微機電晶片的一個表面被暴露在該晶圓板的一個表面中，其中該晶圓板的表面是相對於該電氣分佈層的側邊。
  3. 如申請專利範圍第1或2項之微機電裝置，其中：該微機電晶片包括一個壓力感測器元件，其具有一個隔膜；該電氣分佈層包括一個開口，其延伸在該微機電晶片的隔膜之上。
  4. 如申請專利範圍第1或2項之微機電裝置，其中該微機電晶片包括一個變形結構，其用於下列型式中的一者之應力敏感感測器：加速計、角速率感測器、壓力感測器、和麥克風。
  5. 如申請專利範圍第3項之微機電裝置，其中該微機電晶片包括一個變形結構，其用於下列型式中的一者之應力敏感感測器：加速計、角速率感測器、壓力感測器、和麥克風。
  6. 如申請專利範圍第1或2項之微機電裝置，其中該微機電晶片包括一個變形結構，其用於一個微機電共振器、或一個微機電射頻構件。
  7. 如申請專利範圍第3項之微機電裝置，其中該微機電晶片包括一個變形結構，其用於一個微機電共振器、或一個微機電射頻構件。
  8. 一種製造微機電裝置之方法，該微機電裝置包含一個晶圓板、一個群組的一個或多個晶圓連接器元件、以及在其間的一個電氣分佈層，其中：將至少二個晶片和接合材料包括在該晶圓板之中，該接合材料將彼此並排的該至少二個晶片彼此接合到該晶圓板的縱向範圍，其中該等晶片的至少一者是一個微機電晶片；用該電氣分佈層來覆蓋該晶圓板，該電氣分佈層包括至少一層的介電材料和至少一層的導電材料，其中該層的導電材料在該層的介電材料內圖案化以供該等晶片和該等晶圓連接器元件之電氣互連，且該電氣分佈層具有第一部分，其覆蓋該至少一個微機電晶片以及在該微機電晶片和該晶圓板的相鄰邊緣之間的接合材料區域；將該群組的一個或多個晶圓連接器元件僅定位在該第一表面之外的位置的該電氣分佈層之上。
  9. 如申請專利範圍第8項之方法，其中將該微機電晶片的一個表面暴露在該晶圓板的一個表面中，其中該晶圓板的表面是相對於該電氣分佈 層的側邊。
  10. 如申請專利範圍第8或9項之方法，其中：將具有一個隔膜的一個壓力感測器元件包括在該微機電晶片之中；對該電氣分佈層處理一個開口，其延伸在該微機電晶片的隔膜之上。
TW103116052A 2013-05-10 2014-05-06 微機電裝置及製造方法 TWI651261B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20135488A FI125959B (en) 2013-05-10 2013-05-10 Microelectromechanical device and method of manufacture of microelectromechanical device
??20135488 2013-05-10

Publications (2)

Publication Number Publication Date
TW201505955A true TW201505955A (zh) 2015-02-16
TWI651261B TWI651261B (zh) 2019-02-21

Family

ID=50981591

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103116052A TWI651261B (zh) 2013-05-10 2014-05-06 微機電裝置及製造方法
TW106145733A TW201815661A (zh) 2013-05-10 2014-05-06 微機電裝置及製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106145733A TW201815661A (zh) 2013-05-10 2014-05-06 微機電裝置及製造方法

Country Status (8)

Country Link
US (1) US9663352B2 (zh)
EP (1) EP2994412B1 (zh)
JP (1) JP6128279B2 (zh)
KR (1) KR101753087B1 (zh)
CN (1) CN105189337B (zh)
FI (1) FI125959B (zh)
TW (2) TWI651261B (zh)
WO (1) WO2014181275A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI125958B (en) * 2013-05-10 2016-04-29 Murata Manufacturing Co Improved safe measuring box
FI125960B (en) * 2013-05-28 2016-04-29 Murata Manufacturing Co Improved pressure gauge box
EP3657923A4 (en) * 2017-07-20 2021-05-05 Mitsui Chemicals Tohcello, Inc. ELECTRONIC DEVICE MANUFACTURING PROCESS

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4418207C1 (de) 1994-05-25 1995-06-22 Siemens Ag Thermischer Sensor/Aktuator in Halbleitermaterial
CN1437232A (zh) 2002-02-05 2003-08-20 亚太优势微系统股份有限公司 晶片级封装的结构及其制作方法
US6919508B2 (en) 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
KR100471153B1 (ko) 2002-11-27 2005-03-10 삼성전기주식회사 Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법
FI20060256L (fi) * 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
FR2907633B1 (fr) 2006-10-20 2009-01-16 Merry Electronics Co Ltd Boitier de systeme micro-electromecanique.
DE102008000842A1 (de) 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
US7851925B2 (en) * 2008-09-19 2010-12-14 Infineon Technologies Ag Wafer level packaged MEMS integrated circuit
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8017439B2 (en) 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
JP2011177846A (ja) 2010-03-02 2011-09-15 Seiko Epson Corp 電子装置
US8476087B2 (en) * 2011-04-21 2013-07-02 Freescale Semiconductor, Inc. Methods for fabricating sensor device package using a sealing structure
US8592241B2 (en) * 2011-09-28 2013-11-26 Freescale Semiconductor, Inc. Method for packaging an electronic device assembly having a capped device interconnect

Also Published As

Publication number Publication date
US9663352B2 (en) 2017-05-30
KR101753087B1 (ko) 2017-07-19
WO2014181275A2 (en) 2014-11-13
EP2994412B1 (en) 2020-02-05
TWI651261B (zh) 2019-02-21
CN105189337B (zh) 2017-05-03
EP2994412A2 (en) 2016-03-16
CN105189337A (zh) 2015-12-23
KR20150142015A (ko) 2015-12-21
WO2014181275A3 (en) 2015-08-06
JP2016524546A (ja) 2016-08-18
FI20135488A (fi) 2014-11-11
JP6128279B2 (ja) 2017-05-17
TW201815661A (zh) 2018-05-01
FI125959B (en) 2016-04-29
US20140332910A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
US10041847B2 (en) Various stress free sensor packages using wafer level supporting die and air gap technique
US8722444B1 (en) Microelectromechanical system having movable element integrated into substrate-based package
JP5808339B2 (ja) リードフレームベースのパッケージに統合された可動要素を有するマイクロエレクトロメカニカルシステム
US7793550B2 (en) Sensor device including two sensors embedded in a mold material
US9885626B2 (en) Micromechanical sensor system and corresponding manufacturing method
US8519491B2 (en) MEMS sensing device and method for making same
CN110677793A (zh) 麦克风封装结构
US9073750B2 (en) Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby
TWI651261B (zh) 微機電裝置及製造方法
KR100636823B1 (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
TWI548048B (zh) 晶片封裝體及其製造方法
CN109476475B (zh) 传感器组件和装置以及制造传感器组件的方法
TW202002207A (zh) 半導體元件及其製造方法
JPWO2017208642A1 (ja) 樹脂パッケージ