TW201447885A - 單端高速介面之校正 - Google Patents

單端高速介面之校正 Download PDF

Info

Publication number
TW201447885A
TW201447885A TW103107499A TW103107499A TW201447885A TW 201447885 A TW201447885 A TW 201447885A TW 103107499 A TW103107499 A TW 103107499A TW 103107499 A TW103107499 A TW 103107499A TW 201447885 A TW201447885 A TW 201447885A
Authority
TW
Taiwan
Prior art keywords
voltage level
output voltage
transmitting device
terminal
correction
Prior art date
Application number
TW103107499A
Other languages
English (en)
Other versions
TWI602176B (zh
Inventor
Alan T Ruberg
Srikanth Gondi
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of TW201447885A publication Critical patent/TW201447885A/zh
Application granted granted Critical
Publication of TWI602176B publication Critical patent/TWI602176B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0286—Provision of wave shaping within the driver
    • H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Abstract

本發明提供一種校正信號擺盪與一跳脫參考電壓之電腦實施方法。一系統之信號擺盪可以透過一驅動參數之調整而在一對稱或非對稱技術中被校正，此驅動參數例如用於一傳送器一供電電壓。系統之跳脫參考電壓可以透過一資料圖樣之取樣以決定此跳脫參考電壓之一理想值而在一對稱或非對稱技術中被校正。

Description

單端高速介面之校正
本發明係關於一種電子裝置之領域，特別是有關於一種單端高速介面之校正。
一種介面可以包括一個或多個單線連接，並且單端驅動器可以因此驅動單線連接上的信號。例如，一個單線連接可以包括一個動態隨機存取記憶體(DRAM)介面。
已經被確定的是，傳統的差動介面於操作期間不管狀態(例如0或1)均汲取固定的功率而沒有最佳的頻寬或接腳(pin)，這使得對於行動高速晶片傳輸變得不妥適。單端介面受限於其高動態(例如CV2)或靜態(V2/R)負載，而因此妥協供電信號完整性而導致低的資料速率。傳統的高速記憶體標準利用VDD/2(例如，600mV)信號，提供一個與全幅擺盪(例如，1.2伏特CMOS)比較4倍功率效率之因子。
於此種低信號擺盪、功率雜訊、接地雜訊、V REF 雜訊與精確性對於單端通信之信號整體性扮演了重要的角色。因為特定的容差方法操作點，傳統的簡單地設計元件與系統一起工作之方法已顯不足。傳統的校正方法依賴共同的V REF 分享給不同的裝置，當不同的裝置內部地使用時可能會不匹配，並且電阻不但沒有校正，而且在步驟的控制中導致量化誤差，而具有製程-電壓-溫度(PVT)變異，因此具有差的線性度。
本發明所揭露之實施例一般係指向單端高速介面之校正。在一些實施例中，一種單端高速介面之校正之方法、裝置或系統被揭露。此方法包括：於傳送裝置，驅動連接線以產生一輸出電壓位準於連接線之上；於傳送裝置，比較輸出電壓位準與一參考電壓位準對應至一臨界電壓擺盪；以及於傳送裝置，基於比較輸出電壓位準與參考電壓位準之一結果，調整一驅動參數以影 響輸出電壓位準。
在一實施例中，其中驅動參數被調整，直到該輸出電壓位準達至該參考電壓位準。
在一實施例中，傳送裝置利用一供電電壓與一終端以驅動連接線，並且傳送裝置藉由調整此終端以調整驅動參數以影響輸出電壓。在一實施例中，基於該終端之一理想值與該供電電壓之理想電位，傳送裝置產生參考電壓位準。
在另一實施例中，傳送裝置利用一供電電壓與一終端以驅動連接線，並且傳送裝置藉由調整供電電壓之一電位以調整驅動參數以影響輸出電壓。
在一實施例中中，揭露一傳送裝置。此傳送裝置包括：一傳送器介面，耦合一連接線至一接收裝置，傳送器介面驅動連接線以產生一輸出電壓位準於連接線之上；以及一比較器，用以比較輸出電壓位準與一參考電壓位準對應至一臨界電壓擺盪，基於比較器之一輸出，傳送裝置調整一驅動參數以影響輸出電壓位準。
在一實施例中，連接線為一單端連接線。在一實施例中，其中影響輸出電壓位準之驅動參數被調整，直到輸出電壓位準達至參考電壓位準為止。
在一實施例中，傳送裝置利用一供電電壓與一終端以驅動連接線，並且傳送裝置藉由調整此終端以調整驅動參數以影響輸出電壓。在一實施例中，基於該終端之一理想值與該供電電壓之理想電位，傳送裝置產生該參考電壓位準。
在另一實施例中，傳送裝置利用一供電電壓與一終端以驅動連接線，並且傳送裝置藉由調整供電電壓之一電位以調整驅動參數以影響輸出電壓。
在一實施例中，一系統包括一傳送裝置，驅動一連接線以產生一輸出電壓位準於連接線之上；以及一接收裝置，透過連接線以耦合傳送裝置，接收裝置比較輸出電壓位準與一參考電壓位準對應至一臨界電壓擺盪，基於比較輸出電壓位準與參考電壓位準之一結果，而導致輸出電壓位準被調整。
在此系統之一實施例中，連接線為一單端連接線。在此系統之 一實施例中，接收裝置導致輸出電壓位準被調整，直到輸出電壓位準達至參考電壓位準為止。
在此系統之一實施例中，傳送裝置利用一供電電壓與一終端以驅動連接線，基於比較輸出電壓位準與參考電壓位準之結果，接收裝置導致輸出電壓位準被調整，藉由控制傳送裝置以調整傳送裝置之終端。在一實施例中，基於此終端之一理想值與供電電壓之理想電位，接收裝置產生參考電壓位準。
在此系統之一實施例中，傳送裝置利用一供電電壓與一終端以驅動連接線，基於比較輸出電壓位準與參考電壓位準之結果，接收裝置導致輸出電壓位準被調整，藉由控制傳送裝置以調整供電電壓之一電位。
在此系統之再一實施例中，接收裝置端接連接線與一終端，基於比較輸出電壓位準與參考電壓位準之結果，接收裝置導致輸出電壓位準被調整，藉由調整接收裝置之終端。
本發明之其它實施例中揭露，一種跳脫參考電壓之校正方法。此方法包括於一接收裝置，透過一連接線以接收從一傳送裝置之一資料圖樣；於接收裝置，取樣資料圖樣為具有該跳脫參考電壓之樣本；以及於接收裝置，基於此樣本而調整跳脫參考電壓。
在一實施例中，此方法更包括監控該樣本以利於資料圖樣中之資料轉換，其中跳脫參考電壓係基於資料圖樣中之資料轉換而於接收裝置中被調整。在一實施例中，跳脫參考電壓被調整直到資料轉換之間的一時間的期間為最大為止。在一實施例中，此方法更包括設定一取樣點為一第一資料轉換之一第一時間偏移與一第二資料轉換之一第二時間偏移之一平均。在一實施例中，其中此連接線為一單端連接線。
根據本發明之另一實施例揭露一種接收裝置。此接收裝置包括一接收器介面，透過一連接線以接收從一傳送裝置之一資料圖樣；其中接收裝置取樣此資料圖樣為具有跳脫參考電壓之樣本，並且基於此樣本而調整跳脫參考電壓。
在一實施例中，接收裝置監控此樣本以利於資料圖樣中之資料轉換，並且基於此資料圖樣中之資料轉換而調整跳脫參考電壓。在一實施例中，接收裝置調整跳脫參考電壓直到資料轉換之間的一時間的期間為最大為止。在一實施例中，接收裝置設定一取樣點為一第一資料轉換之一第一時間偏移與一 第二資料轉換之一第二時間偏移之一平均。在一實施例中，其中此連接線為一單端連接線。
根據本發明之又一實施例揭露一種傳送裝置。此傳送裝置包括：一傳送器介面，透過一連接線以傳送一資料圖樣至一接收裝置，此接收裝置具有一跳脫參考電壓以提供取樣資料圖樣；以及一接收器介面，以從接收裝置接收資料圖樣之一取樣版本；其中傳送裝置比較資料圖樣與資料圖樣之取樣版本，並且基於比較資料圖樣與資料圖樣之取樣版本之一結果，以控制接收裝置而調整跳脫參考電壓。
在一實施例中，傳送裝置控制接收裝置以增加跳脫參考電壓回應比較資料圖樣與資料圖樣之取樣版本之結果，以指示一資料錯誤。在一實施例中，傳送裝置控制接收裝置以降低跳脫參考電壓回應比較資料圖樣與資料圖樣之取樣版本之結果，以指示一資料錯誤。在一實施例中，傳送裝置利用此結果以確定產生資料錯誤之跳脫參考電壓之一第一電位，以及確定產生資料錯誤之跳脫參考電壓之一第二電位，傳送裝置平均跳脫參考電壓之第一電位與第二電位以產生跳脫參考電壓之一設定。在一實施例中，其中此連接線為一單端連接線。
150‧‧‧資料通信系統
302、304‧‧‧P-通道電晶體
306、505、905‧‧‧比較器
402-428‧‧‧步驟
502‧‧‧N-通道電晶體
505‧‧‧控制邏輯
602-618‧‧‧步驟
802-830‧‧‧步驟
902‧‧‧伴隨裝置
904‧‧‧簡單裝置
910‧‧‧伴隨校正邏輯
912‧‧‧簡單校正邏輯
950、952‧‧‧連接通道
1002-1016‧‧‧步驟
1102-1148‧‧‧步驟
本發明之實施例在附圖中之各圖內，藉由舉例的方法進行說明，而非以此加以限制，其中類似的數字編號表示類似的元件。
第一圖顯示根據一實施例之一具有單端介面之資料通信系統。
第二圖A顯示根據一實施例之一全幅擺盪介面之一電路圖。
第二圖B顯示根據一實施例之一漏極虛擬開路介面之一電路圖。
第三圖A-C顯示根據一實施例之電路圖，顯示一驅動器模型適用於作為一傳送器介面電路TX。
第四圖顯示根據一實施例之藉由第三圖A-C之驅動器模型所執行之外部的下拉電阻校正方法之流程圖。
第五圖顯示根據一實施例之用於對稱校正之一資料通信系統。
第六圖顯示根據一實施例之藉由第五圖之資料通信系統所執行之校正信號擺盪之一方法之流程圖。
第七圖為一眼圖，其顯示根據一實施例之藉由第五圖之資料通信系統所執 行之跳脫參考電壓校正。
第八圖顯示根據一實施例之藉由第五圖之資料通信系統以執行之跳脫參考電壓之校正方法之流程圖。
第九圖顯示根據一實施例之遠端校正之一資料通信系統。
第十圖顯示根據一實施例之藉由第九圖之資料通信系統以執行之遠端信號擺盪校正方法之一流程圖。
第十一圖顯示根據一實施例之藉由第九圖之資料通信系統以執行之一遠端跳脫參考電壓校正方法之一流程圖。
本發明之實施例在附圖中之各圖內，藉由舉例的方法進行說明，而非以此加以限制，其中類似的參考數字編號表示類似的元件或功能。在不脫離此處所述的原理範圍內，凡熟悉此領域之技藝者均可以了解說明書中所述某些實施例或其他實施例有關之結構與方法被包含在至少一實施例中。其中應被理解的是在本發明實施例描述中，實施例之圖、文字描述之目的為簡化本發明技術特徵，有助於了解本發明各方面之實施方式。
本發明之一些實施例解決了底下存在於介面之校正與設計的問題，接收器臨界參考電壓(V RXREF )需要被校正以利於可靠的資料得以於傳送器與接收器之間傳輸，並且傳送器擺盪(V SWING )需要最小化以最佳化使用功率。
在一些實施例中，一個方法包括根據傳統的方法以執行傳送器驅動端之校正，接下來：
(1)一區域裝置，例如一記憶體控制器，之V SWING 校正。遠端裝置耦合並且傳送器驅動高電位。輸出電壓結果被測量於傳送器側，並且利用一方法來調整，該方法端視驅動器架構以匹配一參考電壓。
(2)一遠端裝置，例如一記憶體裝置，之V SWING 校正。如果一遠端傳送器具有限制能力以控制其擺盪(非對稱例子)，則區域接收器可以量測此擺盪並調整其終端電阻。
(3)一區域裝置之V RXREF 校正。一個圖樣係藉由遠端傳送器被利用以量測區域接收器的眼寬以被輸出。此眼寬係於許多個接收器參考電壓值被量測，而產生有效資料之最常時間之此參考值被選定。再者，最佳的取樣點可以藉由平均第一與最後之間的有效時間而得到。
(4)一遠端裝置之V RXREF 校正。如果一遠端接收器具有限制能力以決定資料有效性，則所接收資料可以被送回至此傳送裝置以比較與控制。
一個方法之實施例提供一個單端校正技術上的改進，其係透過聯合電子設備工程會議(JEDEC)記憶體標準以可靠的完成。此標準對於小的擺盪沒有足夠的精確性，並且為了使傳輸之記憶體側上之改進而使得其複雜性通常都很大。
在一些實施例中，一種方法是自動的，並且其根據真實的負載裝置與通道而調整。
在一些實施例中，較低振幅、單端高速裝置間的通信比供同使用的差動介面是更多的接腳與功率效率。高速差動介面可以從處於反向的二個信號擺盪受益，使得其中一個之振幅比另一個更低，所以其相當容易決定信號之狀態。小擺盪高速單端介面對於供電中的變化與雜訊更敏感，並且參考臨界電壓位準(V RXREF )用以決定信號之狀態。在一些實施例中，為了補常這些變化與雜訊，單端介面需要於操作期間參考臨界電壓位準(V RXREF )與之信號擺盪(V RXREF )之校正。傳統的方法對於小擺盪具有不足的精確性。在一些實施例中，揭露一種方法，用以於具有較大精確性的工作系統中之一介面之兩側上，量測與最佳化傳送器信號擺盪與接收器參考臨界電壓位準。
相較於，傳統的系統以本發明之實施例之一半不到的速度與超過兩倍的擺盪來操作。這些傳統的系統依賴較簡單的校正架構，無需依賴操作資料眼或接收器臨界值。這些方法係涉及於設計階段而非操作裝置。此技術補償晶粒之間的差異性、晶粒上元件量化誤差以及元件PVT差異。
在物理層無法校正自身的例子中，產生了對於遠端量測與控制之新方法以提供之。低功率甚至於一行動系統中是期待，並且在一些實施例中提出一個比傳統系統更小的擺盪(例如100~400mV)。一些實施例中可以施加任一小的擺盪(例如小於V DD /2)至一可自我校正之單端電流電介面。
較小信號電壓以節省功率的需要係由裝置間通信之頻寬的需求所驅動，特別地是記憶體元件(例如DRAM)連接至應用處理器。
第一圖顯示根據一實施例之一具有單端介面之資料通信系統150。系統包括兩個裝置A與B。每一裝置包括一傳送器介面電路TX，傳送單端信號至另一裝置之接收器介面電路RX。在一實施例中，裝置A為一記憶體控 制器，而裝置B為一記憶體裝置，例如DRAM記憶體裝置。每一裝置僅僅顯示一個傳送器TX與一個接收器RX，然而在其他實施例中，每一裝置可能包括多個傳送器介面電路TX與接收器介面電路RX於多個單端連接線上通信。
圖示的單端介面包括一個單一電流連接(galvanic connection)。單端信號已經很成功地在裝置與裝置之間通信，以傳送數個G位元/秒(Gbit/sec)，特別是在記憶體區。這些介面被很小心地指定以幫助克服雜訊與信號傳輸問題；然而，隨著頻寬增加所需要的較低電壓擺盪以節省功率，已經產生了一個能力上限制而使用預定的介面規格。元件容差(tolerance)與雜訊容限(margins)也接近所需的可靠操作之水平。
對於避免單端介面中的雜訊與容差問題之一第一技術在於極大化信號擺盪。第二圖A顯示根據一實施例之一電路圖，其圖示一全幅擺盪介面。圖中的全擺盪介面可以很容易地達到最大的電壓。舉例而言，最大的電壓是供電位準(例如V DD )。在此實施例中，接收器RX不是電阻地終端，而傳送器-通道-接收器系統仍然具有電容(C)。此介面使用的功率係正比於CV DD 2 f，其中f為平均切換頻率。直得注意的是功率隨著電壓而大大地變化。於數個G位元/秒(Gbit/sec)的速度，傳送器阻抗小心地被控制著。太小的阻抗導致超越量(overshoot)，負載此接收器，縮端該接收器壽命，並且導致迴響(ringing)而產生錯誤。太高的阻抗導致不足量(undershoot)，降低了信號，並由於雜訊而產生錯誤。
為了降低功率以及提升高資料速率的信號完整性，終端可以引進於一單端介面之接收器RX，例如漏極虛擬開路(pseudo-open drain；POD)結構中，例如敘述於JEDEC版本JESD8-19中。第二圖B是一電路圖，顯示根據一實施例之一漏極虛擬開路介面。圖中的漏極虛擬開路介面利用一傳送器驅動終端R DRIVE ，以驅動此傳送器TX中的一連接至一電壓位準(例如，接地電位或V DD )。此外，圖中的漏極虛擬開路介面利用一接收器終端R TERM ，以終止此接收器RX中的一連接至一電壓位準(例如，接地電位)。如果傳送器驅動終端R DRIVE 與接收器終端R TERM 的阻抗相同，則擺盪V SWING 成為V DD /2。動態功率部分C(V DD /2) 2 f降低為4的因子，然而，一(V DD /2) 2 /R之靜態部分則增加。幸運地，沒有靜態功率在此狀態中被獲取，其中傳送器電壓等於接收器終端電壓。除了由傳送器TX、接收器RX與通道阻抗之間的不匹配而導致之控制反射，信號品 質係藉由一臨界參考電壓源V RXREF 之準確與雜訊而被定義，V RXREF 定義了狀態之間的跳脫點(trip point)，例如±3% V DD 容差包括所示的雜訊，以及傳送器TX與接收器RX阻抗之比例，其決定了總信號擺盪V SWING 。傳送器TX與接收器RX阻抗之間的不平衡不僅改變了信號的振幅，並且也改變了相關於V RXREF 的信號之中點。理想的取樣點是V RXREF 等於V SWING /2。
在一實際的系統中具有100或更多的介面被使用，精確電阻之製造商校正是不實際的。再者，被利用的積體電路製程來支持精確電阻是不可能的；正確地說，典型的大塊CMOS製程支持電阻超過±20%容差。在一些實施例中，為了產生較佳的容差，一校正系統被用以提供一方法，其包括提供一外部精確電阻(Z0)，一可變的內部電阻可以依此被校正，如美光技術TN-41-02中所敘述。一旦校正電阻之“信號”(code)被知道，其可以傳播至其他臨近的電阻。在校正之後，一記憶體製程之保證的容差為±10%，其大於典型的終端電阻(例如±5%極大值)。校正程序係週期性地重複以補償電源供應與溫度變化。
第三圖A-C顯示根據一實施例之電路圖，顯示一驅動器模型，適用於作為一傳送器介面電路TX。如第三圖A所示，顯示一用於一裝置之一驅動器模型之實際的例子。此例子的驅動器模型包括一“上”驅動P-通道電晶體302連接至一供應電壓V CAL ，以及一“下”驅動P-通道電晶體304連接至一接地電位。此驅動器模型也於傳送器TX分開驅動終端R DRIVE 為一“上”驅動R UP 使用P-通道MOSFET電晶體，以及一“下”驅動R QDOWN 使用N-通道MOSFET電晶體。相同的驅動器結構也可以應用於接收器RX之終端，其中下”驅動係用前述第二圖B例子中的終端R TERM 。驅動器產生一輸出電壓V OUT 於通道上。
如第三圖B所示，其詳細顯示R UP 與R QDOWN 。在此實施例中，R UP 與R QDOWN 是由許多平行(並聯)的校正鏈式電路(chains)所構成。每一鏈式電路R UP 或R QDOWN 是由一大塊製程電阻R 0 (其具有比所需更大的電阻值)以及並聯的弱電晶體(Q 0 ....Q N )以調整鏈式電路下降至最接近可能的正確值。這些弱電晶體(Q 0 ....Q N )是MOSFET電晶體，當開啟時具有一高的電阻值。此鏈式電路係藉由校正邏輯(未圖示)來控制。此外，驅動器之輸出係端接至接地電位與一外部的下拉電阻Z Q 。再者，提供給驅動器電路之電源V CAL 與Z Q 之選則端視此裝置。V CAL 可以是獨立於或相同於V DD 。Z Q 的值可以選擇50Ω~100Ω。例如，典型Z Q 的值為50Ω。
如第三圖B所示之驅動器模型結構對應至此裝置之電阻校正方法之一第一步驟，其中設定R QUP 與至一理想值等於Z Q 。第一步驟係藉由驅動器模型來執行，R QUP 係比較Z Q 。“上”驅動P-通道電晶體302係開啟，而“下”驅動P-通道電晶體304則關閉，有效地從電路中移除。此校正之策略在於藉由將其置於一串聯電壓分壓器電路中，並透過比較器306以比較輸出電壓V OUT 至供電電壓之一半(亦即1/2V CAL )，以匹配R QUP 與Z Q 。如果輸出電壓V OUT 太低，則一些弱電晶體(Q 0 ....Q N )開啟，降低阻抗R QUP 與提高電壓V OUT 。如果輸出電壓V OUT 太高，則一些弱電晶體(Q 0 ....Q N )關閉，提高阻抗R QUP 與降低電壓。一但校正完成，校正邏輯複製至附近的R QUP 鏈式電路以提供不同的驅動器，可能地包括一些其它的介面，以避免需要個別地校正每一介面。
如第三圖C所示，其根據一實施例之一驅動器模型結構對應至此裝置之電阻校正方法之一第二步驟。對於實際上的理由，本實施例比較R QDOWN 至R QUP 與而非一第二精確電阻。這是藉由開啟“上”電晶體302與“下”電晶體304二者，導致R QDOWN 與R QUP 以形成類似第一步驟的一串聯電壓分壓器。
除了其由N-通道弱電晶體組成以及控制被反轉之外，R QDOWN 中的鏈式電路與R QUP 中的相同。如果輸出電壓V OUT 太高，則一些弱電晶體(Q 0 ....Q N )開啟，降低阻抗R QDOWN 與電壓V OUT 。如果輸出電壓V OUT 太低，則一些弱電晶體(Q 0 ....Q N )關閉，提高阻抗R QUP 與電壓。雖然利用R QUP 與作為一參考的最佳化具有系統利益，例如利用V CAL 以作為一精確的拉升電位參考並降低系統成本與複雜性，R QUP 僅僅精確至10%，其意謂R QDOWN 的值是擾動的，其將導致輸出擺盪的改變。
第四圖顯示根據一實施例之藉由第三圖A-C之驅動器模型所執行之外部的下拉電阻校正方法之流程圖。步驟402至步驟426對應至第三圖B，而步驟428對應至第三圖C。在步驟402中，校正邏輯開啟P-通道驅動器302使得驅動器模型之輸出係利用R QUP 來驅動。在步驟404中，校正邏輯關閉N-通道驅動器304，有效地從電路中移除R QDOWN 。在步驟406中，校正邏輯耦合外部下拉電阻Z Q 。在步驟408中，校正邏輯決定是否裝置需要一個快速校正或正規的校正。舉例而言，如果裝置先前已經利用Z Q 來校正並且僅需要進行微調，則校正邏輯決定僅僅需要一個快速校正。如果裝置尚未被校正，則校正邏輯決定需要正規的校正。
如果校正邏輯決定一個快速校正是不適當的，則在步驟410中，校正邏輯設定校正碼(code)為所有的均為零，其關閉R QUP 中所有的弱電晶體(Q 0 ....Q N )。在步驟412中，利用比較器306之輸出，校正邏輯決定是否輸出結果電壓V OUT 大於供電電壓之一半(1/2V CAL )。若是，在步驟414中，校正邏輯增加此編碼(code)以開啟R QUP 中一額外的弱電晶體(Q 0 ....Q N )。程序回到步驟412，並且校正邏輯再次決定是否新的輸出電壓V OUT 大於供電電壓之一半(1/2V CAL )。在一迴路中重複步驟421與414，直到校正邏輯決定輸出電壓V OUT 小於或等於供電電壓之一半(1/2V CAL )為止。然後，在步驟426中，校正邏輯複製此校正碼至附近的R QUP 鏈式電路。
如果校正邏輯決定一個快速校正是適當的，則校正邏輯在二個可能的二個方向之一來校正此裝置。在步驟416中，利用比較器305之輸出，校正邏輯決定是否輸出電壓V OUT 大於供電電壓之一半(1/2V CAL )。若是，在步驟418中，校正邏輯減少此編碼(code)以關閉R QUP 中一個或多個弱電晶體(Q 0 ....Q N )，並且在步驟420中，決定是否新的輸出電壓V OUT 大於供電電壓之一半(1/2V CAL )。如果新的輸出電壓V OUT 仍然大於供電電壓之一半(1/2V CAL )，則校正邏輯重複步驟418以減少此編碼以關閉一個或多個弱電晶體(Q 0 ....Q N )，直到校正邏輯決定新的輸出電壓V OUT 小於或等於供電電壓之一半(1/2V CAL )為止。
如果在步驟416中，校正邏輯決定輸出結果電壓V OUT 不大於供電電壓之一半(1/2V CAL )，則在步驟422中，校正邏輯增加此校正碼以開啟R QUP 中一個或多個弱電晶體(Q 0 ....Q N )，並且在步驟424中，利用比較器305之輸出，決定是否新的輸出電壓V OUT 大於供電電壓之一半(1/2V CAL )。如果新的輸出電壓V OUT 仍然不大於供電電壓之一半(1/2V CAL )，則校正邏輯重複步驟422以增加此校正碼以開啟一個或多個弱電晶體(Q 0 ....Q N )，直到校正邏輯決定新的輸出電壓V OUT 大於供電電壓之一半(1/2V CAL )為止。
此結果校正碼係複製至附近的R QUP 鏈式電路以提供在步驟426中的其它傳送器TX。在步驟428中，校正邏輯藉由比較R QDOWN 至R QUP 以執行R QDOWN 校正，參考前述第三圖C的相關敘述。
值得注意的是，在POD介面中，R DRIVE 與R TERM 駐在不同的裝置中，具有不同的製程特徵、操作於不同的溫度、以及可能具有不同的電壓源、雜訊或供電路徑。二個裝置不同地反應於其不同的環境中。在實際的環境中， 傳送器TX無法精確地決定於接收器RX的V RXREF ，或其如何藉由接收器RX而被置放以使用。在單端介面操作於V DD /2之上，藉由標準化元件容差、注意系統設計以及大規模的測試可以克服這些問題。
當頻寬增加時(例如至少2倍)，為了進一步提升信號完整性與降低功率(以及由於製程特徵大小縮小可以容許降低供電電壓)，具有小於V DD /2之電壓擺盪之介面被配置採用。這增加了R DRIVE (例如傳送器的R QUP 與R DOWN )、R TERM (例如接收器的R DOWN )與V RXREF 之容差上很大的負擔。
因為特定的容差方法操作點隨著電壓擺盪降低，傳統的簡化設計元件與系統以一起工作之方法是不足的。傳統的校正方法依賴共同的V RXREF 來源，當藉由不同的裝置以內部地使用時可能會不匹配，以及未校正的電阻，而在步驟中控制而產生量化誤差，具有PVT(製程、電壓、溫度)變異以及較差的線性度。當考慮傳送器與接收器獨立地執行校正時，誤差會累積。
獨立地校正裝置導致二個問題：接收器RX的臨界參考電壓V RXREF 必須被校正以於傳送器TX與接收器RX之間保持一致性，以及傳送器電壓擺盪(V SWING )必須最小化以優化使用功率。
在本發明之一些實施例中，一動態封閉迴路方法被使用以共同校正傳送器TX與接收器RX。相同的結構被用於執行底下的操作：然而，校正量測包括傳送器TX中R DRIVE 與V SWING 、接收器RX中R TERM 與R RXREF 之貢獻。考慮有益的邊際效應，傳送器TX與接收器RX之間的通道所產生的擾動必須考慮進來。
在一些實施例中，一個方法包括利用傳送器TX與接收器RX二者提供刺激，並且在個別的裝置之內進行量測與調整，其中PVT變異是一致的並且被控制。
在一些實施例中，起始之前，可以先進行基本的校正，參考前述第三圖B-C與第四圖中的相關敘述。因為之後的一些資料交換是可能的，這可以有助於自我啟動(bootstrap)精細校正程序。這可能具有更迅速地幫助於新方法整合之益處。
在一些實施例中，有二種主要的方式以達到共同校正。一種方法假定包括傳送器TX之裝置與包括接收器RX之裝置，二個裝置均各自管理其校正，此稱為一對稱的方法。底下將詳細敘述之第五圖至第八圖，對應至此對 稱的方法。當一個裝置無法自我校正時，稱為一簡單裝置，則利用另一種方法。這個非對稱方法依賴這些裝置之一，被稱為伴隨裝置，以控制此簡單裝置之校正，如第九圖至第十一圖所示。為了簡化，對稱方法先行敘述。
V SWING 之對稱校正
請參考第五圖，其顯示根據一實施例之用於對稱校正之一資料通信系統。圖示的對稱校正系統包括一裝置A與一裝置B。裝置A包括一傳送器介面電路TX、一比較器505與校正邏輯A。裝置B包括一接收器介面電路RX與校正邏輯B。因為裝置A傳送信號至裝置B，裝置A可以被視為一傳送裝置，而裝置B可以被視為一接收裝置。為了容易解釋，其他元件，例如在裝置A中的一接收器與在裝置B中的一傳送器，不包括在其中。校正邏輯A管理裝置A之內的校正，並且可以透過一個或多個信號(未圖示)以控制其他元件。校正邏輯B管理裝置B之內的校正，並且可以透過一個或多個信號(未圖示)以控制其他元件。裝置A與裝置B可以分別透過校正邏輯A與校正邏輯B以管理其自身的校正。
在本實施例中，裝置A之傳送器TX係耦合至一單端連接通道。傳送器TX利用終端R QUP 以供電電壓位準V CAL 以驅動此單端連接通道。在本圖示之實施例中，傳送器TX驅動器利用一上拉電阻R QUP 作為驅動終端R DRIVE 以驅動此連接高電位。在其他實施例中，也有可能是額外的終端電阻而非第三圖A至第三圖C所示的那些電阻。舉例而言，除了R QUP 之外，驅動終端R DRIVE 可以包括一額外的終端電阻連接於傳送器TX輸出與接地之間。此額外的電阻可以被調整以使得整體驅動終端R DRIVE 阻抗等於一個理想值，例如50Ω，甚至R QUP 係被調整的。
位於此連接通道之另一端的是一接收器RX。接收器RX包括一N-通道電晶體502，其可以切換開啟以透過終端R TERM 而端接此連接通道至一接地電位。
傳送器TX於此連接通道上產生一輸出電壓V OUT 。裝置A也包括一比較器505，以比較輸出電壓位準V OUT 與一傳輸參考電壓位準V TXREF ，並且產生一輸出信號以指示輸出電壓位準V OUT 是否高於傳輸參考電壓位準V TXREF 。此傳輸參考電壓位準V TXREF 表示臨界電壓擺盪，亦即用於輸出電壓V OUT 之電壓擺盪V SWING 之一目標位準。此目標電壓擺盪V SWING 典型地是一個低電壓(例如 300mV)以極小化功率消耗。
此校正邏輯A可以許多方式來產生一高品質的傳輸參考電壓V TXREF ，包含但不限制於一匹配電阻分壓器、一精確電壓參考或其二者之組合。在一實施例中，傳輸參考電壓位準V TXREF 之產生係基於此接收器終端R TERM 之一理想值、此上拉終端R QUP 之一理想值、於接收器RX的接地電位之一理想值以及供電電壓位準V DD 之一理想值。舉例而言，假定R QUP 之理想值為150歐姆(ohms)、R TERM 之理想值為50歐姆，而供電電壓V CAL 之理想值為2伏特(volts)。在此例子中，理想的電壓擺盪V SWING 可以被決定為500mV(50/200×2V)，所以V TXREF 將被設定為500mV。
此外，校正邏輯A可以基於比較器505之輸出而調整R QUP ，直到輸出電壓位準V OUT 達到傳輸參考電壓位準V TXREF 為止。舉例而言，若比較器505之輸出指出輸出電壓位準V OUT 係大於傳輸參考電壓位準V TXREF ，則校正邏輯A減小R QUP 。類似地，若比較器505之輸出指出輸出電壓位準V OUT 係小於傳輸參考電壓位準V TXREF ，則校正邏輯A增大R QUP 。
在一些實施例中，在前述對稱方法中以校正信號擺盪之第一步驟係耦合(engage)接收器終端R TERM 並利用傳送器TX以驅動輸出電壓V OUT 至高電位，利用R QUP 。然後，輸出電壓V OUT 之電壓擺盪V SWING 可以於裝置A中被校正以產生一擺盪，其約略匹配傳送器參考電壓V TXREF 。V OUT 係於裝置A中被量測，其係利用依靠傳送器TX之驅動器架構之一方法來調整。舉例而言，此處敘述之驅動器模型可以作精細調整至圖示的R QUP 。在其他實施例中，一架構允許V CAL 之控制，可以簡單地調整提供V CAL 之電壓源。調整提供V CAL 之電壓源或調整提供R QUP 之碼是驅動參數影響輸出電壓V OUT 之二個例子，其可以被調整以調整輸出電壓V OUT 。
在另一實施例中，非耦合接收器終端R TERM ，其也可能利用一內部或外部校正電阻，例如Z Q 取代R TERM ，以調整V SWING 。
第六圖顯示根據一實施例之藉由第五圖之資料通信系統所執行之校正信號擺盪之一方法之流程圖。在步驟602中，校正邏輯A執行Z Q 校正，參考第四圖之相關的敘述。在步驟604中，校正邏輯A開啟P-通道驅動器電晶體302，其耦合終端電阻R QUP 以作為驅動終端R DRIVE 。在步驟606中，校正邏輯B於接收器RX開啟N-通道電晶體502，其耦合終端電阻R TERM 。在步驟608中， 校正邏輯A耦合外部下拉電阻Z Q 。在步驟408中，校正邏輯A決定是否輸出電壓位準V OUT 大於傳輸參考電壓位準V TXREF 。舉例而言，校正邏輯A分析比較器505之比較輸出結果而決定是否V OUT 大於V TXREF 。
如果校正邏輯A決定V OUT 大於V TXREF ，則在步驟610中，校正邏輯A減少校正碼以關閉R QUP 鏈式電路中一個或多個弱電晶體(Q 0 ....Q N )。這增加R QUP 電阻與降低輸出電壓V OUT 。在步驟612中，校正邏輯A決定新的V OUT 是否仍大於V TXREF 。如果是，則校正邏輯A重複步驟612以減少此校正碼以關閉R QUP 鏈式電路中一個或多個弱電晶體(Q 0 ....Q N )，直到校正邏輯A決定新的輸出電壓V OUT 不大於V TXREF ，並且已經達到V TXREF 為止。
如果在步驟608中，校正邏輯A決定V OUT 小於V TXREF ，則在步驟614中，校正邏輯A增加此校正碼以開啟R QUP 鏈式電路中一個或多個弱電晶體(Q 0 ....Q N )。這降低R QUP 電阻與增加輸出電壓V OUT 。在步驟616中，校正邏輯A決定新的V OUT 是否仍小於V TXREF 。如果是，則校正邏輯A重複步驟614以增加此校正碼以開啟R QUP 鏈式電路中一個或多個弱電晶體(Q 0 ....Q N )，直到校正邏輯A決定新的V OUT 大於V TXREF ，並且已經達到V TXREF 為止。於步驟612與步驟616中所決定的校正碼係複製至附近的R QUP 鏈式電路以提供在步驟618中的其它傳送器618。
此方法可以在其他方向重複以校正由裝置B之一傳送器產生之輸出電壓V OUT 之V SWING 。
V RXREF 之對稱校正
在一些實施例中，此對稱校正之一第二步驟係為跳脫參考電壓(trip reference voltage)V RXREF 。第七圖為一眼圖，其顯示根據一實施例之藉由第五圖之資料通信系統所執行之跳脫參考電壓校正。在本實施例中，傳送器TX發送一資料圖樣，例如一偽隨機二元序列(PRBS)或簡單圖樣，至接收器RX，實行於頻率元件之一範圍，直到一最大值以用於通信。接收器RX於監控其取樣器時利用V RXREF 之不同的值以掃描資料眼。第七圖所示之例子中的圖顯示一超取樣檢測器，而採用其它取樣方法。
當校正邏輯A改變V RXREF 至不同的電壓位準，資料轉換的存在係透過此取樣器來監控。產生最長的連續時間而無轉換之V RXREF 被認為是V RXREF 最佳的選擇。無轉換之時間也被稱為“無轉換時間”或“無轉換取樣時間”。最小的 無轉換取樣時間係無轉換之一期間(period)之開始。最大的無轉換取樣時間係無轉換之此期間之結束。在第七圖中，此最小與最大的無轉換取樣時間係顯示於V RXREF 之一個選擇值。因為，是V RXREF 產生最寬廣的資料眼，所以V RXREF 之所選擇的值是最佳的值。
此外，時間中的取樣點可以被定義為於V RXREF 電位所觀察的資料轉換之最小與最大的時間偏移(shifts)之平均或中位數，無論可以應用的取樣方法為何。最小與最大的時間偏移係顯示於第七圖中以作為最小與最大的無轉換時間。
第八圖顯示根據一實施例之藉由第五圖之資料通信系統以執行之跳脫參考電壓之校正方法之流程圖。在步驟802中，校正邏輯A控制傳送器TX以傳送測試資料圖樣至接收器RX。在步驟804中，校正邏輯A決定是否一快速校正是適當的。當參考電壓V RXREF 已經在過去被校正，快速校正對於微調是典型地適當的。
若不是，然後在步驟806中，校正邏輯B藉由設定一指標(index)為零以及設定一舊的計數為零以初始化一迴路。在步驟808中，校正邏輯B設定V RXREF 至一電壓位準對應至此指標值。舉例而言，如第七圖所示，一個零的指標可能導致一低電壓V RXREF ，而較高的指標導致較高的電壓V RXREF 。
在步驟810中，校正邏輯B取樣此測試資料圖樣以及讀取最小與最大的無轉換取樣時間。在步驟812中，校正邏輯B決定此舊的計數是否大於最大與最小無轉換取樣時間之差。如果不是，則在步驟814中，校正邏輯B將指標增加1，並且儲存最大與最小無轉換取樣時間之差於舊的計數之中。然後，此方法回到步驟808並且重複步驟808至812，直到校正邏輯B決定舊的計數大於最大與最小無轉換取樣時間之差為止。步驟808與814是調整V RXREF 的一個例子。在此方式中，校正邏輯B發現V RXREF 以導致最長的連續無轉換時間，並且其最大化資料眼之寬度。
在步驟816中，校正邏輯B決定是否從校正中使用此取樣點。如果是，則在步驟818中，校正邏輯B藉由最大與最小無轉換取樣時間之差而除以2以計算取樣點。
如果在步驟804中，校正邏輯B決定一快速校正是適當的，則在步驟822中，校正邏輯B讀取當前的V RXREF 之最小與最大的無轉換取樣時間。 在步驟824中，校正邏輯B將指標減少1，並且儲存最大與最小無轉換取樣時間之差至舊的計數。在步驟826中，校正邏輯設定V RXREF 至一電壓位準對應至此指標值。在步驟828中，校正邏輯B讀取最小與最大的無轉換取樣時間，而在步驟830中，校正邏輯決定此舊的計數是否大於最大與最小無轉換取樣時間之差。如果是，則此方法回到步驟824並且校正邏輯B重複步驟824至830，直到校正邏輯B決定舊的計數不大於最大與最小無轉換取樣時間之差為止，導致此方法前進至步驟814。
V SWING 之非對稱校正
請參考第九圖，其顯示根據一實施例之遠端校正之一資料通信系統。圖示的資料通信系統對應至第二種校正方法，亦即非對稱校正。此資料通信系統包括一簡單裝置(例如記憶體裝置)904，如前所述其沒有能力以自我校正，一伴隨裝置(例如記憶體控制器)902於協助校正。簡單裝置904與伴隨裝置902二者可以被視為一傳送裝置或一接收裝置，端視該裝置是用於傳送或接收。
伴隨裝置902包括一傳送器TX1、一接收器RX1、一比較器905以及伴隨校正邏輯910。簡單裝置904包括一簡單校正邏輯912、一傳送器TX2以及一接收器RX2。校正期間，伴隨校正邏輯910傳送校正指令至簡單校正邏輯912。傳送器TX1透過一連接通道950而傳送資料至接收器RX2。傳送器TX2透過一連接通道952而傳送資料至接收器RX1。簡化版的傳送器TX1與傳送器TX2以及接收器RX1與接收器RX2係顯示於第九圖中，這些電路的詳細描述類似於前述的圖示中所作的敘述。
簡單裝置904具有能力回送資料至伴隨裝置902，以及有能力接收指令以執行之。於RX2接收之資料可以透過傳送器TX2而被回送。簡單裝置904可能必須使得此方法更有效率，其它可選的能力為：控制其傳送器TX2以驅動“上”利用R UP 、控制V RXREF2 、控制傳送器TX2擺盪(例如透過R UP )以及產生一測試圖樣。
在一些實施例中，為了開始伴隨裝置-控制之校正，伴隨裝置902作為一接收器並且耦合其R TERM (例如典型地R DOWN )。其也控制簡單裝置904以驅動在“上”方向。然後，根據伴隨之V TXREF 伴隨之比較器905可以用於校正。如果簡單裝置904可以被控制以調整其V SWING ，例如藉由調整其電壓源或R DRIVE (例如典型地R UP )，則此方法前進至類似的一正規的V SWING 校正。
如果簡單裝置904沒有控制，舉例而言，其可能有固定R UP 與R DOWN 值、或其係預先校正如習知技術(當在記憶體中的例子)中所述、或者沒有方法以控制V SWING ，然後伴隨之R TERM 能夠被調整以符合V SWING 的要求。
在一些實施例中，如果沒有能力控制簡單裝置904以驅動“上”，則一個最佳地有效率的V SWING 無法利用本方法來發現。可接受的信號完整性仍可以藉由調整伴隨裝置之V TXREF 而達到，以匹配從簡單裝置904之傳送器TX2而來之擺盪。
在一些實施例中，為了校正伴隨裝置之V TXREF 以從簡單裝置904而接收，簡單裝置904可以包括一測試圖樣產生器，或者是有能力重複(echo)伴隨裝置902所產生之一測試圖樣。舉例而言，高速記憶體已經具有回送能力，以用於校正時間。這可以重複使用於產生一可接受的圖樣以利於校正V RXREF1 。
第十圖為根據一實施例之藉由第九圖之資料通信系統以執行之遠端信號擺盪校正方法之一流程圖。在步驟1002中，伴隨校正邏輯912決定簡單裝置904是否可以被控制以驅動“上”。如果簡單裝置904無法被控制以驅動“上”，則在步驟1004中，方法繼續伴隨裝置V RXREF 校正，如第七圖所示之相關敘述。如果簡單裝置904可以被控制以驅動“上”，則在步驟1006中，伴隨校正邏輯912耦合伴隨裝置R TERM ，並控制簡單裝置904以驅動“上”。
在步驟1008中，伴隨校正邏輯914決定簡單裝置904是否具有V SWING 控制。如果簡單裝置904沒有V SWING 控制，則在步驟1010中，伴隨校正邏輯調整R TERM 並利用於伴隨裝置側的比較器905以校正V SWING 以及由伴隨裝置902設定的V TXREF 。舉例而言，伴隨校正邏輯910利用如上所述第五至第六圖之類似的方法以調整R TERM 以校正V SWING 。
如果簡單裝置904具有V SWING 控制，則在步驟1012中，伴隨校正邏輯910透過簡單裝置校正邏輯912以控制簡單裝置904而調整輸出電壓V OUT 之V SWING 。如果V OUT 太低，則簡單裝置904被控制以減少R UP 而增加V SWING 。如果V OUT 太高，則簡單裝置904被控制以增加R UP 而減少V SWING 。
在步驟1014中，伴隨校正邏輯910利用於伴隨裝置側的比較器905以比較伴隨裝置側之輸出電壓V OUT 與V TXREF 。在步驟1016中，伴隨校正邏輯910利用比較器905之輸出結果以決定是否輸出電壓V OUT 匹配V TXREF 。如果輸出電壓V OUT 不匹配V TXREF 。，則程序回到步驟1012，並且伴隨校正邏輯910 透過簡單裝置校正邏輯912控制簡單裝置904以再一次調整V SWING 。程序繼續重複步驟1012-1026直到V OUT 匹配或達至V TXREF 為止。
V RXREF2 之非對稱校正
V RXREF2 之遠端校正繼續與區域校正不同的程序。執行數位的回送；亦即接收器RX2藉由比較V RXREF2 之當前的值與輸入(incoming)資料圖樣而取樣輸入資料圖樣，以產生一數位值。然後，此數位值透過此回送埠而傳送以作為回送資料，其係原始資料圖樣之一重要的取樣版本。然後，回送資料可以藉由伴隨裝置902而被觀察，並且與原始資料圖樣做比較。當在接收的回送信號中觀察到錯誤，則V RXREF2 被調整。在一實施例中，V RXREF2 持續在一方向中作調整，直到在回送資料中的錯誤可以觀察，然後轉至另一方向。V RXREF2 之高與低的值可以被平均以產生最佳的結果。
如果簡單裝置具有V RXREF2 控制，其可能在高速記憶體中，然後這可以直接地被利用。如果沒有V RXREF2 控制，則伴隨裝置902可以調整其R DRIVE (例如，一般的R UP )或傳送器TX1中的V SWING ，以進一步改變信號擺蕩。後者較不佳，因為V SWING 可能變得更高並且使用更多的功率。
第十一圖為根據一實施例之藉由第九圖之資料通信系統以執行之一遠端跳脫參考電壓校正方法之一流程圖。在步驟1102中，伴隨裝置透過傳送器TX1以傳送一資料圖樣至簡單裝置之接收器RX2。在步驟1104中，伴隨校正邏輯910決定簡單裝置904是否具有V RXREF2 調整能力。若簡單裝置904具有V RXREF2 調整能力，則在步驟1106中，伴隨校正邏輯910決定任意資料錯誤是否有被觀察在由接收器RX1所接收之回送資料中。如果至少一資料錯誤被觀察到，則在步驟1108中，伴隨校正邏輯910透過簡單裝置校正邏輯912以控制簡單裝置904而提升V RXREF2 。在步驟1110中，在提升V RXREF2 之後，伴隨校正邏輯910再一次決定任意資料錯誤是否有被觀察在回送資料中。如果仍有至少一資料錯誤被觀察到，則程序回到步驟1108中，並且重複步驟1108與1110直到沒有資料錯誤被觀察到。
此外，如果在步驟1106中，伴隨校正邏輯910決定沒有資料錯誤被觀察在回送資料中，則在步驟1112中，伴隨校正邏輯912控制簡單裝置以降低V RXREF2 ，並且在步驟1114中，在降低V RXREF2 之後，伴隨校正邏輯910再一次決定任意資料錯誤是否有被觀察。重複步驟1112與1114直到資料錯誤被觀察 到。
在步驟1116中，伴隨校正邏輯儲存調整過的V RXREF2 以作為V OUT 。因此，步驟1106-1116建立一低值之V RXREF2 ，用於觀察資料錯誤。
在步驟1118中，伴隨校正邏輯910提升V RXREF2 ，並且在步驟1120中，伴隨校正邏輯910決定任意資料錯誤是否有從透過接收器RX1所接收之回送資料中被觀察到。重複步驟1118-1120的程序直到資料錯誤被觀察到。V RXREF2 之結果表示一高值的V RXREF2 ，用以觀察資料錯誤。在步驟1122中，伴隨校正邏輯910控制簡單裝置以設定新的V RXREF2 而作為當前的V RXREF2 與V OUT 之平均。因此，步驟1122係平均最低的V RXREF2 與最高的V RXREF2 。在步驟1123中，伴隨校正邏輯終止圖樣之產生。
如果簡單裝置904沒有V RXREF2 調整，則在步驟1124中，伴隨校正邏輯910決定其是否應該調整傳送器TX1之V SWING 或V DRIVE 。這些調整對於直接地調整V RXREF2 是二擇一的，致使V RXREF2 具有約略等於V SWING 一半的值。
如果伴隨校正邏輯910決定調整傳送器TX1之V SWING ，則在步驟1126中，伴隨校正邏輯910儲存V SWING 。在步驟1128中，伴隨校正邏輯降低V SWING ，並且在步驟1130中，決定任意資料錯誤是否有被觀察在由接收器RX1所接收之回送資料中。如果沒有資料錯誤被觀察到，則重複步驟1128與1130之程序直到資料錯誤被觀察到。
在步驟1132中，伴隨校正邏輯910增加一預定的系統容差(例如50mV)至V SWING ，並且在步驟1134中，決定V SWING 是否小於初始的儲存值。如果是，在步驟1136中，伴隨校正邏輯910恢復此儲存V SWING ，並且在步驟1123中，終止圖樣產生。否則，伴隨校正邏輯於步驟1123中直接終止圖樣之產生。這導致TX1之一V SWING 可能小於初始的V SWING 。在一實施例中，調整V SWING 是例如從第三圖A-第三圖C之V CAL 來調整。
如果伴隨校正邏輯910決定調整傳送器TX1之R DRIVE (例如R UP )，則在步驟1138中，伴隨校正邏輯910儲存當前的R DRIVE 。在步驟1140中，伴隨校正邏輯910提升R DRIVE ，並且在步驟1142中，決定是否任意資料錯誤是否有被觀察在從接收器RX1所接收之回送資料中。如果沒有資料錯誤被觀察到，則重複步驟1140至1142之程序直到資料錯誤被觀察到。
在步驟1144中，伴隨校正邏輯910減少一預定的系統容差至 R DRIVE ，並且在步驟1146中，決定R DRIVE 是否小於初始的儲存值。如果是，則在步驟1148中，伴隨校正邏輯910恢復此儲存R DRIVE ，並且在步驟1123中，終止圖樣產生。這導致TX1之一R DRIVE 可能大於初始的R DRIVE 。否則，伴隨校正邏輯於步驟1123中直接終止圖樣之產生。
上面描述中，為解釋之目的而有許多具體描述，以供本發明之透徹理解。然而對於所屬技術領域之具有通常知識者即使沒有這些細節，亦可實施本發明。在其它實施例中，習知的結構與裝置係以方塊圖的形式繪出。這些可能是圖示元件之間的中間結構。這些圖示中或所敘述的元件可能有額外的輸入或輸出，未被圖示或說明。這些圖示的元件或構件也可能以不同的配置或次序來配置，包括任何欄位之記錄或欄位大小之修改。
本發明可以包括不同的方法。本發明之方法可以藉由硬體元件來執行或以電腦可讀取指令來實施，其可以用於導致一般的目的或特定的目的處理器或邏輯電路程式化指令以執行此方法。可以選替地，此方法可以藉由硬體與軟體之一結合來執行。
本發明之部分可以提供以作為一電腦程式產品，其可以包括一具有電腦程式指令儲存於其上之電腦可讀儲存媒介，其可以用以程式一電腦(或其他電子裝置)以執行根據本發明之一方法。電腦可讀儲存媒介包括但不限於：軟碟機(floppy disks)、光碟、光碟唯讀記憶體(CD-ROMs)、磁光碟機(magneto-optical disks)、唯讀記憶體(ROMs)、隨機存取記憶體(RAM)、抹除式唯讀記憶體(EPROMs)、可抹除可編程唯讀記憶體(EEPROMs)、磁卡、光學卡(optical cards)、快閃記憶體或其他類型適合用於儲存電子指令的媒介。此外，本發明也可以下載以作為一電腦程式產品，其中程式可以從一遠端電腦而傳送至一請求的電腦。
本發明方法之許多部分係以其最基本形式被敘述，而程序可能從此方法之任一步驟被增加或刪除，並且資訊可能從所述訊息之任一個被增加或減去，而沒有偏離本發明之基本範圍。很明顯地，對於這些熟悉該項技藝者，可以完成許多進一步的修改與適用方案。這些特別的實施利並非提供以限制本發明，而僅僅用於說明本發明。
若文中有一元件“A”耦合至元件“B”，元件A可能直接耦合至B，亦或是經元件C間接地耦合至B。當說明書載明一元件、特徵、結構、程序 (方法)或特性A會導致一元件、特徵、結構、程序(方法)或特性B，其表示A至少為B之一部分原因，亦或是表示有其他元件、特徵、結構、程序或特性協助造成B。在說明書中所提到的“可能”一詞，其元件、特徵、程序或特性不受限於說明書中；說明書中所提到的數量不受限於“一”或“一個”等詞。
本文所述之「一實施例」或「一個實施例」意指被包含在至少一實施例中的實施例所述之一特定特徵、結構和特性。因此，本文通篇中的各處之語句「在一實施例」或「在一個實施例」不一定意指相同實施例，但可能指向同一實施例。此外，從本文揭示的內容可知，在一或多實施例中，如習知該項技藝者所知，特定的特徵、結構或特性可以用任何適當方式結合。在未脫離本發明申請專利範圍較廣的情況下，說明書可以做各種修正，且上述詳細多名可作為支撐。本發明並不僅限定於特定形式、圖式以及如說明書揭露的詳細資訊。因此，說明書與圖式可作為一種描述說明，而非用以限制本發明。
一旦閱讀上述敘本發明之較佳實施例，此領域之技藝者應得以了解單端高速介面之校正之額外的選擇性之設計。因此，應該可以了解本發明之較佳實施例與應用之敘述係用於說明本發明，而非用以限制本發明。本發明之專利保護範圍當視後附之申請專利範圍及其同等領域而定。凡熟悉此領域之技藝者，在不脫離本專利精神範圍內，對於裝置與方法之配置、操作與詳細結構..等所作之更動或潤飾，均屬於本發明所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
150‧‧‧資料通信系統

Claims (19)

  1. 一種透過一連接線以連接至一接收裝置之一傳送裝置之信號擺盪之校正方法，該方法包括：於該傳送裝置，驅動該連接線以產生一輸出電壓位準於該連接線之上；於該傳送裝置，比較該輸出電壓位準與一參考電壓位準對應至一臨界電壓擺盪；以及於該傳送裝置，基於比較該輸出電壓位準與該參考電壓位準之一結果，調整一驅動參數以影響該輸出電壓位準。
  2. 如請求項1所述之透過一連接線以連接至一接收裝置之一傳送裝置之信號擺盪之校正方法，其中該驅動參數被調整，直到該輸出電壓位準達至該參考電壓位準為止。
  3. 如請求項1所述之透過一連接線以連接至一接收裝置之一傳送裝置之信號擺盪之校正方法，其中該傳送裝置利用一供電電壓與一終端以驅動該連接線，並且該傳送裝置藉由調整該終端以調整該驅動參數以影響該輸出電壓。
  4. 如請求項3所述之透過一連接線以連接至一接收裝置之一傳送裝置之信號擺盪之校正方法，更包括：於該傳送裝置，基於該終端之一理想值與該供電電壓之理想電位，以產生該參考電壓位準。
  5. 如請求項1所述之透過一連接線以連接至一接收裝置之一傳送裝置之信號擺盪之校正方法，其中該傳送裝置利用一供電電壓與一終端以驅動該連接線，並且該傳送裝置藉由調整該供電電壓之一電位以調整該驅動參數以影響該輸出電壓。
  6. 如請求項1所述之透過一連接線以連接至一接收裝置之一傳送裝置之信號擺盪之校正方法，其中該連接線為一單端連接線。
  7. 一種傳送裝置，包括：一傳送器介面，耦合一連接線至一接收裝置，該傳送器介面驅動該連接線以產生一輸出電壓位準於該連接線之上；以及一比較器，用以比較該輸出電壓位準與一參考電壓位準對應至一臨界電壓擺盪，基於該比較器之一輸出，該傳送裝置調整一驅動參數以影響該輸出電壓位準。
  8. 如請求項7所述之傳送裝置，其中影響該輸出電壓位準之該驅動參數被調整，直到該輸出電壓位準達至該參考電壓位準為止。
  9. 如請求項7所述之傳送裝置，其中該傳送裝置利用一供電電壓與一終端以驅動該連接線，並且該傳送裝置藉由調整該終端以調整該驅動參數以影響該輸出電壓。
  10. 如請求項9所述之傳送裝置，其中該傳送裝置，基於該終端之一理想值與該供電電壓之理想電位，以產生該參考電壓位準。
  11. 如請求項7所述之傳送裝置，其中該傳送裝置利用一供電電壓與一終端以驅動該連接線，並且該傳送裝置藉由調整該供電電壓之一電位以調整該驅動參數以影響該輸出電壓。
  12. 如請求項7所述之傳送裝置，其中該連接線為一單端連接線。
  13. 一種系統，包括：一傳送裝置，驅動一連接線以產生一輸出電壓位準於該連接線之上；以及一接收裝置，透過該連接線以耦合該傳送裝置，該接收裝置比較該輸出電壓位準與一參考電壓位準對應至一臨界電壓擺盪，基於比較該輸出電壓位準與該參考電壓位準之一結果，而導致該輸出電壓位準被調整。
  14. 如請求項13所述之系統，其中該接收裝置導致該輸出電壓位準被調整，直到該輸出電壓位準達至該參考電壓位準為止。
  15. 如請求項13所述之系統，其中該傳送裝置利用一供電電壓與一終端以驅動該連接線，基於比較該輸出電壓位準與該參考電壓位準之該結果，該接收裝置導致該輸出電壓位準被調整，藉由控制該傳送裝置以調整該傳送裝置之該終端。
  16. 如請求項15所述之系統，其中該接收裝置，基於該終端之一理想值與該供電電壓之理想電位，以產生該參考電壓位準。
  17. 如請求項13所述之系統，其中該傳送裝置利用一供電電壓與一終端以驅動該連接線，基於比較該輸出電壓位準與該參考電壓位準之該結果，該接收裝置導致該輸出電壓位準被調整，藉由控制該傳送裝置以調整該供電電壓之一電位。
  18. 如請求項13所述之系統，其中該接收裝置端接該連接線與一終端，基於比較該輸出電壓位準與該參考電壓位準之該結果，該接收裝置導致該輸出電壓位準被調整，藉由調整該接收裝置之該終端。
  19. 如請求項13所述之系統，其中該連接線為一單端連接線。
TW103107499A 2013-03-05 2014-03-05 單端高速介面之校正 TWI602176B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361773130P 2013-03-05 2013-03-05

Publications (2)

Publication Number Publication Date
TW201447885A true TW201447885A (zh) 2014-12-16
TWI602176B TWI602176B (zh) 2017-10-11

Family

ID=51487115

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103107499A TWI602176B (zh) 2013-03-05 2014-03-05 單端高速介面之校正
TW103107500A TWI590245B (zh) 2013-03-05 2014-03-05 單端高速介面之校正

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103107500A TWI590245B (zh) 2013-03-05 2014-03-05 單端高速介面之校正

Country Status (3)

Country Link
US (2) US9276780B2 (zh)
TW (2) TWI602176B (zh)
WO (2) WO2014138081A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI752898B (zh) * 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
US9910482B2 (en) * 2015-09-24 2018-03-06 Qualcomm Incorporated Memory interface with adjustable voltage and termination and methods of use
US9715907B1 (en) * 2016-05-09 2017-07-25 Invecas, Inc. Optimal data eye for improved Vref margin
US10446255B2 (en) * 2016-06-13 2019-10-15 International Business Machines Corporation Reference voltage calibration in memory during runtime
US10033419B1 (en) 2017-01-24 2018-07-24 Huawei Technologies Co., Ltd. Termination for single-ended receiver
US11870612B2 (en) * 2020-03-26 2024-01-09 Intel Corporation Method of adaptive termination calibration

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134311A (en) 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5508645A (en) * 1995-03-28 1996-04-16 International Business Machines Corporation Circuit for raising a minimum threshold of a signal detector
US6034551A (en) * 1997-04-18 2000-03-07 Adaptec, Inc. Low voltage differential dual receiver
US6452428B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Slew rate control circuit
US6347850B1 (en) 1999-12-23 2002-02-19 Intel Corporation Programmable buffer circuit
US6356105B1 (en) 2000-06-28 2002-03-12 Intel Corporation Impedance control system for a center tapped termination bus
US6693450B1 (en) * 2000-09-29 2004-02-17 Intel Corporation Dynamic swing voltage adjustment
US6952112B2 (en) 2000-11-30 2005-10-04 Renesas Technology Corporation Output buffer circuit with control circuit for modifying supply voltage and transistor size
US6509757B1 (en) * 2001-08-02 2003-01-21 Agilent Technologies, Inc. Binary weighted thermometer code for PVT controlled output drivers
US6747475B2 (en) * 2001-12-17 2004-06-08 Intel Corporation Method and apparatus for driving a signal using switchable on-die termination
US7123046B2 (en) * 2002-02-13 2006-10-17 Micron Technology, Inc Apparatus for adaptively adjusting a data receiver
US7231306B1 (en) * 2002-04-30 2007-06-12 Rambus Inc. Method and apparatus for calibrating static timing offsets across multiple outputs
US7119549B2 (en) 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
US6930507B2 (en) * 2003-07-10 2005-08-16 International Business Machines Corporation Thevenins receiver
US7308048B2 (en) 2004-03-09 2007-12-11 Rambus Inc. System and method for selecting optimal data transition types for clock and data recovery
JP4419067B2 (ja) * 2004-07-26 2010-02-24 株式会社日立製作所 ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US7236894B2 (en) * 2004-12-23 2007-06-26 Rambus Inc. Circuits, systems and methods for dynamic reference voltage calibration
US20110133772A1 (en) 2009-12-04 2011-06-09 Uniram Technology Inc. High Performance Low Power Output Drivers
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US7358771B1 (en) 2006-03-06 2008-04-15 Advanced Micro Devices, Inc. System including a single ended switching topology for high-speed bidirectional signaling
US7656209B2 (en) 2006-11-03 2010-02-02 Micron Technology, Inc. Output slew rate control
US9041241B2 (en) * 2007-05-07 2015-05-26 Analogix Semiconductor, Inc. Systems and methods for powering a charging circuit of a communications interface
US7991098B2 (en) 2007-10-31 2011-08-02 Micron Technology, Inc. Method and apparatus for training the reference voltage level and data sample timing in a receiver
KR20110027387A (ko) 2009-09-10 2011-03-16 삼성전자주식회사 송수신 시스템, 이 시스템의 반도체 장치, 및 이 시스템의 데이터 송수신 방법
US8692574B2 (en) * 2009-10-01 2014-04-08 Rambus Inc. Methods and systems for reducing supply and termination noise
KR101113329B1 (ko) 2010-04-01 2012-02-24 주식회사 하이닉스반도체 온다이 터미네이션 회로
US8896341B2 (en) 2010-06-10 2014-11-25 Freescale Semiconductor, Inc. Integrated circuit device, calibration module, and method therefor
US8436640B1 (en) 2010-11-08 2013-05-07 Conexant Systems, Inc. Area optimized output impedance controlled driver
US9071243B2 (en) 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver

Also Published As

Publication number Publication date
US9525571B2 (en) 2016-12-20
WO2014138081A1 (en) 2014-09-12
US20140253207A1 (en) 2014-09-11
US9276780B2 (en) 2016-03-01
US20140253208A1 (en) 2014-09-11
TWI602176B (zh) 2017-10-11
TWI590245B (zh) 2017-07-01
WO2014138091A1 (en) 2014-09-12
TW201447886A (zh) 2014-12-16

Similar Documents

Publication Publication Date Title
TWI590245B (zh) 單端高速介面之校正
US7541838B2 (en) Transmitter swing control circuit and method
US7872494B2 (en) Memory controller calibration
US10067519B2 (en) On-chip regulator with variable load compensation
KR100681879B1 (ko) 온-다이 터미네이션 제어 장치
US8610307B2 (en) Optimized power supply for an electronic system
US7012956B1 (en) Circuit for optimizing a delay line used to de-skew received data signals relative to a received clock signal
KR100640158B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
JP4887607B2 (ja) 抵抗値補償方法、抵抗値補償機能を有する回路、回路の抵抗値試験方法，抵抗値補償プログラム及び回路の抵抗値試験プログラム
EP3134969B1 (en) Serdes voltage-mode driver with skew correction
US20060181320A1 (en) Circuit for optimizing the duty cycle of a received clock transmitted over a transmission line
US11206012B2 (en) Calibrating resistance for data drivers
US20200274741A1 (en) Signal receiver circuit, and semiconductor apparatus and semiconductor system including the signal receiver circuit
US20120062275A1 (en) Interface circuit
US20080218239A1 (en) Interface circuit and signal output adjusting method
US20210098039A1 (en) Reference voltage training circuit and semiconductor apparatus including the same
US9490853B2 (en) Data transmitter
JP2008244729A (ja) 終端抵抗調整方法および終端抵抗調整回路
US20080049872A1 (en) Method and device for matching output impedance of a transmitter
US7231306B1 (en) Method and apparatus for calibrating static timing offsets across multiple outputs
US20170104490A1 (en) Termination resistance adjustment circuit and device including termination resistance adjustment circuit
US10523340B2 (en) Transmitting device and receiving device providing relaxed impedance matching
US11418282B2 (en) Transceiver for transmission of BMC data through configurable channel of a USB type-C port