TW201436477A - 用以突破發送器電路性能限制之元件 - Google Patents

Abstract

本發明之實施例大體而言是針對突破發送器電路動作性能限制之元素。一種設備之一實施例用以驅動資料於，包含一第一輸出終端及一第二輸出終端之一差動通道，而其包含一差動驅動器電路；及一第一前級驅動器及一第二前級驅動器，其中每一前級驅動器有一輸出，其中設備的該第一輸出終端連接至該輸出的第一前級驅動器，及設備的該第二輸出終端連接至該輸出的第二前級驅動器，其中每一前級驅動器包含一或更多電容器，每一電容器的第一端被連接至該輸出的該前級驅動器及每一電容器的第二端被連接至一次前級驅動器電路。

Description

用以突破發送器電路性能限制之元件

本發明之實施例大體而言相關於資料傳輸之領域、更特別是用以突破發送器電路性能限制之元件。

隨著科技進步，訊號傳輸持續加速。然而，在裝置或元件間的訊號傳遞上，因某些電路特性而造成發送器性能之限制。

於一第一例中，器件封裝之電感通常由銲線連接處所造成，作動而造成訊號延遲之差異，也因此而產生資料抖動。該資料抖動可能限制一發送器之運作速度。

於一第二例中、一發送器之RC(阻容)時間常數作動而限制性能、其中該電阻為該連結之終端電阻及該電容主要由封裝電容及任何電路板電容所組成。

本發明的實施例藉由舉例的方法進行說明，僅限定於圖表中所繪圖形，並未像參考文獻中相同元件的表示方法一樣。

本發明之實施例大體而言是針對用以突破發送器電路性能限制之元件。在本發明的第一方面中，一設備之一實施例供在一差動通道驅動資料，其包含一第一輸出終端及一第二輸出終端，其中包含一差動驅動器電路；及一第一前級驅動器及一第二前級驅動器，其中每一前級驅動器有一輸出，其該設備的第一輸出終端連接至該第一前級驅動器的輸出，及該設備的第二輸出終端連接至第二前級驅動器的輸出，其中每一前級驅動器包含一或更多電容，每一電容的第一端連接至該前級驅動器的輸出及每一電容之一第二端連接至-次前級驅動器電路。

在本發明的第二面像中，一設備包含一發送緩衝器及在一積體 電路(IC)晶片上之補充緩衝器，其中發送緩衝耦接至一電通道，其包含兩導線位在積體電路外部，而補充緩衝器耦接至在晶片上的兩排電容，及其中該發送緩衝器的一輸入連接至該晶片上之一資料輸入，及該補充緩衝器之一輸入連接至一被產生資料，其使用緩衝器之一演算法來計算自輸入到發送緩衝器之資料。該演算法包含，在每時脈週期一位元之運算，在資料串流中每隔一位元反轉，及在一每週期多重位元狀況下，亦或反轉一輸入資料之所有偶數位元或反轉所有奇數位元。

在本發明的第三面像中，一方法包含取得一積體電路(IC)晶片之二排電容之電容值以提供一差動資料驅動器之一補充驅動器的電流注入，其中IC晶片包含一發送緩衝器及一補充緩衝器，該補充緩衝器被連接至二排電容，每一排電容包含幾個電容，其中此多個電容中之每一或更多的電容與一可程式化裝置連接；及更新每一該可程式化裝置之一狀態以建立二排電容的電容值，其中每一可程式化之狀態可啟用或停用一相連接的電容之通訊線路。每一個這樣的可程式化裝置，當發送緩衝器為作用中且在傳送資料，其狀態能被更新；而該可程式化裝置只當發送資料含有至少二連續位元的邏輯‘0’或者二連續位元的邏輯‘1’能轉換狀態。

100‧‧‧設備或系統

110‧‧‧發送器

120‧‧‧電路偏移元件

130‧‧‧電流注入器

140‧‧‧內電容器

160‧‧‧電源供應器

165‧‧‧其它設備或系統元件

170‧‧‧埠

200‧‧‧晶片

205‧‧‧發送器

210‧‧‧L1

220‧‧‧L2

305‧‧‧第一反向器

310‧‧‧第二反向器

315‧‧‧CLK

320‧‧‧CLKb

325‧‧‧iVDD1

330‧‧‧iGND1

335‧‧‧iVDD2

340‧‧‧iGND2

345‧‧‧iVDDTotal

350‧‧‧iVGNDTotal

400‧‧‧數位式電路

405‧‧‧CLK

410‧‧‧VDD

415‧‧‧GND

500‧‧‧緩衝

510‧‧‧時脈緩衝

512‧‧‧VDD

515‧‧‧資料緩衝

520‧‧‧資料

525‧‧‧iVDD

530‧‧‧iGND

535‧‧‧Vdd

540‧‧‧GND

555‧‧‧緩衝

545‧‧‧CLK

550‧‧‧CLKOUT

560‧‧‧延遲

565‧‧‧資料抖動

605‧‧‧Vd(t)-Vs(t)

610‧‧‧理想電壓

615‧‧‧實際的電壓

620‧‧‧T0

622‧‧‧轉換

705‧‧‧資料

710‧‧‧iVDD

715‧‧‧注入電流

720‧‧‧總電流

725‧‧‧vdd

745‧‧‧CLK

750‧‧‧CLKOUT

755‧‧‧反向器

760‧‧‧反向器延遲

765‧‧‧抖動

805‧‧‧資料

810‧‧‧iVDD

815‧‧‧注入電流

820‧‧‧總電流

825‧‧‧vdd

845‧‧‧CLK

850‧‧‧CLKOUT

855‧‧‧反向器

905‧‧‧數位邏輯

910‧‧‧實際資料串流

915‧‧‧補充資料串流

950‧‧‧主驅動器

960‧‧‧補充驅動器

965‧‧‧電容

970‧‧‧並行資料

975‧‧‧數位邏輯

980‧‧‧實際序列化器

985‧‧‧實際資料串流

990‧‧‧補充序列化器

995‧‧‧補充資料串流

1010‧‧‧傳統發送器

1050‧‧‧電纜

1060‧‧‧接收器

1110‧‧‧發送器

1120‧‧‧前級驅動器

1125‧‧‧內部電容(Cint)

1130‧‧‧充電節點TP

1135‧‧‧放電節點TN

1150‧‧‧電纜

1160‧‧‧接收器

1310‧‧‧發送器

1320‧‧‧變頻器

1325‧‧‧Cint

1360‧‧‧可程式化輸入電阻

1370‧‧‧補充驅動器電路

1400‧‧‧裝置

1405‧‧‧互連器或跨線

1410‧‧‧處理器

1415‧‧‧主記憶體

1420‧‧‧資料儲存

1425‧‧‧唯讀記憶體(ROM)

1430‧‧‧非揮發性記憶體元件

1440‧‧‧輸出顯示器或成像裝置

1445‧‧‧發送器/接收器

1450‧‧‧埠

1455‧‧‧天線

1460‧‧‧電源裝置或系統

本發明的實施例藉由舉例的方法進行說明，僅限定於圖表中所繪圖形，並未像參考文獻中相同元件的表示方法一樣。

第1圖係闡明之包含電路元件之一設備或系統之一實施例以抵銷發送器電路作用；第2圖係一晶片之電源連接之一示意圖；第3圖係闡明具訊號轉移之裝置的電流流動；第4圖係闡明一時脈化數位裝置之電流流動；第5圖係闡明一設備或系統之訊號時序；第6圖係闡明一設備或系統之一實施例之訊號時序；第7圖係闡明利用電流注入之一設備或系統之一實施例之訊號時序；第8圖係闡明利用電流注入之一設備或系統之一實施例之訊 號時序；第9圖係闡明包含電流注入之一設備或系統之一實施例；第9A圖係闡明依據一實施例，電流注入之補充資料之一實例；第9B圖係闡明一系統之一實施例以對一給定資料產生補充資料；第10圖闡明一系統包含與一接收器連接之一發送器；第11圖係闡明一設備或系統之一實施例，其包含一驅動器之等效電容之降低；第12圖係顯示在節點之充放電期間之一設備或系統之一實施例；第13圖係闡明包含一可程式內電阻之一設備或系統之一實施例；第13A圖闡明一系統之一實施例以更新可程式開關之狀態；及第14圖係闡明一電子裝置之一實施例。

本發明之實施例大體而言是針對用以突破發送器電路性能限制之元件。

在此處：“資料抖動”或者“抖動”指的是在一設備或系統中，不希望得到訊號時序的偏差。

在一些實施例，一個設備、系統、或方法電路提供元件以突破發送器電路限制。在一些實施例，元件包含可程式化元件以調整發送器性能。

在資料傳輸系統，影響一設備或系統之位元錯誤率(BER)之因素之一為時序抖動，亦被稱為資料抖動，包含時序抖動之一主要成因為在電源供應器內之變動。該資料抖動限制了一發送器之運算。此外，一發送器進一步被一電路的RC時間常數所限制。

在一些實施例，一個設備、系統、或者方法包含供電流注入之元件，以偏移在一電路中的電流變化當訊號被切換，也因而減少資料相依之抖 動。在一些實施例，設備、系統、或者方法降低一電流模式驅動器的該輸出訊號之升降時間，例如一HDMI^TM(高解析度多媒體介面)驅動器，也因此增加速率到一驅動器可以運作的程度。

在一些實施例，一個設備、系統、或者方法包含內部電容之供應以修改一輸出觀察到之該有效電容，也因此影響該電路的RC時間常數。在一些實施例，一個設備、系統、或者方法提供用以降低於該輸出觀察到之該有效的電容。在一些實施例，當該輸出節點應該變高時，一內部的電容(Cint)被利用以提供電荷到該外部的電容(C)，並減少電荷當該輸出節點應該變低時，該內部的電容提供一決大部份的充放電電流。

第1圖闡明一設備或系統之一實施例，其包含電路元件以突破發送器電路效應。在一些實施例，一設備或系統100包含發送器110，其中該設備或系統100也可以是，舉例而言，一音訊視訊資料訊號來源及此發送器110也可以是，舉例而言，一HDMI相容發送器。在一些實施例，該設備或系統100也可以是一電腦晶片。在一些實施例，此發送器110包含一或更多電路偏移元件120以影響電路動作性能。該設備或系統100進一步包含一電源供應器160提供功率以提供給該設備或系統及一或更多其它元件165，可以，舉例而言，包含一接收元件以接收資料，此可能包含資料被此發送器110傳送。該設備或系統進一步包含一或更多埠170供資料之傳遞，資料之接收，或者兩者一起。埠170可能包含一個或者多個埠以此發送器供資料之傳遞，例如，舉例而言，一HDMI相容埠供以此發送器110傳遞HDMI資料。

在一些實施例，該電路偏移元件120可能包含元件或者電流注入，如所闡明的以一電流注入模組130，當訊號被切換時用以在一電路中偏移電流變化，也因此以減少資料相依抖動。

在一些實施例，該電路偏移元件120可能包含元件供在一輸出的此發送器110中，如所闡明的由該內電容模組140降低有效電容。在一些實施例，該內部的電容運作以修改在一輸出觀察到之該有效的電容，也因此到影響電路的RC時間常數。在一些實施例，一個設備、系統、或者方法提供以降低於輸出觀察到之該有效的電容。在一些實施例，一內部的電容(Cint)被利用以提供電荷到該外部的電容(C)，當該輸出節點應該變高時，並減少電荷，當該輸出節點應該變低時。

第2圖為一晶片的功率通訊線路之一圖示。一電源供應器在一晶片200上，其可以提供Vd及Vss電壓，藉由包含某些電感之通訊線路被連接至外界(例如提供電壓VDD及VSS)，圖式中為L1 210及L2 220。該晶片包含一發送器205。舉例而言，在一晶片內一電源供應器藉由結合導線，被連接至一外部電源供應器，其中結合導線增加電感到該電源供應器的路徑上。

在一晶片上的暫態電流造成跨越電感的暫態電壓降，例如增加連接該電源供應器之該通訊線路的電感。在提供電壓的變動導致單元的延遲之變動，而其導致抖動。抖動也可以藉由一電感的減少而被降低，但是電感的減少將增加一裝置的製造成本。因而，在抖動(造成性能被降低)及銲墊線電感(因增加的製造成本)之間有一取捨。

在此圖式中，在晶片200上各種圖塊，由該電源供應器汲取一暫態電流’Id(t)’，因而提供電壓‘Vd(t)’也隨之改變。在運算中，被‘Vd-Vs’驅動之單元的延遲也隨提供電壓的變動而改變。這個在延遲上的變動導致晶片200上的資料抖動，而資料抖動降低此發送器的性能。在一數位式電路中，電流大體而言在峰值抵達，而每一峰造成了暫態電流。

第3圖闡明含訊號轉移之裝置的電流。在一數位式電路，電流抵達在突發處或者峰處。在此例中，一第一變頻器305從在輸入CLK 315之每一上升邊緣VDD(iV_DD1 325)接收電流，而該變頻器305提供電流進入GND(iG_ND1 330)於該輸入CLK315的每一降緣。並且被闡明的是一第二變頻器310從VDD(iV_DD2 335)接收電流在輸入CLKb 320的每一上升邊緣(由該第一變頻器305產生)，而第二變頻器310提供電流進入GND(iG_ND2 340)於該輸入CLKb 320的每一降緣。整體而言，緩衝器顯示了一峰同時在VDD電流(iV_DDTotal 345)及GND電流(iV_GNDTotal 350)每當有一轉移時。

第4圖闡明一時脈化數位式裝置之電流。如所闡明的，一數位式電路400接收一時脈訊號CLK 405，其連結至VDD 410及GND 415。時脈化數位式電路，例如數位式電路400，大致而言在時脈的上升邊緣消耗大部分的功率。在時脈的降緣通常也有少量活動。其結果為，每當時脈上升或者下降，供給下降及接地彈跳發生於晶片裡面。供給下降及接地彈跳之主要原因為在數位式電路400封裝上之電感。在電感不存在下，基本上沒有接地彈跳因為外部的電源供應器可以瞬間提供電流。

第5圖闡明用於一設備或系統之訊號時序。在此圖式中，緩衝器500包含時脈緩衝510及資料緩衝515而連接至電壓VDD 512。在時脈資料緩衝器驅動大的負載，大部分的電流實際上在資料520切換時流動。如果一驅動器是一差動驅動器(例如，舉例而言，HDMI驅動器)每當資料520切換，同時在i_VDD 525及i_GND 530會有一電流峰。這幾個電流峰那麼導致供給噪音也就是密切相依於資料，作為被顯現於VDD535及GND540。如第5圖所顯示，被緩衝555(接收CLK 545及產生CLKOUT 550)觀察到之有效提供電壓在每一資料轉移時改變。其結果為，產生了延遲560隨著資料切換而改變。這個在延遲上的變動產生資料抖動565。

對於HDMI發送器及其它類似的差動電流-模式發送器電路，資料驅動器及前級驅動器組合成在一晶片上非常大的負載。對於單一端驅動器及用以準差動驅動器，晶片外負載也是相關的。所有驅動器其結果為緩衝從資料-活動引起的供給噪音及結果的抖動。甚至對於完全差動驅動器，重大噪音為由數位式階段(例如並串轉換器)所造成而產生，而導致足夠的資料-相依供給噪音，其導致嚴重的資料抖動。

傳統的封裝大體而言有寄生電感，其過高而不允許電流較快於100MHz波形轉換。大部分的封裝之供給/地面自動開關器大體而言接近100-200MHz。對於3Gbps連結，一理想化的自動開關器須至少3GHz以剔除供給漣波。然而，此在重大寄生電感存在下為不可能。

一旦一資料速率是可察覺地比封裝之供給自動開關頻率多，供給引起之抖動基本上成為常數。舉例而言，1Gbps將與3Gbps包含規則的封裝，產生基本上相同量的抖動。然而，於較高的資料速率抖動的差數是較小的。

提供電壓的變動對於一驅動器之輸出有重大影響。此驅動器之輸出被藉由一電感連接至針腳。

第6圖闡明用於一設備或系統之訊號時序之一實施例。由於‘Vd(t)-Vs(t)’隨‘Vd(t)’而變，此驅動器的延遲也隨‘△T(t)’而變，而其與‘Vd(t)’有關連。因而，此驅動器的延遲將隨每一轉移而不同，及此驅動器的輸出之眼圖(eye diagram)在此情形下會有抖動。若可假設一驅動器輸出的每一轉移，‘Vd(t)-Vs(t)’605有一相同值，那麼，與一理想電壓610相比，實際電壓615的每一轉移將被以一樣的‘△T0’620所延遲。在這幾個情況下，訊號的期間將仍 然是’T’於所有轉移622，也因此抖動是大大地被降低或消除625。

在一些實施例，為提供低抖動，一電源供應器跨越一驅動器提供一值‘Vd(t)-Vs(t)’，其在每一轉移有相同值，因而提供低抖動。而LdI/dT下降也可能無法被消除，如果每當該變頻器開關時下降是一樣的，那麼該變頻器的延遲將在每一週期維持基本上相同。

在一些實施例，一設備或系統允許減少時序抖動，而不需一低電感結合導線封裝。在一些實施例，下降的維護是當資料(或者其它大的負載)未被切換開關至供給時，注入一估算數量的電流而達成。

在一些實施例，一相同‘Vd(t)-Vs(t)’也可以由下列方式於所有轉移被達成：

(1)該輸出驅動器也可使其為差動。當有一差動輸出驅動器，當一個驅動器從‘Vd’汲取功率時，該差動配對物降低電流到‘Vs(t)’。因而，如果在Vd及Vss的電感為相同，在Vd及Vs的轉換將是一樣，因而維持‘Vd(t)-Vs(t)’為常數。

(2)由於上述(1)需要驅動器雙方精確地配對，將需要另一針腳，以提供同樣的負載到該補充驅動器。

(3)額外針腳也可以被消除提供一排電容到該補充驅動器。電容的切換確切值可加以程式化。在測試中，可選擇給予最低限抖動之電容。

(4)在該電源供應器的即時電壓取決於被驅動的資料。如果電路可確保於每一時脈邊緣，同樣的或者類似的數量的電流被從供給汲出，在每一轉移中供給將幾乎是同樣的。

(5)為達成(4)，一補充的資料路徑也可被加入，當主資料路徑未切換時進行切換。

第7圖闡明用於利用電流注入之一設備或系統之訊號時序之一實施例。在一些實施例，資料705及所造成的iVDD電流710是對應包含一注入電流715於無轉移的點時，造成一總電流720的規則型式。比較第7圖及第5圖，當一電路仍然會有一漣波在提供電壓vdd 725(並且ND，其未被顯示)，每當資料切換，被該變頻器755觀察到(接收CLK 745及產生CLKOUT 750)的電壓將是基本上同樣的。其結果為該變頻器延遲760(及其它系統內之延遲)將不會改變及抖動將是大大地被降低或者消除765。

注意到電流的注入在運算上確實造成某一程度功率損失。然而，完全或者近完全消除抖動並非在所有案例為必要。舉例而言，對於一連結也就是設計同時在3Gbps及2Gbps下運作，一系統也可以節省功率以刻意提供不完美消除的供給噪音。

第8圖闡明用於利用電流注入之一設備或系統之訊號時序之一實施例。在一些實施例，資料805及所造成的iVDD電流810以一注入電流815定址於數點，當無轉移時，導致對總電流820為一規則的型態。然而，如第8圖所闡明，注入電流815也可以是少於該常態性發生的脈衝。電路將在提供電壓vdd 825(及在GND，其未被顯示)產生變化的漣波，每當資料切換時。該變頻器855(接收CLK845及產生CLKOUT850)觀察到之電壓與第7圖不是對等的，且於訊號延遲中760有一些變動，但是相較於沒有電流注入情況比較，變動是被降低的。而這也可能無法全然去除抖動765，與未補償狀態比較而言，它將顯著降低抖動。

在一些實施例，一實作可能包含一“假驅動器”電路執行並聯於該常態性的電路，但是也就是供給資料，其切換當該常態性的資料未竟時。在這樣的電路，可確定的是至少一個的此驅動器將切換，也因此每一週期將有一訊號緣。如果此驅動器及負載為相等，那麼該電流尖峰產生了在每一時脈週期將是一樣，而無關於資料，及延遲將是一樣在每一週期，該基本上消除抖動。

在一些實施例，實際上，該電流注入也可以被用於只一電路之一有限的部分。舉例而言，如果一乾淨電源供應器(一有低噪音之供給)為可用的用以時脈分佈(例如，舉例而言，不是共享封裝針的中間時脈電路包含其它電路)，那麼該主要的抖動產生電路部份也可以是被確認的及該電流注入是在使用只在該被確認的路徑上。

第9圖闡明包含電流注入之一設備或系統之一實施例。第9圖是一單純化圖例包含一單一的驅動器。在實際操作，電路是較為複雜比起一單一的驅動器。在此圖式中，輸入資料為接收到的於數位邏輯905，其與包含一路徑用以一實際資料串流910(資料_A)。在一些實施例，為了達成同樣的或者類似的電流消耗於每一週期，一路徑用以一補充資料串流915(資料△T)也可被加入，其中該補充的資料路徑切換當主資料路徑未切換時。

在一些實施例，如果該電流尖峰是到相當精準地，不但是此驅 動器要求的到是相匹配，但是它們的負載將並且是要求的到是相匹配。用以電路其是完全於晶片此為可行的，但是用以單一端(或者準-差動)墊驅動器，負載將依靠因素其大體而言以外一電路設計者控制，例如PCB(印刷電路板)零組件及類似的元件。

在一些實施例，一設備或系統包含一主驅動器950及一補充驅動器960以提供電流注入當該主驅動器950未切換時。在一些實施例，一個設備、系統、或者過程提供一排電容965到該補充驅動器960。在一些實施例，電容的值之開關也可被達成可程式化。在一些實施例，在PCB(印刷電路板)測試，電容其提供一最低限抖動值也可以被選擇。

在一些實施例，一額外的效益也可被提供在其供給噪音不完全消除也可被提供於較低的資料率以減輕功率消耗來調整功率/速率取捨。在一些實施例，電流插入的供應也可以降低晶片上去耦電容(D-cap)的大小。

在一些實施例，一包含一可程式化負載的補充驅動器的加入可以在特定的驅動器而為有效益的，其依賴於單一的端驅動器，例如SPMT(串列埠記憶體技術)，高速C匯流排S(控制匯流排)實行在MHL^TM(行動高解析度連結)，及其他。

在一些實施例，一製程允許後PCB製程最佳化。根據顧客實際地利用封裝，封裝能選擇地朝向最佳化或者調整抖動及功率消耗。在一些實施例，一電流注入電路也可以是朝向於較低的速率以節省功率。

也有其它區塊在晶片上，其在資料發送的頻率下，並不被切換。如果只在資料轉換頻率切換的區塊被從一供給驅動，供給變動隨傳輸頻率的週期被週期性決定。如上解釋，這個將降低抖動。有或也可以不是任何從此供給汲取DC電流。

在一些實施例，一個設備，例如一積體電路(IC)晶片，包含一發送緩衝器及一補充緩衝器，其中發送緩衝連接至一電通道，包含二導線位於積體電路外部，及補充緩衝器連接至二排在晶片的電容。在一些實施例，發送緩衝器的一輸入連接至在晶片上的一資料輸入，及該補充緩衝器之一輸入連接至一被產生資料，也就是使用一演算法計算從資料輸入至發送緩衝器的資料，該演算法包含：(1)在每時脈一個位元週期運算，該演算法為可被操作以反轉 該資料串流中的每一其他位元，及(2)在一每週期多重位元的狀況，該演算法為可被操作以反轉一輸入資料文字的所有偶位元或者反轉所有奇位元。

在一些實施例，其中每一排電容是一單一的電容，及在一些實施例每一排電容器包含多重的電容。在一些實施例，其中一個節點每一或更多電容的排的電容被連接至開關，及在一些實施例，開關被連接至該一或更多電容是可程式化。在其它實施例，該一或更多電容的排的電容是不是連接至開關，及維持連接至該補充緩衝器。在一些實施例，電容排的電容可能包含一電路的寄生電容。

在一些實施例，該輸入資料至晶片也可以是一單一的位元或者一文字的資料。在一些實施例，如果該輸入資料是一文字，發送緩衝器包含一第一序列化器(serializer)，及該補充緩衝器包含一第二序列化器，其中輸入資料至第二序列化器是被該演算法定義。

第9A圖係依據實施例闡明一補充資料實例用以電流注入。在此圖式中，資料_一代表實際的資料及資料△T代表補充的資料。實際的資料及該補充的資料之間的關係，該補充的資料的每一奇位元(該第一位元、該第三個位元等等)吻合實際的資料的個別奇位元，及該補充的資料每一偶位元(該第二位元、第四位元等等)從該實際的資料各別位元反轉。在此狀態下，該產生的資料△T將運作以維持常數，當該實際的資料_A切換於‘0’及‘1’間或者‘1’及‘0’間，及加以切換，當實際的資料未切換時。

第9B圖係闡明一系統以產生補充資料供一給定資料的一實施例。在一些實施例，第9B圖係闡明在一序列化器(serializer)中的一系統用以產生補充資料，其中這樣的補充資料可被利用以提供電流注入。在此圖式中，並行資料970，圖中示為10位元並行資料於此範例中，被數位邏輯975所接收。在一些實施例，該數位邏輯975為可操作透過線路上端組，將資料未變組導向第一序列化器980,，其產生實際的資料_一985的序列資料串流。在一些實施例，該數位邏輯975透過線路下端組改變一第二組資料，其中每一其他線路包含一反向器(inverter)，以產生資料補充組，其包含未變的奇資料位元，及被反轉的偶資料位元。在一些實施例，資料的補充組被提供到一第二序列化器被稱為一補充序列化器990，其與將產生補充資料串流資料_T 995，其中該補充資 料串流995因而將切換，當該實際資料串流985未切換時。

在一些實施例，一個設備、系統、或者方法進一步包含一元件以改進一驅動器的一輸出切移時間。一傳統的發送器的速率，例如一HDMI發送器，是被RC時間常數限制，其中R是總終端電阻及C是輸出端電容，電容C主要被包含於封裝電容及任何板電容，包含(靜電放電)二極體電容。

在一些實施例，一方法用以供更新可程式化元件狀態或者用以連接電容供一前級驅動器包含：(1)取得一電容值利於一積體電路之二排電容(IC)晶片，以提供電流注入供一補充驅動器以利於一差動資料驅動器，其中該IC晶片包含一發送緩衝器及一補充緩衝器，該補充緩衝器被連接至二排電容，每一排的電容包含幾個電容，其中每一或更多的此多個電容為與一可程式化裝置連接；及(2)更新每一該可程式化元件之狀態以建立電容的二排電容，其中每一可程式化狀態不是可連接就是切斷相關的電容。

在一些實施例，該第一及第二前級驅動器相互驅動資料到彼此間。

在一些實施例，可程式化元件的狀態得以更新當發送緩衝器為作用中及傳送資料。在一些實施例，該可程式化元件只當發送資料具有依次為至少二位元的邏輯‘0’或者二位元的邏輯‘1’時能轉換狀態。

第10圖闡明一系統包含一發送器與一接收器連接。一傳統的發送器1010的速率，例如，舉例而言，一HDMI發送器，在發送到一接收器1060是被一RC時間常數限制，其中R是總終端電阻(大體而言其與傳輸線中本質阻抗相同，在此圖式中為電纜1050)及C是輸出端電容。電容C為主要地，包含的封裝電容及任何板電容，包含二極體電容。如果在針腳的總電容是高的，則上升/下降時間為高，及未達驅動器之要求。

傳統的方法以對應RC限制可能包含：

(1)降低該電阻R-舉例而言，加入內部的終端電阻，以減少觀察自差動輸出總差動阻抗。然而，DC地電流則被要求增加以維持DC水準。在這樣的傳統的操作，傳輸速度是仍然被輸出針腳的RC時間常數限制。

為了減少該等效R(電阻)，可能的話可以，舉例而言，提供一終端電阻於此驅動器的輸出終端TP(正性)及TN(負性)間。在此情形下， 藉由訊號擺幅與功率規格設定於較低的限制在該電阻上。在一個範例，用於一HDMI系統，該較低的限制為相近地250Ohms，其導致一等效的R概略為40Ohms。試圖提供一少於此值得電阻為不可能，因此將違反VH規格。

放置一終端電阻器到一系統將導致更多功率消耗，甚至當有無資料切換時。進一步地，在大部分的標準在電阻R有一較低的限制。DC地電流必須是增加以維持DC水準。傳輸速度仍然被輸出針腳的RC時間常數限制。一有效的機制將反而是要求減少一併上升時間及下降時間，而不增加DC電流。

(2)預加強-另一項傳統的方法突破RC限制是預加強。然而，有實際限制在預加強。在一項實例HDMI架構，預加強降低一訊號的下降時間但是未牽動上升時間。在這樣的一架構，因為在上升及下降時間差異，在共模電壓將有一大的變動。該差異值在上升時間及下降時間也導致大的偏斜於差動訊號間，而可以增加電磁干擾(EMI)。

進一步地，可能可以於切換時間暫時增加電流，此為一般所知之預加強/解加強手法。然而，預加強/解加強導致某些困難。此技術也可能違反某些標準的需求條件，例如VH/VL規格用以HDMI於發送器輸出，儘管此接收器眼改善，或者也可以移動一訊號在到共同的模式。基於此原因，預加強/解加強技術用於發送器例如一HDMI發送器，是一困難的解決方案。

(3)電容的降低-一系統也可以提供用以降低此驅動器的等效的總體C(電容)。而降低的電容也可以是等效的在對應RC限制，實施此製程可能是困難及昂貴的，特定地如果ESD二極體存在於連結中。降低電容大體上將導致封裝、板、及其它零組件製作上較為昂貴。降低的電容也可能面對由保護裝置、開關、及其它元件所造成過度的負載。進一步地，在多工路徑(在同樣的通訊線路上有多重的驅動器)降低電容C也可能是不可行的。

(4)預充電電容器-另一項方法包含預充電電容器以移除它們的電荷到輸出墊，於資料上升/降緣。然而，這樣的電路是複雜及需要大的電容。此外，期待電容於輸出墊增加，及開關變化。

在一些實施例，一個設備、系統、或者方法對應RC限制以減輕輸出端有效的電容。在一些實施例，一個機制利用一內部的電容(Cint)以提供電荷到該外部的電容(C)當該輸出節點應該升高，及消除電荷當該輸出節點應該降低。因而，這個內部的電容提供電荷/放電電流可觀的部份。

第11圖闡明一設備或系統之一實施例包含降低一驅動器的等效電容。在此圖式中，一發送器1110透過一電纜1150或者其它通訊線路與一接收器1160連接。此發送器1110及接收器1160也可以，舉例而言，是HDMI相容裝置。在一些實施例，與一前級驅動器1120的一內部的電容(Cint)1125提供電荷到該外部的電容(C)，當該輸出節點應該升高，及消除電荷當該輸出節點應該降低。在一些實施例，該內部的電容提供電荷/放電電流一重大的部份的，藉於此被調節輸出端發送器1110地有效的電容。

第12圖闡明出示了一設備或系統之充電及節點充電實施例。在此圖式中，此發送器1110是再次透過電纜1150或者其它通訊線路與此接收器1160連接，及該內部的電容Cint 1125為與一前級驅動器1120連接。在一些實施例，此發送器1110為圖示為充電節點TP 1130及充電節點TP 1135。在此圖式中，節點TP 1130及TN 1135也可以是，舉例而言，正極及負極節點(或者輸出終端)的一HDMI埠。在一些實施例，對於充電節點(TP)而言，Cint提供電荷到C。對於充電節點、Cint並聯於C，因而使得C上的電荷分佈在C及Cint間。

在一些實施例，由於在發送器1110輸出處的等效電容現今被降低，此發送器1110能夠以較高的速率發送資料相較於那些被RC時間常數限制之技術。

第13圖闡明一設備或系統之一實施例用以驅動資料在包含一可程式化內部電阻的一差動通道。在一些實施例，一發送器1310(其中發送器1310是一高速差動驅動器電路)之內部的電容‘Cint’1325也可以是可程式化，也因此允許依需求調整該內部電容。在一些實施例，依據在TP/TN節點獲得的總電容C(其中TP是一第一輸出終端及TN為一第二輸出終端)，‘Cint’也可以被選定以利一最佳化設定。

在一些實施例，用於‘Cint’1325的前級驅動器也可以利用一或多反向器1320所構成，其中該反向器是被適宜的啟用訊號所啟動。在此圖式中，enl啟用或者停用該前級驅動器以利Cint 1，en2啟用或者停用該前級驅動器以利Cint2，及en3啟用或者停用該前級驅動器以利Cint3。

在一些實施例，反向器1320之後也可以接一電阻(在此處未圖示)來控制在前級驅動器輸出的上升時間及下降時間，及因此來控制HDMI(或 者其它發送器)輸出。在一些實施例，電阻也可以是可程式化以允許調整電路。在一些實施例，內部電容的可程式化程度也可以藉由三態前級驅動器驅動內部的電容器或藉由與前級驅動器電阻串連開關加以達成。

在一實作，該可程式化內部的電容Cint 1325可以允許供作快速 以較大的電容負載上升/下降時間應用。在一些實施例，根據板電容及其它因素，最佳化的上升時間及下降時間也可以在製造後實施，一般而言，此無法在傳統的設計內實施。

在一些實施例，一電路的內部電容部份也可以於較低的速度關閉以節省能源，例如關閉每一前級驅動器1320。在一些實施例，在發送器墊額外的可程式化內部電容允許控制一被發送訊號的上升時間及下降時間。在一些實施例，該內部的電容是被反向器或者連接電阻的反向器所驅動。

在一些實施例，內部電容的可程式化程度也可以藉由三態前級驅動器驅動內部的電容器或藉由與該前級驅動器電阻串連開關加以達成。

在一些實施例，每一前級驅動器包含一或更多電容器，每一電容器的一第一端的被連接至該前級驅動器的輸出，及每一的電容器的一第二端被連接至一次前級驅動器電路。在一些實施例，每一次前級驅動器電路可輸出一邏輯‘0’、一邏輯‘1’、或者一高阻抗態，其中一或更多的次前級驅動器電路在開始資料傳輸前，可被操作以進入到高阻抗態，及在資料傳輸間被禁止進入到高阻抗態。在一些實施例，非高阻抗態的每一次前級驅動器電路輸出邏輯‘1’當相關的前級驅動器是驅動一邏輯‘1’及輸出邏輯‘0’當該相關的前級驅動器是驅動邏輯‘0’，及前級驅動器的次前級驅動器電路的轉換由邏輯‘0’至邏輯‘1’，及由‘1’到‘0’是相互同步。在一些實施例，在一電路中，其中，一第一前級驅動器與一第一輸出終端連接，一第二前級驅動器與一第二輸出終端連接，該第一前級驅動器在該第一終端輸出一邏輯‘1’，當差動高速驅動器電路驅動一邏輯‘1’在該第一終端，及該第一前級驅動器在該第一終端是輸出一邏輯‘0’。當該差動高速驅動器電路驅動一邏輯‘0’在該第一終端。在一些實施例，該第一前級驅動器及第二前級驅動器相互互補驅動資料。

第13A圖闡明一系統用以更新可程式化開關狀態之一實施例。在一些實施例，一系統提供用以更新狀態、或者設定、可程式化驅動器或者開關。於運算中，可能需要一積體電路以變更可程式化開關或者驅動器的狀態， 包含情況元件是在操作下的情況。在一些實施例，一系統提供可程式化開關或者驅動器在發送器資料輸出未變成毀損時的狀態改變，當如此的變化狀態發生時。

在一些實施例，一系統的可程式化驅動器或者開關的狀態改變被實施於一系統內，當在被發送資料內無發生轉換時。在一些實施例，如果一或更多可程式化驅動器或者開關的狀態改變被請求時，只發生一更新到此驅動器的開關的狀態，當至少二‘0’或者二‘1’(一第一邏輯值的兩者，或者一第二邏輯值的兩者)在一資料串流中連續出現。

在第13A圖所提供圖例中，傳輸資料串包含一連串的‘0’及‘1’值。在一些實施例，在二或者更多的一邏輯值接續發生時，一啟用訊號(en<n：0>)1350被產生，其中該啟用訊號表示一時間，當一可程式化開關或者驅動器也可發生狀態改變。在一些實施例，資料也可以是輸入到一包含一可程式化輸入電阻1360的系統，如第13圖所示，其中一前級驅動器用於‘Cint’1325包含一次前級驅動器電路，利用一或更多反向器1320，該反向器可被適宜的啟用所訊號。在一些實施例，該啟用訊號是被提供到一補充驅動器電路1370，其包含一補充驅動器960與一排電容器965連接，其中該補充驅動器960提供提供電流注入，當一主驅動器未被切換(toggle)。

第14圖闡明之一實施例一電子裝置。在此圖式中，某些標準及眾所周知的零組件其而與本發明不具有密切關係的未被圖示。在一些實施例，一裝置1400也可以是一接收裝置，相容於第一協定，例如一MHL接收裝置，其也可以從另一項裝置接收一電纜通訊線路。在一些實施例，裝置1400也可以是一個來源裝置經由一電纜被連接到一裝置。

在一些實施例中，裝置1400，包含一互連器或跨線(crossbar)1405或者其它用以傳遞資料的手段。資料可能包含各種型式的資料，包含，舉例而言，音訊-視訊資料及相關控制資料。裝置1400可能包含一處理裝置，例如一或更多處理器1410與該互連器1405連接用以處理資訊。該處理器1410可能包含一或更多物理性的處理器及一或更多邏輯處理器。進一步地，每一處理器1410可能包含多核心處理器。為簡化而言，互連器1405圖示為一單一互連器，但是也可代表多重的不同的互連器或者匯流排，且零組件連接到這樣的互連器的連接可以改變。顯現於第14圖之互連器1405是簡化的，可以代表任何一或 更多分離的物理性匯流排，點-到-點通訊線路，或者被適當橋接器、轉接器、或者控制器所連接。該互連器1405可能包含，舉例而言，一系統匯流排、一PCI或者一PCIe匯流排、一HyperTransport或者工業標準架構(ISA)匯流排、一小的電腦系統介面(SCSI)匯流排、一IIC(I2C)匯流排、或者一電機及電子工程師學會(IEEE)標準1394匯流排，有時被稱為火線(Firewire)。(“高性能串列匯流排之標準”1394-1995、IEEE、1996年8月30日發行及修正)

在一些實施例，裝置1400進一步，包含一隨機存取記憶體(RAM)或者其它動力儲存裝置作為一主記憶體1415用以儲存資訊及被處理器1410執行的指令。主記憶體1415並且也可以被使用用以儲存資料以利資料串流或者次串流。RAM記憶體包含動態隨機存取記憶體(DRAM)，其需要更新記憶體內容，及靜態隨機存取記憶體(SRAM)，其不需要更新內容，但是增加成本。動態隨機存取記憶體可能包含同步的動態隨機存取記憶體(SDRAM)，其包含一時脈訊號來控制訊號，及延伸資料輸出隨機存取記憶體(EDO DRAM)。在一些實施例，記憶體的系統也可為某些暫存器或者其它特殊目的記憶體。裝置1400並且可能包含一唯讀記憶體(ROM)1425或者其它靜態儲存裝置用以儲存靜態的資訊及對處理器1410的指令。裝置1400可能包含一或更多非揮發性記憶體元素1430用以儲存某些元素。

資料儲存1420也可以連接至裝置的互連器1405 1400用以儲存資訊及指令。資料儲存1420可能包含一磁碟或者其它記憶體裝置。這樣的元件也可以是合併的或者也可以是分開的零組件，及利用裝置1400其它零組件的的部分。

裝置1400也可以透過互連器1405耦合到一輸出顯示器或者成像裝置1440。在一些實施例，顯示器1440可能包含一液晶顯示器(LCD)，電漿顯示、或者任何其它顯示技術用以對一終端使用者顯示資訊或者內容。在一些環境，顯示器1440可能包含一觸控螢幕也就是並且利用作為至少一部分一輸入裝置。在一些環境，顯示器1440也可以是或者可能包含一音訊裝置，例如一喇叭用以提供音訊資訊，包含一電視節目的音訊部份。

一或更多發送器或者接收器1445也可以並且是連接至該互連器1405。在一些實施例，裝置1400可能包含一或更多埠1450用以接收或者傳遞資料。

在一些實施例，一發送器1445為一包含電路元件發送器以突破發送器電路限制，其中元件包含可程式化元件來調整發送器動作性能。在一些實施例，此發送器1445包含電流注元件用以在一電路中偏移電流變動，當訊號被切換時，也因此以減少資料依存的抖動。在一些實施例，一個設備、系統、或者方法包含供應內部電容以調整於一輸出端的等效電容，也因此影響一RC時間常數。

裝置1400也可以進一步包含一或更多天線1455用以透過射頻訊號接收資料。裝置1400也可以包含一電源裝置或者系統1460，其可能包含一電源供應器，一電池、一太陽能電池、一燃料電池、或者其它系統或者裝置用以提供或者產生電源。電源裝置或者系統1460所提供的電源也可被分佈到裝置1400的元件。

在以上描述中，為了解釋之目的，諸多特定細節提出是為提供本發明的一深入瞭解。顯然地，然而，對該領域之習知技藝者而言，不需特定細節的任一部分本發明可被實施。在其他情況下，眾所周知的結構體及裝置被以方塊圖的形式顯現。也有被圖示的組件之間的中間結構。此處被敘述或圖示的組件也可以有未被圖示或敘述的額外輸入或輸出。被圖示的元件或零組件也可以以不同的排列或次序來安排，包含任何處的重新整理或者任何處大小的修改。

本發明可包含各種程序。本發明的程序可被硬體零組件所執行或者可被實現於電腦可讀指令，其可被一般用途或者特殊用途之處理器或被編寫入指令的邏輯電路使用以執行此程序。另外地，程序可被一軟硬體的結合所執行。

本發明之部份可供作為一電腦程式產品，此可能包含一電腦可讀儲存媒介物，其中電腦程式指令已儲存於其上，其可被使用以對一電腦(或者其他電子裝置)進行編程以依據本發明執行一程序。此電腦可讀儲存媒介物可能包含，但不限於，軟碟，光碟，光碟唯讀記憶體(CD-ROM)，及磁光碟，唯讀記憶體(ROM)，隨機存取記憶體(RAM)，可抹除可程式化唯讀記憶體(EPROM)，電子抹除式可複寫唯讀記憶體(EEPROM)，磁卡或光學卡，快閃記憶體，或者其他類型的媒體/電腦可讀媒介物，其適於儲存電子指令。再者，本發明也可被下載作為一電腦程式產品，其中程式可由一遠端電腦移轉至一提 出要求之電腦。

許多方法被以他們最基本的形式來描述，但是程序可由任何的方法中加入或刪除，及資訊可由任何的被描述訊息中加入或刪除，而不違反本發明之基本範疇。對於所屬領域的技術人員，顯然地許多進一步修改及改裝也可被達成。此特定實施例並非被提出用以限制本發明，而是用以說明。

若一元件被稱為“A”為連接到或者包含元件“B”，A元件可能直接連接到B元件或者是間接地連接，舉例而言，C元件。當其規格陳述稱一零組件，特徵，結構，過程，或者特質A“使得”一零組件，特徵，結構，過程，或者特質B，它指的是“A”至少是“B”的一部分原因，但是至少也有一其他零組件，特徵，結構，過程，或者特質其協助導致“B”。如果此規格顯示一零組件，特徵，結構，過程，或者特質“也可以”，“可能”，或者“可以”被包含在內，此特定的零組件，特徵，結構，過程，或者特質不一定需被包含在內。如果此規格指的是“一個”元件，這不意味只有一個的被敘述元件。

一實施例為本發明之一實作或範例。此規格中提到之“一實施例”，“一些實施例”，或者“其他實施例”指的是一特定被敘述與此實施例有關之特徵，結構，或者特質被包含在至少一些實施例中，但未必於所有實施例。“一實施例，”或者“一些實施例”之種種外觀未必都依據相同的實施例。應當理解的是在前述本發明之示範實施例的描述，本發明之種種特徵有時被合併一起在一單一實施例，圖，或者描述之中，其目的為使合理化揭露及輔助瞭解一或更多的種種發明觀點。

在一些實施例，一個設備用以驅動資料在一差動通道包含一第一輸出終端及一第二輸出終端，設備進一步包含一差動驅動器電路；及一第一前級驅動器及一第二前級驅動器，其中每一前級驅動器有一輸出，其中該第一輸出終端的設備連接至該輸出的該第一前級驅動器，及該第二輸出終端的設備連接至該輸出的第二前級驅動器。在一些實施例：每一前級驅動器包含一或更多電容器，一第一端的每一電容器被連接至該輸出的該前級驅動器及一第二端的每一的電容器是被連接到一次前級驅動器電路；每一次前級驅動器電路也可以輸出一邏輯‘0’、一邏輯‘1’、或者一高阻抗狀態；一或更多的次前級驅動器電路可操作的以進入在到高阻抗狀態是用以於開始的資料通訊，及禁止從進入在到高阻抗狀態在資料通訊；每一次前級驅動器電路也就是未在高阻抗狀態輸出 邏輯‘1’當該相關的前級驅動器驅動一邏輯‘1’及輸出邏輯‘0’當該相關的前級驅動器驅動邏輯‘0’，及前級驅動器的次前級驅動器電路的轉移一由邏輯‘0’至邏輯‘1’及由‘1’到‘0’是相互同步；其中該第一前級驅動器在該第一終端輸出一邏輯‘1’，當該差動高速驅動器電路驅動一邏輯‘1’及該第一前級驅動器在該第一終端輸出一邏輯‘0’，當該差動高的速度驅動器電路驅動一邏輯‘0’於第一終端；及該第一及第二前級驅動器相互互補驅動資料。

在一些實施例，第一前級驅動器由邏輯‘0’至邏輯‘1’的轉換，與差動高速驅動器電路由邏輯‘0’至邏輯‘1’的轉換為同步。

在一些實施例，第一前級驅動器由邏輯‘1’至邏輯‘0’之轉患與該差動高速驅動器電路由邏輯‘1’至邏輯‘0’之轉換為同步。

在一些實施例，第一前級驅動器由邏輯‘0’至邏輯‘1’之轉換與第二前級驅動器由邏輯‘1’至邏輯‘0’之一轉換為同步。

在一些實施例，該第一前級驅動器由邏輯‘1’至邏輯‘0’之一轉換與第二前級驅動器由邏輯‘0’至邏輯‘1’之一轉換為同步。

在一些實施例，第一及第二前級驅動器包含同樣的數目及大小電容器。在一些實施例，第一及第二前級驅動器包含同樣的型式的次前級驅動器電路。

在一些實施例，在前級驅動器電路的電容器大小相同，及次前級驅動器在它們的驅動強度是相同。

在一些實施例，每一電容器的一前級驅動器為與一可程式化開關連接。

在一些實施例，第一及第二輸出終端：積體電路(IC)的二墊，一電纜內的二導線，或者二印刷電路板(PCB)線路。

在一些實施例，次前級驅動器電路使用邏輯閘口及互補式金屬氧化物半導體(CMOS)緩衝所連接，及其中差動驅動器是一CML(電流模式邏輯)驅動器。

在一些實施例，一個設備包含：一發送緩衝器及一互補緩衝器在一積體電路(IC)晶片上。在一些實施例：發送緩衝器連接至一電通道，包含積體電路二外部導線，及互補緩衝器連接至晶片上二排電容器；一發送緩衝器的輸入連接至到晶片上之一資料輸入，及該補充緩衝器的一輸入連接至一使 用一演算法從輸入資料至發送緩衝器計算所產生的資料。在一些實施例，該演算法包含以下：在一個位元每時脈週期運算，該演算法反轉資料串流的其他位元，及在一多重的位元的每週期狀況、該演算法反轉輸入資料字語所有偶位元或者它反轉所有奇位元。

在一些實施例，每一排的電容器是一單一的電容器。

在一些實施例，每一排的電容器包含多重的電容器。

在一些實施例，成排電容器的一或更多電容器的一節點被連接至一開關。在一些實施例，開關被連接至一或更多可程式化電容器。在一些實施例，成排電容器的一或更多其它電容器未被連接到開關及維持連接至補充緩衝器。

在一些實施例，輸入資料至晶片也可以是一單一的位元或者一文字的資料。在一些實施例，如果該輸入資料是一文字、發送緩衝器包含一第一序列化器(serializer)、及該補充緩衝包含一第二序列化器、其中輸入至第二序列化器(serializer)的資料是被該演算法所定義。

在一些實施例，成排電容器的電容器包含電容寄生電容。

在一些實施例，一方法包含：對一積體電路(IC)晶片之二排電容器的獲取一電容值以對一補充驅動器提供電流注入，以利一差動資料驅動器、其中IC晶片包含一發送緩衝器及一補充緩衝器、該補充緩衝器連接至二排電容的的電容器、每一排的電容器包含幾個電容器，其中每一或更多的此多個電容器為與一可程式化裝置連接；及更新每一可程式化裝置以建立二排電容器的電容值，其中每一可程式化裝置的狀態不是連接就是切斷一相關電容之一通訊線路器。在一些實施例，如此之可程式化裝置狀態可被更新，當發送緩衝器可被運作及傳送資料；及該可程式化裝置能轉換狀態，只當發送資料包含至少二連續位元的邏輯‘0’或者二連續位元的邏輯‘1’。

在一些實施例，成排電容器的一或更多其它電容器是未被連接至可程式化裝置及維持連接至該補充緩衝器。

在一些實施例，此方法進一步包含挑選一電容值以提供一最低限資料抖動值。

100‧‧‧設備或系統

110‧‧‧發送器

120‧‧‧電路偏移元件

130‧‧‧電流注入模組

140‧‧‧內電容模組

160‧‧‧電源供應器

165‧‧‧其它設備或系統元件

Claims (23)

1. 一種在一差動通道上驅動資料的設備，其包含一第一輸出終端及一第二輸出終端，該設備包含：一差動驅動器電路；及一第一前級驅動器及一第二前級驅動器，其中每一該前級驅動器有一輸出，其中該設備的該第一輸出終端連接至該該第一前級驅動器的該輸出，及該設備的該第二輸出終端連接至該第二前級驅動器該該輸出的；其中每一該前級驅動器包含一或更多電容器，每一該電容器的一第一端被連接至該前級驅動器的該輸出，及每一該電容器的一第二端被連接至一次前級驅動器電路；其中每一該次前級驅動器電路可輸出一邏輯‘0’、一邏輯‘1’、或者一高阻抗態；其中一或更多的該次前級驅動器電路可在資料溝通開始前，被操作以進入該高阻抗態，而在資料溝通中被禁止進入到該高阻抗態；其中未在高阻抗態之每一該次前級驅動器電路輸出邏輯‘1’，當該相關的該前級驅動器驅動一邏輯‘1’及輸出邏輯‘0’，當該相關的該前級驅動器驅動邏輯‘0’時，及其中該前級驅動器的該次前級驅動器電路之轉換，由邏輯‘0’至邏輯‘1’及由‘1’到‘0’互相同步；其中該第一前級驅動器為在該第一終端輸出一邏輯‘1’，當該差動高速驅動器電路正在該第一終端驅動一邏輯‘1’，及該第一前級驅動器為在該第一終端輸出一邏輯‘0’，當該差動高速驅動器電路正該第一終端驅動一邏輯‘0’；其中該第一及該第二前級驅動器互相互補以驅動資料。
2. 如請求項1所述之在一差動通道上驅動資料的設備，其中該第一前級驅動器由邏輯‘0’至邏輯‘1’之一轉換及該差動高速驅動器電路由邏輯‘0’至邏輯‘1’之轉換為同步。
3. 如請求項1所述之在一差動通道上驅動資料的設備，其中該第一前級驅動器由邏輯‘1’至邏輯‘0’之轉換及該差動高速驅動器電路由邏輯‘1’至邏輯‘0’之轉換為同步。
4. 如請求項1所述之在一差動通道上驅動資料的設備，其中該第一前級驅動器由邏輯‘0’至邏輯‘1’之轉換及第二前級驅動器由邏輯‘1’至邏輯‘0’之轉換為同步。
5. 如請求項1所述之在一差動通道上驅動資料的設備，其中該第一前級驅動器由邏輯‘1’至邏輯‘0’之轉換及第二前級驅動器由邏輯‘0’至邏輯‘1’之轉換為同步。
6. 如請求項1所述之在一差動通道上驅動資料的設備，其中該第一及該第二前級驅動器包含同樣數目及大小之電容器。
7. 如請求項6所述之在一差動通道上驅動資料的設備，其中該第一及該第二前級驅動器包含同樣型式的次前級驅動器電路。
8. 如請求項1所述之在一差動通道上驅動資料的設備，其中在該前級驅動器電路內的電容器是相同大小及該次前級驅動器在其驅動強度上為相等。
9. 如請求項1所述之在一差動通道上驅動資料的設備，其中該前級驅動器的每一該電容器為與一可程式化開關連接。
10. 如請求項1所述之在一差動通道上驅動資料的設備，其中該第一及該第二輸出終端為：一積體電路(IC)之二晶墊，在一電纜內之二導線，或者二印刷電路板(PCB)線路。
11. 如請求項1所述之在一差動通道上驅動資料的設備，其中該次前級驅動器電 路使用互補式金屬氧化物半導體(CMOS)緩衝器所構成，其中該差動驅動器是一CML(電流模式邏輯)驅動器。
12. 一種在一差動通道上驅動資料的設備，包含：在一積體電路(IC)晶片之一發送緩衝器及一互補緩衝器；其中發送緩衝器連接至一電通道，其包含二導線在積體電路外部，及該互補緩衝器連接至在該晶片上的二排電容器；其中發送緩衝器的一輸入連接至在該晶片上之一資料輸入，及該補充緩衝器的一輸入連接至一被產生資料，其使用一演算法從該輸入到該發送緩衝器的資料來計算，該演算法包含如下：在每時脈週期一位元運算中，該演算法反轉在該資料串流中其他位元，及在一每週期多重位元狀況，該演算法不是反轉一輸入資料字語之所有偶位元就是反轉所有奇位元。
13. 如請求項12所述之在一差動通道上驅動資料的設備，其中每一排該電容器為一單一電容器。
14. 如請求項12所述之在一差動通道上驅動資料的設備，其中每一排該電容器包含多重電容器。
15. 如請求項12所述之在一差動通道上驅動資料的設備，其中成排該電容器之每一或更多該電容器之一節點被連接至一開關。
16. 如請求項15所述之在一差動通道上驅動資料的設備，其中被連接至該一或更多該電容器之開關為可程式化。
17. 如請求項15所述之在一差動通道上驅動資料的設備，其中該成排電容器之一或更多其它該電容器未被連接至開關而維持連接至該補充緩衝器。
18. 如請求項12所述之在一差動通道上驅動資料的設備，其中輸入資料至該晶片可為一單一的位元或一文字或資料。
19. 如請求項18所述之在一差動通道上驅動資料的設備，其中如果該輸入資料是一文字，發送緩衝器包含一第一序列化器，及該補充緩衝器包含一第二序列化器，其中輸入資料至第二序列化器被該演算法所定義。
20. 如請求項12所述之在一差動通道上驅動資料的設備，其中該成排電容器內之該電容器包含寄生電容造成之電容。
21. 一種在一差動通道上驅動資料的方法，包含：取得一電容值用於一積體電路(IC)晶片之二排電容器，以提供用於一補充驅動器之電流注入，其用於一差動資料驅動器，其中該IC晶片包含一發送緩衝器及一補充緩衝器，該補充緩衝器為連接至該二排電容器，每一排的該電容器包含多個電容器，其中該多個電容器之每一或更多該電容器為與一可程式化裝置連接；且更新每一該可程式化裝置以建立該二排電容器之電容，其中每一該可程式化裝置之狀態不是連接就是切斷一相關電容之一通訊線路；其中當發送緩衝器為作用中且正傳送資料時，每一該可程式化裝置之狀態能被更新；及其中該可程式化裝置，只在當發送資料含有至少二連續的邏輯‘0’位元或者二連續的邏輯‘1’位元時，能轉換狀態。
22. 如請求項21所述之在一差動通道上驅動資料的方法，其中該成排電容器之一或更多其它該電容器未被連接至該可程式化裝置而維持連接至該補充緩衝器。
23. 如請求項21所述之在一差動通道上驅動資料的方法，其更包括選擇一電容值以提供一最低限資料抖動值。