TW201436282A - 具有AlzGa1-zN層的半導體晶圓及其製造方法 - Google Patents

具有AlzGa1-zN層的半導體晶圓及其製造方法 Download PDF

Info

Publication number
TW201436282A
TW201436282A TW103108616A TW103108616A TW201436282A TW 201436282 A TW201436282 A TW 201436282A TW 103108616 A TW103108616 A TW 103108616A TW 103108616 A TW103108616 A TW 103108616A TW 201436282 A TW201436282 A TW 201436282A
Authority
TW
Taiwan
Prior art keywords
layer
scn
single crystal
semiconductor wafer
gan
Prior art date
Application number
TW103108616A
Other languages
English (en)
Other versions
TWI524552B (zh
Inventor
Sarad Bahadur Thapa
Thomas Schroeder
Lidia Tarnawska
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201436282A publication Critical patent/TW201436282A/zh
Application granted granted Critical
Publication of TWI524552B publication Critical patent/TWI524552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明係關於半導體晶圓，其包括以下給定順序的層：單晶基底晶圓(1)，其係實質上由矽組成的且具有(111)表面取向；單晶Sc2O3層(3)，其係具有(111)表面取向；單晶ScN層(4)，其係具有(111)表面取向；及單晶AlzGa1-zN層(6)，其係具有(0001)表面取向且其中0≦z≦1。本發明亦關於製造該半導體晶圓的方法。

Description

具有Al z Ga 1-z N層的半導體晶圓及其製造方法
本發明係關於半導體晶圓，其包括實質上由矽組成的單晶基底晶圓，其具有(111)表面取向，和AlzGa1-zN單晶層，其具有(0001)表面取向且其中0z1。
單晶氮化鎵(GaN)作為用於製造高功率和高頻應用的發光二極體(LEDs)和場效應電晶體(FETs)的基底具有越來越高的重要性。基底的表面面積對於製造方法的產率，因此對於LED或FET的成本而言是一個關鍵的問題。因為目前直徑高達300毫米或者甚至高達450毫米的單晶矽基底可以獲得具有高的晶體和表面品質，所以已有嘗試使用單晶矽作為用於GaN外延生長(epitaxial growth)的基底。然而，由於在GaN(0001)與Si(111)之間存在17%的大的晶格錯配度，而且這兩種材料的熱膨脹係數(thermal expansion coefficient；TEC)差別巨大，無法直接在矽(Si)上生長高品質GaN層。
因此，已有提出許多種中間層或緩衝層以提高外延生長的GaN層的品質。
例如，M.Moram等人(J.Crystal Growth 308(2007),302-308)教示(111)取向的外延氮化鈧(ScN)緩衝層作為GaN外延生長的基材的用途。採用氣態源分子束外延(GS-MBE)，使用氨作為氮前驅物，在n型Si(111)晶圓上生長厚度在50至450奈米的範圍內的ScN層。使用在100托(Torr)下運行的Thomas Swan緊密耦合的蓮蓬頭形MOVPE反應器在ScN/Si(111)模板上生長GaN層。在GaN生長的準備過程中，在每分鐘10標準公升(standard liter per minute,slm)氨(NH3)和每分鐘10標準公升氫(H2)的流中將每個所用的模板以1K/秒的速率加熱至生長溫度，從而由ScN層的表面去除任何原生氧化物(native oxide)。ScN緩衝層是粗糙的，並且充滿缺陷。在ScN表面上以不含位錯的島的形式生長GaN。藉由改變GaN生長溫度，可以使GaN島聚結，以產生光滑的GaN薄膜，但是在GaN層表面上的螺旋位錯(threading dislocation)的密度同時顯著地上升至5×109公分-2。
W.C.Lee等人(J.Crystal Growth 311(2009),2006-2009)揭露作為用於GaN外延生長的模板的單晶鈧氧化物(Sc2O3)。使用電子束蒸鍍由高純度粉末壓縮燒結(powder-packed-sintered)的Sc2O3氧化物源沉積Sc2O3薄膜。使用分子束外延(MBE)在Sc2O3表面上沉積一些鋁(Al)的單層，然後暴露於氮等離子體以進行氮化，從而形成薄的氮化鋁(AlN)層。在該層頂部沉積GaN。生長AlN的基底溫度在開始時大約為645℃，並上升至720℃，其還用於GaN生長的剩餘階段。該方法導致 在Sc2O3緩衝物中高的缺陷密度以及有限的GaN層品質。以在1010/立方公分範圍內的密度產生位錯。位錯從Sc2O3/Si界面開始傳播貫穿該層。
要解決的問題
因此，本發明的目的在於提供在矽基底上生長的具有降低的缺陷密度的GaN層。
本發明係關於半導體晶圓，其包括以下給定順序的層：- 單晶基底晶圓，其係實質上由矽組成且具有(111)表面取向，- Sc2O3單晶層，其係具有(111)表面取向，- ScN單晶層，其係具有(111)表面取向，及- AlzGa1-zN單晶層，其係具有(0001)表面取向且其中0z1。
本發明亦關於製造該半導體晶圓的方法，其包括以下給定順序的步驟：a)提供基底晶圓，c)外延沉積Sc2O3層，d)產生ScN層，及f)外延沉積AlzGa1-zN層。
如上所述，已知Sc2O3緩衝層用於後續的GaN沉積。根據塊體晶體晶格，Sc2O3緩衝層理論上係允許將在GaN與基底之間的晶格錯配度由17%(GaN/Si)降低至8%(GaN/Sc2O3)。然而， 殘餘的晶格錯配度仍然導致在GaN層中產生高密度的缺陷(主要是位錯)，因此限制了該層的品質。
因此，本發明的發明人發現，需要插入另一個中間層，其可以良好的晶體品質在Sc2O3上生長，並且其晶格常數更接近於GaN。ScN(111)就是這樣的層。在ScN(111)與GaN(0001)之間的晶格錯配度僅約為-0.1%。經發現，金屬只有Sc的氧化物是可以首先直接在Si上以外延層的形式生長，然後可以轉化成晶格常數完美匹配GaN的晶格常數的氮化物。ScN與GaN之間極小的晶格錯配度有利於在ScN表面上逐層生長GaN，降低由於島聚結所產生的缺陷的密度。此外，Sc2O3表面的氮化步驟允許控制生長AlzGa1-zN(0001)層的極性，並且改善了後續的高溫操作步驟的異質結構的熱預算。
此外，GaN在拉應變(tensile strain)的情況下生長在更大的Sc2O3晶格的頂部。在生長溫度下GaN的面內(in-plane)晶格常數a係大於鬆弛的塊體的數值，而且該應變在冷卻至室溫期間由於熱膨脹係數的數值不同而進一步增大。藉由插入額外的ScN中間層，降低了在生長期間晶格誘發的拉應變，其改善GaN層在室溫下的應變狀態。依層厚度而定，ScN層可以是鬆弛的或是應變的。然而，鬆弛的ScN對於GaN的沉積而言是較佳的。應變的ScN層可以在外延沉積下一層期間進一步鬆弛。
由於在Si與ScN之間的晶格錯配度極大，直接在矽基底上沉積ScN層(如由M.Moram等人於J.Crystal Growth 308 (2007),302-308所揭露)是粗糙的，並且充滿缺陷。需要在GaN生長期間保護Si不暴露於Ga和NH3，因為Ga將蝕刻Si表面。在矽基底上品質差的ScN層可能無法完全覆蓋矽，從而會在GaN頂層生長期間使矽暴露於Ga和NH3。已顯示ScN緩衝層的結晶度將影響後續生長的GaN的形貌、殘餘應變及結晶度。
與ScN相對Si的晶格錯配相比，在根據本發明的層堆疊中，ScN相對Sc2O3的晶格錯配係降低的。因此，提高了ScN的晶體品質，不會產生品質差的ScN層的上述效果。根據本發明，最終可以在ScN層上生長具有高品質的GaN層。
1‧‧‧基底晶圓
2‧‧‧金屬氧化物層
3‧‧‧Sc2O3層
4‧‧‧ScN層
5‧‧‧金屬氮化物層
6‧‧‧AlzGa1-zN層
a)~f)‧‧‧步驟
第1圖示意性地顯示了本發明的一個實施態樣。
第2圖所示為鏡面theta/2theta XRD測量結果，證明了在Sc2O3(111)/Y2O3(111)/Si(111)異質結構上以岩鹽結構生長(111)取向的ScN。
第3圖所示為在Si和ScN晶格的{111}晶面族上XRD phi掃描的結果，證明了以不含孿晶的方式生長ScN(111)。
在第一步驟a)(參見第1圖)中，提供單晶基底晶圓1，其實質上由單晶矽組成，較佳由90%至100%的矽、更佳98%至100%的矽組成。該基底晶圓1可以包含在矽技術領域中習知的常見摻雜劑或雜質。該基底晶圓1具有Si(111)晶體表面取向。基 底晶圓1可以具有100毫米至450毫米的直徑。較佳為不大於300毫米的直徑。基底晶圓的表面較佳是經拋光的。
基底晶圓1較佳在高溫下退火，以獲得高品質的矽表面。該退火較佳於原位在用於沉積第一外延層的沉積室內進行。退火溫度在600與1250℃之間。該退火可以在真空中或者在還原性氣氛(較佳包含氫)中進行，歷時30秒至30分鐘、較佳1至10分鐘。
在隨後視需要實施的步驟b)中，可以在基底晶圓1的至少一個表面上外延沉積單晶金屬氧化物層2。金屬氧化物可以具有尖晶石結構、鈣鈦礦結構、燒綠石結構、岩鹽結構、螢石結構或方鐵錳礦結構。
較佳在步驟c)中沉積Sc2O3層3之前，在基底晶圓1的表面上沉積金屬氧化物層2，此係因為在Sc2O3與Si之間大約為9%的晶格錯配度可以藉由中間層降低，該中間層的晶格常數在Sc2O3與Si的晶格常數之間。這降低了Sc2O3層3中的缺陷密度，因此提高了AlzGa1-zN層6的品質。
在現有技術中已知的化學氣相沉積(CVD)、分子束外延(MBE)、脈衝雷射沉積(PLD)或濺射技術可用於在Si上沉積金屬氧化物層2。在使用MBE的情況下，所述沉積較佳在400至800℃的溫度下以0.1至10奈米/分鐘的速率進行。視需要地，氧可以10-4至10-1帕的壓力存在。
金屬氧化物層2可以具有組成(Me1wMe21-w)2O3(其中0w1)和(111)晶格取向。Me1是第一金屬，而Me2是第二 金屬。金屬較佳係選自其Me2O3氧化物以立方Ia-3結構存在的金屬。該結構與Si(111)表面的結構相匹配，並且與之後的Sc2O3層3的結構相同。Me1、Me2和w係經選擇，使得該金屬氧化物層2的晶格常數等於或小於基底晶圓1的晶格常數，並且等於或大於Sc2O3層3的晶格常數。
在一個實施態樣中，w在基底晶圓1的邊界處以數值w1起始，橫跨金屬氧化物層2的厚度發生改變，以實現金屬氧化物層2的材料的晶格常數橫跨其厚度的改變，並且在Sc2O3層3的邊界處以數值w2結束。在該實施態樣中，較佳地選擇數值w1，從而使得在基底晶圓1與金屬氧化物層2之間的邊界處，基底晶圓1與金屬氧化物層2的面內晶格常數的差別為0%至4%(較佳為0至2%)。較佳地選擇數值w2，從而使得金屬氧化物層2與將在後續的步驟c)中沉積的Sc2O3層3在該等層之間的邊界處的面內晶格常數差別為0%至4%(較佳為0至2%)。w較佳係階梯式地改變，即w對於特定的厚度是保持恆定的，然後w突然改變，然後又對於特定的厚度是保持恆定的。金屬氧化物層2可以包含適當數量的此類階段，從而允許在所述層的w恆定的部分中的晶格鬆弛，並且允許在w突然改變的界面處的缺陷消滅。在階梯式逐級變化的層的情況下，具有恆定組成的單一個子層(sub-layer)的厚度較佳為至少10奈米。若晶格錯配度在1%與10%之間，此係使該層完全鬆弛的最小厚度。一般而言，金屬氧化物層2的總厚度不應超過100奈米。
第一金屬Me1可以是釔(Y)，第二金屬Me2可以是鈧 (Sc)。Y2O3的面內晶格常數大約比Si(111)小2%。因此，在基底晶圓1的界面處較佳以純的Y2O3(即w=1)起始，隨著金屬氧化物層2的厚度的增大，提高(較佳階梯式地提高)Sc2O3的分率，且在該層的頂部以純的Sc2O3(即w=0)結束。可以根據EP 1 975 988 A1的教導選擇其他的組合和組成。
還可以選擇w=1，即金屬氧化物層2僅由二元氧化物例如Y2O3組成。該層的厚度典型地在1至100奈米的範圍內。其一方面必須在GaN過度生長期間保護Si基底晶圓1不受鎵侵蝕，且另一方面，提供平坦的表面以沉積高品質的Sc2O3異質結構。
插入選擇性存在的金屬氧化物層2是有利的，其係因為以此方式可以由基底晶圓1至GaN層6逐步地調節晶格常數。Sc2O3層3與基底晶圓1之間的晶格錯配度約為-8%。金屬氧化物層2將該比較大的錯配度在至少兩個相界面處劃分成為較小的部分。
然後，具有不同晶格常數的氧化物層(金屬氧化物層2及之後的Sc2O3層3)的堆疊係作為防止在高溫下GaN與Si之間發生強烈的化學反應的改善的緩衝。在僅有Sc2O3層的情況下，大量的位錯傳播至後續的GaN層(或者一般而言AlzGa1-zN層)的界面。鎵主要沿著位錯擴散穿過氧化物層，並且可以到達矽基底晶圓1的界面。在有若干氧化物層的堆疊的情況下，形成較少的位錯，且位錯係部分地在各個相界面處消滅，減少了到達Sc2O3層的表面的位錯的數量。此阻礙鎵原子擴散穿過氧化物層，並且保護 矽界面不受鎵侵蝕。
在實施了步驟b)的情況下，在後續的步驟c)中，在基底晶圓1的至少一個表面上或者在金屬氧化物層2的上表面上外延沉積具有(111)表面取向的Sc2O3單晶層3。厚度應當足夠大，以確保該層是鬆弛的，並且完全覆蓋位於下方的層，但是不應當不必要地大，以避免由於動力生長效應(kinetic growth effect)所導致的表面粗糙化。因此，Sc2O3層3的厚度為至少2奈米並且不大於500奈米、較佳不大於200奈米。
將CVD、MBE、PLD或濺射技術用於沉積Sc2O3層3。在使用MBE的情況下，可以使用標準MBE源。可以在400至800℃的溫度下以0.1至10奈米/分鐘的速率進行沉積。視需要地，氧可以10-4至10-1帕的壓力存在。
在後續的步驟d)中，在Sc2O3層3的上表面上產生具有(111)表面取向的ScN單晶層4。此層的效果已描述於上文中。該層的厚度較佳為至少2奈米且不大於500奈米、更較佳不大於200奈米。Si(111)上的ScN(111)薄膜趨向於以柱狀結構特性生長，導致隨著厚度的增長，表面明顯地粗糙化。因此，相對於ScN與Si，ScN與Sc2O3之間的較小晶格錯配度，允許使ScN層的品質在缺陷和粗糙度方面，以層厚度的函數最佳化。根據這些觀點，ScN層4的厚度應當在2至200奈米的範圍內。
在Sc2O3層3與ScN層4之間的界面處，可以視操作條件而形成薄的氧氮化鈧層。此中間層不會損害ScN層的功能。
在步驟d)的第一實施態樣中，Sc2O3層3的表面係藉由將該表面在200至1200℃的溫度下暴露於包含氮源的氣氛中而轉化成為ScN，從而產生ScN層4。Sc2O3(111)表面的該氮化過程提供厚度為數奈米的ScN(111)層4。因為該材料具有明顯的粗糙化趨勢，所以薄的層是較佳的。藉由此方法，可以獲得厚度為2至10奈米的單晶層。
氮源可以是含氮的氣體，較佳為NH3(在氫(H2)或氮(N2)的氣氛中稀釋)，或者是含氮的等離子體。等離子體源可以選自已知的等離子體源(plasma sources)，例如電子迴旋共振(ECR)或射頻(rf)等離子體源。
含氮的氣體或等離子體與Sc2O3層3的表面反應，並且部分或完全地用形成ScN層4的氮(N)原子代替氧(O)原子。ScN層4的厚度取決於氮化時間、溫度、氮氣體或等離子體源的流量和分壓。ScN層4的殘餘應變或鬆弛度取決於該層的厚度。
在不同表面上吸附NH3的研究觀察到，隨著溫度的升高，NH3脫氫的速率升高，從而最終只有氮原子留在該表面上。在Sc2O3上在提高的溫度下，大部分吸附的NH3發生完全的脫氫作用，只有吸附的氮原子留在該表面上。一些氫原子重新結合，並且從該表面以H2解吸(desorb)，而一些氫原子可以與由Sc2O3表面擴散出的氧結合，並且以H2O解吸。一些吸附的氮原子擴散進入Sc2O3中，並且與鈧和氧原子的網絡反應。擴散的氮取代氧與鈧鍵結，並形成薄的ScN層。
在步驟d)的第二實施態樣中，藉由在Sc2O3層3的表面上沉積鈧層及隨後使該鈧層氮化而產生ScN層4。
可以藉由在Sc2O3層3的表面上在氮環境中蒸鍍Sc金屬薄層而實現Sc層的沉積。合適的操作是分子束外延(MBE)、金屬有機化合物化學氣相沉積(MOCVD)或濺射技術。然後，對Sc覆蓋的模板實施如上在步驟d)的第一實施態樣中所述的氮化過程，將鈧層的表面在200至1200℃的溫度下暴露於包含氮源的氣氛中。這兩個步驟可以重複若干次，以獲得具有所期望的厚度的ScN層。
在步驟d)的第三實施態樣中，在Sc2O3層3的表面上藉由外延沉積產生ScN層4。一使用被加熱至1300至1450℃的溫度的鈧瀉流室(scandium effusion cell)以及包含NH3的環境(較佳為等離子體的形式)的MBE技術，係可用於沉積ScN層。基底溫度較佳在450與650℃之間。
若期望厚度超過10奈米的ScN薄膜，因其無法藉由使Sc2O3表面氮化而產生，則第二和第三實施態樣是特別較佳的。
在隨後在步驟e)或f)中生長第III族氮化物的溫度上升期間，ScN層4較佳在包含NH3或H2或NH3與H2的混合物的環境中進行退火。退火可以有助於使ScN層完全鬆弛，以降低表面粗糙度並消除點缺陷。取決於氣氛，可以使得用於生長下一層的表面終結過程最佳化。例如，NH3導致一以N終結的表面。此外，若在比步驟d)的溫度更高的溫度下生長下一層(在步驟e)或f)之一 中)，則較佳在包含NH3的環境中對ScN層4進行退火，從而使在溫度升高期間由ScN發生氮分解的程度最小化。
在隨後的視需要實施的步驟e)中，可以在ScN層4的表面上外延沉積具有(AlxGa1-x)ySc1-yN組成且其中0x1且0<y<1的單晶金屬氮化物層5。根據K.Shimada等人(Semicond.Sci.Technol.27(2012),105014)的理論研究，(AlxGa1-x)ySc1-yN合金以六方纖鋅礦結構進行結晶，在晶胞中Sc和IIIA-V原子的排列方式取決於合金組成。可以使用濺射(M.Akiyama等人，Appl.Phy.Lett.95,162107(2009)；和M.E.Little等人，Appl.Phy.Lett.78,2891(2001))或MBE(C.Constantin等人，Phys.Rev.B 70,193309(2004))或MOCVD技術生長該視需要存在的層。根據沉積該層的目的選擇x和y的實際數值。
無論實際的組成如何，包含特定分率的ScN的過渡層係有助於使該表面更好地被AlzGa1-zN浸潤，而允許在生長的初期階段使生長的AlzGa1-zN完全聚結。
在第一實施態樣中，金屬氮化物層5的組成逐級變化，以實現從ScN層4至由AlzGa1-zN組成的頂層6的平滑過渡。在此情況下，x和y在ScN層4的邊界處分別以數值x1和y1起始，橫跨金屬氮化物層5的厚度發生改變，以實現金屬氮化物層5的材料的晶格常數橫跨其厚度的改變，在AlzGa1-zN層的邊界處分別以數值x2和y2結束。較佳地選擇數值x1和y1，從而使得在該等層之間的邊界處，金屬氮化物層5與ScN層4的晶格常數的差別為0%至1%。較 佳地係選擇數值x2和y2，使得在該等層之間的界面處，金屬氮化物層5與AlzGa1-zN層6的晶格常數的差別為0%至1%。最較佳地，y2=1且x2對應於AlzGa1-zN層6的組成，這允許實現在金屬氮化物層5與AlzGa1-zN層6之間完美的晶格匹配。
在第二實施態樣中，選擇金屬氮化物層5的組成，從而使金屬氮化物層5的晶格常數變得小於後續沉積的AlzGa1-zN層6的晶格常數。這可以藉由在金屬氮化物層5中有相較於AlzGa1-zN層6更高的Al含量而實現。此外，金屬氮化物層5必須至少部分地或者較佳完全地是鬆弛的。在此情況下，後續的AlzGa1-zN層6在金屬氮化物層5的表面上在壓應變(compressive strain)下生長。這減少了晶圓的翹曲，其係在沉積AlzGa1-zN層6之後在其冷卻至室溫時由於後續層的熱膨脹係數高而產生的。
在實施了步驟e)的情況下，在後續的步驟f)中，在ScN層4的頂部或者在金屬氮化物層5的頂部外延沉積單晶層6，其具有AlzGa1-zN(0z1)組成且具有(0001)表面取向。層的總厚度可以最大為10微米。該層可以由若干(1至20)個子層組成，這些子層具有其中Al的分數z在0至1的範圍內的不同組成。子層厚度可以從1至1000奈米改變。
將MOCVD或MBE系統用於沉積AlzGa1-zN層6。將基底樣品加熱至在1000至1150℃的範圍內的AlzGa1-zN沉積溫度。在MOCVD的情況下，較佳預先流通(pre-flow)金屬有機化合物5秒至2分鐘，以浸潤先前沉積的層。生長溫度、反應器壓力(3×103 至4×104帕)和氣體流量可以基於層中的Al含量，而由一個子層至另一個子層改變。
在本發明的一個特別較佳的實施態樣中，AlzGa1-zN層6是GaN層(即z=0)。在此情況下，因為GaN和ScN的面內晶格常數完美匹配，較佳係省略掉步驟e)，直接在ScN層4的表面上沉積GaN。
在AlzGa1-zN層6的頂部，可以沉積其他的層，此係將生產在半導體晶圓上的電子元件或光電子元件的功能所需。
本發明致力於藉由系統地由一層至下一層逐步地減少錯配度，利用多層結構解決晶格錯配問題。在Sc2O3與GaN之間插入ScN，其晶格常數非常接近於GaN，可有助於減少在氧化物緩衝與GaN層之間的晶格錯配度。可以沉積具有高的晶體品質和低的缺陷密度的GaN(或者一般而言是AlzGa1-zN)頂層。
實施例
在步驟a)中，製備具有(111)表面、直徑為100毫米、且經拋光的單晶矽基底晶圓。該晶圓用緩衝的氟化銨(NH4F)水溶液進行清潔。將基底晶圓放入MBE系統中，在此實施該方法的剩餘階段。該晶圓首先在MBE系統的負載保護中在200℃的溫度下脫氣20分鐘，然後轉移至加工室內，在此於超高真空中在700℃的溫度下退火10分鐘。
在步驟b)中，在基底晶圓的一個表面上沉積厚度為20奈米的單晶Y2O3(111)層。使用標準MBE源。在600℃的溫度 下以1奈米/分鐘的速率進行沉積。
在步驟c)中，在Y2O3層的表面上沉積厚度為20奈米的單晶Sc2O3(111)層。在500℃的溫度下以1奈米/分鐘的速率進行沉積。
在步驟d)中，藉由在氮等離子體中蒸鍍鈧而在Sc2O3(111)層的表面上以岩鹽晶體結構生長厚度為200奈米的單晶ScN(111)層。基底溫度固定在600℃。鈧瀉流室的溫度為1400℃。
藉由X射線散射(XRD)表徵ScN層。第2圖和第3圖所示為作為各個角的函數的強度I(每秒計數，cps)。第2圖所示為鏡面theta/2theta測量的結果。這表明ScN層具有(111)表面取向。沒有檢測到ScN的其他取向。然而，仍然存在由於在Sc2O3(111)表面上(111)取向的類fcc構型的岩鹽ScN薄膜的立方堆疊順序改變而產生孿晶的可能性。這些孿晶層是高度有缺陷的，需要加以避免。第3圖所示的在Si和ScN晶格的{111}晶面族上的phi掃描表明，完全抑制了孿晶，因此可以獲得真正的單晶ScN(111)。
在最後的步驟f)中，在ScN層的表面上沉積厚度為500奈米的單晶GaN(0001)層。在以下條件下以富N的方式生長GaN：基底溫度為720℃，Ga束等效壓(BEP)為2×10-5Pa，氮流量為0.4sccm(標準立方釐米每分鐘)，射頻等離子體源的功率為300瓦。獲得光滑的GaN單晶層。
1‧‧‧基底晶圓
2‧‧‧金屬氧化物層
3‧‧‧Sc2O3層
4‧‧‧ScN層
5‧‧‧金屬氮化物層
6‧‧‧AlzGa1-zN層
a)~f)‧‧‧步驟

Claims (15)

  1. 一種半導體晶圓，其係包括以下給定順序的層：- 一單晶基底晶圓(1)，其係實質上由矽組成且具有(111)表面取向，- 一單晶Sc2O3層(3)，其係具有(111)表面取向，- 一單晶ScN層(4)，其係具有(111)表面取向，以及- 一單晶AlzGa1-zN層(6)，其係具有(0001)表面取向且其中0z1。
  2. 根據請求項1的半導體晶圓，其另外在該基底晶圓(1)與該Sc2O3層(3)之間包括一單晶金屬氧化物層(2)。
  3. 根據請求項2的半導體晶圓，其中該金屬氧化物層(2)係具有立方Ia-3晶體結構以及(Me1wMe21-w)2O3之組成，其中0w1；其中Me1是第一金屬，Me2是第二金屬，其中該金屬氧化物層(2)位於該基底晶圓(1)與該Sc2O3層(3)之間，其中Me1、Me2和w係經選擇，使得該金屬氧化物層(2)的晶格常數等於或小於該基底晶圓(1)的晶格常數，且等於或大於該Sc2O3層(3)的晶格常數。
  4. 根據請求項1至3中任一項的半導體晶圓，其中該Sc2O3層(3)的厚度為2至500奈米。
  5. 根據請求項1至3中任一項的半導體晶圓，其中該ScN層(4)的厚度為2至500奈米。
  6. 根據請求項1至3中任一項的半導體晶圓，其另外包括具有 (AlxGa1-x)ySc1-yN且其中0x1且0<y<1之組成的一單晶金屬氮化物層(5)，該金屬氮化物層(5)係位於該ScN層(4)與該AlzGa1-zN層(6)之間。
  7. 根據請求項1至3中任一項的半導體晶圓，其中z=0。
  8. 一種用於製造根據請求項1的半導體晶圓的方法，其係包括以下給定順序的步驟：a)提供一基底晶圓(1)，c)外延(epitaxially)沉積一Sc2O3層(3)，d)產生一ScN層(4)，以及f)外延沉積一AlzGa1-zN層(6)。
  9. 根據請求項8的方法，其中在該步驟a)之後且在該步驟c)之前，在一額外的步驟b)中外延沉積一單晶金屬氧化物層(2)。
  10. 根據請求項8或9的方法，其中係借助CVD、MBE、PLD或濺射技術以實施步驟c)。
  11. 根據請求項8或9的方法，其中在該步驟d)中，係藉由將該Sc2O3層(3)的表面在200至1200℃的溫度下暴露於包含氮源的一氣氛中而轉化成為ScN，從而產生該ScN層(4)。
  12. 根據請求項8或9的方法，其中在該步驟d)中，係藉由在該Sc2O3層(3)的表面上沉積一Sc層，隨後將該Sc層的表面在200至1200℃的溫度下暴露於包含氮源的一氣氛中，由此將該Sc層轉化成為一ScN層(4)，從而產生該ScN層(4)。
  13. 根據請求項8或9的方法，其中在該步驟d)中，係藉由在該Sc2O3層(3)的表面上外延沉積一ScN層(4)，從而產生該ScN層(4)。
  14. 根據請求項8或9的方法，其中在該步驟d)之後且在該步驟f)之前，在一額外的步驟e)中外延沉積具有(AlxGa1-x)ySc1-yN且其中0x1且0<y<1之組成的一單晶金屬氮化物層(5)。
  15. 根據請求項8或9的方法，其中係借助MOCVD或MBE以實施該步驟f)。
TW103108616A 2013-03-12 2014-03-12 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法 TWI524552B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP20130158844 EP2779213B1 (en) 2013-03-12 2013-03-12 Semiconductor wafer with a layer of AlzGa1-zN and process for producing it

Publications (2)

Publication Number Publication Date
TW201436282A true TW201436282A (zh) 2014-09-16
TWI524552B TWI524552B (zh) 2016-03-01

Family

ID=47877882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108616A TWI524552B (zh) 2013-03-12 2014-03-12 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法

Country Status (8)

Country Link
US (1) US9147726B2 (zh)
EP (1) EP2779213B1 (zh)
JP (1) JP5938428B2 (zh)
KR (1) KR101556054B1 (zh)
CN (1) CN104051232B (zh)
MY (1) MY185237A (zh)
SG (1) SG10201400531YA (zh)
TW (1) TWI524552B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
EP3051575A1 (en) 2015-01-30 2016-08-03 Siltronic AG Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer
US10243105B2 (en) 2015-02-10 2019-03-26 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
WO2016130725A1 (en) 2015-02-10 2016-08-18 iBeam Materials, Inc. Epitaxial hexagonal materials on ibad-textured substrates
USRE49869E1 (en) 2015-02-10 2024-03-12 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
US10581398B2 (en) * 2016-03-11 2020-03-03 Akoustis, Inc. Method of manufacture for single crystal acoustic resonator devices using micro-vias
US10923345B2 (en) * 2016-03-23 2021-02-16 Iqe Plc Epitaxial metal oxide as buffer for epitaxial III-V layers
WO2018004666A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Techniques for monolithic co-integration of polycrystalline thin-film bulk acoustic resonator devices and monocrystalline iii-n semiconductor transistor devices
EP3539155A4 (en) * 2016-11-10 2020-06-17 The Government of the United States of America, as represented by the Secretary of the Navy SCANDIUM-CONTAINING III-N ETCH STOP LAYERS FOR THE SELECTIVE ETCHING OF III-NITRIDES AND RELATED MATERIALS
CN108346694B (zh) * 2017-01-23 2020-10-02 Imec 非营利协会 用于电力电子器件的基于iii-n的基材及其制造方法
US11557716B2 (en) * 2018-02-20 2023-01-17 Akoustis, Inc. Method and structure of single crystal electronic devices with enhanced strain interface regions by impurity introduction
US11054673B2 (en) 2018-05-11 2021-07-06 Raytheon Bbn Technologies Corp. Photonic devices
US11262604B2 (en) * 2018-05-11 2022-03-01 Raytheon Bbn Technologies Corp. Photonic devices
CN110491771A (zh) * 2019-07-11 2019-11-22 华南理工大学 金属氧化物薄膜晶体管及其制备方法和钝化层的制备方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
EP1975988B1 (en) * 2007-03-28 2015-02-25 Siltronic AG Multilayered semiconductor wafer and process for its production
JP4597259B2 (ja) * 2009-03-27 2010-12-15 Ｄｏｗａホールディングス株式会社 Ｉｉｉ族窒化物半導体成長用基板、ｉｉｉ族窒化物半導体エピタキシャル基板、ｉｉｉ族窒化物半導体素子およびｉｉｉ族窒化物半導体自立基板、ならびに、これらの製造方法
WO2012176411A1 (ja) * 2011-06-24 2012-12-27 住友化学株式会社 トランジスタ用半導体基板、トランジスタ及びトランジスタ用半導体基板の製造方法

Also Published As

Publication number Publication date
JP5938428B2 (ja) 2016-06-22
US20140264776A1 (en) 2014-09-18
EP2779213A1 (en) 2014-09-17
KR101556054B1 (ko) 2015-09-25
KR20140111971A (ko) 2014-09-22
MY185237A (en) 2021-04-30
JP2014209576A (ja) 2014-11-06
SG10201400531YA (en) 2014-10-30
EP2779213B1 (en) 2015-05-06
US9147726B2 (en) 2015-09-29
CN104051232B (zh) 2017-04-12
CN104051232A (zh) 2014-09-17
TWI524552B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI524552B (zh) 具有ＡｌｚＧａ－ｚＮ層的半導體晶圓及其製造方法
JP5451280B2 (ja) ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8728938B2 (en) Method for substrate pretreatment to achieve high-quality III-nitride epitaxy
JP5842057B2 (ja) 半導体装置の製造方法
US7319064B2 (en) Nitride based semiconductor device and process for preparing the same
JP5896442B2 (ja) Ｉｉｉ族窒化物膜の成長方法
US8268646B2 (en) Group III-nitrides on SI substrates using a nanostructured interlayer
US10192737B2 (en) Method for heteroepitaxial growth of III metal-face polarity III-nitrides on substrates with diamond crystal structure and III-nitride semiconductors
TW201108411A (en) Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
US6906351B2 (en) Group III-nitride growth on Si substrate using oxynitride interlayer
JP5814131B2 (ja) 構造体、及び半導体基板の製造方法
Thapa et al. Semiconductor wafer with a layer of Al z Ga 1-z N and process for producing it
Usikov et al. Material quality improvement for homoepitaxial GaN and AlN layers grown on sapphire‐based templates
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
TW202029522A (zh) 氮化物半導體基板
KR20120073045A (ko) 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막
Guarneros et al. A comparative analysis of synthesizing gallium nitride films: On gallium arsenide and sapphire substrates