TW201428913A - 偏位積體電路封裝互連 - Google Patents
偏位積體電路封裝互連 Download PDFInfo
- Publication number
- TW201428913A TW201428913A TW102141479A TW102141479A TW201428913A TW 201428913 A TW201428913 A TW 201428913A TW 102141479 A TW102141479 A TW 102141479A TW 102141479 A TW102141479 A TW 102141479A TW 201428913 A TW201428913 A TW 201428913A
- Authority
- TW
- Taiwan
- Prior art keywords
- interconnects
- integrated circuit
- substrate
- package
- temperature
- Prior art date
Links
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 229910000679 solder Inorganic materials 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 230000006870 function Effects 0.000 claims description 2
- 238000005272 metallurgy Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 13
- 238000005336 cracking Methods 0.000 description 9
- 238000001816 cooling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005382 thermal cycling Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81194—Lateral distribution of the bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/38—Effects and problems related to the device integration
- H01L2924/381—Pitch distance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本發明之一具體實施例闡述一種積體電路封裝,其包括一基板、一積體電路晶粒、與複數個焊料凸塊結構。該基板包括一第一複數個互連,其配置於該基板之一第一表面上。該積體電路晶粒包括一第二複數個互連,其配置於該積體電路晶粒之第一表面上。該等複數個焊料凸塊結構耦合該等第一複數個互連至該等第二複數個互連。當該積體電路封裝在約0℃至約-100℃範圍內的第一溫度時,該等第一複數個互連構構成實質對準該等第二複數個互連。當該積體電路封裝在高於該第一溫度的溫度下時,該等第一複數個互連構構成從該等第二複數個互連偏位。
Description
本發明之具體實施例通常有關積體電路封裝互連(interconnects)。
積體電路(IC,Integrated Circuit)製造係多步驟程序,包括諸如佈局圖樣、沉積、蝕刻、與金屬化的製程。通常,在最後製程的步驟中,所產生的IC晶粒經分離及封裝。IC封裝提供幾種用途,包括使用晶粒提供電介面;提供一熱介質,經由該熱介質,可將熱從晶粒移除;及/或在後續的使用與處理期間,提供晶粒的機械保護。
一類型的IC封裝技術指稱為「覆晶(flip chip)」封裝。在覆晶封裝中,金屬化製程完成之後,焊料凸塊結構(例如焊料球、焊墊等)沉積於晶粒上,且晶粒(例如透過切割、分割等)從晶圓分離。晶粒隨後倒轉並安置於基板上,使得焊料凸塊對準於基板上形成的電連接。熱透過迴焊製程施加,以重熔焊料凸塊並黏著晶粒於基板。晶粒/基板組合件可進一步使用非導電黏著劑底部填充,以補強晶粒與基板之間的機械性連接。
IC製造技術已能夠生產具有越來越高電晶體密度的更大型尺寸晶粒。所以,IC封裝技術對於提供支援必要數量之電連接的封裝已遭遇挑戰。概括而言,隨著增加晶粒之尺寸及相連晶粒的電連接數量,亦增加封裝之尺寸。此外,隨著增加封裝尺寸,晶粒與封裝材料之熱性質變成更重要的因素。
晶粒與封裝材料之一相關熱性質係熱膨脹係數(CTE,Coefficient of Thermal Expansion)的係數。在覆晶封裝中,例如,在迴焊製程期間,晶粒在高溫下黏著於基板。冷卻時,晶粒與基板之間的CTE不匹配可在將晶粒黏著於基板的該等焊料凸塊結構上造成剪切與/或拉伸應力。
所以,將IC封裝從工作溫度到非工作溫度重複循環可能導致該等焊料凸塊結構之破裂(Failure)。
因此,本領域需要更有效方式以減少由IC封裝的熱循環造成焊料凸塊結構破裂的發生。
本發明之一具體實施例闡述一種積體電路封裝,其包括一基板、一積體電路晶粒、與複數個焊料凸塊結構。該基板具有一第一熱膨脹係數且包括第一複數個互連,其配置於該基板之第一表面上。該積體電路晶粒具有一第二熱膨脹係數且包括第二複數個互連,其配置於該積體電路晶粒之第一表面上。該等複數個焊料凸塊結構耦合該等第一複數個互連於該等第二複數個互連。當該積體電路在約0℃至約-100℃範圍內的第一溫度時,該等第一複數個互連構成實質對準該等第二複數個互連。當該積體電路封裝在高於該第一溫度的溫度時,該等第一複數個互連構成從該等第二複數個互連偏位。
進一步具體實施例提供一種用於製造積體電路封裝之方法。
揭示技術之一優勢在於,藉由從低溫(該等焊料凸塊結構冷又脆性時)至高溫(當該等焊料凸塊結構暖又韌性時)改變拉伸與剪切應力之發生,減少該等焊料凸塊結構之破裂之可能性。
100‧‧‧積體電路封裝;慣用IC封裝
110‧‧‧晶粒
120‧‧‧慣用基板
130‧‧‧晶粒互連
135‧‧‧基板互連
140‧‧‧焊料球
200‧‧‧偏位積體電路封裝;偏
位IC封裝;IC封裝
210‧‧‧IC晶粒;積體電路晶粒
220‧‧‧基板
230‧‧‧IC晶粒互連;互連
235‧‧‧基板互連;互連
240‧‧‧焊料凸塊結構
250‧‧‧中心點
260‧‧‧偏位間距(A);偏位
265‧‧‧間距(D)
T1、T2‧‧‧溫度
因此藉由參照其中一些例示於附圖的具體實施例,可具有以上簡要總結於其中詳細理解本發明之以上所陳述的特徵、本發明的更具體說明。然而,應注意,附圖僅例示本發明之一般具體實施例,故因此不應視為限制其範疇,因為本發明可承認其他同樣有效的具體實施例。
第一A圖與第一B圖例示具有慣用配置之一種積體電路封裝的示意圖;第二A圖至第二C圖例示具有本發明之具體實施例之態樣的一種偏移積體電路封裝;第三A圖與第三B圖例示迴焊製程之後的第二A圖與第二B圖之偏位積體電路封裝;及
第四圖為例示根據本發明之具體實施例之用於製造積體電路封裝之方法的流程圖。
在以下說明中,闡述眾多具體細節以提供對於本發明之具體實施例之更完全理解。然而,熟習此項技術者應可得知,可在沒有一或多個這些具體細節下實作本發明。
第一A圖與第一B圖例示具有慣用配置的一種積體電路(IC)封裝100之示意圖。慣用IC封裝100包括一晶粒110、一慣用基板120、複數個晶粒互連130、複數個基板互連135與複數個焊料球140。該等複數個焊料球140係機械及電耦合該晶粒110於慣用基板120,且提供該等晶粒互連130與該等基板互連135之間的電連接。
第一A圖例示加熱到工作溫度時的慣用IC封裝100。在慣用「覆晶(flip chip)」配置中,慣用IC封裝100配置使得當慣用IC封裝100加熱到工作溫度時,該等晶粒互連130對準該等基板互連135。
第一B圖例示冷卻到低於約0℃溫度時的慣用IC封裝100。由於該晶粒110之熱膨脹係數(CTE)與慣用基板120之熱膨脹係數之間的不匹配,因此當慣用IC封裝件100冷卻時,該等晶粒互連130與該等基板互連135變成不對準。因此,該等焊料球140經歷剪切與拉伸應力,如在第一B圖所例示。而且,在慣用配置中,當該等焊料球140冷又脆性時,這些應力經歷該等焊料球140,增加該等焊料球140之破裂之可能性(例如由於裂縫或剝離)。
第二A圖至第二C圖例示具有本發明之態樣的一種偏移積體電路(IC)封裝200。該偏位IC封裝200包括一IC晶粒210、一基板220、複數個IC晶粒互連230、與複數個基板互連235。
第二A圖與第二C圖例示加熱到約50℃至約150℃之工作溫度時的該偏位IC封裝200。偏移IC封裝200配置使得當IC封裝200加熱到工作溫度時,該等複數個基板互連235係以一偏位距離(A)260從該等複數個IC晶粒互連230偏位。更具體而言,每個基板互連235隨著從基板220之中心點250至基板互連235的一距離(D)265之函式,從一對應的IC
晶粒互連230偏位。此外,該偏位距離260可為該IC晶粒210與該基板220之該等熱膨脹係數、及該偏位IC封裝200之工作溫度(T2)與該偏位IC封裝200冷卻的溫度(T1)之間的差異之函數。以下在方程式1中顯示用於計算該偏位距離260的示例性公式。
(方程式1)A=(CTE基板-CTE晶粒)* D *(T2-T1)
第二B圖例示冷卻到約0℃至約-100℃之溫度時的偏位IC封裝200。冷卻時,由於在IC晶粒210與基板220之該等熱膨脹係數的不匹配,因此基板220則以不同於IC晶粒210的速率收縮。在說明書中所提供的示例性具體實施例中,CTE基板較高於CTE晶粒,所以,基板220係以高於IC晶粒210的速率收縮。當該偏位IC封裝200到達冷卻溫度時,每個基板互連235實質對準IC晶粒互連230。
第三A圖與第三B圖例示迴焊製程之後的第二A圖與第二B圖之該偏位積體電路(IC)封裝200。偏位IC封裝200包括一積體電路(IC)晶粒210、一基板220、複數個IC晶粒互連230、複數個基板互連235、與複數個焊料凸塊結構240。該等複數個IC晶粒互連230使用該等複數個焊料凸塊結構240機械及電耦合於該等複數個基板互連235。
第三A圖例示加熱到約50℃至約150℃之工作溫度時的該偏位IC封裝200。第三B圖例示冷卻到約0℃至約-100℃之溫度時的該偏位IC封裝200。如以上有關第二A圖與第二B圖所說明,當該偏位IC封裝200加熱到工作溫度時,該等基板互連235從該等IC晶粒互連230偏位,且當該偏位IC封裝200冷卻時,該等基板互連235實質對準該等IC晶粒互連230。有利地係,此配置改善在該偏位IC封裝200之重複熱循環期間的該等焊料凸塊結構240之可靠性。例如,鑑於慣用IC封裝配置在該等焊料凸塊結構冷又脆性時使焊料凸塊結構受到剪切與拉伸應力,因此該偏位IC封裝200配置使得該等焊料凸塊結構240在高溫下受到此類應力。因此,該等焊料凸塊結構240在該等焊料凸塊結構240韌性時受到剪切與拉伸應力,大幅降低破裂之可能性。此外,當該偏位IC封裝200冷卻時,該等基板互連235與該等IC晶粒互連230實質對準。所以,該等焊料凸塊結構240在該等焊料凸塊結構240冷又脆性時受到較低的剪切與拉伸應力,降低在
低溫下該等焊料凸塊結構240之破裂之可能性。
在第二A圖、第二B圖、第三A圖與第三B圖中例示的偏位IC封裝配置在大型晶粒應用方面是特別有用,其中基板與晶粒之間的CTE不匹配可導致接近IC封裝邊緣的大位移。因此,在大型晶粒應用方面,接近IC封裝邊緣的焊料凸塊結構可經歷剪切與拉伸力量,其大小較高於接近IC封裝中心的焊料凸塊結構所經歷剪切與拉伸力量的情況。其他熱效應(諸如基板之翹曲)可進一步增加這些應力,故因此增加破裂之可能性。所以,藉由配置偏位IC封裝200使得互連230、235在該等焊料凸塊結構240韌性時的高溫下偏移,且在該等焊料凸塊結構240脆性時的低溫下對準,大幅降低低溫破裂之可能性。
IC晶粒210可為能封裝的任何類型之電子電路。IC晶粒之範例包括(但不限於)中央處理單元(CPU,Central Processing Unit)晶粒、系統單晶片(SoC,System-on-Chip)晶粒、微控制器晶粒、發揮性記憶體晶粒(例如動態隨機存取記憶體(DRAM,Dynamic Random Access Memory)晶粒、DRAM儲存體(Cube)、非發揮性記憶體晶粒(例如快閃記憶體、磁阻RAM)與此類。基板220可為能用於封裝積體電路的任何類型之基板。基板之範例包括(但不限於)矽中介層、介電載體(例如陶瓷、玻璃)、印刷電路板、半導體晶圓與此類。該等焊料凸塊結構240可為能在一晶粒與一IC封裝基板之間形成機械與/或電氣連接的任何類型之材料或結構。焊料凸塊結構之範例包括(但不限於)焊料球、焊墊與銅柱凸塊。
第四圖為例示根據本發明之具體實施例之用於製造積體電路封裝之方法的流程圖。雖然該等方法步驟結合第二A圖、第二B圖、第三A圖與第三B圖所例示的該等示例性具體實施例進行說明,但熟習此項技術者應明白其他變化例。
在步驟410,提供一基板220與一IC晶粒210。在步驟412,第一複數個互連235配置於該基板220之第一表面上。在步驟414,一第二複數個互連230配置於該IC晶粒210之第一表面上。該等第一與第二複數個互連230、235可包括電連接,諸如凸塊下冶金(UBM,Under bump metallurgy”)結構。當該IC封裝200在約0℃至約-100℃範圍(諸如約-25°
C至約-100℃、或約-50℃至約-100℃)內的第一溫度時,該等第一複數個互連235可構成實質對準該等第二複數個互連230。此外,當IC封裝200在高於第一溫度的溫度時,該等第一複數個互連235可構成從該等第二複數個互連230偏位。
在步驟412,配置該等第一複數個互連235於基板220之第一表面上可包括決定有關配置於該IC晶粒210上的該等第二複數個互連230之該等第一複數個互連235之每一者的偏位260。偏位260為可計算,使得當IC封裝200冷卻到第一溫度時,該等第一複數個互連235對準該等第二複數個互連230。所以,當該等第一複數個互連235在高於第一溫度的溫度配置(例如製造)於基板220上時,數個因素可列入考慮以計算適當的偏位260。例如,高於第一溫度,基板220可在參考點(諸如基板220之中心點250)的周圍膨脹。所以,每個偏位260皆可依據以下因素計算出,包括:(1)介於基板220之CTE與IC晶粒210之CTE之間的差異;(2)介於該等第一複數個互連235配置於基板220上的溫度與該等第一複數個互連235構成實質對準該等第二複數個互連230的第一溫度之間的差異;及(3)至基板之參考點的距離265。至參考點的距離265可從基板220上的位置計算出,其中該等第二複數個互連230之互連是在該等第一複數個互連235配置於該基板220上的溫度對準。
接著,在步驟416,複數個焊料凸塊結構240安置於該等第一複數個互連235與該等第二複數個互連230之間。在步驟418,基板220與IC晶粒210加熱到迴焊溫度。在說明書中所提供的示例性具體實施例中,迴焊溫度可從約150℃至約300℃,諸如約200℃至約250℃。最後,在步驟420,該等複數個焊料凸塊結構240接合於該等第一複數個互連235與該等第二複數個互連230之間。
總結來說,配置IC封裝使得當IC封裝加熱到工作溫度(例如50至125℃)時,晶粒上的該等焊料凸塊(或UBM)結構從基板上的該等焊料凸塊(或UBM)結構偏位,且當IC封裝冷卻到非工作溫度(例如20℃或以下)時對準,可減少熱循環所造成這些結構破裂之可能性。具體而言,當IC封裝加熱到工作溫度時,增加該等焊料凸塊之韌性,降低由於在晶粒與基
板之該等熱膨脹係數(CTE)不匹配所造成剪切與拉伸應力破裂之可能性。此外,當IC封裝冷卻到非工作溫度且該等焊料凸塊之韌性降低時,則對準晶粒與基板上的該等焊料凸塊及/或UBM結構。
所揭示技術之一優勢在於,藉由從低溫(當該等焊料凸塊結構冷又無韌性時)至高溫(當該等焊料凸塊結構暖又有韌性時)來改變拉伸與剪切應力的發生,降低該等焊料凸塊結構破裂發生的可能性。
以上已參照特殊具體實施例說明本發明。然而,熟習此項技術者應可理解,可進行各種修改與變更而不致悖離如文後申請專利範圍所闡述本發明之廣泛精神與範疇。因此,前述說明與圖式只是例示性而不是限制。
因此,文後申請專利範圍闡述本發明之具體實施例之範疇。
Claims (10)
- 一種積體電路封裝包括:一基板,其具有一第一熱膨脹係數(coefficient of thermal expansion)並包括一第一複數個互連,該等第一複數個互連配置於該基板之一第一表面上;一積體電路晶粒,其具有一第二熱膨脹係數並包括一第二複數個互連,該等第二複數個互連配置於該積體電路晶粒之一第一表面上;及複數個焊料凸塊結構,其耦合該等第一複數個互連至該等第二複數個互連,其中當該積體電路封裝在約0℃至約-100℃範圍內的一第一溫度時,該等第一複數個互連構成實質對準該等第二複數個互連,且當該積體電路封裝在高於該第一溫度的溫度時,該等第一複數個互連構成從該等第二複數個互連偏位。
- 如申請專利範圍第1項之積體電路封裝,其中該第一溫度在約-25℃至約-100℃範圍內。
- 如申請專利範圍第1項之積體電路封裝,其中該第一溫度在約-50℃至約-100℃範圍內。
- 如申請專利範圍第1項之積體電路封裝,其中該等第一複數個互連中的每個互連之該偏移構成下列之一函數:一從該基板之一參考點至每個互連的距離;及一介於該第一熱膨脹係數與該第二熱膨脹係數之間的差異。
- 如申請專利範圍第1項之積體電路封裝,其中該等第一複數個互連中的每個互連之該偏移係與一從該基板之一參考點至每個互連的距離成比例。
- 如申請專利範圍第1項之積體電路封裝,其中該第二熱膨脹係數大於該第一熱膨脹係數。
- 如申請專利範圍第1項之積體電路封裝,其中該基板包括一矽中介層或一印刷電路板。
- 如申請專利範圍第1項之積體電路封裝,其中該等焊料凸塊結構包括 焊料球、焊墊、與銅柱凸塊之至少一者。
- 如申請專利範圍第1項之積體電路封裝,其中該等第一與第二複數個互連包括凸塊下冶金(Under Bump Metallurgy)結構。
- 一種用於製造積體電路封裝的方法包括:提供一基板,該基板具有一第一熱膨脹係數;配置一第一複數個互連於該基板之一第一表面上;提供一積體電路晶粒,該積體電路晶粒具有一第二熱膨脹係數;配置一第二複數個互連於該積體電路晶粒之一第一表面上;安置複數個焊料凸塊結構於該等第一複數個互連與該等第二複數個互連之間;加熱該積體電路晶粒與該基板至一迴焊溫度;及接合該等複數個焊料凸塊於該等第一複數個互連與該等第二複數個互連,以形成一積體電路封裝,其中當該積體電路封裝在約0℃至約-100℃範圍內的第一溫度時,該等第一複數個互連構成實質對準該等第二複數個互連,且當該積體電路封裝在高於該第一溫度的溫度時,該等第一複數個互連構成從該等第二複數個互連偏位。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/683,385 US9478482B2 (en) | 2012-11-21 | 2012-11-21 | Offset integrated circuit packaging interconnects |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201428913A true TW201428913A (zh) | 2014-07-16 |
TWI581385B TWI581385B (zh) | 2017-05-01 |
Family
ID=50625679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102141479A TWI581385B (zh) | 2012-11-21 | 2013-11-14 | 偏位積體電路封裝互連 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9478482B2 (zh) |
CN (1) | CN103839911A (zh) |
DE (1) | DE102013019277B4 (zh) |
TW (1) | TWI581385B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10818624B2 (en) * | 2017-10-24 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method for manufacturing the same |
US11488898B2 (en) | 2020-04-27 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bump joint structure with distortion and method forming same |
US11267062B2 (en) * | 2020-06-02 | 2022-03-08 | Dell Products L.P. | System and method for compensating for thermal expansion caused by soldering process |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4581680A (en) * | 1984-12-31 | 1986-04-08 | Gte Communication Systems Corporation | Chip carrier mounting arrangement |
FR2748849B1 (fr) * | 1996-05-20 | 1998-06-19 | Commissariat Energie Atomique | Systeme de composants a hybrider et procede d'hybridation autorisant des dilatations thermiques |
JP2000208556A (ja) | 1999-01-11 | 2000-07-28 | Nec Corp | 半導体装置及び半導体装置の製造方法 |
US6310403B1 (en) * | 2000-08-31 | 2001-10-30 | Motorola, Inc. | Method of manufacturing components and component thereof |
JP2004523893A (ja) * | 2000-11-14 | 2004-08-05 | ヘンケル ロックタイト コーポレイション | ウェーハ塗布用融剤兼アンダーフィル材、ならびにそれを用いて製造された積層電子組立体 |
US6699732B2 (en) * | 2002-04-17 | 2004-03-02 | Celerity Research Pte. Ltd. | Pitch compensation in flip-chip packaging |
US6974330B2 (en) * | 2002-08-08 | 2005-12-13 | Micron Technology, Inc. | Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same |
TWI343084B (en) | 2006-12-28 | 2011-06-01 | Siliconware Precision Industries Co Ltd | Semiconductor device having conductive bumps and fabrication methodthereof |
JP5366674B2 (ja) * | 2008-06-27 | 2013-12-11 | パナソニック株式会社 | 実装構造体および実装方法 |
US8508054B2 (en) * | 2011-06-16 | 2013-08-13 | Broadcom Corporation | Enhanced bump pitch scaling |
-
2012
- 2012-11-21 US US13/683,385 patent/US9478482B2/en active Active
-
2013
- 2013-11-14 TW TW102141479A patent/TWI581385B/zh active
- 2013-11-19 DE DE102013019277.3A patent/DE102013019277B4/de active Active
- 2013-11-21 CN CN201310593913.4A patent/CN103839911A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20140138824A1 (en) | 2014-05-22 |
DE102013019277A1 (de) | 2014-05-22 |
US9478482B2 (en) | 2016-10-25 |
DE102013019277B4 (de) | 2021-06-24 |
TWI581385B (zh) | 2017-05-01 |
CN103839911A (zh) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI642156B (zh) | 採用成型中介層的晶圓級封裝 | |
US8618654B2 (en) | Structures embedded within core material and methods of manufacturing thereof | |
KR101476883B1 (ko) | 3차원 패키징을 위한 응력 보상층 | |
TWI616957B (zh) | 晶圓級封裝及其製作方法 | |
US10074630B2 (en) | Semiconductor package with high routing density patch | |
JP5327654B2 (ja) | インタポーザを備える装置および方法 | |
US9520304B2 (en) | Semiconductor package and fabrication method thereof | |
TWI662667B (zh) | 封裝結構及其製造方法 | |
US20090294959A1 (en) | Semiconductor package device, semiconductor package structure, and fabrication methods thereof | |
US20190326257A1 (en) | High density fan-out packaging | |
US20150014864A1 (en) | Semiconductor package and method of fabricating the same | |
TWI652774B (zh) | 電子封裝件之製法 | |
TWI529906B (zh) | 半導體封裝件之製法 | |
TWI752238B (zh) | 疊層封裝結構 | |
US9754898B2 (en) | Semiconductor package and fabrication method thereof | |
TW201620091A (zh) | 製造半導體裝置的方法 | |
TWI581385B (zh) | 偏位積體電路封裝互連 | |
US9515007B2 (en) | Substrate structure | |
TWI723793B (zh) | 半導體元件及其形成方法 | |
Gan et al. | Advanced Flip Chip Packaging | |
US8829687B2 (en) | Semiconductor package and fabrication method thereof | |
US20140061880A1 (en) | Wafer level chip scale package | |
TWI821960B (zh) | 封裝結構及其形成方法 |