TW201421588A - 電磁屏蔽式半導體封裝結構及其封裝方法 - Google Patents

電磁屏蔽式半導體封裝結構及其封裝方法 Download PDF

Info

Publication number
TW201421588A
TW201421588A TW101144125A TW101144125A TW201421588A TW 201421588 A TW201421588 A TW 201421588A TW 101144125 A TW101144125 A TW 101144125A TW 101144125 A TW101144125 A TW 101144125A TW 201421588 A TW201421588 A TW 201421588A
Authority
TW
Taiwan
Prior art keywords
layer
package structure
top surface
semiconductor package
chip
Prior art date
Application number
TW101144125A
Other languages
English (en)
Inventor
Yoshinari Matsuda
Original Assignee
Yoshinari Matsuda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yoshinari Matsuda filed Critical Yoshinari Matsuda
Priority to TW101144125A priority Critical patent/TW201421588A/zh
Publication of TW201421588A publication Critical patent/TW201421588A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明係關於一種電磁屏蔽式半導體封裝結構及其封裝方法，其半導體封裝結構係包含有一載板、晶片模組及一封裝膠層，該晶片模組係設置於該載板上，並由封裝膠層所包覆，且晶片模組的頂面外露於封裝膠層，該金屬油墨層則形成於封裝膠層的頂面及側周面，並全面覆蓋晶片模組的頂面；如此，得以減少散熱墊以及金屬蓋所佔據之厚度，減小半導體封裝結構的厚度，且晶片模組直接與金屬油墨層接觸，可減小半導體封裝結構的熱阻，提升晶片模組的導熱速率。

Description

電磁屏蔽式半導體封裝結構及其封裝方法
本發明係關於一種電磁屏蔽式半導體封裝結構及其封裝方法，尤指一種電磁屏蔽式半導體封裝結構及其封裝方法，可縮小晶片整體厚度並提升導熱效率。
電子裝置之發展趨勢除了著重提升運算速度以外，輕薄短小化也是一項發展重點，而為了因應此趨勢，電子裝置中電路與積體電路(IC)越來越複雜，佔據面積卻不斷在縮小，各種電子元件與積體電路之間的距離縮短，相互電磁干擾的程度越來越明顯，因此對於積體電路而言，如何防止其內部的電子元件受外部之電磁干擾便成了一大課題，再加上現有的積體電路本身電路趨於複雜、體積縮小，其散熱效率也是積體電路相關產業不可忽視的一項要點。
為同時提供積體電路防止電磁干擾並提升導熱效率，積體電路的封裝產業提出了一種電磁屏蔽式半導體封裝結構，請參閱圖6，現有的半導體封裝結構包含有：一載板60，係具有一頂面，頂面形成有一接地線層61及電路佈局(圖中未示)；一晶片模組70，係固設於該載板60的頂面上，並與載板上的電路佈局連接；一散熱墊80，係覆設於該晶片模組70的頂面；一金屬罩90，係蓋設該載板60上的晶片模組70，並與載板60上的接地線層61接觸連接，且金屬罩90對應散 熱墊80之內表面抵止於該散熱墊80上。
上述現有的電磁屏蔽式半導體封裝結構主要係以金屬罩90罩設晶片模組70，以屏蔽外來電磁波對晶片模組70之電磁干擾，並讓晶片模組70透過散熱墊80將產生的廢熱傳導至金屬罩90逸散，兼顧散熱之目的；然而上述半導體封裝結構之結構仍有兩大缺陷：
1.增加半導體封裝結構的厚度：由於金屬罩90本身已有一定的厚度，加上晶片模組70頂面又墊上散熱墊80，而依現有材料，光是金屬罩加上散熱墊的厚度就有0.4至0.7mm，實有礙於電子產品輕薄短小化的發展趨勢。
2.散熱效率不佳：由於晶片模組70及金屬罩90皆為剛性材質，若以兩者之表面直接接觸，容易產生間隙，因此一般都需在晶片模組70頂面上鋪上散熱墊80，如此，雖然可避免晶片模組70與金屬罩90間的間隙，但卻使晶片模組散熱必須經過散熱墊80的傳導，反而減緩了導熱的速度，且依現有散熱墊的材質，其導熱係數約為1至3W/mK，而金屬罩的導熱係數約為16W/mK，故若以金屬罩及散熱片的厚度皆為0.2mm之理想狀態估算上述半導體封裝結構之熱阻，則可得[0.0002(m)/16(W/mK)]+[0.0002(m)/3(W/mK)]=7.91×10-5(m2K/w)，熱阻仍高，散熱速率仍不佳。
綜上所述，現有電磁屏蔽式半導體封裝結構的厚度及散熱速率仍無法滿足電子產品輕薄短小化的趨勢，需改良之。
有鑑於上述現今電磁屏蔽式半導體封裝結構厚度及散熱速率仍無法滿足電子產品輕薄短小化趨勢之技術缺陷，本發明的主要目的係提出一種電磁屏蔽式半導體封裝結構及其封裝方法，其可縮小晶片整體厚度並提升散熱效率。
欲達上述目的所使用的主要技術手段係令該電磁屏蔽式半導體封裝結構包含有：一載板，係具有一頂面，其頂面包含有一晶片封裝區，且對應於晶片封裝區外成有一接地線層，而於該晶片封裝區內形成有電路佈局；一晶片模組，係設置於該載板的頂面上，並對應位於晶片封裝區中，且與載板上的電路佈局連接；一封裝膠層，係覆設該載板頂面的晶片封裝區而包覆該晶片模組，並令該晶片模組頂面外露；一金屬油墨層，係形成於該封裝膠層之頂面及側周面，且全面覆蓋該晶片模組之頂面，並與載板頂面的接地線層接觸連接。
上述半導體封裝結構係以形成於封裝膠層及晶片模組上的金屬油墨層提供電磁屏蔽及散熱之效果，而由於金屬油墨層直接形成於晶片模組之頂面，使得上述半導體封裝結構可減少一個散熱墊和一個金屬罩之厚度，且以噴塗或印刷等塗布形成之金屬油墨層厚度可達0.015至0.05mm以下，大幅減少半導體封裝結構的厚度；再者，由於金屬油墨層直接與晶片模組頂面接觸，減少了散熱墊，使得半導體封裝結構的熱阻下降，提升導熱速率。
又，欲達上述目的所使用的主要技術手段係令該電磁屏蔽式半導體封裝結構的封裝方法包含有：提供一載板，其中該載板頂面上具有一晶片封裝區，且於晶片封裝區外形成接地線層，而於該晶片封裝區內形成電路佈局；於該載板的晶片封裝區內設置晶片模組，使晶片模組與電路佈局連接；於載板的晶片封裝區中塗布封裝膠，以包覆該晶片模組，並使晶片模組頂面外露，待封裝膠凝固後形成封裝膠層；於封裝膠層頂面、周緣及晶片模組外露之頂面上塗布金屬油墨，並覆蓋至載板上的接地線層，以形成金屬油墨層。
藉由上述封裝方法，即可製成前述半導體封裝結構，得以減少所製成半導體封裝結構的厚度，並提升導熱速率，以因應電子產業輕薄短小化之趨勢。
請參閱圖1及圖2，本發明電磁屏蔽式半導體封裝結構係包含有：一載板10，係具有一頂面及一底面，其頂面包含有一晶片封裝區11，且對應於晶片封裝區11外成有一接地線層12，而於該晶片封裝區11內形成有電路佈局，電路佈局隨所需電路不同而有所不同，故圖中未示，而於本實施例中，該載板10又可於晶片封裝區11內進一步設置複數個各種 零件或IC內部元件13，又，該接地線層12係對應環繞於該晶片封裝區11之周圍；一晶片模組20，係設置於該載板10的頂面上，並對應位於晶片封裝區11中，且與載板10上的電路佈局連接，於本實施例中，該晶片模組20底面形成有複數錫球21，並以該複數錫球21焊接連接於載板10上；一封裝膠層30，係覆設該載板10頂面的晶片封裝區11而包覆該晶片模組20，並令該晶片模組20頂面外露，且可較佳地令封裝膠層30之頂面與晶片模組20外露之頂面齊平；一金屬油墨層40，係如圖3所示，形成於該封裝膠層30之頂面及側周面，且全面覆蓋該晶片模組20之頂面，並與載板10頂面的接地線層12接觸連接，於本實施例中，該金屬油墨層40之厚度可小於0.05mm，但不限制。
又，可令上述封裝膠層30的側周面對準環繞於晶片封裝區11周圍的接地線層12，使金屬油墨層40沿著封裝膠層30的側周面而一併覆設於該接地線層12上，而與接地線層12接觸連接。
上述半導體封裝結構可封裝成積體電路晶片(IC晶片)，供後端廠商將積體電路晶片設置於電路板上，亦可直接封裝於電路板上，如圖1至圖3所示為積體電路晶片，其中，該載板10為晶片基板，且其底面設有複數錫球14，該複數錫球14係與載板10頂面的電路佈局連接，以作為半導體封裝結構之引腳，該複數錫球14亦可為傳統之晶片插腳；又可如圖4所示，係將半導體封裝結構直接封裝於 電路板上，其中，該載板10’為電路基板而包含有一封裝結構區101及一電路元件區102，該晶片模組20、封裝膠層30及金屬油墨層40設於該封裝結構區101，該電路元件區102則設置有複數電路元件(如金屬線路、電阻51、電容52或積體電路晶片53等)。
上述半導體封裝結構中，金屬油墨層40包覆了封裝膠層30及晶片模組20，提供防指晶片模組20受外來電磁波之電磁干擾，達到電磁屏蔽之目的，而論及上述半導體封裝結構之厚度，由於本發明之半導體封裝結構係直接於晶片模組20上形成金屬油墨層40，減少了散熱墊及金屬罩，便可縮小整個封裝晶片之厚度，且金屬油墨層40可以印刷或噴塗等塗布方式形成，使其厚度小於0.05mm，甚至降至0.015mm，遠比傳統散熱墊加上金屬罩之厚度(0.4至0.7mm)小，大幅縮小半導體封裝結構的厚度。
又，上述封裝膠層30之材質可為環氧樹脂(epoxy)，該金屬油墨層40之材質則可由以下物質組成：重量百分比76~79%的銅粉(Copper powder，CAS編號：7440-50-8)；重量百分比8~10%的酚樹脂(Phenol resin，CAS編號：9003-35-4)；重量百分比1~3%的三乙醇胺(Tri-ethanolamine，CAS編號：102-71-6)；重量百分比1~3%的O-氨基酸(O-aminophenol，CAS編號：95-55-6)；重量百分比8~10%的丁基卡必醇(Butyl Carbitol，CAS 編號：112-34-5)；重量百分比小於0.01%的甲醛(Formaldehyde，CAS編號：50-00-0)；及重量百分比小於0.01%的苯酚(Phenol，CAS編號：108-95-2)。
由於上述半導體封裝結構係由晶片模組20頂面直接覆設金屬油墨層40，不再透過散熱墊，依其結構上已可加速導熱速率，而再以上述材質之金屬油墨層40進行實驗測試，依據實驗數據，上述成份的金屬油墨層40，其導電係數約為2W/mK，而以0.05mm的金屬油墨層40估算本發明半導體封裝結構之熱阻為：0.00005(m)/2(W/mK)=2.5×10-5(m2k/w)，遠小於現有半導體封裝結構熱阻7.91×10-5(m2K/w)，大幅提升了導熱速率。
以上已詳細說明本發明半導體封裝結構，以下謹進一步說明其封裝方法，請參閱圖5，其製作方法係包含有：提供一載板，其中該載板頂面上具有一晶片封裝區，且於晶片封裝區外形成有接地線層，如圖1所示，而於該晶片封裝區內形成電路佈局S10，於本實施例中，係令該接地線層對應環繞於該晶片封裝區之周圍；於該載板的晶片封裝區內設置晶片模組S20，使晶片模組與電路佈局連接，於本實施例中，該晶片模組底面形成有複數錫球，並藉由該複數錫球，將晶片模組焊接連接於載板上；於載板的晶片封裝區中塗布封裝膠，以包覆該晶片模組，並使晶片模組頂面外露，且可較佳地令封裝膠頂面與 晶片模組齊平S30，待封裝膠凝固後形成封裝膠層，如圖2所示，於本實施例中，係令該封裝膠層的側周面對準環繞於晶片封裝區周圍的接地線層；於封裝膠層頂面、周緣及晶片模組外露之頂面上塗布(可以印刷或噴塗方式塗布)金屬油墨，並覆蓋至載板上的接地線層S40，以形成金屬油墨層，如圖3所示，於本實施例中，係沿著對準接地線層的封裝膠層之側周面印刷或噴塗形成金屬油墨，使金屬油墨一併覆蓋接地線層。
於金屬油墨形成完畢後，可進一步於載板底面以BGA或LGA排列方式形成複數錫球，且該複數錫球係與載板的電路佈局連接，以作為其引腳。
如此，則可製成上述電磁屏蔽式半導體封裝結構，達到縮小封裝結構厚度並提升散熱效率之目的。
綜上所述，本發明電磁屏蔽式半導體封裝結構的結構，得以在顧及電磁屏蔽效果之前提下，縮小半導體封裝結構之厚度，並同時減小熱阻、提升導熱速率，以因應電子產業輕薄短小的趨勢。
10、10’‧‧‧載板
101‧‧‧封裝結構區
102‧‧‧電路元件區
11‧‧‧晶片封裝區
12‧‧‧接地線層
13‧‧‧IC內部元件
14‧‧‧錫球
20‧‧‧晶片模組
21‧‧‧錫球
30‧‧‧封裝膠層
40‧‧‧金屬油墨層
51‧‧‧電阻
52‧‧‧電容
53‧‧‧積體電路晶片
60‧‧‧載板
61‧‧‧接地線層
70‧‧‧晶片模組
80‧‧‧散熱墊
90‧‧‧金屬罩
圖1：為本發明電磁屏蔽式半導體封裝結構一較佳實施例中載板覆設晶片模組後俯視平面圖。
圖2：為圖1載板形成封裝膠層後的剖面示意圖。
圖3：為圖2形成金屬油墨層後的剖面示意圖。
圖4：為本發明另一較佳實施例的局部剖面示意圖。
圖5：為本發明電磁屏蔽式半導體封裝結構之製作流程 圖。
圖6：為現有電磁屏蔽式半導體封裝結構的剖面示意圖。
10‧‧‧載板
12‧‧‧接地線層
13‧‧‧IC內部元件
14‧‧‧錫球
20‧‧‧晶片模組
21‧‧‧錫球
30‧‧‧封裝膠層
40‧‧‧金屬油墨層

Claims (17)

  1. 一種電磁屏蔽式半導體封裝結構，係包含有：一載板，係具有一頂面，其頂面包含有一晶片封裝區，且對應於晶片封裝區外成有一接地線層，而於該晶片封裝區內形成有電路佈局；一晶片模組，係設置於該載板的頂面上，並對應位於晶片封裝區中，且與載板上的電路佈局連接；一封裝膠層，係覆設該載板頂面的晶片封裝區而包覆該晶片模組，並令該晶片模組頂面外露；一金屬油墨層，係形成於該封裝膠層之頂面及側周面，且全面覆蓋該晶片模組之頂面，並與載板頂面的接地線層接觸連接。
  2. 如請求項1所述之電磁屏蔽式半導體封裝結構，其中：該載板的接地線層係對應環繞於該晶片封裝區之周圍；封裝膠層的側周面對準環繞於晶片封裝區周圍的接地線層，且封裝膠層之頂面與晶片模組外露之頂面齊平；該金屬油墨層沿著封裝膠層的側周面形成而一併覆設於該接地線層上，與接地線層接觸連接。
  3. 如請求項1或2所述之電磁屏蔽式半導體封裝結構，其中：該封裝膠層之材質為環氧樹脂；該金屬油墨層之材質係由以下物質組成：重量百分比76~79%的銅粉(Copper powder)； 重量百分比8~10%的酚樹脂(Phenol resin)；重量百分比1~3%的三乙醇胺(Tri-ethanolamine)；重量百分比1~3%的O-氨基酸(O-aminophenol)；重量百分比8~10%的丁基卡必醇(Butyl Carbitol)；重量百分比小於0.01%的甲醛(Formaldehyde)；及重量百分比小於0.01%的苯酚(Phenol)。
  4. 如請求項3所述之電磁屏蔽式半導體封裝結構，該載板於晶片封裝區內進一步設置複數IC內部元件。
  5. 如請求項1或2所述之電磁屏蔽式半導體封裝結構，該載板為晶片基板，且其底面設有複數錫球，該複數錫球係與載板頂面的電路佈局連接。
  6. 如請求項4所述之電磁屏蔽式半導體封裝結構，該載板為晶片基板，且其底面設有複數錫球，該複數錫球係與載板頂面的電路佈局連接。
  7. 如請求項1或2所述之電磁屏蔽式半導體封裝結構，該載板為電路基板而包含有一封裝結構區及一電路元件區，該晶片模組、封裝膠層及金屬油墨層係設於該封裝結構區，該電路元件區設有複數電路元件。
  8. 如請求項4所述之電磁屏蔽式半導體封裝結構，該載板為電路基板而包含有一封裝結構區及一電路元件區，該晶片模組、封裝膠層及金屬油墨層係設於該封裝結構區，該電路元件區設有複數電路元件。
  9. 如請求項6所述之電磁屏蔽式半導體封裝結構，該金屬油墨層之厚度小於0.05mm。
  10. 如請求項8所述之電磁屏蔽式半導體封裝結構，該 金屬油墨層之厚度小於0.05mm。
  11. 一種電磁屏蔽式半導體封裝結構的封裝方法，係包含有：提供一載板，並於載板頂面上規畫一晶片封裝區，且於晶片封裝區外形成有接地線層，而於該晶片封裝區內形成電路佈局；於該載板的晶片封裝區內設置晶片模組，使晶片模組與電路佈局連接；於載板的晶片封裝區中塗布封裝膠，以包覆該晶片模組，並使晶片模組頂面外露，待封裝膠凝固後形成封裝膠層；於封裝膠層頂面、周緣及晶片模組外露之頂面上塗布金屬油墨，並覆蓋至載板上的接地線層，以形成金屬油墨層。
  12. 如請求項11所述之電磁屏蔽式半導體封裝結構的封裝方法，其中：於載板形成接地線層之步驟中，係令該接地線層對應環繞於該晶片封裝區之周圍；塗布封裝膠之步驟，係令該封裝膠層的側周面對準環繞於晶片封裝區周圍的接地線層，且令封裝膠頂面與晶片模組頂面齊平；塗布金屬油墨之步驟，係沿著對準接地線層的封裝膠層之側周面塗布金屬油墨，使金屬油墨一併覆蓋接地線層。
  13. 如請求項11或12所述之電磁屏蔽式半導體封裝結構的封裝方法，其於載板設置晶片模組之步驟中，該晶片模 組底面形成有複數錫球，並藉由該複數錫球，將晶片模組焊接連接於載板上。
  14. 如請求項11或12所述之電磁屏蔽式半導體封裝結構的封裝方法，其中，上述於封裝膠層頂面、周緣及晶片模組外露之頂面上塗布金屬油墨之步驟，係以印刷或噴塗方式進行塗布。
  15. 如請求項13所述之電磁屏蔽式半導體封裝結構的封裝方法，其中，上述於封裝膠層頂面、周緣及晶片模組外露之頂面上塗布金屬油墨之步驟，係以印刷或噴塗方式進行塗布。
  16. 如請求項14所述之電磁屏蔽式半導體封裝結構的封裝方法，其中，於形成金屬油墨層完畢後，又於載板底面以BGA或LGA排列方式形成複數錫球，且該複數錫球係與載板的電路佈局連接。
  17. 如請求項15所述之電磁屏蔽式半導體封裝結構的封裝方法，其中，於形成金屬油墨層完畢後，又於載板底面以BGA或LGA排列方式形成複數錫球，且該複數錫球係與載板的電路佈局連接。
TW101144125A 2012-11-26 2012-11-26 電磁屏蔽式半導體封裝結構及其封裝方法 TW201421588A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101144125A TW201421588A (zh) 2012-11-26 2012-11-26 電磁屏蔽式半導體封裝結構及其封裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101144125A TW201421588A (zh) 2012-11-26 2012-11-26 電磁屏蔽式半導體封裝結構及其封裝方法

Publications (1)

Publication Number Publication Date
TW201421588A true TW201421588A (zh) 2014-06-01

Family

ID=51393520

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144125A TW201421588A (zh) 2012-11-26 2012-11-26 電磁屏蔽式半導體封裝結構及其封裝方法

Country Status (1)

Country Link
TW (1) TW201421588A (zh)

Similar Documents

Publication Publication Date Title
TWI469283B (zh) 封裝結構以及封裝製程
TWI236118B (en) Package structure with a heat spreader and manufacturing method thereof
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI590392B (zh) 電子封裝件及其製法
US7989942B2 (en) IC package with capacitors disposed on an interposal layer
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US10170508B2 (en) Optical package structure
US7919851B2 (en) Laminate substrate and semiconductor package utilizing the substrate
TWI551198B (zh) 具散熱功能之印刷電路板結構
TWI744572B (zh) 具有封裝內隔室屏蔽的半導體封裝及其製作方法
US20110057301A1 (en) Semiconductor package
US10923435B2 (en) Semiconductor package with in-package compartmental shielding and improved heat-dissipation performance
US20200168557A1 (en) Semiconductor package and fabrication method thereof
TWI415233B (zh) 具改良式散熱能力之半導體裝置
TWI391084B (zh) 具有散熱件之電路板結構
TWI732509B (zh) 電子封裝件
TWI706523B (zh) 電子封裝件
EP3660887A1 (en) Method for forming a semiconductor package
TWI645518B (zh) 封裝結構及其製法
TWI416694B (zh) 全罩式屏蔽至接地銲球之晶片封裝構造
KR101086964B1 (ko) 반도체 패키지의 제조 방법
TW201421588A (zh) 電磁屏蔽式半導體封裝結構及其封裝方法
TWI492358B (zh) 半導體封裝件及其製法
US11211340B2 (en) Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
TWI420645B (zh) 在半導體封裝件形成全表面包覆電磁干擾遮蔽層的方法