TW201419526A - 溝渠式ｍｏｓ整流器及其製造方法 - Google Patents
溝渠式ｍｏｓ整流器及其製造方法 Download PDFInfo
- Publication number
- TW201419526A TW201419526A TW101140636A TW101140636A TW201419526A TW 201419526 A TW201419526 A TW 201419526A TW 101140636 A TW101140636 A TW 101140636A TW 101140636 A TW101140636 A TW 101140636A TW 201419526 A TW201419526 A TW 201419526A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- trench
- oxide layer
- active region
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 42
- 229920005591 polysilicon Polymers 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 5
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910001922 gold oxide Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本發明揭示一種溝渠式MOS整流元件結構，包含：一平面MOS整流結構形成於主動區的平台上，平台相鄰的一邊則有主動區溝渠。主動區溝渠形成於重摻雜的n+半導體基板上的n-磊晶層內。主動區溝渠內具有溝渠閘極氧化層形成於溝渠底部及側壁及p型摻雜的多晶矽層形成於其上。一頂部金屬層則形成於主動區上，連接平面MOS結構的閘極、源極及主動區溝渠的多晶矽層。本發明也揭示其製造方法。
Description
本發明係有關於半導體元件，特別是指一種新的溝槽型MOS整流二極體結構及其製造方法。
蕭特基二極體係一種重要的功率元件，廣範應用於電源供應器的開關、馬達控制、電信開關、工廠自動化、電子自動化等等及許多高速電力開關應用。蕭特基二極體之所以具有吸引力之處在於具有不錯的性能，例如在逆偏壓下，具有還算合理漏電流(蕭特基二極體漏電流比一般的PN型二極體高)、低順向偏壓以及逆向回復時間tRR短、逆向偏壓時則至少可以阻擋達250伏特的高壓。不過，蕭特基二極體漏電流比一般的PN型二極體高，且漏電流也非穩定值而是隨逆向偏壓的增加而增加這是因為鏡像電荷位能障礙降低(image charge potential barrier lowering)。另外一主要缺點是，金屬-半導體接觸在溫度升高下，它的可靠度也會降低，而使得蕭特基二極體其承受順向及逆向突波的能力下降。
新一代的MOS整流二極體可以克服這些問題。如圖1所示，一頂層金屬層20連接金氧半閘極(金屬或多晶矽層15及閘極氧化層10)及源極5，重n+摻雜源極5是形成於p型井內。而在金氧半閘極下方在順向偏壓時，電流並不是由左至右(因左否兩邊源極等電位)，而是向下由通道30向下流向n+基板。逆偏壓時，通道被p型井所形成的空乏區夾止。MOS保證順向偏壓性能類似蕭特基二極體的性能，而逆向偏
壓的表現則是大幅改善，因為，它沒有前述鏡像電荷位能障礙降低，而使得漏電流成為常數不隨逆向偏壓值增加而增加。
本發明將揭示另一新的MOS元件結構，一種溝渠式MOS元件結構及其製造方法。利用溝渠式結構，而使得順向偏壓VF更低，反向漏電更小。
本發明揭露一種溝渠式MOS整流元件的製造方法，包含以下步驟：首先，提供一n+半導體基板上有一n-磊晶層形成於其上，接著，形成一絕緣層於該n-磊晶層上再以光阻圖案定義絕緣層為主動區及主動區溝渠。
隨後，以熱氧化製程形成一第一氧化層於所有溝渠底、側壁及平台上，以做為溝渠閘極氧化層；再沈積一導電性雜質摻雜之多晶矽層以填補該些溝渠；緊接著，施以非等向蝕刻之回蝕刻製程，以該些平台上的該第一氧化層為蝕刻終止層。
之後，再形成一CVD氧化層於所有裸露的表面，再以光阻圖案定義主動區，施以非等向蝕刻將清除主動區氧化層。緊接著，再以熱氧化製程形成一平面閘極氧化層於主動區的表面上；隨之，沈積一第二導電性雜質摻雜之多晶矽層於所有裸露的表面上；再形成一光阻圖案於主動區上，光阻圖案定義源極區及MOS平面閘極，該源極及該MOS平面閘極區預地區位於該些主動區溝渠之間的該n-磊晶層的平台內。
再施以蝕刻技術移除未被該光阻圖案罩幕的第二導電性雜質摻雜之多晶矽層以形成MOS平面閘極及裸露源極預定
區。然後，施以離子佈植佈植p型導電性雜質於該些源極區預定區及未被罩幕之溝渠多晶矽層上，以該光阻圖案為罩幕。移除光阻圖案罩幕在施以RTA退火製程以活化該些摻雜離子。之後，再移除未被平面閘極罩幕之該閘極氧化層以裸露源極區及溝渠多晶矽層。再施以自對準金屬矽化層技術，以形成金屬矽化層於裸露的所有多晶矽層及平台上。形成頂部金屬層於所有裸露的表面上；再以光阻圖案及蝕刻技術定義金屬墊，以作為該溝渠式MOS的陽極。最後，施以半導體基板背面研磨至一預定厚度後，形成一金屬層於該n+半導體基板背面，以做為n+半導體基板陰極。
本發明也揭示上述之溝渠式MOS整流元件結構，包含：複數個主動區溝渠形成於重摻雜的n+半導體基板上的n-磊晶層內，複數個溝渠內具有溝渠閘極氧化層形成於該些溝渠底部及側壁，再填滿p型摻雜的多晶矽層；平面閘極包括閘極氧化層及導電層依序形成於該些主動區溝渠與溝渠之間的平台上；源極區形成於該些平台下方的n-磊晶層內且相鄰於該平面閘極；一頂層金屬層覆蓋該主動區作為陽極；及一金屬層作為陰極形成於該重摻雜的n+半導體基板上。
上述之溝渠式MOS結構更包含自對準金屬矽化物層形成於該頂部金屬層之下的該些多晶矽層及該些源極區之間。
本發明揭示一溝渠式MOS元件結構，包含：一平面MOS結構形成於主動區的平台上，平台相鄰的一邊則有主動區溝渠。主動區溝渠形成於重摻雜的n+半導體基板上的n-磊晶
層內。主動區溝渠內具有溝渠閘極氧化層形成於溝渠底部及側壁及p型摻雜的多晶矽層形成於其上。一頂部金屬層則形成於主動區上，連接平面MOS結構的閘極、源極及主動區溝渠的多晶矽層上。
本發明溝渠式MOS元件結構(不含頂部金屬層)多平台及多主動區溝渠的結構，請參考圖2A所示的俯視圖。圖2B示沿圖2A的A-A’線之溝渠式MOS元件橫截面示意圖。圖2B所示的橫截面示意圖示溝渠式MOS的頂部金屬層180連接平面閘極(planar gate)160及溝渠閘極130及溝渠內的p型摻雜複晶矽導體層140。溝渠閘極130及溝渠內的p型摻雜複晶矽導體層140形成於n-磊晶層105內。平面閘極160下方則有一薄閘極氧化層150。
圖2C示沿圖2A的B-B’線之溝渠式MOS元件橫截面示意圖。圖2C所示的橫截面示意圖示溝渠式MOS的頂部金屬層180連接p+重摻雜源極區148及溝渠閘極130及溝渠內的p型摻雜複晶矽導體層140建立於n-磊晶層105內。
圖2D為圖2A的C-C’線之橫截面示意圖，顯示溝渠式MOS的頂部金屬層180連接平面閘極(planar gate)160及p+重摻雜源極區148。
以下將詳述製造方法。以下的說明中，跟隨於n或p後的「-」號代表輕摻雜，而「+」表示重摻雜。
請參考圖3A所示的橫截面示意圖，首先提供一n型雜質重摻雜的n+半導體基板100具有一n型雜質摻雜的n-磊晶層105、一第一氧化層110形成於其上。該第一氧化層110係藉由熱氧化製程或化學氣相沈積(CVD)形成，厚度約
100-2000nm。
接著，定義一光阻圖案(未圖示)以做為第一氧化層110的蝕刻罩幕。隨後，以該光阻圖案為罩幕，以n-磊晶層105為蝕刻終止層，施以蝕刻步驟以去除未被光阻圖案所罩幕的第一氧化層110。緊接著，去除光阻圖案。
隨後，請參考圖3B，以第一氧化層110圖案為硬式罩幕，施以乾式蝕刻，蝕刻n-磊晶層105，蝕刻深度約從0.5um至重摻雜的n+半導體基板100以形成主動區溝渠120A。隨後，移除第一氧化層110。主動區溝渠120A的深度約為寬度的0.5倍~50倍。另因後續製程將再形成溝渠閘極氧化層(請參考下面圖3E的描繪)相當厚且隨元件耐高壓能力增加而增加，將明顯影響主動區內的溝渠120A寬度。
請參考圖3C，施以高溫氧化製程，在所有溝渠120A的底部、側壁及平台形成一厚度約為10~150nm的犧牲氧化層125。形成犧牲氧化層125的目的是為修補蝕刻所造成的損傷同時將增加該主動區溝渠的寬度。
請參考圖3D，再接著，以稀釋的氫氟酸進行濕式蝕刻，將犧牲氧化層125移除。
隨後，再以高溫氧化製程，用以在所有溝渠120的底部、側壁及平台形成一厚度約為80~800nm的溝渠氧化層130。溝渠氧化層130是溝渠MOS之溝渠閘極氧化層130，結果如圖3E所示。閘極氧化層130的厚度依所要的耐高壓能力而變化。
接著，請參考圖3F。先以CVD沉積一p型雜質摻雜的多晶矽層140以填補溝渠120A並至少滿出主動區內的溝渠120A。再施以非等向性蝕刻技術，並以閘極氧化層130為蝕
刻終止層的多晶矽回蝕技術，蝕刻p型摻雜的多晶矽140。隨後，再以CVD技術沈積氧化層135。結果，如圖3G所示。
隨後，請參考圖3H，再以光阻圖案定義主動區，施以非等向蝕刻清除主動區氧化層，再去除光阻。
接著，如圖3I所示，再以高溫氧化製程長一層薄薄的第二閘極氧化層150於上述裸露的裸露n-磊晶層105及p型摻雜的多晶矽層140上。第二閘極氧化層150是MOS元件的平面閘極的氧化層，厚度約為2至20nm。
請參考圖3J，再沈積一第二多晶矽層160於第二閘極氧化層150上，厚度約為50~500nm。第二閘極氧化層150及第二多晶矽層160是為了做為MOS的平面閘極。
請同時參考圖3K形成光阻圖案165於主動區內的第二多晶矽層160上，以定義MOS閘極及源極預定位置。其餘則全部裸露。接著，請參考圖3L對第二多晶矽層160施以非等向性蝕刻技術，以光阻圖案165為罩幕以移除未被罩幕的第二多晶矽層160。
接著，請再參考圖3MA及3MB的示意圖。請注意在此及以下的第二英文字母A、B分別為沿A-A’及B-B’所示的橫截面圖。以光阻圖案為罩幕，施以離子佈植技術植入p型雜質，例如植入BF2 +或B+離子於MOS元件之源極預定位置於p型摻雜的多晶矽140區，以形成源極區148及未被罩幕之溝渠多晶矽層140內。緊接著，去除光阻圖案165，再施以RTA退火，例如以900~1100℃約30~90秒，以活化導電性雜質離子。導電性p型雜質活化後的源極區148如圖3NA及3NB的橫截面圖。
請參考圖30A及30B兩不同位置的橫截面圖，再以稀釋的氫氟酸將源極區上方的氧化層去除，以裸露出源極區148。
請參考圖3PA及3PB兩不同位置的橫截面圖，再以濺鍍技術沉積接觸金屬，再施以RTA快速熱退火製程以形成金屬矽化物175以作為接觸金屬層175。
緊接著，請參考圖3QA及3QB兩不同位置的橫截面圖，再沈積一頂部金屬層180，以光阻圖案(未圖示)定義陽極墊。再以光阻圖案為罩幕進行蝕刻，以移除未被罩幕的頂部金屬層180，以完成了陽極墊180。
如圖3RA及3RB所示兩不同位置的橫截面圖，去除光阻圖案，進行半導體基板100背面研磨至4-12mil厚度，最後，再沉積另一金屬層190於基板背表面以形成陰極。
本發明中主動區溝渠120A的寬度與平台寬度約為1：1~1：10當施以逆向偏壓時在溝渠與溝渠間形成空乏區夾止電流的通過，順向偏壓時，可藉由溝渠內導體層140增加平台下的n-磊晶層105的摻雜濃度以降低電阻。
依據本發明的再一實施例，溝渠式MOS整流元件的溝渠也可以加深它的深度，例如，深達重摻雜的n+半導體基板100，其它的製程除了閘極氧化層130’要增厚以外，其餘的步驟不變。請參考圖3SA及3SB所示兩不同位置的橫截面圖。這様的好處是可以顯著降低順向偏壓。而在此閘極氧化層130’比第一實施例中的閘極氧化層130厚的理由是在獲得顯著降低順向偏壓的好處時，不會因此犧牲了太多的耐壓能力。在第二實施例中的閘極氧化層130’厚度約在0.05-2μm對於10-600V的耐壓能力而言。
本發明具有以下的優點：
(1)具有低的順向偏壓VF及耐高壓的能力。
(2)受惠於主動區溝渠結構，相同平面面積上可以承載更高的順向電流。
(3)當溝渠深達重摻雜的n+半導體基板100時可使所需的順向偏壓相對於溝渠僅及於n-磊晶層105(實施例1)更低，平均約可降低5%。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其他未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。
100‧‧‧重摻雜的n+半導體基板
105‧‧‧n-磊晶層
110‧‧‧第一氧化層
115‧‧‧主動區
120A‧‧‧主動區內的溝渠
130’‧‧‧閘極氧化層(第二實施例)
125‧‧‧犧牲氧化層
130‧‧‧閘極氧化層
135‧‧‧CVD氧化層
140‧‧‧p型摻雜的
148‧‧‧源極區
150‧‧‧第二閘極氧化層
160‧‧‧第二多晶矽層
165‧‧‧光阻圖案
175‧‧‧阻障金屬層
180‧‧‧頂部金屬層
190‧‧‧背部金屬層
圖1顯示習知平面MOS整流器橫截面示意圖。
圖2A顯示依據本發明方法製造的溝渠式MOS結構(不含頂層金屬墊)的俯視示意圖。
圖2B為沿圖2A的A-A’線之橫截面示意圖，顯示溝渠式MOS的頂部金屬層連接平面閘極、溝渠閘極、及溝渠內的p型摻雜複晶矽導體層。
圖2C為沿圖2A的B-B’線之橫截面示意圖，顯示溝渠式MOS元件之頂部金屬層連接p+重摻雜源極區、溝渠閘極及溝渠內的p型摻雜複晶矽導體層橫截面示意圖。
圖2D為圖2A的C-C’線之所示的橫截面示意圖，顯示SBR的頂部金屬層連接平面閘極及p+重摻雜源極區148。
圖3A顯示形成一第一氧化層圖案為硬式罩幕的橫截面示意圖。
圖3B顯示以第一氧化層圖案為硬式罩幕，施以乾式蝕刻0以形成主動區溝渠的橫截面示意圖。
圖3C顯示以高溫氧化製程全面形成一犧牲氧化層的橫截面示意圖。
圖3D顯示稀釋的氫氟酸將犧牲氧化層125移除的橫截面示意圖。
圖3E顯示以高溫氧化製程形成氧化層厚度依元件耐壓能力增加而增厚的橫截面示意圖。
圖3F顯示沈積一p型雜質摻雜的多晶矽層再施以非等向性蝕刻技術，以閘極氧化層為蝕刻終止層的多晶矽回蝕技術。
圖3G顯示以CVD技術沈積一氧化層的橫截面示意圖。
圖3H顯示以非等向性蝕刻，將平台上的閘極氧化層及CVD氧化層一併移除的示意圖。
圖3I顯示以高溫氧化製程長一第二閘極氧化層溝渠式MOS元件的平面閘極的氧化層。
圖3J顯示沈積一第二多晶矽層於第二閘極氧化層150上的橫截面示意圖。
圖3K顯示形成光阻圖案於主動區內的第二多晶矽層上，以定義溝渠式MOS閘極及源極預定位置。
圖3L顯示對第二多晶矽層160施以非等向性蝕刻技術，以光阻圖案為罩幕以移除未被罩幕的第二多晶矽層。
圖3MA及3MB分別為沿A-A’及B-B’所示的橫截面圖，以光阻圖案為罩幕，施以離子佈植技術植入p型雜質以形成源極區。
圖3NA及3NB分別為沿A-A’及B-B’所示的橫截面圖，顯示去除光阻圖案，再施以RTA退火，以形成源極區。
圖30A及30B分別為沿A-A’及B-B’所示的橫截面圖，顯示以稀釋的氫氟酸將源極區上方的氧化層去除，以裸露出源極區。
圖3PA及3PB分別為沿A-A’及B-B’所示的橫截面圖，顯示以濺鍍技術依序沉積Ti/TiN。然後再施以RTA及蝕刻的自對準金屬矽化物製程。
圖3QA及3QB分別為沿A-A’及B-B’所示的橫截面圖，顯示沈積一頂部金屬層，再以光阻圖案定義陽極墊。
圖3RA及3RB分別為沿A-A’及B-B’所示的橫截面圖，顯示在去除光阻圖案後，進行半導體基板背面再沉積一金屬層於基板背表面以形成陰極。
圖3SA及3SB分別為本發明的第二實施例，沿A-A’及B-B’所示的橫截面圖，溝渠深達重摻雜的n+半導體基板。
100‧‧‧重摻雜的n+半導體基板
105‧‧‧n-磊晶層
130‧‧‧閘極氧化層
150‧‧‧第二閘極氧化層
140‧‧‧p型摻雜的多晶矽
175‧‧‧金屬矽化物層
160‧‧‧第二多晶矽層
180‧‧‧頂部金屬層
148‧‧‧源極區
190‧‧‧陰極金屬層
Claims (10)
- 一種溝渠式MOS整流元件的製造方法，至少包含以下步驟：提供一n+半導體基板具有一n-磊晶層形成於其上；形成一絕緣層於該n-磊晶層上；定義並蝕刻該絕緣層以形成複數個主動區溝渠；去除該絕緣層；以熱氧化製程形成一第一氧化層於所有溝渠底、側壁及平台上，以做為溝渠閘極氧化層；沈積一導電性雜質摻雜之多晶矽層以填補該些溝渠；施以非等向蝕刻之回蝕製程以去除平台上的該多晶矽層，以該些平台上的該第一氧化層為蝕刻終止層；移除該第一氧化層；以熱氧化製程再形成一平面閘極氧化層於蝕刻後的表面上；沈積一第二導電性雜質摻雜之多晶矽層於所有裸露的表面上；形成一光阻圖案於主動區上，該光阻圖案定義源極區及溝渠式MOS平面閘極，該源極及該平面閘極區預地區位於該些主動區溝渠之間的該n-磊晶層的平台內；施以蝕刻技術以移除未被該光阻圖案罩幕之第二多晶矽層以形成溝渠式MOS平面閘極及源極預定區；施以離子佈植佈植p型導電性雜質於該些源極區預定區及未被罩幕之溝渠多晶矽層上，以該光阻圖案為罩幕；移除未被該光阻圖案罩幕之該平面閘極氧化層； 去除該光阻圖案；施以退火製程以活化該些摻雜離子；移除未被該平面閘極罩幕之該平面閘極氧化層；施以自對準金屬矽化層技術，以形成金屬矽化層於裸露的所有多晶矽層及平台上；形成頂部金屬層於所有裸露的表面上；以光阻圖案及蝕刻技術定義金屬墊，以作為該溝渠式溝渠式MOS的陽極；施以該n+半導體基板背面研磨以研磨至預定厚度的n+半導體基板；形成一金屬層於該n+半導體基板背面，以做為n+半導體基板陰極。
- 如申請專利範圍第1項所述之製造方法，其中上述之主動區溝渠的深寬比約為1：1~50：1，而主動區溝渠及該平台區寬度比約為1：1~1：10。
- 如申請專利範圍第1項所述之製造方法，其中上述之主動區溝渠內閘極氧化層厚度約為80~800nm並且隨該MOS耐高壓能力的增加而增加。
- 如申請專利範圍第1項所述之製造方法，更包含在回蝕步驟之後及移除該第一氧化層之前，形成一CVD氧化層於所有裸露的表面，再以光阻圖案定義主動區，施以非等向蝕刻將清除主動區氧化層，再去除光阻，以增加該主動區以外之終止區之氧化層厚度。
- 一種溝渠式MOS整流元件，至少包含：複數個主動區溝渠形成於重摻雜的n+半導體基板上的 n-磊晶層內，該複數個溝渠內具有溝渠閘極氧化層形成於該些溝渠底部及側壁，p型摻雜的多晶矽層則填滿其內；平面閘極包括閘極氧化層及閘極多晶矽導電層依序形成於該些主動區溝渠與溝渠之間的平台上；源極區形成於該些平台下方的n-磊晶層內且相鄰於該平面閘極；一頂層金屬層覆蓋該主動區作為陽極，及一金屬層作為陰極形成於該重摻雜的n+半導體基板上。
- 如申請專利範圍第5項所述之溝渠式MOS整流元件，其中上述之溝渠閘極氧化層的厚度約為80nm~800nm，該平面閘極氧化層的厚度約為2~20nm。
- 如申請專利範圍第5項所述之溝渠式MOS整流元件，更包含自對準金屬矽化物層形成於該頂部金屬層之下的該些多晶矽層及該些源極區之間。
- 一種溝渠式MOS整流元件，至少包含：複數個主動區溝渠通過n-磊晶層，而形成於重摻雜的n+半導體基板內，該複數個溝渠內具有溝渠閘極氧化層形成於該些溝渠底部及側壁，再填滿p型摻雜的多晶矽層；平面閘極包括閘極氧化層及導電層依序形成於該些主動區溝渠與溝渠之間的平台上；源極區形成於該些平台下方的n-磊晶層內且相鄰於該平面閘極；及一頂層金屬層覆蓋該主動區作為陽極，及一金屬層作為陰極形成於該重摻雜的n+半導體基板上。
- 如申請專利範圍第8項所述之溝渠式MOS整流元件，其 中上述之複數個主動區溝渠深度達n+半導體基板內，用以降低順向電壓值。
- 如申請專利範圍第8項所述之溝渠式MOS整流元件，其中上述之複數個主動區溝渠內的閘極氧化層厚度約為0.05-2 μm以達到具有耐逆向偏壓10~600V的能力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101140636A TWI484629B (zh) | 2012-11-01 | 2012-11-01 | 溝渠式ｍｏｓ整流器及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101140636A TWI484629B (zh) | 2012-11-01 | 2012-11-01 | 溝渠式ｍｏｓ整流器及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201419526A true TW201419526A (zh) | 2014-05-16 |
| TWI484629B TWI484629B (zh) | 2015-05-11 |
Family
ID=51294473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101140636A TWI484629B (zh) | 2012-11-01 | 2012-11-01 | 溝渠式ｍｏｓ整流器及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI484629B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI703736B (zh) * | 2018-10-11 | 2020-09-01 | 朋程科技股份有限公司 | 車用整流裝置、整流器、發電裝置以及動力系統 |
| US11508808B2 (en) | 2018-10-11 | 2022-11-22 | Actron Technology Corporation | Rectifier device, rectifier, generator device, and powertrain for vehicle |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI619248B (zh) * | 2017-01-04 | 2018-03-21 | 立錡科技股份有限公司 | 具有凹槽結構的金屬氧化半導體元件及其製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| US6365942B1 (en) * | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| US7816732B2 (en) * | 2008-06-23 | 2010-10-19 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and Schottky rectifier with trench contact structure |
-
2012
- 2012-11-01 TW TW101140636A patent/TWI484629B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI703736B (zh) * | 2018-10-11 | 2020-09-01 | 朋程科技股份有限公司 | 車用整流裝置、整流器、發電裝置以及動力系統 |
| US11508808B2 (en) | 2018-10-11 | 2022-11-22 | Actron Technology Corporation | Rectifier device, rectifier, generator device, and powertrain for vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI484629B (zh) | 2015-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US9911840B2 (en) | Self aligned trench MOSFET with integrated diode | |
| TWI528458B (zh) | 半導體元件及其製備方法 | |
| US10468402B1 (en) | Trench diode and method of forming the same | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| TWI576920B (zh) | 二極體元件及其製造方法 | |
| CN104103519A (zh) | 半导体功率器件的制作方法 | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| US20090261427A1 (en) | Mos p-n junction diode device and method for manufacturing the same | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| TWI484629B (zh) | 溝渠式ｍｏｓ整流器及其製造方法 | |
| CN113838909B (zh) | 沟槽型原胞结构及制备方法 | |
| US9406788B2 (en) | Structure of a trench MOS rectifier and method of forming the same | |
| CN104979213A (zh) | 形成具有包括绝缘区的终止区的电子装置的工艺 | |
| CN106129126A (zh) | 一种沟槽肖特基二极管及其制备方法 | |
| CN106847700B (zh) | 一种高压vdmos结构及其制备方法 | |
| CN104900718A (zh) | 一种肖特基二极管及其制造方法 | |
| CN111900089A (zh) | 超级结器件的制造方法 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN103824774B (zh) | 沟渠式mos整流器及其制造方法 | |
| TWI514578B (zh) | 雙溝渠式整流器及其製造方法 | |
| TWI532193B (zh) | 溝渠式金氧半p-n接面二極體結構及其製作方法 | |
| CN106653610A (zh) | 一种改良的沟槽超势垒整流器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |