TW201418981A - 用於記憶體的彈性命令定址 - Google Patents

用於記憶體的彈性命令定址 Download PDF

Info

Publication number
TW201418981A
TW201418981A TW102120902A TW102120902A TW201418981A TW 201418981 A TW201418981 A TW 201418981A TW 102120902 A TW102120902 A TW 102120902A TW 102120902 A TW102120902 A TW 102120902A TW 201418981 A TW201418981 A TW 201418981A
Authority
TW
Taiwan
Prior art keywords
command
mode
memory
pins
dram
Prior art date
Application number
TW102120902A
Other languages
English (en)
Other versions
TWI493338B (zh
Inventor
Kuljit S Bains
John B Halbert
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201418981A publication Critical patent/TW201418981A/zh
Application granted granted Critical
Publication of TWI493338B publication Critical patent/TWI493338B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Dram (AREA)

Abstract

用於記憶體的彈性命令定址。記憶體裝置的實施例包含動態隨機存取記憶體(DRAM)；以及，與DRAM耦合的系統元件，系統元件包含用於DRAM的控制的記憶體控制器。DRAM包含記憶體庫、包含用於接收命令的多數接腳的匯流排、以及邏輯，其中，邏輯提供用於第一組接腳上收到的第一型命令及第二型命令的匯流排的共用操作。

Description

用於記憶體的彈性命令定址
本發明的實施例大致上關於電子裝置領域，特別關於用於記憶體的彈性命令定址。
為了提供更密集的記憶體以用於計算作業，開發具有眾多緊密耦合的記憶體元件之記憶體裝置(也稱為3D堆疊記憶體、或是堆疊記憶體)的有關概念。被稱為記憶體堆疊之3D堆疊記憶體包含DRAM(動態隨機存取記憶體)記憶體元件的封裝或是耦合層。堆疊記憶體可以用以在單一裝置或封裝中提供大量的電腦記憶體，其中，裝置或封裝也包含例如記憶體控制器及CPU(中央處理單元)等某些系統組件。
在堆疊記憶體之內，有多個通道，藉以允許在記憶體裝置的各通道中的分別操作。
但是，堆疊記憶體及其它類似記憶體架構的使用會要求大量的匯流排連接，以提供要求的連接給各通道。在要求的匯流排連接之中是用於行及列命令之連接。
100‧‧‧記憶體
105‧‧‧通道
110‧‧‧第一通道
115‧‧‧記憶體庫
120‧‧‧模式暫存器
125‧‧‧邏輯
130‧‧‧匯流排
150‧‧‧記憶體控制器
205‧‧‧通道
210‧‧‧共用記憶體匯流排
700‧‧‧3D堆疊記憶體裝置
705‧‧‧DRAM記憶體晶粒層
715‧‧‧系統元件
720‧‧‧矽穿孔
730‧‧‧基底
740‧‧‧通道0
750‧‧‧記憶體控制器
900‧‧‧裝置
910‧‧‧處理器
920‧‧‧音頻子系統
930‧‧‧顯示子系統
932‧‧‧顯示介面
940‧‧‧輸入/輸出控制器
950‧‧‧電力管理
960‧‧‧記憶體子系統
962‧‧‧堆疊記憶體裝置
970‧‧‧連結
972‧‧‧蜂巢式連結
974‧‧‧無線連結
976‧‧‧天線
980‧‧‧週邊連接
1000‧‧‧計算系統
1005‧‧‧互連
1010‧‧‧處理器
1015‧‧‧主記憶體
1017‧‧‧堆疊記憶體
1020‧‧‧唯讀記憶體
1025‧‧‧非依電性記憶體
1040‧‧‧接收器/發送器
1045‧‧‧埠
1047‧‧‧天線
1050‧‧‧輸入裝置
1065‧‧‧輸出顯示器
1045‧‧‧接收器
1060‧‧‧電力系統
以舉例說明而非限定方式，說明本發明的實施例，在附圖的圖式中，類似的代號意指類似元件。
圖1顯示共用的命令記憶體架構的實施例；圖2是利用共用的命令操作之記憶體裝置的通道的實施例；圖3顯示記憶體的通道；圖4顯示記憶體的行命令的定址；圖5顯示記憶體的列命令的定址；圖6顯示共用命令匯流排的實施例的行及列命令的定址；圖7顯示包含用於通道的共用匯流排之記憶體裝置的實施例；圖8是流程圖，顯示用於記憶體的共用命令操作的實施例；圖9顯示包含具有用於共用命令操作的元件之堆疊記憶體的設備或系統的實施例；以及圖10是包含具有用於共用命令操作的元件之堆疊記憶體的計算系統的實施例。
本發明的實施例大致上關於記憶體的彈性命令定址。
如此處使用般：
「3D堆疊記憶體」(其中，3D表示三維)或是「堆疊記憶體」意指包含一或更多耦合的記憶體晶粒層、記憶體封裝、或其它記憶體元件之電腦記憶體。記憶體可以是垂直堆疊或是水平堆疊(例如，一邊接一邊)，或者是含有耦合在一起的多個記憶體元件。特別地，堆疊的記憶體DRAM裝置或系統包含具有眾多DRAM晶粒層的記憶體裝置。堆疊記憶體裝置也包含此處稱為系統層或元件之裝置中的系統元件，其中，系統層包含例如CPU(中央處理單元)、記憶體控制器、及其它相關系統元件等元件。系統層包含系統晶片(SoC)。在某些實施例中，邏輯晶片可為應用處理器或是圖形處理單元(GPU)。
隨著堆疊DRAM標準(例如WideIO標準)的出現，在與記憶體堆疊相同的封裝中，DRAM晶圓與例如系統晶片(SoC)晶圓等系統元件相堆疊。堆疊的記憶體利用產生穿過矽晶粒的矽穿孔(TSV)製造技術，以提供穿過記憶體堆疊的訊號路徑。
堆疊記憶體裝置包含系統晶片及一或更多DRAM晶片，DRAM晶片形成與系統晶片耦合的記憶體層。各記憶體層包含眾多記憶體小塊(或部份)。堆疊記憶體裝置包含多通道，其中，通道包含小塊行，例如在記憶體裝置的層的各層中的小塊。在某些實施例中，記憶體裝置可為WideIO共容記憶體裝置。
但是，堆疊記憶體裝置利用大量的連接。舉例而言，記憶體裝置的各通道包含用於要由記憶體裝置處理的命令 之匯流排連接，其中，這些命令包含記憶體的列命令(或是，更一般而言，第一型命令)及行命令(或第二型命令)。
在某些實施例中，方法、設備或系統提供彈性命令定址。在某些實施例中，彈性命令定址包含用於記憶體之共用的列及行命令定址。在某些實施例中，記憶體提供增進的命令效率給使用共用定址的介面以及消除用於某些命令的定址之專用接腳。
記憶體由列及行共同地定址，其中，在匯流排中使用一些位元以用於列及行操作。在實例中，在高頻寬記憶體(HBM)中，有8個分別的128位元通道設有用於各自的專用列及行位址。在本實例中，切換至列命令使用6位元之共用的列及行匯流排會每一通道節省6支接腳，或是每一介面節省48支接腳
在某些實施例中，與利用列及行命令的習知記憶體相對地，方法、設備、或系統提供彈性定址系統，在單一共用匯流排中允許列命令及行命令。在某些實施例中，記憶體操作而免除列命令專用接腳，但仍然支援使用具有共同命令接腳的共用匯流排之列命令。
在某些實施例中，記憶體包含指定列命令、行命令、或其它命令之匯流排上的一或更多接腳。在一實例中，二位元的共用匯流排可以用以指定列命令，其中，某訊號結合未用於行或其它命令及因而用以指定列命令。在實施中，由DRAM偵測到的第一接腳上的低訊號及第二接腳 上的高訊號造成將輸入解譯成列命令。在某些實施例中，訊號是未使用的用於行命令的結合，因而未降低行命令可利用的位元數目。
在某些實施例中，不操作(NOP)列命令及NOP行命令結合成用於共用匯流排的單一命令，藉以免除命令。在某些實施例中，藉由辨認用於列命令及行命令的NOP，記憶體允許免除一命令。
在某些實施例中，記憶體包含模式暫存器位元以允許在共用匯流排模式與分開匯流排模式之間選擇。在某些實施例中，在共用匯流排模式中，記憶體辨認共用匯流排接腳上的列及行命令，以及，在分開匯流排模式中，記憶體辨認列匯流排接腳上的列命令以及行匯流排接腳上的行命令。在某些實施例中，記憶體內定為共用匯流排，以及，在接收MRS(模式暫存器集)命令時，記憶體從共用模式切換至分開模式。
在特定實施中，DDR4 SDRAM(雙倍資料速率型式4，同步動態隨機存取記憶體)是具有高頻寬介面的動態隨機存取記憶體(DRAM)的型式。DDR RAM是雙倍資料速率RAM。雖然DDR RAM設計用於各式各樣的時脈速率，以DDR-266 RAM為例，以133MHz時脈操作，同時使用時脈循環的領先及落後邊緣。依此方式，RAM具有266MHz的等效時脈速率，因而為雙倍資料速率。在某些實施例中，在記憶體中使用DDR命令，記憶體提供彈性定址以致於DDR列命令及行命令在共用命令匯流排的共同接 腳上被辨認。
圖1顯示共用的命令記憶體架構的實施例。在某些實施例中，記憶體100包含眾多通道105，通道105包含第一通道(通道0)110及記憶體控制器150。記憶體100可為堆疊記憶體裝置，包含WideIO共容裝置。在某些實施例中，記憶體裝置的第一通道110包含用於儲存資料的記憶體庫115、用於對記憶體的通道傳輸資料的匯流排130、用以建立用於匯流排的共用模式或是分開列及行模式之模式暫存器120、以及用以處理匯流排的模式的切換之邏輯125。
在某些實施例中，模式暫存器內定於共用模式，在接收用於此模式的切換之命令時，邏輯將匯流排130的操作切換至分開列及行模式。在某些實施例中，匯流排包含用於共用命令或用於行命令的第一部份135及用於列命令的第二部份140。在某些實施例中，在包含堆疊記憶體裝置的某裝置中，邏輯125利用第一部份135以解譯列及行命令，藉此免除與匯流排的第二部份140連接的接腳的需求以用於列命令的處理。
圖2是利用共用的命令操作之記憶體裝置的通道的實施例。在某些實施例中，在圖2中，記憶體裝置包含眾多通道205，顯示為八個通道，通道0至通道7。在某些實施例中，各通道包含記憶體層的小塊的堆疊或行。
在某些實施例中，通道0 210包含共用記憶體匯流排215，例如圖1中的匯流排130的第二部份135中所示 般，以用於列及行命令的處理而不要求分別的接腳來接收列命令訊號。
圖3顯示記憶體的通道特徵。在此顯示中，通道特徵300包含為了更大的記憶體之增加接腳數目的需求，更大的記憶體為例如所示之密度為8Gb、16Gb、及32Gb的記憶體。記憶體分割成多個通道會要求在各通道的命令定址，因而要求記憶體的單一通道要求的多個接腳。在某些實施例中，記憶體包含彈性命令定址，例如利用圖1中所示的記憶體架構，以允許命令的型式的定址所要求的專用接腳的數目減少。在某些實施例中，共用匯流排允許使用共同接腳以定址列及行命令。
圖4顯示記憶體的行命令的定址。在某些實施例中，列命令400在被指定為在R(列)接腳R(0)至R(5)的六支DDR CA(命令/位址)接腳上被編碼。但是，列命令的數目可以改變，以及一般地被指定為n接腳。如同圖表的備註中所標示般，BA=庫位址，PAR=同位訊號，以及V=有效訊號(H，高，或是L，低)。
列命令包含CKE接腳的訊號(SDR命令接腳)，圖3顯示在命令被取樣的時脈週期(CK_t(n))及更早的一時脈週期(CK_t(n-1))的CK接腳狀態，其中，列命令包含CKE H及H，但電源切斷登錄(PDE)及自行更新登入(SRE)為例外，由H及L標示，以及，電源切斷&自行更新(PDX/SRX)由L及H標示。如同所示，列命令包含列不操作(RNOP)命令。
在某些實施例中，記憶體包含共同用匯流排，允許免除專用接腳R(0)至R(5)用於列命令的定址。
圖5顯示記憶體的行命令的定址。在某些實施例中，行命令500在被指定為在C(行)接腳C0至C7的八支DDR CA接腳上被編碼。但是，行接腳的數目可以改變，以及此處一般地稱為(n+m)接腳，表示比如圖4中所示之列命令定址要求的接腳n數目多m接腳數目。行命令包含CKE接腳在命令被取樣的時脈週期(CK_t(n))及更早的一時脈週期(CK_t(n-1))處於值H及H。如同所示，行命令包含行不操作(CNOP)命令。
值得注意的是，行命令一般始於C(0,1)=(H,L)，而行NOP始於(H,H)，及，模式暫存器集(MRS)始於(L,L)。對於任何行命令位址，C(0,1)不等於(L,H)。
因此，圖4及5中所示的列及行命令要求總共十四支接腳，以用於命令定址，6(n)支用於列命令定址，以及，8(n+m)支用於行命令定址。在某些實施例中，分配給行定址的接腳用於共用匯流排，共用匯流排提供圖4中所示的列命令的處理及圖5中所示的行命令，而免除列命令接腳R(0)至R(5)。在某些實施例中，對於記憶體裝置的眾多通道中的各通道免除這些接腳，因而允許記憶體裝置的所需接腳顯著地降低。
圖6顯示共用命令匯流排的實施例的行及列命令的定址。在某些實施例中，圖4及5的命令由共用命令匯流排支援，其中，命令600由八支被指定為RC(列行)接腳 RC(0)至RC(7)的CA接腳定址。
在某些實施例中，接腳的數目是8，或是(n+m)，允許n(其中，在此情形中，n=6)以上增加的m(其中，在此情形中，m=2)用於列命令定址，以允許列命令的指定(或是，一般用以分開第一組命令與第二組合令)。在某些實施例中，列命令可以使用RC0及RC1接腳上二增加的位元(相較於列命令接腳)，其中，對於命令為RC(0,1)=(L,H)，藉以由未用於行命令的初始訊號結合指定列命令。
在某些實施例中，共用的命令包含共同不操作(共同NOP)以替代CNOP及RNOP命令，藉此免除用於列命令的分別的NOP命令的需求。在某些實施例中，共用匯流排允許免除圖4中被指定為R(0)至R(5)的列CA接腳。
圖7顯示包含用於通道的共用匯流排之記憶體裝置的實施例；在此顯示中，例如WideIO記憶體裝置等3D堆疊記憶體裝置700包含設於基底730上的系統層或其它元件715，系統層或其它元件715與此處也稱為記憶體堆疊之一或更多DRAM記憶體晶粒層705耦合。在某些實施例中，系統元件715可為系統晶片(SoC)或是其它類似元件。在此顯示中，DRAM記憶體晶粒層包含四記憶體晶粒層。但是，實施例不限於記憶體堆疊705中任何特定數目的記憶體晶粒層，而是可以包含更多或更少的記憶體晶粒層。各晶粒層包含一或更多切片或部份，以及，具有一或更多不同的通道，包含通道0 740。各晶粒層包含溫度補 償自行更新(TCSR)電路以克服熱議題，其中，TCSR及模式暫存器是裝置的管理邏輯的一部份。
在其它元件之中，系統元件715包含例如WideIO記憶體控制器等記憶體控制器750以用於記憶體堆疊705。在某些實施例中，各記憶體晶粒層，而記憶體堆疊的頂部(或最外部)記憶體晶粒層是可能的例外，包含眾多矽穿孔(TSV)720，以提供穿過記憶體晶粒層的路徑。雖然為了便於說明，而在圖7中提供小量的TSV，但是，真正的TSV數目可以更大。
在某些實施例中，例如所示的通道0等記憶體的各通道包含共用匯流排，以用於處理行及列命令，藉以允許減少用於記憶體的通道之命令定址所需的接腳數目。在某些實施例中，通道包含圖1中所示之共用命令記憶體架構的元件。
圖8是流程圖，顯示記憶體的共用命令操作的實施例。在某些實施例中，在805，例如記憶體裝置的通道等記憶體被初始化或是被存取。在某些實施例中，記憶體可以選取內定模式，其中，在810，模式是共用命令匯流排模式。在某些實施例中，在812，記憶體接收關於匯流排模式的命令，其中，命令可為設定匯流排模式之MRS(模式暫存器集)命令。
在某些實施例中，假使在815中模式是分開匯流排模式，則在820中，命令的型式被分開地處理，例如，列命令在列位址接腳上被接收，以及被解譯為如圖4中所示， 以及，行命令在行位址接腳上被接收，以及被解譯為如圖5中所示。
在某些實施例中，在815中，假使模式是共用匯流排模式，則在接收任何型式的命令時，在825中，命令在共用匯流排上被處理，例如，列命令及行命令在列行位址接腳上被接收，以及被解譯為如圖6中所示。在特定實施中，一命令當RC(0,1)=(H,H)830被解譯為共同NOP命令835，其中，共同NOP命令取代列NOP命令以及行NOP命令；一命令當RC(0,1)=(L,H)之命令840被解譯為列命令845；以及，在850中，命令被另外地解譯為行命令。
圖9顯示包含具有用於共用命令操作的元件之堆疊記憶體的設備或系統的實施例。計算裝置900代表包括例如膝上型電腦、平板電腦(包含具有觸控顯示幕而無分開的鍵盤之裝置；具有觸控顯示幕及鍵盤之裝置；具有稱為「立即開機」操作的快速初始化的裝置；以及，在操作時一般連接至網路的裝置，稱為「總是連線」)、行動電話、或是智慧型手機、無線賦能電子讀取器等行動計算裝置、或是其它無線行動裝置之計算裝置。將瞭解，在裝置900中大致顯示此裝置的眾多組件中的某些組件而非全部組件。這些組件可以由一或更多匯流排或是其它連結連接。
裝置900包含處理器910，處理器910執行裝置900的主要處理操作。處理器910包含一或更多實體裝置，例如微處理器、應用處理器、微控制器、可編程邏輯裝置、 或其它處理機構。由處理器910執行的處理操作包含作業平台或是作業系統的執行，作業平台或是作業系統會有應用、裝置功能、或二者在其上執行。處理操作包含與使用人或是其它裝置的I/O(輸入/輸出)有關的操作、與電力管理有關的操作、或是都與連接裝置900至另一裝置有關的操作。處理操作也包含與音頻I/O、顯示I/O、或二者有關的操作。
在一實施例中，裝置900包含音頻子系統920，音頻子系統920代表與提供音頻功能給計算裝置有關的硬體(例如音頻硬體及音頻電路)以及軟體(例如驅動程式及編解碼)組件。音頻功能包含揚音器、耳機、或此二種音頻輸出、以及麥克風輸入。用於這些功能的裝置整合於裝置900中、或是連接至裝置900。在一實施例中，藉由提供由處理器910接收及處理的音頻命令，使用者與裝置900互動。
顯示子系統930代表提供具有視覺、觸覺、或二者的元件給使用者以與計算裝置互動之顯示器的硬體(例如顯示裝置)及軟體(例如驅動程式)組件。顯示子系統930包含顯示介面932，其包含用以提供顯示給使用者的特定顯示幕或硬體裝置。在一實施例中，顯示介面932包含與處理器910分開的邏輯以執行與顯示器有關的至少某些處理。在一實施例中，顯示子系統930包含觸控顯示幕裝置，提供輸出及輸入給使用者。
I/O控制器940代表與使用者互動有關的硬體裝置及 軟體組件。I/O控制器940操作以管理音頻子系統920、顯示子系統930、或此二子系統的一部份之硬體。此外，I/O控制器940顯示用於連接至裝置900之增加的裝置之連接點，經由連接點，使用者可以與系統互動。舉例而言，附著至裝置900的裝置可以包含麥克風裝置、揚音器或立體音響系統、影像系統或其它顯示裝置、鍵盤或小鍵盤裝置、或例如卡片讀取器或其它裝置等用於特定應用的其它I/O裝置。
如上所述，I/O控制器940與音頻子系統920、顯示子系統930、或此二子系統互動。舉例而言，經由麥克風或其它音頻裝置之輸入提供用於裝置900的一或更多應用或功能之輸入或命令。此外，取代顯示輸出或是顯示輸出之外，提供音頻輸出。在另一實例中，假使顯示子系統包含觸控顯示幕，則顯示裝置也作為輸入裝置，至少部份地由I/O控制器940管理。在裝置900上也有增加的按鍵或開關，以提供由I/O控制器940管理的I/O功能。
在一實施例中，I/O控制器940管理例如加速計、相機、光感測器或其它環境感測器等裝置、或是包含在裝置900中的其它硬體。輸入是直接使用者互動的一部份，以及提供環境輸入給系統以影響其操作(例如雜訊濾波、為亮度偵測而調整顯示器、施加用於相機之閃光燈、或其它特點)。
在一實施例中，裝置900包含電力管理950，以管理電池電力使用、電池的充電、及與省電操作有關的特點。
在某些實施例中，記憶體子系統960包含記憶體裝置，以用於在裝置900中儲存資訊。處理器910對記憶體子系統960的元件讀取及寫入資料。記憶體包含非依電性記憶體裝置(假使供應至記憶體裝置的電力中斷，具有的狀態仍然不變)、依電性記憶體裝置(假使供應至記憶體裝置的電力中斷，具有的狀態是未定的)、或此二種記憶體。記憶體960儲存應用資料、使用者資料、音樂、相片、文件、或其它資料、以及與系統900的應用及功能的執行有關之系統資料(無論是長期或暫時的)。
在某些實施例中，記憶體子系統960包含堆疊記憶體裝置962，其中，堆疊記憶體裝置包含共用命令定址，共用命令定址包含例如圖1中所示的記憶體架構。
連結970包含硬體裝置(例如用於無線通訊、有線通訊、或此二種通訊之通訊硬體及連接器)及軟體組件(例如，驅動程式、協定堆疊)，以使裝置900能夠與外部裝置通訊。裝置可以是分開的裝置，例如其它計算裝置、無線存取點或基地台、以及例如耳機、印表機等週邊裝置、或其它裝置。
連結970包含多個不同型式的連結。一般而言，裝置900顯示為蜂巢式連結972及無線連結974。蜂巢式連結972一般意指由無線載體提供的蜂巢式網路連結，例如經由4G/LTE(長期演進)、GSM(用於行動通訊的全球系統)或變異或衍生、CDMA(分碼多存取)或變異或衍生、TDM(分時多工)或變異或衍生、或其它蜂巢式服務標準提供。無 線連結974係指非蜂巢式的無線連結，以及包含個人區域網路(例如藍芽)、區域網路(例如WiFi)、廣域網路(例如WiMax)、及其它無線通訊。連結包含一或更多全方向或有方向性的天線976。
週邊連接980包含硬體介面及連接器、以及軟體組件(例如，驅動程式、協定堆疊)，以形成週邊連接。將瞭解，裝置900可為至其它計算裝置的週邊裝置(「至」982)、以及具有連接至其的週邊裝置(「來自」984)。裝置900通常具有「駐泊」連接器，為了例如管理(例如下載、上載、改變、或同步)裝置900上的內容等目的，而連接至其它計算裝置。此外，駐泊連接器允許裝置900連接至某些週邊裝置，這些週邊裝置允許裝置900控制輸出至例如影音或其它系統的內容。
除了專有的駐泊連接器或其它專有的連接硬體之外，裝置900經由共同或標準為基礎的連接器而形成週邊連結980。共同型式包含通用串列匯流排(USB)連接器(包含任何數目的不同硬體介面)、包含MiniDisplayPort(MDP)的顯示埠(DisplayPort)、高清晰度多媒體介面(HDMI)、火線(Firewire)、或其它型式。
圖10是包含具有用於共用命令操作的元件之堆疊記憶體的計算系統的實施例。計算系統包含電腦、伺服器、遊戲機台、或其它計算設備。在此顯示中，未顯示某些不適合本說明之標準的及習知的組件。在某些實施例之下，計算系統1000包括互連或交叉開關1005或其它用於資料 傳輸的機構。計算系統1000包含與互連1005耦合的用於處理資訊的處理機構，例如一或更多處理器1010。處理器1010包括一或更多實體處理器及一或更多邏輯處理器。為了簡明起見，互連1005顯示為單一互連，但是，可以代表多個不同的互連或是匯流排，以及，對這些互連的組件連接可以改變。圖10中所示的互連1005是代表任何一或更多分別的實體匯流排、點對點連接、或是都由適當的橋接器、配接器、或控制器連接。
在某些實施例中，計算系統1000又包括隨機存取記憶體(RAM)或其它動態儲存裝置或元件以作為主記憶體1015，用於儲存要由處理器1010執行的資訊及指令。RAM記憶體包含要求記憶體內容更新的動態隨機存取記憶體(DRAM)、以及未要求更新內容但成本增本的靜態隨機存取記憶體(SRAM)。在某些實施例中，主記憶體包含應用的主動儲存，應用包括由計算系統的使用者用於網路瀏覽活動的瀏覽器應用。DRAM記憶體包含同步動態隨機存取記憶體(SDRAM)及延伸資料輸出動態隨機存取記憶體(EDO DRAM)，同步動態隨機存取記憶體(SDRAM)包含時脈訊號以控制訊號。在某些實施例中，系統的記憶體包含某些暫存器或其它特別用途記憶體。
在某些實施例中，主記憶體1015包含堆疊記憶體1017，其中，堆疊記憶體裝置包含共用命令定址，共用命令定址包含例如圖1中所示的記憶體架構。
計算系統1000也包括唯讀記憶體(ROM)1020或其它 靜態儲存裝置，用於儲存用於處理器1010的靜態資訊及指令。計算系統1000包含一或更多非依電性記憶體元件1025，用於某些元件的儲存。
一或更多發送器或接收器1040也耦合至互連1005。在某些實施例中，計算系統1000包含用於資料接收或傳送的一或更多埠1045。計算系統1000又包含一或更多全方向或方向性天線1047，用於經由射頻訊號以接收資料。
在某些實施例中，計算系統1000包含一或更多輸入裝置1050，其中，輸入裝置包含鍵盤、滑鼠、觸控墊、語音命令辨識、姿勢辨識、或其它用於提供輸入給計算系統的裝置中之一或更多。
計算系統1000也經由互連1005而耦合至輸出顯示器1055。在某些實施例中，顯示器1055包含液晶顯示器(LCD)或是任何其它顯示技術，用以顯示資訊或內容給使用者。在某些環境中，顯示器1055包含也作為輸入裝置的至少一部份之觸控顯示幕。在某些環境中，顯示器1055可為或包含音頻裝置，例如用於提供音頻資訊的揚音器。
計算系統1000也包括電力裝置或系統1060，電力裝置或系統1060包括電源供應器、電池、太陽能電池、燃料電池、或用於提供或產生電力的其它系統或裝置。由電力裝置或系統1060提供的電力可以如同所需地分配給計算系統1000的元件。
在上述說明中，為了說明，揭示眾多特定細節以助於完整瞭解本發明。但是，習於此技藝者將清楚知道，不用這些特定細節的某些細節，仍可實施本發明。在其它情形中，以方塊圖形式，顯示習知的結構及裝置。在顯示的組件之間有中間結構。此處所述或顯示的組件具有未顯示或說明的其它輸入或輸出。
各式各樣的實施例包含各式各樣的處理。這些處理可以由硬體組件執行或是以電腦程式或機器可執行的指令具體實施，電腦程式或機器可執行的指令係促使由指令程式化的一般用途或特定用途處理器或邏輯電路來執行處理。替代地，以硬體及軟體的結合，執行處理。
各式各樣的實施例的部份可以以電腦程式產品提供，電腦程式產品包含儲存有電腦程式指令之非暫時電腦可讀取儲存媒體，所述電腦程式指令用以將電腦(或其它電子裝置)程式化以由一或更多處理器執行而執行根據某些實施例的處理。電腦可讀取媒體包含但不限於軟碟、光碟、光碟唯讀記憶體(CD-ROM)、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹拭可編程唯讀記憶體(EPROM)、電可抹拭可編程唯讀記憶體(EEPROM)、磁性或光學卡、快閃記憶體、或適用於儲存電子指令的其它型式的電腦可讀取的媒體。此外，實施例也下載作為電腦程式產品，其中，程式可從遠端電腦傳送至請求電腦。
這些方法中的很多方法是以它們的基本形式說明，但 是，在不悖離本發明的基本範圍之下，處理可以加至這些方法中的任何方法或是從這些方法中的任何方法刪除，以及資訊可以加至上述訊息或自上述訊息刪除。習於此技藝者將清楚可以作很多進一步的修改及調整。特定的實施例非用以限定本發明而是用以說明它。本發明的實施例的範圍不是由上述提供的特定實例決定，而僅由後述的申請專利範圍界定。
假使說元件「A」耦合至元件「B」或元件「A」與元件「B」耦合，則元件A可以直接耦合至元件B或是經由例如元件C而間接地耦合。當說明書或申請專利範圍述及組件、特點、結構、處理、或特徵A「造成」組件、特點、結構、處理、或特徵B，則其意指「A」至少是「B」的部份起因，但是，也有輔助造成「B」的至少一其它組件、特點、結構、處理、或特徵。假使說明書表示組件、特點、結構、處理、或特徵「可以(may)」、「可能(might)」、或「能(could)」被包含，則該特定組件、特點、結構、處理、或特徵未被要求被包含。假使說明書或申請專利範圍述及「一(a或an)」元件，則這並非意指僅有一個所述元件。
實施例是本發明的實施或實例。在本說明書中述及「實施例」、「一實施例」、「某些實施例」、或「其它實施例」係意指配合實施例所述的特定特點、結構、或特徵是包含在至少某些實施例中，但不一定包含在所有實施例中。在不同處出現之「實施例」、「一實施例」、或 「某些實施例」不一定都意指相同實施例。應瞭解，在本發明的舉例說明的實施例的上述說明中，為了使揭示流暢簡潔及助於瞭解各式各樣的發明態樣中之一或更多，各式各樣的特點有時聚集在單一實施例中、其說明或圖式中。但是，本揭示的方法並非被解譯為反應申請專利範圍的發明要求比各申請專利範圍項中記載的特點更多的特點。然而，如同下述申請專利範圍反應般，發明的態樣在於比單一上述揭示的實施例的所有特點少。因此，申請專利範圍於此併入本說明中，而各申請專利範圍項代表它自己的本發明的分別實施例。
在某些實施例中，記憶體裝置包含DRAM、以及與DRAM耦合的系統元件，系統元件包含用於DRAM的控制的記憶體控制器。DRAM包含記憶體庫、包含用於接收命令的眾多接腳之匯流排、以及邏輯，其中，邏輯提供用於第一組接腳上接收的第一型命令及第二型命令的匯流排的共用操作。在某些實施例中，第一型命令是行命令，第二型命令是列命令。
在某些實施例中，邏輯又在提供匯流排的共用操作之第一模式與提供用於在作為專用接腳的第一組接腳上接收第一型命令及在第二組接腳上接收第二型命令的分別匯流排操作的第二模式之間切換。在某些實施例中，第一模式未要求包含第二組接腳。
在某些實施例中，記憶體裝置又包含用於第一模式或第二模式的指示之模式暫存器，邏輯根據模式暫存器的狀 態而切換至第一模式或第二模式。
在某些實施例中，DRAM是記憶體裝置的眾多通道中的第一通道。
在某些實施例中，方法包含初始化DRAM；接收用於DRAM的命令，用於DRAM的命令匯流排提供用於第一型命令及第二型命令的共用操作，匯流排具有用於接收命令的第一組接腳；將命令解譯，其中，將命令解譯包含在決定命令的位元組處於第一狀態時，將命令解譯為第一型命令，以及，在決定命令的位元組處於第二狀態時，將命令解譯為第二型命令。在某些實施例中，第一型命令是行命令，第二型命令是列命令。
在某些實施例中，將命令解譯又包含在決定命令的位元組處於第三狀態時，將命令解譯為用於第一型命令及第二型命令的不操作(NOP)。
在某些實施例中，方法又包含在提供匯流排的共用操作的第一模式與提供用於在作為專用接腳的第一組接腳上接收第一型命令及在第二組接腳上接收第二型命令的分別匯流排操作的第二模式之間切換。在某些實施例中，第一模式與第二模式之間的切換包含根據模式暫存器的狀態切換至第一模式或第二模式。在某些實施例中，在第一模式與第二模式之間的切換包含根據收到的模式暫存器集(MRS)命令而設定模式暫存器。在某些實施例中，方法又包含內定於用於DRAM的第一模式。
在某些實施例中，系統包含處理器以處理用於系統的 資料；與全方向天線耦合的發送器、接收器、或二者以發送資料、接收資料、或二者；以及，用於資料儲存的記憶體裝置。記憶體裝置包含動態隨機存取記憶體(DRAM)；以及，與DRAM耦合的系統元件，系統元件包含用於DRAM的控制的記憶體控制器。DRAM包含記憶體庫、包含用於接收命令的眾多接腳之匯流排、以及邏輯，其中，邏輯提供用於第一組接腳上接收的行命令及列命令的匯流排的共用操作。
在某些實施例中，邏輯又在提供匯流排的共用操作之第一模式與提供用於在作為專用接腳的第一組接腳上接收行命令或列命令中之一以及在第二組接腳上接收行命令或列命令中之另一命令的分別匯流排操作的第二模式之間切換。在某些實施例中，第一模式未要求包含第二組接腳。在某些實施例中，記憶體裝置又包含用於第一模式或第二模式的指示之模式暫存器，邏輯根據模式暫存器的狀態而切換至第一模式或第二模式。
在某些實施例中，非暫時電腦可讀取的儲存媒體具有儲存於其上的代表指令序列的資料，當指令序列由處理器執行時，促使處理器執行操作，所述操作包含：初始化DRAM；接收用於DRAM的命令匯流排的命令，命令匯流排提供用於行命令及列命令的共用操作，匯流排具有用於接收命令的第一組接腳；將命令解譯，其中，將命令解譯包含在決定命令的位元組處於第一狀態時，將命令解譯為列命令，以及，在決定命令的位元組處於第二狀態時，將 命令解譯為行命令。
在某些實施例中，將命令解譯又包含在決定命令的位元組處於第三狀態時，將命令解譯為用於行命令及列命令的NOP。
在某些實施例中，媒體又包含指令，用於在提供匯流排的共用操作的第一模式與提供用於在作為專用接腳的第一組接腳上接收行命令或列命令中之一以及在第二組接腳上接收行命令或列命令中之另一命令的分別匯流排操作的第二模式之間切換。在某些實施例中，第一模式與第二模式之間的切換包含根據模式暫存器的狀態切換至第一模式或第二模式。
在某些實施例中，媒體又包含用於內定於用於DRAM的第一模式指令。
100‧‧‧記憶體
105‧‧‧通道
110‧‧‧第一通道
115‧‧‧記憶體庫
120‧‧‧模式暫存器
125‧‧‧邏輯
130‧‧‧匯流排
135‧‧‧行/共用命令
140‧‧‧列命令
150‧‧‧記憶體控制器

Claims (22)

  1. 一種記憶體裝置，包括：動態隨機存取記憶體(DRAM)；以及，與該DRAM耦合的系統元件，該系統元件包含用於該DRAM的控制的記憶體控制器；其中，該DRAM包含：記憶體庫，匯流排，該匯流排包含用於接收命令的多數接腳、以及邏輯，其中，該邏輯提供用於第一組接腳上收到的第一型命令及第二型命令的該匯流排的共用操作。
  2. 如申請專利範圍第1項之記憶體裝置，其中，該第一型命令是行命令，該第二型命令是列命令。
  3. 如申請專利範圍第1項之記憶體裝置，其中，該邏輯又在提供該匯流排的共用操作之第一模式與提供用於在作為專用接腳的該第一組接腳上接收該第一型命令及在第二組接腳上接收該第二型命令的分別匯流排操作的第二模式之間切換。
  4. 如申請專利範圍第3項之記憶體裝置，其中，該第一模式未要求包含該第二組接腳。
  5. 如申請專利範圍第3項之記憶體裝置，又包括用於該第一模式或該第二模式的指示之模式暫存器，該邏輯根據該模式暫存器的狀態而切換至該第一模式或該第二模式。
  6. 如申請專利範圍第1項之記憶體裝置，其中，該DRAM是該記憶體裝置的多數通道中的第一通道。
  7. 一種方法，包括：初始化動態隨機存取記憶體(DRAM)；接收用於該DRAM的命令，用於該DRAM的命令匯流排提供用於第一型命令及第二型命令的共用操作，該匯流排具有用於接收命令的第一組接腳；將該命令解譯，其中，將該命令解譯包含：在決定該命令的位元組處於第一狀態時，將該命令解譯為第一型命令，以及，在決定該命令的位元組處於第二狀態時，將該命令解譯為第二型命令。
  8. 如申請專利範圍第7項之方法，其中，該第一型命令是行命令，該第二型命令是列命令。
  9. 如申請專利範圍第7項之方法，其中，將該命令解譯又包含在決定該命令的位元組處於第三狀態時，將該命令解譯為用於該第一型命令及該第二型命令的不操作(NOP)。
  10. 如申請專利範圍第7項之方法，又包括在提供該匯流排的共用操作的第一模式與提供用於在作為專用接腳的該第一組接腳上接收該第一型命令及在第二組接腳上接收該第二型命令的分別匯流排操作的第二模式之間切換。
  11. 如申請專利範圍第10項之方法，其中，在該第一模式與該第二模式之間的切換包含根據模式暫存器的狀 態切換至該第一模式或該第二模式。
  12. 如申請專利範圍第11項之方法，其中，在該第一模式與該第二模式之間的切換包含根據收到的模式暫存器集(MRS)命令而設定該模式暫存器。
  13. 如申請專利範圍第10項之方法，又包含內定於用於該DRAM的該第一模式。
  14. 一種系統，包括：處理器，用以處理用於該系統的資料；與全方向天線耦合的發送器、接收器、或二者，用以發送資料、接收資料、或二者；以及，用於資料儲存的記憶體裝置，該記憶體裝置包含：動態隨機存取記憶體(DRAM)；以及，與該DRAM耦合的系統元件，該系統元件包含用於該DRAM的控制的記憶體控制器，其中，該DRAM包含：記憶體庫、匯流排，包含用於接收命令的多數接腳、以及邏輯，其中，該邏輯提供用於第一組接腳上接收的行命令及列命令的該匯流排的共用操作。
  15. 如申請專利範圍第14項之系統，其中，該邏輯又在提供該匯流排的共用操作之第一模式與提供用於在作為專用接腳的第一組接腳上接收行或列命令中之一以及在第二組接腳上接收行或列命令中之另一命令的分別匯流排操作的第二模式之間切換。
  16. 如申請專利範圍第15項之系統，其中，該第一模式未要求包含該第二組接腳。
  17. 如申請專利範圍第15項之系統，其中，該記憶體裝置又包含用於該第一模式或該第二模式的指示之模式暫存器，該邏輯根據該模式暫存器的狀態而切換至該第一模式或該第二模式。
  18. 一種非暫時電腦可讀取的儲存媒體，具有代表指令序列的資料儲存於上，當該指令序列由處理器執行時，促使該處理器執行操作，該操作包括：初始化動態隨機存取記憶體(DRAM)；接收用於該DRAM的命令匯流排的命令，該命令匯流排提供用於行命令及列命令的共用操作，該匯流排具有用於接收命令的第一組接腳；將該命令解譯，其中，將該命令解譯包含：在決定該命令的位元組處於第一狀態時，將該命令解譯為列命令，以及，在決定該命令的位元組處於第二狀態時，將該命令解譯為行命令。
  19. 如申請專利範圍第18項之媒體，其中，將該命令解譯又包含在決定該命令的位元組處於第三狀態時，將該命令解譯為用於行命令及列命令的不操作(NOP)。
  20. 如申請專利範圍第18項之媒體，其中，該媒體又包含指令，當由處理器執行時，促使該處理器執行包括下述的操作： 在提供該匯流排的該共用操作的第一模式與提供用於在作為專用接腳的該第一組接腳上接收行命令或列命令中之一以及在第二組接腳上接收行命令或列命令中之另一命令的分別匯流排操作的第二模式之間切換。
  21. 如申請專利範圍第20項之媒體，其中，在該第一模式與該第二模式之間的切換包含根據模式暫存器的狀態切換至該第一模式或該第二模式。
  22. 如申請專利範圍第20項之媒體，其中，該媒體又包含指令，當由處理器執行時，促使該處理器執行包括下述的操作：內定於用於該DRAM的該第一模式。
TW102120902A 2012-06-28 2013-06-13 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統 TWI493338B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/536,663 US9202551B2 (en) 2012-06-28 2012-06-28 Flexible command addressing for memory

Publications (2)

Publication Number Publication Date
TW201418981A true TW201418981A (zh) 2014-05-16
TWI493338B TWI493338B (zh) 2015-07-21

Family

ID=49779436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120902A TWI493338B (zh) 2012-06-28 2013-06-13 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統

Country Status (4)

Country Link
US (3) US9202551B2 (zh)
DE (1) DE112013003219T5 (zh)
TW (1) TWI493338B (zh)
WO (1) WO2014004010A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261204A (zh) * 2018-11-30 2020-06-09 爱思开海力士有限公司 存储系统

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972376B2 (en) * 2013-11-07 2018-05-15 International Business Machines Corporation Memory device for interruptible memory refresh
US10096353B2 (en) 2013-11-07 2018-10-09 International Business Machines Corporation System and memory controller for interruptible memory refresh
JP2015230611A (ja) * 2014-06-05 2015-12-21 富士通株式会社 電子デバイス及び電子デバイスの制御方法
US9600183B2 (en) 2014-09-22 2017-03-21 Intel Corporation Apparatus, system and method for determining comparison information based on memory data
US9530468B2 (en) 2014-09-26 2016-12-27 Intel Corporation Method, apparatus and system to manage implicit pre-charge command signaling
US9570142B2 (en) * 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
US10079049B2 (en) * 2016-06-08 2018-09-18 Micron Technology, Inc. Stack access control for memory device
TWI757300B (zh) * 2016-06-08 2022-03-11 南韓商三星電子股份有限公司 用於執行內部程序之記憶體裝置及其操作方法
US10282264B1 (en) 2017-11-09 2019-05-07 Micron Technology, Inc. Apparatus and methods for repairing memory devices including a plurality of memory die and an interface
US11392299B2 (en) 2019-12-20 2022-07-19 Micron Technology, Inc. Multi-purpose signaling for a memory system
WO2021133692A1 (en) 2019-12-26 2021-07-01 Micron Technology, Inc. Truth table extension for stacked memory systems
KR20220037142A (ko) 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템
US11922066B2 (en) * 2021-01-21 2024-03-05 Rambus Inc. Stacked device communication

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715407A (en) 1992-03-06 1998-02-03 Rambus, Inc. Process and apparatus for collision detection on a parallel bus by monitoring a first line of the bus during even bus cycles for indications of overlapping packets
US5600605A (en) * 1995-06-07 1997-02-04 Micron Technology, Inc. Auto-activate on synchronous dynamic random access memory
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
US6625716B2 (en) * 2001-06-28 2003-09-23 Intel Corporation Method apparatus, and system for efficient address and data protocol for a memory
GB2399899B (en) 2003-03-27 2005-06-22 Micron Technology Inc Active memory command engine and method
TWI271003B (en) * 2004-05-11 2007-01-11 Benq Corp Antenna device
US20060184726A1 (en) * 2005-02-11 2006-08-17 Nokia Corporation Flexible access and control of Dynamic Random Access Memory
US7349233B2 (en) * 2006-03-24 2008-03-25 Intel Corporation Memory device with read data from different banks
KR100866958B1 (ko) 2007-02-08 2008-11-05 삼성전자주식회사 고속 ｄｒａｍ의 정확한 독출 레이턴시를 제어하는 방법 및장치
KR100909965B1 (ko) 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법
US20090296514A1 (en) * 2008-05-29 2009-12-03 Chih-Hui Yeh Method for accessing a memory chip
US20100005214A1 (en) 2008-07-01 2010-01-07 International Business Machines Corporation Enhancing bus efficiency in a memory system
US8253231B2 (en) 2008-09-23 2012-08-28 Marvell International Ltd. Stacked integrated circuit package using a window substrate
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
US8261121B2 (en) 2009-12-24 2012-09-04 Nvidia Corporation Command latency reduction and command bandwidth maintenance in a memory circuit
US8788748B2 (en) * 2012-03-22 2014-07-22 International Business Machines Corporation Implementing memory interface with configurable bandwidth

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261204A (zh) * 2018-11-30 2020-06-09 爱思开海力士有限公司 存储系统
CN111261204B (zh) * 2018-11-30 2023-09-05 爱思开海力士有限公司 存储系统

Also Published As

Publication number Publication date
US20140006699A1 (en) 2014-01-02
US20170300270A1 (en) 2017-10-19
US20160254036A1 (en) 2016-09-01
US10489083B2 (en) 2019-11-26
WO2014004010A1 (en) 2014-01-03
DE112013003219T5 (de) 2015-04-30
US9202551B2 (en) 2015-12-01
TWI493338B (zh) 2015-07-21

Similar Documents

Publication Publication Date Title
TWI493338B (zh) 用於記憶體的彈性命令定址的方法、堆疊記憶體裝置、儲存媒體及其系統
CN104081465B (zh) 用于存储器电路测试引擎的通用地址加扰器
KR101728973B1 (ko) 성능 및 전력을 위해 구성가능한 3ｄ 메모리
KR101678751B1 (ko) 스택 메모리 아키텍처의 별개의 마이크로채널 전압 도메인들
TWI567738B (zh) 使用系統熱感測資料之記憶體操作
KR101642208B1 (ko) 동적 메모리 성능 스로틀링
WO2013081633A1 (en) Stacked memory allowing variance in device interconnects
US9652170B2 (en) Memory device responding to device commands for operational controls
TW201530700A (zh) 記憶體裝置、備有堆疊式記憶體裝置之系統、以及記憶體晶粒元件（二）
KR101757995B1 (ko) 메모리 감지 증폭기 전압 변조
US9972610B2 (en) System-in-package logic and method to control an external packaged memory device