TW201417129A - 兩層式薄膜鍵盤的薄膜電路製作方法及其結構 - Google Patents

Abstract

一種兩層式薄膜鍵盤的薄膜電路製作方法及其結構，首先備有一第一薄膜層及一第二薄膜層，於該第一薄膜層及該第二薄膜層分別成形有一第一導電層及一第二導電層，在於該第一導電層及該第二導電層上成形有一保護層及複數間隔墊。接著，在該第一薄膜層及該第二膜層與沿著該第一導電層及第二導電層、保護層及間隔墊相鄰的第一薄膜層與該第二薄膜層的位置上塗佈有防水層。最後，將第一薄膜層與該第二薄膜層貼合，該防水層會使該第一薄膜層與該第二膜層黏合，以及防止外部的水氣進入於該第一薄膜層與該第二膜層之間。

Description

兩層式薄膜鍵盤的薄膜電路製作方法及其結構

本發明係有關一種薄膜鍵盤，尤指一種薄膜鍵盤的兩層式薄膜電路的製作方法及其結構。

已知，筆記型電腦由於具有便於隨身攜帶及即時上網通訊之功能。由於目前的筆記型電腦的薄膜鍵盤之按鍵均係採用薄型按鍵結構，主要係於鍵帽與底板間組裝安裝一架橋式支撐結構外，還包含有一薄膜印刷電路。在鍵帽被按下後，連動該架橋式的支撐結構，讓該鍵帽順利壓掣於該薄膜印刷電路上，使該薄膜印刷電路上的接觸墊接觸導通，將接觸導通後的電訊傳遞於電腦上，以完成操作介面的輸入訊號輸入。

傳統的薄膜印刷電路製作時需要三層的上薄膜層、中薄膜層及下薄膜層。在製作過程中，分別先於該上薄膜層及下薄膜層上以銀漿印刷有導電線路層，在該導電線路層印刷完成後，在該導電線路層的線路兩側再印刷上防水膠在上薄膜層與該下薄膜層貼合時，將該中薄膜層貼於該上、下薄膜層之間並利用防水膠進行黏合。在上薄膜層、中薄膜層及下薄膜層黏合後，不但具有防水作用，而且具有氣道來防止上、中、下三層的薄膜層之間產生氣閉現象，同時該中薄膜層可以防止上薄膜層的導電線路層與該下薄膜層的導電線路層之間不發生短路現象。

由於傳統的薄膜印刷電路為三層的結構設計，在製作過程中需考量到氣道、防水及短路等問題，所以導致三層式的薄膜印刷電路步驟鎖碎不易製作，造成製作成本增加。

因此，本發明之主要目的，在於解決傳統缺失，避免缺失存在，本發明提出利兩層薄膜層製作兩層式的薄膜電路，使製作薄膜電路的步驟更加簡單容易，也降低製作成本及節省材料，也使薄膜電路的厚度更薄。

為達上述之目的，本發明提供一種兩層式薄膜鍵盤的薄膜電路製作方法，包括：

先備有一第一薄膜層及一第二薄膜層；

於該第一薄膜層及該第二薄膜層分別成形有一第一導電層及一第二導電層；

在該第一導電層及該第二導電層上成形有一保護層及複數間隔墊；

於該第一薄膜層及該第二膜層與沿著該第一導電層及第二導電層、保護層及間隔墊相鄰的第一薄膜層與該第二薄膜層的位置上塗佈有防水層；

以該防水層黏合該第一薄膜層與該第二膜層，該間隔墊使該第一薄膜層與該第二薄膜層之間形成氣流通道，及防止外部的水氣進入於該第一薄膜層與該第二膜層之間。

其中，該第一薄膜層及該第二薄膜層上具有複數不同形狀的通孔。

其中，該第一薄膜層及該第二薄膜層為透明的聚對苯二甲酸乙二醇酯。

其中，該第一薄膜層及該第二薄膜層厚度約0.075㎜。

其中，該第一導電層包含有複數個第一接觸墊及複數條連接複數個該第一接觸墊的第一線路，與該第一接觸墊外圍的第一導電層上印製有複數個第一凸點，該複數個第一凸點環設於該第一接觸墊的外圍上。

其中，該第二導電層包含有複數個與該第一接觸墊接觸導電的第二接觸墊及複數條連接該複數個該第二接觸墊的第二線路，於該第二接觸墊的外圍的第二導電層印製有複數個第二凸點，該複數個第二凸點環設於該第二接觸墊上。

其中，該第一導電層及該第二導電層的材料為銀漿。

其中，該保護層係成形於該第一導電層的第一線路及該第二導電層的第二線路上，該保護層的厚度約7~14u。

其中，該保護層成形時，同步在該第一凸點及第二凸點上成形有一第一墊圈及一第二墊圈。

其中，該第一墊圈及該第二墊圈的厚度約12~25u。

其中，該保護層、第一墊圈及該第二墊圈成形時，同步在該第一薄膜層及該第二薄膜層上沿著該第一線路、第二線路路徑及未有第一線路及該第二線路的路徑上成形有複數個間隔墊。

其中，該保護層、第一墊圈、第二墊圈及該間隔墊為紫外光固化樹脂(uv)。

其中，該防水層塗佈該在該第一薄膜層及該第二膜層的通孔邊緣與沿著該第一線路、第二線路、保護層、第一墊圈、第二墊圈及間隔墊相鄰的第一薄膜層與該第二薄膜層的位置上。

其中，該防水層為防水膠，其厚度約為10~22u。

為達上述之目的，本發明提供一種兩層式薄膜鍵盤的薄膜電路結構，包括：

一第一薄膜層，其上具有一第一導電層；

一第二薄膜層，其上具有一第二導電層；

一保護層，係設於該第一導電層及該第二導電層上；

複數間隔墊，係設於該第一薄膜層及該第二薄膜層上；

一防水層，係設於在第一薄膜層及該第二膜層；

其中，該第一薄膜層及該第二薄膜層藉由防水層黏合後，該複數間隔墊使該第一薄膜層與該第二薄膜層之間形成氣流通道，且該防水層可以防止外部的水氣進入於該第一薄膜層與該第二膜層之間。

其中，該第一薄膜層及該第二導電層上具有複數不同形狀的通孔。

其中，該第一導電層包含有複數個第一接觸墊及複數條連接複數個該第一接觸墊的第一線路，與該第一接觸墊外圍的第一導電層上具有複數個第一凸點，該第一凸點環設於該第一接觸墊的外圍上。

其中，該第二導電層包含有複數個與該第一接觸墊接觸導電的第二接觸墊及複數條連接該複數個該第二接觸墊的第二線路，於該第二接觸墊的外圍的第二導電層上具有複數個第二凸點，該第二凸點環設於該第二接觸墊上。

其中，該第一導電層及該第二導電層為銀漿，其厚度約為3~8u。

其中，該第一薄膜層及第二薄膜層為透明的聚對苯二甲酸乙二醇酯為材料，其厚度約0.075㎜。

其中，該保護層係設於該第一導電線的第一線路與該第二導電層的第二線路的表面上，該保護層厚度約7~14u。

其中，該保護層更包含有設在該第一凸點及第二凸點的表面上的一第一墊圈及一第二墊圈。

其中，該第一墊圈及該第二墊圈的厚度約12~25u。

其中，該保護層為紫外光固化樹脂(uv)。

其中，該複數間隔墊係設於該第一薄膜層及該第二薄膜層的第一線路、第二線路路徑及未有第一線路及該第二線路的路徑上。

其中，該間隔墊為紫外光固化樹脂(uv)。

其中，該防水層係設於在第一薄膜層及該第二膜層的通孔的邊緣與沿著該第一線路、第二線路、保護層、第一墊圈、第二墊圈及間隔墊所相鄰的第一薄膜層及該第二薄膜層的位置上。

其中，該防水層為防水膠，其厚度約為10~22u。

茲有關本發明之技術內容及詳細說明，現配合圖式說明如下：

請參閱第一圖，係本發明之製作流程示意圖；同時參閱第二至五圖之構造示意圖。如圖所示：本發明之兩層式薄膜鍵盤的薄膜電路10製作方法，首先，步驟100先備有一第一薄膜層1及一第二薄膜層2，於該第一薄膜層1及該第二薄膜層2上具有複數不同形狀的通孔11、21。在本圖式中，該第一薄膜層1及該第二薄膜層2為透明的PET塑膠材料(Polyethylene terephthalate聚對苯二甲酸乙二醇酯)，其厚度約0.075㎜。

步驟102，塗佈(印刷)成形導電線路，於該第一薄膜層1及該第二薄膜層2成形有一第一導電層12及一第二導電層22，其厚度約3~8u。該第一導電層12包含有複數個第一接觸墊(pad)121及複數條連接複數個該第一接觸墊121的第一線路122，與該第一接觸墊121外圍的第一導電層12上印製有複數個第一凸點123，該複數個第一凸點123環設於該第一接觸墊121的外圍上。該第二導電層22包含有複數個與該第一接觸墊121接觸導電的第二接觸墊(pad)221及複數條連接該複數個該第二接觸墊221的第二線路222，於該第二接觸墊221的外圍的第二導電層22印製有複數個第二凸點223，該複數個第二凸點223環設於該第二接觸墊221上。前述的第一及第二凸點123、223讓下壓的力量平衡。在本圖式中，該第一導電層12及該第二導電層22的材料為銀漿。

步驟104，製作保護層、墊圈及間隔墊，在上述的第一導電層12及該第二導電層22製作完成後，於該第一線路122與該第二線路222上塗佈一層保護層3，該保護層3厚度約7~14u，該保護層3使該第一線路122及該第二線路222之間不會發生短路問題。另，在印製該保護層3時也同步在該第一凸點123及第二凸點223上印製有一第一墊圈31及一第二墊圈32，該第一墊圈31及該第二墊圈32的厚度約12~25u，該第一墊圈31及該第二墊圈32的作用主要是在第一接觸墊121被按壓與該第二接觸墊221接觸時，可以平衡穩壓氣流，使該第一薄膜層1及該第二薄膜層2之間不會產生氣閉現象。又，在印製保護層3、第一墊圈31及該第二墊圈32時，也同步在該第一薄膜層1及該第二薄膜層2上沿著該第一線路122、第二線路222路徑及未有第一線路122及該第二線路222的路徑上印製有複數個間隔墊4。在本圖式中，該保護層3、第一墊圈31、第二墊圈32及該間隔墊4為紫外光固化樹脂(uv)。

步驟106，製作防水層，在第一薄膜層1及該第二膜層2的通孔11、21邊緣與沿著該第一線路122、第二線路222、保護層3、第一墊圈31、第二墊圈32及間隔墊4相鄰的第一薄膜層1與該第二薄膜層2的位置上塗佈有防水層5。在本圖式中，該防水層5為防水膠。

步驟108，利用該防水層5黏合該第一薄膜層1與該第二膜層2，在黏合後該間隔墊4使該第一薄膜層1與該第二薄膜層2之間形成氣流通道在該第一接觸墊121被按壓與該第二接觸墊221接觸時，使氣流流通，讓該第一薄膜層1與該第二薄膜層2之間不易產生氣閉現象，以及該防水層5可以防止外部的水氣進入於該第一薄膜層1與該第二膜層2之間。

請參閱第二至五圖，本發明在上述的製作方法所完成的薄膜鍵盤的兩層式薄膜電路包括：一第一薄膜層1、一第二膜層2、一保護層3、複數間隔墊4及一防水層5。

該第一薄膜層1，其上具有複數不同形狀的通孔11及一第一導電層12。該第一導電層12包含有複數個第一接觸墊(pad)121及複數條連接複數個該第一接觸墊121的第一線路122，與該第一接觸墊121外圍的第一導電層12上印製有複數個第一凸點123，複數個該第一凸點123環設於該第一接觸墊121的外圍，該第一凸點123讓下壓的力量平衡。在本圖式中，該第一薄膜層1為透明的PET塑膠材料(Polyethylene terephthalate聚對苯二甲酸乙二醇酯)，其厚度約0.075㎜。該第一導電層12為銀漿，其厚度約為3~8u。

該第二薄膜層2，其上具有複數不同形狀的通孔21及一第二導電層22。第二導電層22包含有複數個與該第一接觸墊121接觸導電的第二接觸墊(pad)221及複數條連接該複數個該第二接觸墊221的第二線路222，於該第二接觸墊221的外圍的第二導電層22印製有複數個第二凸點223，複數個該第二凸點223環設於該第二接觸墊221上，該第二凸點223讓下壓的力量平衡。在本圖式中，該第二薄膜層2為透明的PET塑膠材料(Polyethylene terephthalate聚對苯二甲酸乙二醇酯)，其厚度約0.075㎜。該第二導電層22為銀漿，其厚度約為3~8u。

該保護層3，係設於該第一線路122與該第二線路222的表面上，該保護層3厚度約7~14u，該保護層3使該第一線路122及該第二線路222之間不會發生短路問題。另，在印製該保護層3時也同步在該第一凸點123及第二凸點223的表面上設有一第一墊圈31及一第二墊圈32，該第一墊圈31及該第二墊圈32的厚度約12~25u，該第一墊圈31及該第二墊圈32的作用主要是在第一接觸墊121被按壓與該第二接觸墊221接觸時，可以平衡穩壓氣流，使該第一薄膜層1及該第二薄膜層2之間不會產生氣閉現象。在本圖式中，該保護層3為紫外光固化樹脂(uv)。

該複數間隔墊4，係設於該第一薄膜層1及該第二薄膜層2的第一線路122、第二線路222路徑及未有第一線路122及該第二線路222的路徑上，在該第一薄膜層1與該第二薄膜層2貼合時，該間隔墊4使該第一薄膜層1與該第二薄膜層2之間形成氣流通道，在該第一接觸墊121被按壓與該第二接觸墊221接觸時，使氣流流通，讓該第一薄膜層1與該第二薄膜層2之間不易產生氣閉現象。在本圖式中，該間隔墊4為紫外光固化樹脂(uv)。

該防水層5，係設於在第一薄膜層1及該第二膜層2的通孔11、21的邊緣與沿著該第一線路122、第二線路222、保護層3、第一墊圈31、第二墊圈32及間隔墊4所相鄰的第一薄膜層1及該第二薄膜層2的位置上，該防水層5除了提供該第一薄膜層1與該第二膜層2黏合外，該防水層5可以防止外部的水氣進入於該第一薄膜層1與該第二膜層2之間。在本圖式中，該防水層5為防水膠，其厚度約為10~22u。

在薄膜式鍵盤的薄膜電路利用兩層式的第一薄膜層1與該第二薄膜層2製作後，不但使薄膜鍵盤製作上更加容易簡單，也可節省材料及製作成本，更讓薄膜鍵盤的厚度更薄，已符合現在電子產品趨於輕薄短小之目的製作。

上述僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍。即凡依本發明申請專利範圍所做的均等變化與修飾，皆為本發明專利範圍所涵蓋。

100~108．．．步驟

1．．．第一薄膜層

11．．．通孔

12．．．第一導電層

121．．．第一接觸墊

121．．．第一接觸墊

122．．．第一線路

123．．．第一凸點

2．．．第二薄膜層

21．．．通孔

22．．．第二導電層

221．．．第二接觸墊

222．．．第二線路

223．．．第二凸點

3．．．層保護層

31．．．第一墊圈

32．．．第二墊圈

4．．．間隔墊

5．．．防水層

第一圖，係本發明之製作流程示意圖。

第二圖，係本發明之薄膜鍵盤的薄膜電路示意圖。

第三圖，係第二圖之局部放大示意圖。

第四圖，係第三圖之分解示意圖。

第五圖，係第二圖在5-5位置的斷面剖視示意圖。

100~108．．．步驟

Claims (30)

1. 一種兩層式薄膜鍵盤的薄膜電路製作方法，包括
   ：
   a)、先備有一第一薄膜層及一第二薄膜層；
   b)、於該第一薄膜層及該第二薄膜層分別成形有一第一導電層及一第二導電層；
   c)、在該第一導電層及該第二導電層上成形有一保護層及複數間隔墊；
   d)、於該第一薄膜層及該第二膜層與沿著該第一導電層及第二導電層、保護層及間隔墊相鄰的第一薄膜層與該第二薄膜層的位置上塗佈有防水層；
   e)、以該防水層黏合該第一薄膜層與該第二膜層，該間隔墊使該第一薄膜層與該第二薄膜層之間形成氣流通道，及防止外部的水氣進入於該第一薄膜層與該第二膜層之間。
2. 如申請專利範圍第1項之薄膜電路製作方法，其中，步驟a的該第一薄膜層及該第二薄膜層上具有複數不同形狀的通孔。
3. 如申請專利範圍第2項之薄膜電路製作方法，其中，該第一薄膜層及該第二薄膜層為透明的聚對苯二甲酸乙二醇酯。
4. 如申請專利範圍第3項之薄膜電路製作方法，其中，該第一薄膜層及該第二薄膜層厚度約0.075㎜。
5. 如申請專利範圍第4項之薄膜電路製作方法，其中，步驟b的該第一導電層包含有複數個第一接觸墊及複數條連接複數個該第一接觸墊的第一線路，與該第一接觸墊外圍的第一導電層上印製有複數個第一凸點，該複數個第一凸點環設於該第一接觸墊的外圍上。
6. 如申請專利範圍第5項之薄膜電路製作方法，其中，步驟b的該第二導電層包含有複數個與該第一接觸墊接觸導電的第二接觸墊及複數條連接該複數個該第二接觸墊的第二線路，於該第二接觸墊的外圍的第二導電層印製有複數個第二凸點，該複數個第二凸點環設於該第二接觸墊上。
7. 如申請專利範圍第6項之薄膜電路製作方法，其中，該第一導電層及該第二導電層的材料為銀漿。
8. 如申請專利範圍第7項之薄膜電路製作方法，其中，步驟c的保護層係成形於該第一導電層的第一線路及該第二導電層的第二線路上。
9. 如申請專利範圍第8項之薄膜電路製作方法，其中，該保護層的厚度約7~14u。
10. 如申請專利範圍第9項之薄膜電路製作方法，其中，步驟c在該保護層成形時，同步在該第一凸點及第二凸點上成形有一第一墊圈及一第二墊圈。
11. 如申請專利範圍第10項之薄膜電路製作方法，其中，該第一墊圈及該第二墊圈的厚度約12~25u。
12. 如申請專利範圍第11項之薄膜電路製作方法，其中，步驟c在成形保護層、第一墊圈及該第二墊圈時，同步在該第一薄膜層及該第二薄膜層上沿著該第一線路、第二線路路徑及未有第一線路及該第二線路的路徑上成形有複數個間隔墊。
13. 如申請專利範圍第12項之薄膜電路製作方法，其中，該保護層、第一墊圈、第二墊圈及該間隔墊為紫外光固化樹脂(uv)。
14. 如申請專利範圍第13項之薄膜電路製作方法，其中，步驟d的防水層塗佈該在該第一薄膜層及該第二膜層的通孔邊緣與沿著該第一線路、第二線路、保護層、第一墊圈、第二墊圈及間隔墊相鄰的第一薄膜層與該第二薄膜層的位置上。
15. 如申請專利範圍第14項之薄膜電路製作方法，其中，該防水層為防水膠，其厚度約為10~22u。
16. 一種兩層式薄膜鍵盤的薄膜電路結構，包括：
    一第一薄膜層，其上具有一第一導電層；
    一第二薄膜層，其上具有一第二導電層；
    一保護層，係設於該第一導電層及該第二導電層上；
    複數間隔墊，係設於該第一薄膜層及該第二薄膜層上；
    一防水層，係設於在第一薄膜層及該第二膜層；
    其中，該第一薄膜層及該第二薄膜層藉由防水層黏合後，該複數間隔墊使該第一薄膜層與該第二薄膜層之間形成氣流通道，且該防水層可以防止外部的水氣進入於該第一薄膜層與該第二膜層之間。
17. 如申請專利範圍第16項之薄膜電路結構，其中，該第一薄膜層及該第二導電層上具有複數不同形狀的通孔。
18. 如申請專利範圍第17項之薄膜電路結構，其中，該第一導電層包含有複數個第一接觸墊及複數條連接複數個該第一接觸墊的第一線路，與該第一接觸墊外圍的第一導電層上具有複數個第一凸點，該第一凸點環設於該第一接觸墊的外圍上。
19. 如申請專利範圍第18項之薄膜電路結構，其中，該第二導電層包含有複數個與該第一接觸墊接觸導電的第二接觸墊及複數條連接該複數個該第二接觸墊的第二線路
    ，於該第二接觸墊的外圍的第二導電層上具有複數個第二凸點，該第二凸點環設於該第二接觸墊上。
20. 如申請專利範圍第19項之薄膜電路結構，其中，該第一導電層及該第二導電層為銀漿，其厚度約為3~8u。
21. 如申請專利範圍第20項之薄膜電路結構，其中，該第一薄膜層及第二薄膜層為透明的聚對苯二甲酸乙二醇酯為材料，其厚度約0.075㎜。
22. 如申請專利範圍第21項之薄膜電路結構，其中，該保護層係設於該第一導電線的第一線路與該第二導電層的第二線路的表面上。
23. 如申請專利範圍第21項之薄膜電路結構，其中，該保護層厚度約7~14u。
24. 如申請專利範圍第22項之薄膜電路結構，其中，該保護層更包含有設在該第一凸點及第二凸點的表面上的一第一墊圈及一第二墊圈。
25. 如申請專利範圍第23項之薄膜電路結構，其中，該第一墊圈及該第二墊圈的厚度約12~25u。
26. 如申請專利範圍第24項之薄膜電路結構，其中，該保護層為紫外光固化樹脂(uv)。
27. 如申請專利範圍第25項之薄膜電路結構，其中，該複數間隔墊係設於該第一薄膜層及該第二薄膜層的第一線路、第二線路路徑及未有第一線路及該第二線路的路徑上。
28. 如申請專利範圍第26項之薄膜電路結構，其中，該間隔墊為紫外光固化樹脂(uv)。
29. 如申請專利範圍第27項之薄膜電路結構，其中，該防水層係設於在第一薄膜層及該第二膜層的通孔的邊緣與沿著該第一線路、第二線路、保護層、第一墊圈、第二墊圈及間隔墊所相鄰的第一薄膜層及該第二薄膜層的位置上。
30. 如申請專利範圍第28項之薄膜電路結構，其中，該防水層為防水膠，其厚度約為10~22u。