TW201409469A

TW201409469A - 聯想記憶體

Info

Publication number: TW201409469A
Application number: TW102114394A
Authority: TW
Inventors: Jurgen Mattausch Hans; Tetsushi Koide; Seiryu Sasaki; Tomonobu Akazawa
Original assignee: Univ Hiroshima
Priority date: 2012-08-23
Filing date: 2013-04-23
Publication date: 2014-03-01
Also published as: JP5916563B2; JP2014041676A; TWI579851B; WO2014030383A1

Abstract

聯想記憶體，係具備著分別包含有計數值一致檢測電路(31~3W)之R個的距離/時脈數轉換電路(DC1~DCR)。距離訊號(D11~D1W)之各個，係代表檢索資料和參考資料之間的距離。計數值一致檢測電路(31)，係對於能夠得到與距離訊號(D11)相一致之計數值時的時脈數作計數。之後，計數值一致檢測電路(32)，係對於能夠得到與距離訊號(D12)相一致之計數值時的時脈數作計數。以下，同樣的，計數值一致檢測電路(3W)，若是計數值一致檢測電路(3W-1)對於能夠得到與距離訊號(D1W-1)相一致之計數值時的時脈數作計數，則係對於能夠得到與距離訊號(D1W)相一致之計數值時的時脈數作計數。

Description

聯想記憶體

本發明，係為有關於聯想記憶體者。

近年來，以文字辨識、影像辨識等作為代表之需要進行形態匹配(pattern matching)的應用程式，係受到極大的矚目。特別是，藉由在LSI(Large Scale Integrated circuit)上而實現形態匹配，將來係成為能夠是用在人工智慧以及行動機器等之高功能應用程式中，此一技術之實現，係受到非常大的矚目。

在形態匹配中，係存在有：從被保存在資料庫中之複數的參考資料中，而檢索出完全與檢索資料相一致之形態的「完全一致檢索處理」、和檢索出與檢索資料最為類似之形態的「最類似檢索處理」。

前者，係被稱作CAM(Contents Addressable Memory)，並被使用在網路路由器之IP位址表的查找以及處理器之快取等的實現中。為了使電腦進行如同人腦一般之靈活的檢索、比較，後者之最類似檢索處理的實現，係為不可或缺。具備有實現此種靈活之比較的功能之記憶體，係特別被稱作聯想記憶體(Associative Memory)。

作為實現聯想記憶體之手段，係提案有：(1)由數位方式所致之實現方法(非專利文獻1)、(2)由類比方式所致之實現方法、以及(3)數位、類比融合方式(非專利文獻2)等。

[非專利文獻1]Y. Oike, et al., “A High-Speed and Low-Voltage Associative Co-Processor with Hamming Distance Ordering Using Word-Parallel and Hierarchical Search Architecture,” CICC, 2004.

[非專利文獻2]M. A. Abedin, et al., “Nearest-euclidean-distance search associative memory with fully parallel mixed digital-analog match circuitry,” Proc. of SSDM2006, pp. 282-283, 2006.

[非專利文獻3]Y. Oike et al., “A Word-Parallel Digital Associative Engine with Wide Search Range Based on Manhattan Distance,” CICC, 2004.

但是，在非專利文獻1中所記載之聯想記憶體，由於係使用檢索資料和參考資料之間的漢明距離來進行類似檢索，因此係有著難以使用曼哈坦距離來進行類似檢索的問題。又，在非專利文獻2所記載之聯想記憶體中，由於係將代表檢索資料和參考資料之間的類似度之距離轉換為電壓，因此係會有發生誤檢索的問題。

因此，本發明，係為了解決上述問題而進行者，其目的，係在於提供一種：就算是在使用曼哈坦距離的情況時，也能夠正確且高速地進行類似檢索之聯想記憶體。

由本發明之實施形態所致的聯想記憶體，係具備有參考資料保存電路、和R個的距離演算電路、和R個的距離/時脈數轉換電路、以及Winner檢測器。參考資料保存電路，係保存分別具備有M×W位元之位元長度之R個的參考資料。R個的距離演算電路，係與R個的參考資料相對應地作設置，並分別具備有M×W位元之位元長度，且輸出代表身為檢索對象之檢索資料和參考資料之間的距離之R個的距離訊號。R個的距離/時脈數轉換電路，係對應於R個的距離演算電路而被設置，並從各別所對應之距離演算電路而接收各別具備有M位元之位元長度之W個的距離訊號，且對於當能夠得到與該接收到之W個的距離訊號之和相一致之計數值時的時脈訊號之時脈數作計數，並將代表身為對於該時脈數作了計數的時序之一致時序的時序訊號作輸出。Winner檢測器，係基於從R個的距離/時脈數轉換電路所接收到之R個的時序訊號，而以一致時序為早之順序來檢測出k個時序訊號，並將該檢測出之k個時序訊號，作為代表檢索資料和參考資料之間之類似度的匹配訊號而輸出。

在由本發明之實施形態所致之聯想記憶體中，R個的距離/時脈數轉換電路之各個，係對於當能夠得到與從相對應之距離演算電路所接收到之W個的距離訊號之和相一致之計數值時的時脈訊號之時脈數作計數，並將代表身為對於該時脈數作了計數的時序之一致時序的時序訊號作輸出。亦即是，R個的距離/時脈數轉換電路之各個，係將W個的距離訊號之和轉換為時脈訊號之時脈數，並將代表能夠得到該轉換後的時脈數之時序的時序訊號輸出。其結果，若是藉由W個的距離訊號之和所代表的距離為越小，則時序訊號係展現越早之一致時序，若是藉由W個的距離訊號之和所代表的距離為越大，則時序訊號係展現越遲之一致時序。又，能夠得到與W個的距離訊號之和一致之計數值時的時脈訊號之時脈數，由於係為由將能夠得到各別與W個的距離訊號相一致之W個的計數值時之時脈訊號之W個的時脈數作了加算之值所成，因此，係成為能夠得到與在將檢索資料和參考資料之間之距離藉由曼哈坦距離來作表現時的檢索資料和參考資料間之距離訊號相一致之計數值時的時脈訊號之時脈數。進而，藉由2個的時序訊號而表現之2個時序，係具備有時脈訊號之至少1個週期以上的時間差。進而，藉由將時脈訊號之頻率提高，檢索時間係變短。

故而，若依據本發明之實施形態，則就算是在使用有曼哈坦距離的情況時，亦能夠正確且高速度地進行類似檢索。

1‧‧‧記憶體部

2‧‧‧行編碼器

3‧‧‧列編碼器

4‧‧‧讀出/寫入電路

5‧‧‧檢索資料保持電路

10‧‧‧記憶體陣列部

20‧‧‧Winner檢測器

21~2W‧‧‧放大器

31~3W‧‧‧計數值一致檢測電路

41~4L‧‧‧放大器

51~5L‧‧‧計數值一致檢測電路

60‧‧‧切換控制電路

61~6L‧‧‧多工器

311‧‧‧計數器

311-1~311-M‧‧‧分頻器

312‧‧‧一致檢測電路

SC₁₁~SC_1W‧‧‧參考資料保持電路

SC₂₁~SC_2W‧‧‧參考資料保持電路

SC_R1~SC_RW‧‧‧參考資料保持電路

DP₁₁~DP_1W‧‧‧距離演算電路

DP₂₁~DP_2W‧‧‧距離演算電路

DP_R1~DP_RW‧‧‧距離演算電路

C₁~C_R‧‧‧時序訊號

M₁~M_k‧‧‧匹配訊號

DC₁~DC_R‧‧‧距離/時脈數轉換電路

D₁₁~D_1W‧‧‧距離訊號

CLK‧‧‧時脈訊號

DV₁~DV_M‧‧‧分頻訊號

SB‧‧‧檢索開始訊號

RST‧‧‧重置訊號

CV₁₁‧‧‧計數值

100‧‧‧聯想記憶體

[圖1]對於由本發明之實施形態所致的聯想記憶體之構成作展示的概略區塊圖。

[圖2]對於圖1中所示之距離/時脈數轉換電路的構成作展示之概略圖。

[圖3]對於圖2中所示之計數值一致檢測電路的構成作展示之概略圖。

[圖4]用以對於圖3中所示之計數值一致檢測電路的動作作說明之圖。

[圖5]用以對於圖1中所示之距離/時脈數轉換電路的動作作說明之圖。

[圖6]用以對於圖1中所示之Winner檢測器的動作作說明之圖。

[圖7]對於圖3中所示之計數器的理想構成作展示之概略圖。

[圖8]用以對於圖7中所示之計數器的動作作說明之圖。

[圖9]對於圖1中所示之距離/時脈數轉換電路的其他構成作展示之概略圖。

[圖10]對於圖1中所示之距離/時脈數轉換電路的又一其他構成作展示之概略圖。

[圖11]對於圖9中所示之距離/時脈數轉換電路的具體性構成作展示之概略圖。

[圖12]用以對於圖11中所示之距離/時脈數轉換電路的動作作說明之圖。

[圖13]對於圖9中所示之距離/時脈數轉換電路的其他具體性構成作展示之概略圖。

[圖14]用以對於圖13中所示之距離/時脈數轉換電路的動作作說明之圖。

[圖15]對於圖10中所示之距離/時脈數轉換電路的具體性構成作展示之概略圖。

[圖16]用以對於圖15中所示之距離/時脈數轉換電路的動作作說明之圖。

[圖17]對於圖10中所示之距離/時脈數轉換電路的又一其他具體性構成作展示之概略圖。

[圖18]用以對於圖17中所示之距離/時脈數轉換電路的動作作說明之圖。

[圖19]對於最短檢索時間之比較作展示之圖。

[圖20]對於消耗電力之比較作展示之圖。

參考圖面，針對本發明之實施形態作詳細說明。另外，對於圖中之相同或者是相當之部分，係附加相同之符號，而並不重複進行說明。

圖1，係為對於由本發明之實施形態所致的聯想記憶體之構成作展示的概略區塊圖。參考圖1，由本發明之實施形態1所致的聯想記憶體100，係具備有記憶體陣列部10、和Winner檢測器20。

記憶體陣列部10，係包含有記憶體部1、和行解碼器2、和列解碼器3、和讀出/寫入電路4、以及檢索資料保存電路5。

記憶體部1，係包含有參考資料保存電路(Storage Cell：SC)SC₁₁~SC_1W、SC₂₁~SC_2W、．．．、SC_R1~SC_RW；和距離演算電路(Distance Processor：DP)DP₁₁~DP_1W、DP₂₁~DP_2W、．．．、DP_R1~DP_RW；和距離/時脈數轉換電路DC₁~DC_R。另外，W以及R，係分別為2以上的整數。

距離演算電路DP₁₁~DP_1W，係分別與參考資料保存電路SC₁₁~SC_1W相對應地而被設置。又，距離演算電路DP₂₁~DP_2W，係分別與參考資料保存電路SC₂₁~SC_2W相對應地而被設置。以下，同樣的，距離演算電路DP_R1~DP_RW，係分別與參考資料保存電路SC_R1~SC_RW相對應地而被設置。

距離/時脈數轉換電路DC₁，係與距離演算電路DP₁₁~DP_1W相對應地而被設置。距離/時脈數轉換電路DC₂，係與距離演算電路DP₂₁~DP_2W相對應地而被設置。以下，同樣的，距離/時脈數轉換電路DC_R，係與距離演算電路DP_R1~DP_RW相對應地而被設置。

參考資料保存電路SC₁₁~SC_1W、SC₂₁~SC_2W、．．．、SC_R1~SC_RW，係將藉由行解碼器2、列解碼器3以及讀出/寫入電路4所寫入的參考資料作保存。於此情況，參考資料保存電路SC₁₁~SC_1W，係保存M×W(M為1以上之整數)位元之參考資料1，參考資料保存電路SC₂₁~SC_2W，係保存M×W位元之參考資料2，以下，同樣的，參考資料保存電路SC_R1~SC_RW，係保存M×W位元之參考資料R。亦即是，參考資料保存電路SC₁₁~SC_1W、SC₂₁~SC_2W、．．．、SC_R1~SC_RW之各個，係將參考資料之M位元作保存。

距離演算電路DP₁₁~DP_1W，係藉由後述之方法，而對於被保存在參考資料保存電路SC₁₁~SC_1W中之M×W位元之參考資料1和被保存在檢索資料保存電路5中之M×W位元之檢索資料間的距離作演算。又，距離演算電路DP₂₁~DP_2W，係藉由後述之方法，而對於被保存在參考資料保存電路SC₂₁~SC_2W中之M×W位元之參考資料2和被保存在檢索資料保存電路5中之M×W位元之檢索資料間的距離作演算。以下，同樣的，距離演算電路DP_R1~DP_RW，係藉由後述之方法，而對於被保存在參考資料保存電路SC_R1~SC_RW中之M×W位元之參考資料R和被保存在檢索資料保存電路5中之M×W位元之檢索資料間的距離作演算。故而，距離演算電路DP₁₁~DP_1W、距離演算電路DP₂₁~DP_2W、．．．、以及距離演算電路DP_R1~DP_RW中之參考資料和檢索資料間的距離之演算，係並列地被進行。

又，距離演算電路DP₁₁~DP_1W，係將參考資料1和檢索資料間之距離作為M×W位元之距離訊號而輸出至距離/時脈數轉換電路DC₁處，距離演算電路DP₂₁~DP_2W，係將參考資料2和檢索資料間之距離作為M×W位元之距離訊號而輸出至距離/時脈數轉換電路DC₂處，以下，同樣的，距離演算電路DP_R1~DP_RW，係將參考資料R和檢索資料間之距離作為M×W位元之距離訊號而輸出至距離/時脈數轉換電路DC_R處。

距離演算電路DP₁₁~DP_1W之各個，係使用下式而演算出參考資料1和檢索資料之間的距離。

[數式1]D _rj=| In _j-Re _rj |‧‧‧(1)

在式(1)中，D_rj(r=1~R，j=1~W)，係為參考資料和檢索資料之間的距離，In_j，係為檢索資料，Re_rj，係為參考資料。又，各資料In_j、Re_rj，係分別由M位元所成。

如此這般，距離演算電路DP₁₁~DP_1W，係對於M×W位元之參考資料1和M×W位元之檢索資料間的距離，一次M位元地進行演算，並將分別具備有M位元之位元長度之W個的距離訊號D_1j，輸出至距離/時脈數轉換電路DC₁處。

距離演算電路DP₂₁~DP_2W、…以及距離演算電路DP_R1~DP_RW，係亦分別使用式(1)而演算出參考資料2~R和檢索資料之間的距離。又，距離演算電路DP₂₁~DP_2W、…以及距離演算電路DP_R1~DP_RW，係亦將分別具備有M位元之位元長度之W個的距離訊號D_2j~D_Rj，分別輸出至距離/時脈數轉換電路DC₂~DC_R處。

距離/時脈數轉換電路DC₁，係從距離演算電路DP₁₁~DP_1W而接收W個的距離訊號D_1j，並藉由後述之方法，而對於與該接收到之W個的距離訊號D_1j之和相一致的時脈訊號CLK之時脈數CN_total1作計數，且將代表對於該時脈數CN_total1作了計數的時序之時序訊號C₁，對於Winner檢測器20作輸出。又，對於此時脈數CN_total1作了計數的時序，係為與檢索資料和參考資料1之間的距離相一致之一致時序。

又，距離/時脈數轉換電路DC₂，係從距離演算電路DP₂₁~DP_2W而接收W個的距離訊號D_2j，並藉由後述之方法，而對於與該接收到之W個的距離訊號D_2j之和相一致的時脈訊號CLK之時脈數CN_total2作計數，且將代表對於該時脈數CN_total2作了計數的時序之時序訊號C₂，對於Winner檢測器20作輸出。對於此時脈數CN_total2作了計數的時序，係為檢索資料和參考資料2為相一致之一致時序。

以下，同樣的，距離/時脈數轉換電路DC_R，係從距離演算電路DP_R1~DP_RW而接收W個的距離訊號D_Rj，並藉由後述之方法，而對於與該接收到之W個的距離訊號D_Rj之和相一致的時脈訊號CLK之時脈數CN_totalR作計數，且將代表對於該時脈數CN_totalR作了計數的時序之時序訊號C_R，對於Winner檢測器20作輸出。對於此時脈數CN_totalR作了計數的時序，係為檢索資料和參考資料R為相一致之一致時序。

行解碼器2，係對於記憶體部1之行方向的位址作指定。列解碼器3，係對於記憶體部1之列方向的位址作指定。讀出/寫入電路4，係將參考資料寫入至藉由行解碼器2以及列解碼器3所指定了的參考資料保存電路SC₁₁~SC_1W、SC₂₁~SC_2W、．．．、SC_R1~SC_RW中，並且將檢索資料寫入至檢索資料保存電路5中。

檢索資料保存電路5，係將藉由讀出/寫入電路4所被寫入之檢索資料(M×W位元之資料)作保存。

Winner檢測器20，係分別從距離/時脈數轉換電路DC₁~DC_R而接收時序訊號C₁~C_R，並從該所接收到之時序訊號C₁~C_R中，以一致時序為早之順序來檢測出k(k為滿足1≦k≦R之整數)個時序訊號，再將該檢測出之k個時序訊號，作為代表檢索資料和參考資料之間之類似度的匹配訊號M₁~M_k而輸出。

圖2，係為對於圖1中所示之距離/時脈數轉換電路DC₁的構成作展示之概略圖。參考圖2，距離/時脈數轉換電路DC₁，係包含有放大器21~2W、和計數值一致檢測電路31~3W。

放大器21，係從內藏於聯想記憶體100中之時脈產生電路(未圖示)而接收時脈訊號CLK，並將該接收到的時脈訊號CLK放大，再輸出至放大器22以及計數值一致檢測電路31處。

放大器22，係從放大器21而接收時脈訊號CLK，並將該接收到的時脈訊號CLK輸出至放大器23(未圖示)以及計數值一致檢測電路32處。

以下，同樣的，放大器2W，係從放大器2W-1(未圖示)而接收時脈訊號CLK，並將該接收到的時脈訊號CLK輸出至計數值一致檢測電路3W處。

計數值一致檢測電路31~3W，係分別對應於距離演算電路DP₁₁~DP_1W地而被設置。又，計數值一致檢測電路31~3W，係被作串聯連接。

計數值一致檢測電路31，係從放大器21而接收時脈訊號CLK，並從聯想記憶體100之控制電路(未圖示)而接收檢索開始訊號SB，且從距離演算電路DP₁₁而接收具有M位元之位元長度的距離訊號D₁₁。計數值一致檢測電路31，若是檢索開始訊號SB從L(邏輯LOW)準位而切換至H(邏輯HIGH)準位，則係對於在將計數值與時脈訊號CLK相同步地而以升順來進行計數時之能夠得到與距離訊號D₁₁相一致之計數值時的時脈訊號CLK之時脈數作計數。之後，計數值一致檢測電路31，係將代表對於該時脈數作了計數的時序之一致訊號MTH1，與時脈訊號CLK同步地而對於計數值一致檢測電路32作輸出。計數值一致檢測電路31，若是輸出一致訊號MTH1，則係停止動作。

計數值一致檢測電路32，係從放大器22而接收時脈訊號CLK，並從計數值一致檢測電路31而接收一致訊號MTH1，且從距離演算電路DP₁₂而接收具有M位元之位元長度的距離訊號D₁₂。計數值一致檢測電路32，係使動作停止，直到從計數值一致檢測電路31而接收到一致訊號MTH1為止。計數值一致檢測電路32，若是從計數值一致檢測電路31而接收一致訊號MTH1，則係對於在將計數值與時脈訊號CLK相同步地而以升順來進行計數時之能夠得到與距離訊號D₁₂相一致之計數值時的時脈訊號CLK之時脈數作計數。之後，計數值一致檢測電路32，係將代表對於該時脈數作了計數的時序之一致訊號MTH2，與時脈訊號CLK同步地而對於計數值一致檢測電路33(未圖示)作輸出。計數值一致檢測電路32，若是輸出一致訊號MTH2，則係停止動作。

以下，同樣的，計數值一致檢測電路3W，係從放大器2W而接收時脈訊號CLK，並從計數值一致檢測電路3W-1而接收一致訊號MTHW-1，且從距離演算電路DP_1W而接收具有M位元之位元長度的距離訊號D_1W。計數值一致檢測電路3W，係使動作停止，直到從計數值一致檢測電路3W-1而接收到一致訊號MTHW-1為止。計數值一致檢測電路3W，若是從計數值一致檢測電路3W-1而接收一致訊號MTHW-1，則係被驅動，並對於在將計數值與時脈訊號CLK相同步地而以升順來進行計數時之能夠得到與距離訊號D_1W相一致之計數值時的時脈訊號CLK之時脈數作計數。之後，計數值一致檢測電路3W，係將代表對於該時脈數作了計數的時序之一致訊號MTHW，作為時脈訊號C₁而與時脈訊號CLK同步地來對於Winner檢測器20作輸出。計數值一致檢測電路3W，若是輸出時序訊號C₁，則係停止動作。

另外，在圖1中所示之距離/時脈數轉換電路DC₂~距離/時脈數轉換電路DC_R之各個，亦係由與圖2中所示之距離/時脈數轉換電路DC₁相同之構成所成。

圖3，係為對於圖2中所示之計數值一致檢測電路31的構成作展示之概略圖。參考圖3，計數值一致檢測電路31，係包含有計數器311、和一致檢測電路312。

計數器311，係從放大器21而接收時脈訊號CLK，並從聯想記憶體100之控制電路(未圖示)而接收重置訊號RST。計數器311，若是接收到重置訊號RST，則係將計數值重置，並將M位元之位元值與時脈訊號CLK相同步地來以升順而作計數。之後，計數器311，係將該計數了的計數值CV₁₁，與時脈訊號CLK相同步地而對於一致檢測電路312依序作輸出。

一致檢測電路312，係從放大器21而接收時脈訊號CLK，並從聯想記憶體100之控制電路(未圖示)而接收檢索開始訊號SB，且從計數器311而依序接收計數值CV₁₁，並從距離演算電路DP₁₁而接收距離訊號D₁₁。

一致檢測電路312，若是檢索開始訊號SB從L準位而切換至H準位，則係對於能夠得到與距離訊號D₁₁相一致之計數值CV₁₁時的時脈訊號CLK之時脈數作計數。之後，一致檢測電路312，係將代表對於該時脈數作了計數的時序之一致訊號MTH1，對於計數值一致檢測電路32作輸出。

一致檢測電路312，若是輸出一致訊號MTH1，則係停止動作。

另外，在圖2中所示之計數值一致檢測電路32~3W 之各個，亦係由與圖3中所示之計數值一致檢測電路31相同之構成所成。於此情況，計數值一致檢測電路32~3W之一致檢測電路312，係分別使動作停止，直到從計數值一致檢測電路31~3W-1之一致檢測電路312而接收到一致訊號MTH1~MTHW-1為止，而若是接收到一致訊號MTH1~MTHW-1，則係被驅動，並開始動作。

圖4，係為用以對於圖3中所示之計數值一致檢測電路31的動作作說明之圖。另外，在圖4中，係以計數值CV₁₁以及距離訊號D₁₁係分別為3位元的情況為例，來對於計數值一致檢測電路31之動作作說明。又，距離訊號D11，假設係為由「011」所成者。

參考圖4，計數值一致檢測電路31之計數器311，若是從聯想記憶體100之控制電路而接收到重置訊號RST，則係將計數值重置，並與時脈訊號CLK之連續之週期T1、T2、T3、T4相互同步地，而分別對於“000”、“001”、“010”、“011”之位元值依序作計數，並將該計數了的“000”、“001”、“010”、“011”之計數值CV₁₁，依序對於一致檢測電路312作輸出。

之後，一致檢測電路312，若是從距離演算電路DP₁₁而接收“011”之距離訊號D₁₁，並與時脈訊號CLK之週期T1同步地，而從計數器311接收到“000”之計數值CV₁₁，則係在時序t1處而對於“0”之時脈數作計數，並在“0”之時脈數處，檢測出“000”之計數值CV₁₁係並非與“011”之距離訊號D₁₁相一致。

之後，一致檢測電路312，若是與時脈訊號CLK之週期T1的下一個週期T2同步地而從計數器311接收到“001”之計數值CV₁₁，則係在時序t2處而對於“1”之時脈數作計數，並在“1”之時脈數處，檢測出“001”之計數值CV₁₁係並非與“011”之距離訊號D₁₁相一致。

又，一致檢測電路312，若是與時脈訊號CLK之週期T2的下一個週期T3同步地而從計數器311接收到“010”之計數值CV₁₁，則係在時序t3處而對於“2”之時脈數作計數，並在“2”之時脈數處，檢測出“010”之計數值CV₁₁係並非與“011”之距離訊號D₁₁相一致。

進而，一致檢測電路312，若是與時脈訊號CLK之週期T3的下一個週期T4同步地而從計數器311接收到“011”之計數值CV₁₁，則係在時序t4處而對於“3”之時脈數作計數，並在“3”之時脈數處，檢測出“011”之計數值CV₁₁係與“011”之距離訊號D₁₁相一致。之後，一致檢測電路312，係將代表對於能夠得到與“011”之距離訊號D₁₁相一致的“011”之計數值CV₁₁時的時脈訊號CLK之時脈數(=“3”)作了計數之時序t4之一致訊號MTH1，對於計數值一致檢測電路32以及聯想記憶體100之控制電路作輸出。之後，一致檢測電路312，係在圖4中，以在“4”、“5”之時脈數處而保持有“011”之計數值的方式，來停止動作。

於此情況，計數值一致檢測電路31，在從於時序t1處而對於“0”之時脈數作計數起直到在時序t4處而對於 “3”的時脈數作計數並輸出一致訊號MTH1為止，係需要耗費從時序t1起直到時序t4為止的時間(=t4-t1)。

另外，在圖2中所示之計數值一致檢測電路32~3W-1之各個中，計數器311係停止動作，直到從聯想記憶體100之控制電路而接收到重置訊號RST為止，而若是從聯想記憶體100之控制電路接收到重置訊號RST，則係對於“000”、“001”、“010”、“011”、…之位元值依序作計數，並將該計數了的“000”、“001”、“010”、“011”、…之計數值(=各計數值CV₁₂~CV_1W-1)依序對於一致檢測電路312作輸出。

計數值一致檢測電路32~3W-1之一致檢測電路312，係分別使動作停止，直到從計數值一致檢測電路31~3W-2之一致檢測電路312而接收到一致訊號MTH1~MTHW-2為止，而若是接收到一致訊號MTH1~MTHW-2，則係對於計數值CV₁₂~CV_1W-1分別與距離訊號D₁₂~D_1W-1一致時之時脈訊號CLK的時脈數作計數，並將代表對於該時脈數作了計數的時序之一致訊號MTH2~MTHW-1分別對於計數值一致檢測電路33~3W以及聯想記憶體100之控制電路作輸出。之後，計數值一致檢測電路32~3W-1之一致檢測電路312，係將動作停止。

又，計數值一致檢測電路3W之計數器311，係停止動作，直到從聯想記憶體100之控制電路而接收到重置訊號RST為止，而若是從聯想記憶體100之控制電路接收到重置訊號RST，則係對於“000”、“001”、“010” 、“011”、…之位元值依序作計數，並將該計數了的“000”、“001”、“010”、“011”、…之計數值CV_1W依序對於一致檢測電路312作輸出。

計數值一致檢測電路3W之一致檢測電路312，係使動作停止，直到從計數值一致檢測電路3W-1之一致檢測電路312而接收到一致訊號MTHW-1為止，而若是接收到一致訊號MTHW-1，則係對於計數值CV_1W與距離訊號D_1W一致時之時脈訊號CLK的時脈數作計數，並將代表對於該時脈數作了計數的時序之時序訊號(各時序訊號C₁~C_R)對於Winner檢測器20以及聯想記憶體100之控制電路作輸出。之後，計數值一致檢測電路3W之一致檢測電路312，係將動作停止。

聯想記憶體100之控制電路，若是從計數值一致檢測電路31~3W-1而分別接收一致訊號MTH1~MTHW-1，則係將重置訊號RST分別對於計數值一致檢測電路32~3W作輸出。又，聯想記憶體100之控制電路，若是從計數值一致檢測電路3W而接收時序訊號C₁，則係將重置訊號RST對於計數值一致檢測電路31~3W作輸出。

圖5，係為用以對於圖1中所示之距離/時脈數轉換電路DC₁的動作作說明之圖。另外，在圖5中，係以距離/時脈數轉換電路DC₁為由2個的計數值一致檢測電路31、32所成的情況為例，來對於距離/時脈數轉換電路DC₁之動作作說明。又，作為前提，距離訊號D₁₁係由“3”所成，距離訊號D₁₂係由“5”所成。

參考圖5，距離演算電路DP₁₁，係依據式(1)來對於檢索資料和參考資料SC₁₁之距離作演算，並將距離訊號D₁₁(=“011”)對於計數值一致檢測電路31作輸出。又，距離演算電路DP₁₂，係依據式(1)來對於檢索資料和參考資料SC₁₂之距離作演算，並將距離訊號D₁₂(=“101”)對於計數值一致檢測電路32作輸出。

計數值一致檢測電路31，若是從距離演算電路DP₁₁而接收到距離訊號D₁₁(=“011”)，並從聯想記憶體100之控制電路而接收到重置訊號RST以及檢索開始訊號SB，則係藉由上述之方法，來對於計數值CV₁₁與距離訊號D₁₁(=“011”)一致時之時脈訊號CLK的時脈數(=“3”)作計數，並將代表對於“3”之時脈數作了計數的時序之一致訊號MTH1對於計數值一致檢測電路32以及聯想記憶體100之控制電路作輸出。之後，計數值一致檢測電路31，係將動作停止。

計數值一致檢測電路32，係從距離演算電路DP₁₂而接收距離訊號D₁₂(=“101”)，並從聯想記憶體100之控制電路而接收重置訊號RST。之後，計數值一致檢測電路32，若是在得到了“3”之時脈數的時序處而從計數值一致檢測電路31接收到一致訊號MTH1，則係開始動作，並對於得到了與距離訊號D₁₂(=“101”)相一致之計數值CV₁₂(=“101”)時之時脈訊號CLK的時脈數(=“5”)作計數，並在對於“5”之時脈數作了計數的時序處，而檢測出計數值CV₁₂(=“101”)係與距離訊號D₁₂(=“101”)相一致。

如此一來，計數值一致檢測電路32，係將代表對於“5”之時脈數作了計數的時序之時序訊號C₁，對於Winner檢測器20以及聯想記憶體100之控制電路作輸出。之後，計數值一致檢測電路32，係將動作停止。

如此這般，計數值一致檢測電路32，係在由計數值一致檢測電路31所致之“3”之時脈數的計數結束以後，在對於“5”之時脈數作了計數的時序處，而將代表對於“5”之時脈數作了計數之時序的時序訊號C₁作輸出。故而，計數值一致檢測電路32，係在從由計數值一致檢測電路31所致之時脈數之計數的開始起而經過了直到對於“3”+“5”=“8”之時脈數作了計數為止的時間以後之時序處，將代表對於“5”之時脈數作了計數之時序的時序訊號C₁作輸出。亦即是，計數值一致檢測電路32，係對於能夠得到身為“3”之距離訊號和“5”之距離訊號的和之“8”的距離訊號相一致之計數值時的時脈訊號CLK之時脈數作計數，並將代表對於該時脈數作了計數的時序之時序訊號C₁作輸出。

2個的計數值一致檢測電路31、32全體所計數之“8”的時脈數，係為將計數值一致檢測電路31所計數之“3”的時脈數和計數值一致檢測電路32所計數之“5”的時脈數作了加算者。此事，從計數值一致檢測電路32係成為「若是在計數值一致檢測電路31之對於“3”的時脈數作了計數的時序處而從計數值一致檢測電路31接收到一致訊號MTH1，則開始對於能夠得到與距離訊號D₁₂相一致之計數值CV₁₂時的時脈數作計數之動作」的構成一點上，亦可明顯得知(參考圖5)。

其結果，2個的計數值一致檢測電路31、32全體而對於“8”之時脈數作計數一事，係相當於對於能夠得到與身為距離“3”和距離“5”之和(=“8”)相一致之計數值時的時脈訊號CLK之時脈數作計數。

距離/時脈數轉換電路DC₁，一般而言，係接收W個的距離訊號D₁₁~D_1W。而，W個的距離訊號D₁₁~D_1W之各個，係具備有M位元之位元長度。故而，距離/時脈數轉換電路DC₁，係接收具備有M×W位元之位元長度的距離訊號D₁₁D₁₂…D_1W。

又，在距離/時脈數轉換電路DC₁中，計數值一致檢測電路31~3W，係分別對於能夠得到與距離訊號D₁₁~D_1W分別相一致之計數值CV₁₁~CV_1W時的時脈訊號CLK之時脈數CN1~CNW作計數。又，計數值一致檢測電路32~3W，係分別在從計數值一致檢測電路31~3W而接收到一致訊號MTH2~MTHW-1之後，開始對於能夠得到與距離訊號D₁₂~D_1W分別相一致之計數值CV₁₂~CV_1W時的時脈訊號CLK之時脈數CN2~CNW之計數。

其結果，距離/時脈數轉換電路DC₁所計數之時脈數CN_total，係與時脈數CN1~CNW之和相等。如此一來，時脈數CN1~CNW，由於係分別代表距離訊號D₁₁~D_1W，因此時脈數CN_total係代表距離訊號D₁₁~D_1W之和。

另一方面，曼哈坦距離n_M，係藉由下式而作表現。

故而，曼哈坦距離n_M，係與針對W個的距離而將藉由式(1)所演算出的距離作了加算者相等。

如此一來，將代表距離/時脈數轉換電路DC₁對於時脈數CN_total作了計數的時序之時序訊號C₁作輸出一事，係相當於藉由曼哈坦距離n_M來對於與檢索資料相類似之參考資料進行檢索並將代表檢測出了與檢索資料相類似之參考資料一事的Winner訊號作輸出。

另外，距離/時脈數轉換電路DC₂~DC_R之各個，亦係藉由與在圖5中所說明了的距離/時脈數轉換電路DC₁之動作相同的動作，而分別輸出時序訊號C₂~C_R。

圖6，係為用以對於圖1中所示之Winner檢測器20的動作作說明之圖。參考圖6，距離/時脈數轉換電路DC₁~DC_R，係分別將時序訊號C₁~C_R，與時脈訊號CLK相互同步地而對於Winner檢測器20作輸出。

Winner檢測器20，係接收時序訊號C₁~C_R，並檢測出該接收到之時序訊號C₁~C_R的上揚時序t₁~t_R。之後， Winner檢測器20，係以上揚時序t₁~t_R為早之順序而檢測出k個的時序訊號C’₁~C’_k。如此一來，Winner檢測器20，係將時序訊號C’₁~C’_k作為匹配訊號M₁~M_k而輸出。

例如，當檢測出2個的匹配訊號M₁、M₂的情況時，Winner檢測器20，係以上揚時序為早之順序而將時序訊號C₁~C_R中之2個的時序訊號C₁、C₃檢測出來，並將該檢測出之時序訊號C₁、C₃，作為匹配訊號M₁、M₂而輸出。

另外，在檢測出k=2以外之k個的時序訊號C’₁~C’_k的情況時，Winner檢測器20，係同樣的檢測出k個的時序訊號C’₁~C’_k，並將該檢測出之k個的時序訊號C’₁~C’_k，作為匹配訊號M₁~M_k而輸出。

在k=1的情況時，Winner檢測器20，係將對應於與檢索資料最為類似之參考資料的時序訊號(時序訊號C₁~C_R之其中一者)，作為匹配訊號M₁而輸出。

又，在k≠1的情況時，Winner檢測器20，係將對應於與檢索資料類似之k個的參考資料之k個的時序訊號C’₁~C’_K)，作為匹配訊號M₁~M_k而輸出。於此情況，在k個的時序訊號C’₁~C’_k中，k個的上揚時序，由於係相互至少存在有時脈訊號CLK之1個週期之量的差異，因此，係能夠以上揚時序為早之順序而正確地檢測出k個的時序訊號C’₁~C’_k。亦即是，聯想記憶體100，係能夠正確地檢測出與檢索資料相類似之k個的參考資料。

又，距離/時脈數轉換電路DC₁~DC_R之動作，由於係與時脈訊號CLK相互同步地而被實行，因此，藉由將時脈訊號CLK之頻率提高，係能夠使聯想記憶體100之動作成為高速。

故而，聯想記憶體100，係就算是在使用有曼哈坦距離的情況時，亦能夠正確且高速度進行類似檢索。

圖7，係為對於圖3中所示之計數器311的理想構成作展示之概略圖。在本發明之實施形態中，計數器311，較理想，係由圖7中所示之計數器311A所成。

參考圖7，計數器311A，係包含有分頻器311-1~311-M。分頻器311-1，係與M位元之距離訊號(=距離訊號D₁₁~D_1W、D₂₁~D_2W、…、D_R1~D_RW之各個)的最下位位元相對應地而被設置。分頻器311-2，係與M位元之距離訊號(=距離訊號D₁₁~D_1W、D₂₁~D_2W、…、D_R1~D_RW之各個)的第2位位元相對應地而被設置。以下，同樣的，分頻器311-M，係與M位元之距離訊號(=距離訊號D₁₁~D_1W、D₂₁~D_2W、D_R1~D_RW之各個)的最上位位元相對應地而被設置。

分頻器311-1，係將時脈訊號CLK作2⁰次之分頻，並將該分頻後的分頻訊號DV₁對於一致檢測電路312作輸出。分頻器311-2，係將時脈訊號CLK作2¹次之分頻，並將該分頻後的分頻訊號DV₂對於一致檢測電路312作輸出。以下，同樣的，分頻器311-M，係將時脈訊號CLK作2^M-1次之分頻，並將該分頻後的分頻訊號DV_M對於一致檢測電路312作輸出。

圖8，係為用以對於圖7中所示之計數器311A的動作作說明之圖。另外，在圖8中，係以計數器311A為由4個分頻器311-1~311-4所成的情況為例，來對於計數器311A之動作作說明。

參考圖8，分頻器311-1，係將時脈訊號CLK作2⁰次之分頻，並將該分頻後的分頻訊號DV₁對於一致檢測電路312作輸出。分頻器311-2，係將時脈訊號CLK作2¹次之分頻，並將該分頻後的分頻訊號DV₂對於一致檢測電路312作輸出。分頻器311-3，係將時脈訊號CLK作2²次之分頻，並將該分頻後的分頻訊號DV₃對於一致檢測電路312作輸出。分頻器311-4，係將時脈訊號CLK作2³次之分頻，並將該分頻後的分頻訊號DV₄對於一致檢測電路312作輸出。

其結果，4個分頻器311-1~311-4，最初係輸出“0000”之計數值，第2次係輸出“0001”之計數值，第3次係輸出“0010”之計數值，以下，同樣的，在第15次係輸出“1110”之計數值，最後則係輸出“1111”之計數值。

計數器311A，在輸出4位元以外之計數值的情況時，亦係藉由M個的分頻器311-1~311-M而構成，M個的分頻器311-1~311-M，係藉由與圖8中所示之形態相同的形態，而分別將時脈訊號CLK作2⁰次、2¹次、2²次、…2^M-1次之分頻，並將該分頻後的分頻訊號DV₁~DV_M輸出。其結果，計數器311A，係將M位元之計數值，以“ 0₁0₂0₃…0_M”、“0₁0₂0₃…1_M”、…、“1₁1₂1₃…1_M”的順序而輸出。

故而，分頻器311-1~311-M中，將在從M位元之計數值的最下位位元起而朝向最上位位元之方向上的第m(m為滿足1≦m≦M之整數)位之位元值作輸出之分頻器，係輸出將時脈訊號CLK作了2^m-1次之分頻的訊號。

如此這般，藉由將計數器311A藉由分頻器311-1~311-M來構成，相較於通常之計數器，係能夠將電路尺寸縮小並將消耗電力降低。

當計數值一致檢測電路31~3W之計數器311為由圖7中所示之計數器311A所成的情況時，亦同樣的，距離/時脈數轉換電路DC₁~DC_R，係藉由上述之方法，而分別將代表與具備有M×W位元之位元長度的距離訊號D₁₁~D_1W、D₂₁~D_2W、．．．、D_R1~D_RW之和分別相一致的時脈數CN_total1~CN_totalR作了計數的時序之時序訊號C₁~C_R，對於Winner檢測器20作輸出。

如同上述一般，距離/時脈數轉換電路DC₁~DC_R之各個，係如圖2中所示一般，為由被作了串聯連接之W個的計數值一致檢測電路31~3W所成。

當W=2的情況時，距離/時脈數轉換電路DC₁~DC_R之各個，係由計數值一致檢測電路31、32所成。於此情況，距離演算電路DP₁₁~DP_1W，係由距離演算電路DP₁₁、DP₁₂所成，距離訊號D₁₁~D_1W，係由距離訊號D₁₁、D₁₂所成。

又，計數值一致檢測電路31，係與在將距離訊號D₁₁、D₁₂配列成一列時之身為其中一端的距離訊號之第1個距離訊號D₁₁相對應地而被設置，若是從距離演算電路DP₁₁而接收到第1個距離訊號D₁₁，則係對將當對於計數值而與時脈訊號CLK相互同步地來以升順而作了計數時能夠得到與該所接收到之第1個距離訊號D₁₁相一致的計數值時之時脈數CN1作計數，並將代表對於時脈數CN1作了計數的時序之一致訊號MTH1作輸出。

又，計數值一致檢測電路32，係與在將距離訊號D₁₁、D₁₂配列成一列時之身為從其中一端起之第W個(=第2個)的距離訊號之第W個(=第2個)距離訊號D₁₂相對應地而被設置，若是從計數值一致檢測電路31而接收到一致訊號MTH1，則係被驅動，並且從距離演算電路DP₁₂而接收到第W個(第2個)距離訊號D₁₂，且將當對於計數值而與時脈訊號CLK相互同步地來以升順而作了計數時能夠得到與該所接收到之第W個(第2個)距離訊號D₁₂相一致的計數值時之時脈數CN2作計數，並將代表對於時脈數CN2作了計數的時序之時序訊號C₁，對於Winner檢測器20作輸出。

於此情況，計數值一致檢測電路31，係構成「第1計數值一致檢測電路」，計數值一致檢測電路32，係構成「第2計數值一致檢測電路」。

又，當W=3以上的情況時，距離/時脈數轉換電路DC₁~DC_R之各個，係由計數值一致檢測電路31~3W所成。

又，計數值一致檢測電路31，係與在將距離訊號D₁₁~D_1W配列成一列時之身為其中一端的距離訊號之第1個距離訊號D₁₁相對應地而被設置，若是從距離演算電路DP₁₁而接收到第1個距離訊號D₁₁，則係對將當對於計數值而與時脈訊號CLK相互同步地來以升順而作了計數時能夠得到與該所接收到之第1個距離訊號D₁₁相一致的計數值時之時脈數CN1作計數，並將代表對於時脈數CN1作了計數的時序之一致訊號MTH1作輸出。

又，計數值一致檢測電路32~3W-1，係與從第2個距離訊號D₁₂起直到第W-1個距離訊號D_1W-1為止之W-2個的距離訊號D₁₂~D_1W-1相對應地而被設置。而後，計數值一致檢測電路32~3W-1之各個，係若是從計數值一致檢測電路31或者是從與第w-1(w為滿足2≦w≦W-1之整數)個的距離訊號相對應地而被設置之計數值一致檢測電路32~3W-2，而接收到代表對於從被與第1個或者是第w-1個的距離訊號相對應地而設置之計數值一致檢測電路31~3W-2而能夠得到與第1個或者是第w個的距離訊號相一致之計數值時的時脈訊號CLK之時脈數作了計數的時序之一致訊號MTH1~MTH3W-2，則係被驅動，並且接收第w個的距離訊號(=距離訊號D₁₂~D_1W-1之其中一者)，並對於當對計數值而與時脈訊號CLK相互同步地以升順來作了計數時，能夠得到與第w個的距離訊號(=距離訊號D₁₂~D_1W-1之其中一者)相一致之計數值時的時脈數CN3作計數，再將代表對於時脈數CN3作了計數的時序之一致訊號(=一致訊號MTH2~MTHW-1之其中一者)作輸出。

進而，計數值一致檢測電路3W，係與第W個的距離訊號D_1W相對應地而被設置，若是從對應於第W-1個的距離訊號而被設置之計數值一致檢測電路3W-1而接收到一致訊號MTHW-1，則係被驅動，並且接收第W個的距離訊號D_1W，且若是從計數值一致檢測電路3W-1而接收到一致訊號MTH3W-1，則係將當對於計數值而與時脈訊號CLK相互同步地來以升順而作了計數時能夠得到與第W個距離訊號D_1W相一致的計數值時之時脈數CN4作計數，並將代表對於時脈數CN4作了計數的時序之時序訊號C₁，對於Winner檢測器20作輸出。

於此情況，計數值一致檢測電路31，係構成「第1計數值一致檢測電路」，計數值一致檢測電路32~3W-1，係構成「W-2個的第3計數值一致檢測電路」，計數值一致檢測電路3W，係構成「第4計數值一致檢測電路」。

圖9，係為對於圖1中所示之距離/時脈數轉換電路DC₁~~DC_R的構成作展示之概略圖。

在本發明之實施形態中，距離/時脈數轉換電路DC₁~DC_R之各個，係亦可由圖9中所示之距離/時脈數轉換電路DC’₁所成。於此情況，係為W=2ⁱ(i為2以上的整數)。

參考圖9，距離/時脈數轉換電路DC’₁，係包含有放大器41~4L、和計數值一致檢測電路51~5L。於此， L=W/s(s係為W以下之滿足2^x的整數，x係為正整數)。

放大器41，係從內藏於聯想記憶體100中之時脈產生電路(未圖示)而接收時脈訊號CLK，並將該接收到的時脈訊號CLK放大，再輸出至放大器42以及計數值一致檢測電路51處。

放大器42，係從放大器41而接收時脈訊號CLK，並將該接收到的時脈訊號CLK作放大並輸出至放大器43(未圖示)以及計數值一致檢測電路52處。

以下，同樣的，放大器4L，係從放大器4L-1(未圖示)而接收時脈訊號CLK，並將該接收到的時脈訊號CLK作放大並輸出至計數值一致檢測電路5L處。

計數值一致檢測電路51、52、…、5L，係分別與s個的距離演算電路DP₁₁、DP_1(1+L)、．．．、DP_1(1+(u-1)L)、s個的距離演算電路DP₁₂、DP_1(2+L)、．．．、DP_1(2+(u-1)L)、．．．、s個的距離演算電路DP_1L、DP_1(L+L)、．．．、DP_1(L+(u-1)L)相對應地而被設置。另外，u係為1、2、3、…、s。

又，計數值一致檢測電路51~5L，係被作串聯連接。又，計數值一致檢測電路51~5L之各個，亦係由與圖3中所示之計數值一致檢測電路31相同之構成所成。於此情況，計數值一致檢測電路51~5L之各個，係包含有圖3中所示之計數器311或者是圖7中所示之計數器311A。

計數值一致檢測電路51，係從放大器41而接收時脈訊號CLK，並從聯想記憶體100之控制電路(未圖示)而接收檢索開始訊號SB，且從距離演算電路DP₁₁、DP_1(1+L)、．．．、DP_1(1+(u-1)L)而分別接收距離訊號D₁₁、D_1(1+L)、．．．、D_1(1+(u-1)L)。

計數值一致檢測電路51，係接收距離訊號D₁₁、D_1(1+L)、．．．、D_1(1+(u-1)L)，若是檢索開始訊號SB從L準位而切換至H準位，則藉由上述之方法，來對於當能夠得到與距離訊號D₁₁、D_1(1+L)、．．．、D_1(1+(u-1)L)之和相一致的計數值CV₁₁時之時脈訊號CLK的時脈數CN_1作計數。而後，計數值一致檢測電路51，係將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於計數值一致檢測電路52作輸出。之後，計數值一致檢測電路51，係將動作停止。

又，計數值一致檢測電路52，係從放大器42而接收時脈訊號CLK，並從計數值一致檢測電路51而接收一致訊號MTH1，且從距離演算電路DP₁₂、DP_1(2+L)、．．．、DP_1(2+(u-1)L)而分別接收距離訊號D₁₂、D_1(2+L)、．．．、D_1(2+(u-1)L)。

計數值一致檢測電路52，若是接收距離訊號D₁₂、D_1(2+L)、．．．、D_1(2+(u-1)L)，並接收一致訊號MTH1，則係藉由上述之方法，來對於當能夠得到與距離訊號D₁₂、D_1(2+L)、．．．、D_1(2+(u-1)L)之和相一致的計數值CV₁₂時之時脈訊號CLK的時脈數CN_2作計數。而後，計數值一致檢測電路52，係將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，與時脈訊號CLK相互同步地而對於計數值一致檢測電路53作輸出。之後，計數值一致檢測電路52，係將動作停止。

以下，同樣的，計數值一致檢測電路5L，係從放大器4L而接收時脈訊號CLK，並從計數值一致檢測電路5L-1而接收一致訊號MTHL-1，且從距離演算電路DP_1L、DP_1(L+L)、．．．、DP_1(L+(u-1)L)而分別接收距離訊號D_1L、D_1(L+L)、．．．、D_1(L+(u-1)L)。

計數值一致檢測電路5L，若是接收距離訊號D_1L、D_1(L+L)、．．．、D_1(L+(u-1)L)，並接收一致訊號MTHL-1，則係藉由上述之方法，來對於當能夠得到與距離訊號D_1L、D_1(L+L)、．．．、D_1(L+(u-1)L)之和相一致的計數值CV_1L時之時脈訊號CLK的時脈數CN_L作計數。而後，計數值一致檢測電路5L，係將代表對於時脈數CN_L作了計數的時序之一致訊號C₁，與時脈訊號CLK相互同步地而對於Winner檢測器20作輸出。之後，計數值一致檢測電路5L，係將動作停止。

另外，距離訊號D₁₁、D_1(1+L)、．．．、D_1(1+(u-1)L)、D₁₂、D_1(2+L)、．．．、D_1(2+(u-1)L)、．．．、D_1L、D_1(L+L)、．．．、D_1(L+(u-1)L)之各個，係為由M位元之位元值所成。

故而，距離/時脈數轉換電路DC₁~DC_R(=距離/時脈數轉換電路DC’₁)之各個，係包含有與L(=W/s)個的距離訊號相對應地被設置，並各別基於具備有M位元之位元長度之W個的距離訊號而輸出時序訊號(時序訊號C₁~C_R之其中一者)之L(=W/s)個的計數值一致檢測電路，L(=W/s)個的計數值一致檢測電路，係若是各別接收由L(=W/s)個的距離訊號所成之s組的距離訊號，則在將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，對於在能夠得到與在該所接收到的s組之距離訊號中所包含之W個的距離訊號之和相一致之計數值時的前述時脈訊號CLK之時脈數作計數，並將代表對於該時脈數作了計數的時序之時序訊號(時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

計數值一致檢測電路51~5L-1之各個，係將代表對於能夠得到與s個的距離訊號之和相一致的計數值時之時脈訊號CLK的時脈數(=時脈數CN_1~CN_L-1之其中一者)作了計數的時序之一致訊號(=一致訊號MTH1~MTHL-1之其中一者)作輸出，計數值一致檢測電路5L，係將代表對於能夠得到與s個的距離訊號之和相一致的計數值時之時脈訊號CLK的時脈數CN_L作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)作輸出，由於係成為L=W/s，因此，L(=W/s)個的計數值一致檢測電路51~5L，在結果上，係成為將代表對於能夠得到與(W/s)×s=W個的距離訊號之和相一致的計數值時之時脈訊號CLK之時脈數作了計數的時序之時序訊號(時序訊號C₁~C_R之其中一者)作輸出。

圖10，係為對於圖1中所示之距離/時脈數轉換電路DC₁~DC_R的又一其他構成作展示之概略圖。

在本發明之實施形態中，距離/時脈數轉換電路DC₁~DC_R之各個，係亦可由圖10中所示之距離/時脈數轉換電路DC”₁所成。於此情況，亦同樣的，係為W=2ⁱ(i為2以上的整數)。

參考圖10，距離/時脈數轉換電路DC”₁，係為在圖9所示之距離/時脈數轉換電路DC’₁中而追加有切換控制電路60以及多工器61~6L者，除此之外，係與距離/時脈數轉換電路DC’₁相同。

在距離/時脈數轉換電路DC”₁中，放大器41~4L，係將時脈訊號CLK放大，並將該放大後的時脈訊號CLK分別對於計數值一致檢測電路51~5L作輸出，並且將該放大後的時脈訊號CLK對於切換控制電路60作輸出。

又，在距離/時脈數轉換電路DC”₁中，多工器61、62、．．．、6L，係分別與s個的距離演算電路DP₁₁、DP_1(1+L)、．．．、DP_1(1+(u-1)L)、s個的距離演算電路DP₁₂、DP_1(2+L)、．．．、DP_1(2+(u-1)L)、．．．、s個的距離演算電路DP_1L、DP_1(L+L)、．．．、DP_1(L+(u-1)L)相對應地而被設置。又，計數值一致檢測電路51~5L，係分別對應於多工器61~6L地而被設置。

切換控制電路60，係從聯想記憶體100之控制電路而接收檢索開始訊號SB以及重置訊號RST，並從計數值一致檢測電路51~5L而分別接收一致訊號MTH1~MTHL。

而後，切換控制電路60，若是接收檢索開始訊號SB以及重置訊號RST，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

又，切換控制電路60，若是從計數值一致檢測電路5L而接收一致訊號MTHL，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。切換控制電路60，係將此處理作s-1次之實行。

進而，切換控制電路60，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。切換控制電路60，係將此處理作s次之實行。

進而，切換控制電路60，若是從計數值一致檢測電路52而接收一致訊號MTH2，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路53作輸出，並且將輸出訊號OUT3對於多工器63作輸出。切換控制電路60，係將此處理作s次之實行。

以下，同樣的，切換控制電路60，若是從計數值一致檢測電路5L-1而接收一致訊號MTHL-1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路5L作輸出，並且將輸出訊號OUTL對於多工器6L作輸出。切換控制電路60，係將此處理作s次之實行。

多工器61，係接收s個的距離訊號D₁₁、D_1(1+L)、．．．、D_1(1+(u-1)L)。而，多工器61，若是從切換控制電路60而接收到第1次之輸出訊號OUT1，則係將距離訊號D₁₁對於計數值一致檢測電路51作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUT1，則係將距離訊號D_1(1+L)對於計數值一致檢測電路51作輸出，以下，同樣的，若是從切換控制電路60而接收到第s次之輸出訊號OUT1，則係將距離訊號D_1(1+(u-1)L)對於計數值一致檢測電路51作輸出。

多工器62，係接收s個的距離訊號D₁₂、D_1(2+L)、．．．、D_1(2+(u-1)L)。而，多工器62，若是從切換控制電路60而接收到第1次之輸出訊號OUT2，則係將距離訊號D₁₂對於計數值一致檢測電路52作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUT2，則係將距離訊號D_1(2+L)對於計數值一致檢測電路52作輸出，以下，同樣的，若是從切換控制電路60而接收到第s次之輸出訊號OUT2，則係將距離訊號D_1(2+(u-1)L)對於計數值一致檢測電路52作輸出。

以下，同樣的，多工器6L，係接收s個的距離訊號D_1L、D_1(L+L)、．．．、D_1(L+(u-1)L)。而，多工器6L，若是從切換控制電路60而接收到第1次之輸出訊號OUTL，則係將距離訊號D_1L對於計數值一致檢測電路5L作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUTL，則係將距離訊號D_1(L+L)對於計數值一致檢測電路5L作輸出，以下，同樣的，若是從切換控制電路60而接收到第s次之輸出訊號OUTL，則係將距離訊號D_1(L+(u-1)L)對於計數值一致檢測電路5L作輸出。

計數值一致檢測電路51，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₁，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₁相互一致之計數值時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。計數值一致檢測電路51，係將此處理，針對s個的距離訊號D₁₁、D_1(1+L)、．．．、D_1(1+(u-1)L)之全部，而實行之。

又，計數值一致檢測電路52，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₂，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₂相互一致之計數值時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。計數值一致檢測電路52，係將此處理，針對s個的距離訊號D₁₂、D_1(2+L)、．．．、D_1(2+(u-1)L)之全部，而實行之。

以下，同樣的，計數值一致檢測電路5L，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路5L，若是從多工器6L而接收距離訊號D_1L，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D_1L相互一致之計數值時的時脈訊號CLK之時脈數CN_L作計數，並將代表對於時脈數CN_L作了計數的時序之一致訊號MTHL，對於切換控制電路60作輸出。之後，計數值一致檢測電路5L，係將動作停止。計數值一致檢測電路5L，係將此處理，針對s-1個的距離訊號D₁₂、D_1(2+L)、．．．、D_{1(2+(u-1)L-1)}之全部，而實行之。

而後，計數值一致檢測電路5L，若是從切換控制電路60而接收第s次之重置訊號RST，則係被驅動，並從多工器6L而接收距離訊號D_1(L+(u-1)L)，且對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D_1(L+(u-1)L)相互一致之計數值時的時脈訊號CLK之時脈數CN_L作計數，並將代表對於時脈數CN_L作了計數的時序之時序訊號C₁，對於Winner檢測器20作輸出。

在距離/時脈數轉換電路DC₁~DC_R(=距離/時脈數轉換電路DC”₁)之各個處，若是開始與檢索資料相類似之參考資料的檢索，則切換控制電路60，係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

之後，多工器61，係因應於從切換控制電路60而來之第1次的輸出訊號OUT1，而將距離訊號D₁₁對於計數值一致檢測電路51作輸出。

計數值一致檢測電路51，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₁，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₁相互一致之計數值時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

之後，切換控制電路60，係因應於從計數值一致檢測電路51而來之一致訊號MTH1，而與時脈訊號CLK相互同步地，來將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。

多工器62，係因應於從切換控制電路60而來之第1次的輸出訊號OUT2，而將距離訊號D₁₂對於計數值一致檢測電路52作輸出。

計數值一致檢測電路52，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₂，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₂相互一致之計數值時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

以下，同樣的，切換控制電路60，係因應於從計數值一致檢測電路5L-1而來之一致訊號MTHL-1，而與時脈訊號CLK相互同步地，來將重置訊號RST對於計數值一致檢測電路5L作輸出，並且將輸出訊號OUTL對於多工器6L作輸出。

之後，多工器6L，係因應於從切換控制電路60而來之第1次的輸出訊號OUTL，而將距離訊號D_1L對於計數值一致檢測電路5L作輸出。

計數值一致檢測電路5L，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路5L，若是從多工器6L而接收距離訊號D_1L，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D_1L相互一致之計數值時的時脈訊號CLK之時脈數CN_L作計數，並將代表對於時脈數CN_L作了計數的時序之一致訊號MTHL，對於切換控制電路60作輸出。之後，計數值一致檢測電路5L，係將動作停止。

之後，切換控制電路60，係因應於從計數值一致檢測電路5L而來之一致訊號MTHL，而與時脈訊號CLK相互同步地，來將重置訊號RST對於計數值一致檢測電路 51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

之後，計數值一致檢測電路51~5L-1、切換控制電路60以及多工器61~6L-1，係將上述之動作反覆實行s-1次，計數值一致檢測電路5L以及多工器6L，係將上述之動作反覆實行s-2次。

而後，計數值一致檢測電路5L，若是從切換控制電路60而接收第s次之重置訊號RST，並從多工器6L而接收距離訊號D_1(L+(u-1)L)，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D_1(L+(u-1)L)相互一致之計數值時的時脈訊號CLK之時脈數CN_L作計數，並將代表對於時脈數CN_L作了計數的時序之時序訊號C₁，對於Winner檢測器20作輸出。之後，計數值一致檢測電路5L，係將動作停止。

將當L(=W/s)個的計數值一致檢測電路51~5L視為1個的計數值一致檢測電路MDC的情況時，計數值一致檢測電路MDC，在第1次係接收L(=W/s)個的距離訊號D₁₁~D_1L。而，計數值一致檢測電路51~5L分別對於能夠得到與距離訊號D₁₁~D_1L相一致之計數值時的時脈訊號CLK之時脈數CN_1~CN_L作計數並將代表對於時脈數CN_1~CN_L作了計數的時序之一致訊號MTH1~MTHL作輸出一事，係相當於計數值一致檢測電路MDC對於能夠得到與距離訊號D₁₁~D_1L之和相互一致的計數值時之時脈訊號CLK的時脈數(CN_1+CN_2+．．．+CN_L)作計數，並將代表對於該時脈數(CN_1+CN_2+．．．+CN_L)作了計數的時序之一致訊號作輸出。又，計數值一致檢測電路MDC，係將此處理反覆實行s-1次。而後，計數值一致檢測電路MDC，若是輸出第s-1次之一致訊號，則係對於能夠得到與L(=W/s)個的距離訊號D_1(1+(u-1)L)、D_1(2+(u-1)L)、．．．、D_1(L+(u-1)L)之和相一致的計數值時之時脈訊號CLK的時脈數(CN_1+CN_2+．．．+CN_L)作計數，並將代表對於該時脈數(CN_1+CN_2+．．．+CN_L)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

故而，在距離/時脈數轉換電路DC”₁中，L(=W/s)個的計數值一致檢測電路51~5L，若是接收到L(=W/s)個的距離訊號D₁₁~D_1L，則係對於當將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與該所接收到之L(=W/s)個的距離訊號D₁₁~D_1L之和相一致的計數值時之時脈訊號CLK的第1時脈數作計數，並將代表對於第1時脈數作了計數的時序之第1一致訊號作輸出，將此處理，反覆實行s-1次，並將前述第1一致訊號作s-1次之輸出，並且，若是在第s次時而接收到L(=W/s)個的距離訊號，則係對於當將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與該所接收到之L(=W/s)個的距離訊號之和相一致的計數值時之時脈訊號CLK的第2時脈數作計數，並將代表對於前述第2時脈數作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

圖11，係為對於圖9中所示之距離/時脈數轉換電路DC’₁的具體性構成作展示之概略圖。

參考圖11，當由W=2ⁱ=2³=8所成，並由s=2^x=2¹=2所成的情況時，係成為L=W/s=8/2=4，距離/時脈數轉換電路DC’₁-1，係包含有放大器41~44、和計數值一致檢測電路51~54。

又，W個的距離訊號D₁₁~D_1W，係由8個的距離訊號D₁₁~D₁₈所成，W個的距離演算電路DP₁₁~DP_1W，係由8個的距離演算電路DP₁₁~DP₁₈所成。於此，假設距離訊號D₁₁~D₁₈，係分別為D₁₁=“3”、D₁₂=“2”、D₁₃=“5”、D₁₄=“1”、D₁₅=“2”、D₁₆=“4”、D₁₇=“2”、D₁₈=“3”。

而，計數值一致檢測電路51，係與2個的距離演算電路DP₁₁、DP₁₅相對應地而被設置，計數值一致檢測電路52，係與2個的距離演算電路DP₁₂、DP₁₆相對應地而被設置，計數值一致檢測電路53，係與2個的距離演算電路DP₁₃、DP₁₇相對應地而被設置，計數值一致檢測電路54，係與2個的距離演算電路DP₁₄、DP₁₈相對應地而被設置。

圖12，係為用以對於圖11中所示之距離/時脈數轉換電路DC’₁-1的動作作說明之圖。

距離/時脈數轉換電路DC₁~DC_R之各個，係由圖11 中所示之距離/時脈數轉換電路DC’₁-1所成。而，在距離/時脈數轉換電路DC₁~DC_R之各個(=距離/時脈數轉換電路DC’₁-1)中，若是開始與檢索資料相類似之參考資料的檢索，則計數值一致檢測電路51，係從距離演算電路DP₁₁、DP₁₅而分別接收距離訊號D₁₁(=“3”)、D₁₅(=“2”)，計數值一致檢測電路52，係從距離演算電路DP₁₂、DP₁₆而分別接收距離訊號D₁₂(=“2”)、D₁₆(=“4”)，計數值一致檢測電路53，係從距離演算電路DP₁₃、DP₁₇而分別接收距離訊號D₁₃(=“5”)、D₁₇(=“2”)，計數值一致檢測電路54，係從距離演算電路DP₁₄、DP₁₈而分別接收距離訊號D₁₄(=“1”)、D₁₈(=“3”)。

如此一來，計數值一致檢測電路51，係對於能夠得到與距離訊號D₁₁(=“3”)、D₁₅(=“2”)之和(=“5”=“101”)相一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN1(=“5”)作計數。之後，計數值一致檢測電路51，係將代表對於時脈數CN1(=“5”)作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於計數值一致檢測電路52作輸出。之後，計數值一致檢測電路51，係將動作停止。

計數值一致檢測電路52，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係對於能夠得到與距離訊號D₁₂(=“2”)、D₁₆(=“4”)之和(=“6”=“110”)相一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN2(=“6”)作計數。之後，計數值一致檢測電路52，係將代表對於時脈數CN2(=“6”)作了計數的時序之一致訊號MTH2，與時脈訊號CLK相互同步地而對於計數值一致檢測電路53作輸出。之後，計數值一致檢測電路52，係將動作停止。

計數值一致檢測電路53，若是從計數值一致檢測電路52而接收一致訊號MTH2，則係對於能夠得到與距離訊號D₁₃(=“5”)、D₁₇(=“2”)之和(=“7”=“111”)相一致之計數值CV₁₃時的時脈訊號CLK之時脈數CN4(=“7”)作計數。之後，計數值一致檢測電路53，係將代表對於時脈數CN4(=“7”)作了計數的時序之一致訊號MTH3，與時脈訊號CLK相互同步地而對於計數值一致檢測電路54作輸出。之後，計數值一致檢測電路53，係將動作停止。

計數值一致檢測電路54，若是從計數值一致檢測電路53而接收一致訊號MTH3，則係對於能夠得到與距離訊號D₁₄(=“1”)、D₁₈(=“3”)之和(=“4”=“100”)相一致之計數值CV₁₄時的時脈數CN4(=“4”)作計數。之後，計數值一致檢測電路54，係將代表對於時脈數CN4(=“4”)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，與時脈訊號CLK相互同步地而對於Winner檢測器20作輸出。之後，計數值一致檢測電路54，係將動作停止。

如此這般，計數值一致檢測電路51~54之各個，若是對於能夠得到與2個的距離訊號之和相一致的計數值時之時脈數作計數，並對於能夠得到與2個的距離訊號之和相一致的計數值時之時脈數作計數，則係分別輸出一致訊號MTH1~MTH3以及時序訊號(=時序訊號C₁~C_R之其中一者)。

當距離/時脈數轉換電路DC₁~DC_R之各個為由距離/時脈數轉換電路DC’₁-1所成的情況時，距離/時脈數轉換電路DC₁~DC_R之各個，係對於能夠得到與距離訊號D₁₁=“3”、D₁₂=“2”、D₁₃=“5”、D₁₄=“1”、D₁₅=“2”、D₁₆=“4”、D₁₇=“2”、D₁₈=“3”之和(=“22”)相一致的計數值時之時脈訊號CLK的時脈數(=“22”)作計數，並將代表對於時脈數(=“22”)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

圖13，係為對於圖9中所示之距離/時脈數轉換電路DC’₁的其他具體性構成作展示之概略圖。

參考圖13，當由W=2ⁱ=2³=8所成，並由s=2^x=2²=4所成的情況時，係成為L=W/s=8/4=2，距離/時脈數轉換電路DC’₁-2，係包含有放大器41、42，和計數值一致檢測電路51、52。

又，W個的距離訊號D₁₁~D_1W，係由8個的距離訊號D₁₁~D₁₈所成，W個的距離演算電路DP₁₁~DP_1W，係由8個的距離演算電路DP₁₁~DP₁₈所成。又，距離訊號D₁₁~D₁₈之各個，係由4位元之位元值所成。於此，假設距離訊號D₁₁~D₁₈，係分別為D₁₁=“3”、D₁₂=“2”、 D₁₃=“5”、D₁₄=“1”、D₁₅=“2”、D₁₆=“4”、D₁₇=“2”、D₁₈=“3”。

而，計數值一致檢測電路51，係與4個的距離演算電路DP₁₁、DP₁₃、DP₁₅、DP₁₇相對應地而被設置，計數值一致檢測電路52，係與4個的距離演算電路DP₁₂、DP₁₄、DP₁₆、DP₁₈相對應地而被設置。

另外，在計數值一致檢測電路51、52之各個處，計數器311或者是311A，係將4位元之計數值對於一致檢測電路312作輸出。

圖14，係為用以對於圖13中所示之距離/時脈數轉換電路DC’₁-2的動作作說明之圖。

距離/時脈數轉換電路DC₁~DC_R之各個，係由圖13中所示之距離/時脈數轉換電路DC’₁-2所成。而，在距離/時脈數轉換電路DC₁~DC_R之各個(=距離/時脈數轉換電路DC’₁-2)中，若是開始與檢索資料相類似之參考資料的檢索，則計數值一致檢測電路51，係從距離演算電路DP₁₁、DP₁₃、DP₁₅、DP₁₇而分別接收距離訊號D₁₁(=“3”)、D₁₃(=“5”)、D₁₅(=“2”)、D₁₇(=“2”)，計數值一致檢測電路52，係從距離演算電路DP₁₂、DP₁₄、DP₁₆、DP₁₈而分別接收距離訊號D₁₂(=“2”)、D₁₄(=“1”)、D₁₆(=“4”)、D₁₈(=“3”)。

如此一來，計數值一致檢測電路51，係對於在將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與距離訊號D₁₁(=“3”)、D₁₃(=“5”)、D₁₅(=“ 2”)、D₁₇(=“2”)之和(=“12”=“1100”)相一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN1(=“12”)作計數。之後，計數值一致檢測電路51，係將代表對於時脈數CN1作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於計數值一致檢測電路52作輸出。之後，計數值一致檢測電路51，係將動作停止。

計數值一致檢測電路52，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係被驅動，並對於在將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與距離訊號D₁₂(=“2”)、D₁₄(=“1”)、D₁₆(=“4”)、D₁₈(=“3”)之和(=“10”=“1010”)相一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN2(=“10”)作計數。之後，計數值一致檢測電路52，係將代表對於時脈數CN2(=“10”)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，與時脈訊號CLK相互同步地而對於Winner檢測器20作輸出。之後，計數值一致檢測電路52，係將動作停止。

如此這般，計數值一致檢測電路51、52之各個，若是對於能夠得到與4個的距離訊號之和相一致的計數值時之時脈數作計數，並對於能夠得到與4個的距離訊號之和相一致的計數值時之時脈數作計數，則係分別輸出一致訊號MTH1以及時序訊號(=時序訊號C₁~C_R之其中一者)。

當距離/時脈數轉換電路DC₁~DC_R之各個為由距離/時脈數轉換電路DC’₁-2所成的情況時，距離/時脈數轉換電路DC₁~DC_R之各個，係對於能夠得到與距離訊號D₁₁=“3”、D₁₂=“2”、D₁₃=“5”、D₁₄=“1”、D₁₅=“2”、D₁₆=“4”、D₁₇=“2”、D₁₈=“3”之和(=“22”)相一致的計數值時之時脈訊號CLK的時脈數(=“22”)作計數，並將代表對於時脈數(=“22”)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

圖15，係為對於圖10中所示之距離/時脈數轉換電路DC”₁的具體性構成作展示之概略圖。

參考圖15，當由W=2ⁱ=2³=8所成，並由s=2^x=2¹=2所成的情況時，係成為L=W/s=8/2=4，距離/時脈數轉換電路DC”₁-1，係包含有放大器41~44、和計數值一致檢測電路51~54、和切換控制電路60、以及多工器61~64。

在距離/時脈數轉換電路DC”₁-1中，多工器61，係與2個的距離演算電路DP₁₁、DP₁₅相對應地而被設置，多工器62，係與2個的距離演算電路DP₁₂、DP₁₆相對應地而被設置，多工器63，係與2個的距離演算電路DP₁₃、DP₁₇相對應地而被設置，多工器64，係與2個的距離演算電路DP₁₄、DP₁₈相對應地而被設置。

計數值一致檢測電路51~54，係分別對應於多工器61~64地而被設置。

在距離/時脈數轉換電路DC”₁-1中，放大器41~44，係將時脈訊號CLK放大，並將該放大後的時脈訊號CLK分別對於計數值一致檢測電路51~54作輸出，並且將該放大後的時脈訊號CLK對於切換控制電路60作輸出。

切換控制電路60，係從聯想記憶體100之控制電路而接收檢索開始訊號SB以及重置訊號RST，並從計數值一致檢測電路51~54而分別接收一致訊號MTH1~MTH4。

又，切換控制電路60，若是從計數值一致檢測電路54而接收一致訊號MTH4，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。切換控制電路60，係將此處理作1(=s-1=2-1)次之實行。

進而，切換控制電路60，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。切換控制電路60，係將此處理作2(=s=2)次之實行。

進而，切換控制電路60，若是從計數值一致檢測電路52而接收一致訊號MTH2，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路53作輸出，並且將輸出訊號OUT3對於多工器63作輸出。切換控制電路60，係將此處理作2(=s=2)次之實行。

進而，切換控制電路60，若是從計數值一致檢測電路53而接收一致訊號MTH3，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路54作輸出，並且將輸出訊號OUT4對於多工器64作輸出。切換控制電路60，係將此處理作2(=s=2)次之實行。

多工器61，係接收2個的距離訊號D₁₁、D₁₅。而，多工器61，若是從切換控制電路60而接收到第1次之輸出訊號OUT1，則係將距離訊號D₁₁對於計數值一致檢測電路51作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUT1，則係將距離訊號D₁₅對於計數值一致檢測電路51作輸出。

多工器62，係接收2個的距離訊號D₁₂、D₁₆。而，多工器62，若是從切換控制電路60而接收到第1次之輸出訊號OUT2，則係將距離訊號D₁₂對於計數值一致檢測電路52作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUT2，則係將距離訊號D₁₆對於計數值一致檢測電路52作輸出。

多工器63，係接收2個的距離訊號D₁₃、D₁₇。而，多工器63，若是從切換控制電路60而接收到第1次之輸出訊號OUT3，則係將距離訊號D₁₃對於計數值一致檢測電路53作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUT3，則係將距離訊號D₁₇對於計數值一致檢測電路53作輸出。

多工器64，係接收2個的距離訊號D₁₄、D₁₈。而，多工器64，若是從切換控制電路60而接收到第1次之輸出訊號OUT4，則係將距離訊號D₁₄對於計數值一致檢測電路54作輸出，若是從切換控制電路60而接收到第2次之輸出訊號OUT4，則係將距離訊號D₁₈對於計數值一致檢測電路54作輸出。

計數值一致檢測電路51，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₁，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₁相互一致之計數值時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。計數值一致檢測電路51，係將此處理，針對2個的距離訊號D₁₁、D₁₅之全部，而實行之。

又，計數值一致檢測電路52，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₂，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₂相互一致之計數值時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。計數值一致檢測電路52，係將此處理，針對2個的距離訊號D₁₂、D₁₆之全部，而實行之。

進而，計數值一致檢測電路53，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路53，若是從多工器63而接收距離訊號D₁₃，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₃相互一致之計數值時的時脈訊號CLK之時脈數CN_3作計數，並將代表對於時脈數CN_3作了計數的時序之一致訊號MTH3，對於切換控制電路60作輸出。之後，計數值一致檢測電路53，係將動作停止。計數值一致檢測電路53，係將此處理，針對2個的距離訊號D₁₃、D₁₇之全部，而實行之。

進而，計數值一致檢測電路54，若是從切換控制電路60而接收到重置訊號RST，則係被驅動。而後，計數值一致檢測電路54，若是從多工器64而接收距離訊號D₁₄，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₄相互一致之計數值時的時脈訊號CLK之時脈數CN_4作計數，並將代表對於時脈數CN_4作了計數的時序之一致訊號MTH4，對於切換控制電路60作輸出。之後，計數值一致檢測電路54，係將動作停止。

而後，計數值一致檢測電路54，若是從切換控制電路60而接收第2次之重置訊號RST，並從多工器64而接收距離訊號D₁₈，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₈相互一致之計數值時的時脈訊號CLK之時脈數CN_4作計數，並將代表對於時脈數CN_4作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。之後，計數值一致檢測電路54，係將動作停止。

圖16，係為用以對於圖15中所示之距離/時脈數轉換電路DC”₁-1的動作作說明之圖。

在距離/時脈數轉換電路DC₁~DC_R(=距離/時脈數轉換電路DC”₁-1)之各個處，若是開始與檢索資料相類似之參考資料的檢索，則切換控制電路60，係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

之後，多工器61，係因應於從切換控制電路60而來之第1次的輸出訊號OUT1，而將距離訊號D₁₁(=“3”)對於計數值一致檢測電路51作輸出。

計數值一致檢測電路51，係因應於從切換控制電路 60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₁(=“3”)，則係對於當將計數值而與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₁(=“3”)相互一致之計數值時的時脈訊號CLK之時脈數CN_1(=“3”)作計數，並將代表對於時脈數CN_1(=“3”)作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

之後，切換控制電路60，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。

多工器62，係因應於從切換控制電路60而來之第1次的輸出訊號OUT2，而將距離訊號D₁₂(=“2”)對於計數值一致檢測電路52作輸出。

計數值一致檢測電路52，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₂(=“2”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₂(=“2”)相互一致之計數值時的時脈訊號CLK之時脈數CN_2(=“2”)作計數，並將代表對於時脈數CN_2(=“2”)作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

之後，切換控制電路60，若是從計數值一致檢測電路52而接收一致訊號MTH2，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路53作輸出，並且將輸出訊號OUT3對於多工器63作輸出。

多工器63，係因應於從切換控制電路60而來之第1次的輸出訊號OUT3，而將距離訊號D₁₃(=“5”)對於計數值一致檢測電路53作輸出。

計數值一致檢測電路53，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路53，若是從多工器63而接收距離訊號D₁₃(=“5”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₃(=“5”)相互一致之計數值時的時脈訊號CLK之時脈數CN_3(=“5”)作計數，並將代表對於時脈數CN_3(=“5”)作了計數的時序之一致訊號MTH3，對於切換控制電路60作輸出。之後，計數值一致檢測電路53，係將動作停止。

之後，切換控制電路60，若是從計數值一致檢測電路53而接收一致訊號MTH3，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路54作輸出，並且將輸出訊號OUT4對於多工器64作輸出。

多工器64，係因應於從切換控制電路60而來之第1次的輸出訊號OUT4，而將距離訊號D₁₄(=“1”)對於計數值一致檢測電路54作輸出。

計數值一致檢測電路54，係因應於從切換控制電路 60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路54，若是從多工器64而接收距離訊號D₁₄(=“1”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₄(=“1”)相互一致之計數值時的時脈訊號CLK之時脈數CN_4(=“1”)作計數，並將代表對於時脈數CN_4(=“1”)作了計數的時序之一致訊號MTH4，對於切換控制電路60作輸出。之後，計數值一致檢測電路54，係將動作停止。

之後，切換控制電路60，若是從計數值一致檢測電路54而接收一致訊號MTH4，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

多工器61，係因應於從切換控制電路60而來之第2次的輸出訊號OUT1，而將距離訊號D₁₅(=“2”)對於計數值一致檢測電路51作輸出。

計數值一致檢測電路51，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₅(=“2”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₅(=“2”)相互一致之計數值時的時脈訊號CLK之時脈數CN_1(=“2”)作計數，並將代表對於時脈數CN_1(=“2”)作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

多工器62，係因應於從切換控制電路60而來之第2次的輸出訊號OUT2，而將距離訊號D₁₆(=“4”)對於計數值一致檢測電路52作輸出。

計數值一致檢測電路52，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₆(=“4”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₆(=“4”)相互一致之計數值時的時脈訊號CLK之時脈數CN_2(=“4”)作計數，並將代表對於時脈數CN_2(=“4”)作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

多工器63，係因應於從切換控制電路60而來之第2次的輸出訊號OUT3，而將距離訊號D₁₇(=“2”)對於計數值一致檢測電路53作輸出。

計數值一致檢測電路53，係因應於從切換控制電路 60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路53，若是從多工器63而接收距離訊號D₁₇(=“2”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₇(=“2”)相互一致之計數值時的時脈訊號CLK之時脈數CN_3(=“2”)作計數，並將代表對於時脈數CN_3(=“2”)作了計數的時序之一致訊號MTH3，對於切換控制電路60作輸出。之後，計數值一致檢測電路53，係將動作停止。

多工器64，係因應於從切換控制電路60而來之第2次的輸出訊號OUT4，而將距離訊號D₁₈(=“3”)對於計數值一致檢測電路54作輸出。

計數值一致檢測電路54，係因應於從切換控制電路60而來之重置訊號RST，而被驅動。而後，計數值一致檢測電路54，若是從多工器64而接收距離訊號D₁₈(=“3”)，則係對於當將計數值與時脈訊號CLK相互同步地來以升順而作了計數時而能夠得到與距離訊號D₁₈(=“3”)相互一致之計數值時的時脈訊號CLK之時脈數CN_4(=“3”)作計數，並將代表對於時脈數CN_4(=“3”)作了計數的時序之一致訊號MTH4，對於切換控制電路60作輸出。之後，計數值一致檢測電路54，係將動作停止。

如此一來，切換控制電路60，係因應於從計數值一致檢測電路54而來之第2次的一致訊號MTH4，而將代表與藉由第2次之一致訊號MTH4所展示的時序相同之時序的時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

如此這般，計數值一致檢測電路51~54，係分別對於能夠得到與距離訊號D₁₁~D₁₄相一致之計數值時的時脈訊號CLK之時脈數CN_1~CN_4作計數，並輸出代表對於時脈數CN_1~CN_4作了計數之時序的一致訊號MTH1~MTH4，之後，分別對於能夠得到與距離訊號D₁₅~D₁₈相一致之計數值時的時脈訊號CLK之時脈數CN_1~CN_4作計數，並輸出代表對於時脈數CN_1~CN_4作了計數之時序的一致訊號MTH1~MTH4。

亦即是，計數值一致檢測電路51~54之各個，係對於能夠得到身為與距離訊號相一致之計數值時的時脈訊號CLK之時脈數作計數，並將代表對於該時脈數作了計數的時序之一致訊號作輸出，且將此處理反覆實行2次。

當距離/時脈數轉換電路DC₁~DC_R之各個為由距離/時脈數轉換電路DC”₁-1所成的情況時，距離/時脈數轉換電路DC₁~DC_R之各個，係對於能夠得到與距離訊號D₁₁=“3”、D₁₂=“2”、D₁₃=“5”、D₁₄=“1”、D₁₅=“2”、D₁₆=“4”、D₁₇=“2”、D₁₈=“3”之和(=“22”)相一致的計數值時之時脈訊號CLK的時脈數(=“22”)作計數，並將代表對於時脈數(=“22”)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

圖17，係為對於圖10中所示之距離/時脈數轉換電路DC”₁的又一其他具體性構成作展示之概略圖。

參考圖17，當由W=2ⁱ=2³=8所成，並由s=2^x=2²=4所成的情況時，係成為L=W/s=8/4=2，距離/時脈數轉換電路DC”₁-2，係包含有放大器41、42、和計數值一致檢測電路51、52、和切換控制電路60、以及多工器61、62。

多工器61，係與4個的距離演算電路DP₁₁、DP₁₃、DP₁₅、DP₁₇相對應地而被設置，多工器62，係與4個的距離演算電路DP₁₂、DP₁₄、DP₁₆、DP₁₈相對應地而被設置。

計數值一致檢測電路51，係與多工器61相對應地而被設置，計數值一致檢測電路52，係與多工器62相對應地而被設置。

切換控制電路60，係從聯想記憶體100之控制電路而接收檢索開始訊號SB以及重置訊號RST。又，切換控制電路60，係從放大器41、42而接收時脈訊號CLK。進而，切換控制電路60，係從計數值一致檢測電路51而接收一致訊號MTH1，並從計數值一致檢測電路52而接收一致訊號MTH2。

又，切換控制電路60，若是從計數值一致檢測電路52而接收一致訊號MTH2，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

進而，切換控制電路60，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。

之後，切換控制電路60，若是從計數值一致檢測電路52而接收第s次的一致訊號MTH2，則係將代表與藉由第s次之一致訊號MTH2所展示的時序相同之時序的時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

多工器61，係從距離演算電路DP₁₁、DP₁₃、DP₁₅、DP₁₇而分別接收距離訊號D₁₁、D₁₃、D₁₅、D₁₇，並從切換控制電路60而接收輸出訊號OUT1。

而，多工器61，若是從切換控制電路60而接收到第1次之輸出訊號OUT1，則係將距離訊號D₁₁對於計數值一致檢測電路51作輸出，若是接收到第2次之輸出訊號OUT1，則係將距離訊號D₁₃對於計數值一致檢測電路51作輸出，若是接收到第3次之輸出訊號OUT1，則係將距離訊號D₁₅對於計數值一致檢測電路51作輸出，若是接收到第4次之輸出訊號OUT1，則係將距離訊號D₁₇對於計數值一致檢測電路51作輸出。

又，多工器62，係從距離演算電路DP₁₂、DP₁₄、DP₁₆、DP₁₈而分別接收距離訊號D₁₂、D₁₄、D₁₆、D₁₈，並從切換控制電路60而接收輸出訊號OUT2。

而，多工器62，若是從切換控制電路60而接收到第1次之輸出訊號OUT2，則係將距離訊號D₁₂對於計數值一致檢測電路52作輸出，若是接收到第2次之輸出訊號OUT2，則係將距離訊號D₁₄對於計數值一致檢測電路52作輸出，若是接收到第3次之輸出訊號OUT2，則係將距離訊號D₁₆對於計數值一致檢測電路52作輸出，若是接收到第4次之輸出訊號OUT2，則係將距離訊號D₁₈對於計數值一致檢測電路52作輸出。

計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₁，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₁相互一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

又，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₃，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₃相互一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

進而，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₅，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₅相互一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

進而，計數值一致檢測電路51，若是從多工器61而接收距離訊號D₁₇，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₇相互一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

如此這般，計數值一致檢測電路51，係在每次接收到距離訊號和重置訊號時，對於當能夠得到與距離訊號(=從距離訊號D₁₁起之第奇數個的距離訊號D₁₁、D₁₃、D₁₅、D₁₇之其中一者)相互一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1，對於切換控制電路60作輸出，之後，將動作停止。

計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₂，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₂相互一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

又，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₄，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₄相互一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

進而，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₆，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₆相互一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

進而，計數值一致檢測電路52，若是從多工器62而接收距離訊號D₁₈，並從切換控制電路60而接收重置訊號RST，則係藉由上述之方法，而對於當能夠得到與距離訊號D₁₈相互一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

如此這般，計數值一致檢測電路52，係在每次接收到距離訊號和重置訊號時，對於當能夠得到與距離訊號(=從距離訊號D₁₂起之第偶數個的距離訊號D₁₂、D₁₄、D₁₆、D₁₈之其中一者)相互一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2，對於切換控制電路60作輸出，之後，將動作停止。

圖18，係為用以對於圖17中所示之距離/時脈數轉換電路DC”₁-2的動作作說明之圖。

參考圖18，切換控制電路60，係因應於從聯想記憶體100之控制電路而來的檢索開始訊號SB以及重置訊號RST，而與時脈訊號CLK相互同步地，將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

多工器61，係從距離演算電路DP₁₁、DP₁₃、DP₁₅、DP₁₇而分別接收距離訊號D₁₁、D₁₃、D₁₅、D₁₇。之後，多工器61，係因應於第1次的輸出訊號OUT1，而將距離訊號D₁₁對於計數值一致檢測電路51作輸出。

如此一來，計數值一致檢測電路51，係對於能夠得到與距離訊號D₁₁(=“3”)相一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1(=“3”)作計數。之後，計數值一致檢測電路51，係將代表對於時脈數CN_1(=“3”)作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

多工器62，係從距離演算電路DP₁₂、DP₁₄、DP₁₆、DP₁₈而分別接收距離訊號D₁₂、D₁₄、D₁₆、D₁₈。之後，多工器62，係因應於第1次的輸出訊號OUT2，而將距離訊號D₁₂(=“2”)對於計數值一致檢測電路52作輸出。

如此一來，計數值一致檢測電路52，係對於能夠得到與距離訊號D₁₂(=“2”)相一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2(=“2”)作計數。之後，計數值一致檢測電路52，係將代表對於時脈數CN_2(=“2”)作了計數的時序之一致訊號MTH2，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

接著，切換控制電路60，若是從計數值一致檢測電路52而接收一致訊號MTH2，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

多工器61，係因應於第2次的輸出訊號OUT1，而將距離訊號D₁₃(=“5”)對於計數值一致檢測電路51作輸出。

如此一來，計數值一致檢測電路51，係對於能夠得到與距離訊號D₁₃(=“5”)相一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1(=“5”)作計數。之後，計數值一致檢測電路51，係將代表對於時脈數CN_1(=“5”)作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

切換控制電路60，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。

多工器62，係因應於第2次的輸出訊號OUT2，而將距離訊號D₁₄(=“1”)對於計數值一致檢測電路52作輸出。

如此一來，計數值一致檢測電路52，係對於能夠得到與距離訊號D₁₄(=“1”)相一致之計數值CV₁₂時的時脈數CN_2(=“1”)作計數。之後，計數值一致檢測電路52，係將代表對於時脈數CN_2(=“1”)作了計數的時序之一致訊號MTH2，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

又，切換控制電路60，若是從計數值一致檢測電路 52而接收一致訊號MTH2，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路51作輸出，並且將輸出訊號OUT1對於多工器61作輸出。

多工器61，係因應於第3次的輸出訊號OUT1，而將距離訊號D₁₅(=“2”)對於計數值一致檢測電路51作輸出。

如此一來，計數值一致檢測電路51，係對於能夠得到與距離訊號D₁₅(=“2”)相一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1(=“2”)作計數。之後，計數值一致檢測電路51，係將代表對於時脈數CN_1(=“2”)作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

又，切換控制電路60，若是從計數值一致檢測電路51而接收一致訊號MTH1，則係與時脈訊號CLK相互同步地，而將重置訊號RST對於計數值一致檢測電路52作輸出，並且將輸出訊號OUT2對於多工器62作輸出。

多工器62，係因應於第3次的輸出訊號OUT2，而將距離訊號D₁₆(=“4”)對於計數值一致檢測電路52作輸出。

如此一來，計數值一致檢測電路52，係對於能夠得到與距離訊號D₁₆(=“4”)相一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2(=“4”)作計數。之後，計數值一致檢測電路52，係將代表對於時脈數CN_2(=“4”)作了計數的時序之一致訊號MTH2，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

多工器61，係因應於第4次的輸出訊號OUT1，而將距離訊號D₁₇(=“2”)對於計數值一致檢測電路51作輸出。

如此一來，計數值一致檢測電路51，係對於能夠得到與距離訊號D₁₇(=“2”)相一致之計數值CV₁₁時的時脈訊號CLK之時脈數CN_1(=“2”)作計數。之後，計數值一致檢測電路51，係將代表對於時脈數CN_1(=“2”)作了計數的時序之一致訊號MTH1，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路51，係將動作停止。

多工器62，係因應於第4次的輸出訊號OUT2，而將距離訊號D₁₈(=“3”)對於計數值一致檢測電路52作輸出。

如此一來，計數值一致檢測電路52，係對於能夠得到與距離訊號D₁₈(=“3”)相一致之計數值CV₁₂時的時脈訊號CLK之時脈數CN_2(=“3”)作計數。之後，計數值一致檢測電路52，係將代表對於時脈數CN_2(=“3”)作了計數的時序之一致訊號MTH2，與時脈訊號CLK相互同步地而對於切換控制電路60作輸出。之後，計數值一致檢測電路52，係將動作停止。

如此一來，切換控制電路60，係因應於從計數值一致檢測電路52而來之第4次的一致訊號MTH2，而將代表與藉由第4次之一致訊號MTH2所展示的時序相同之時序的時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

如此這般，計數值一致檢測電路51、52，係交互地而分別對於當能夠得到與距離訊號(=從距離訊號D₁₁起之第奇數個的距離訊號D₁₁、D₁₃、D₁₅、D₁₇之其中一者)以及距離訊號(=從距離訊號D₁₁起之第偶數個的距離訊號D₁₂、D₁₄、D₁₆、D₁₈之其中一者)相互一致之計數值CV₁₁、CV₁₂時的時脈訊號CLK之時脈數CN_1、CN_2作計數，並將代表對於時脈數CN_1、CN_2作了計數的時序之一致訊號MTH1、MTH2，對於切換控制電路60作輸出。又，計數值一致檢測電路51、52，係將此處理反覆實行4(=s)次。

當距離/時脈數轉換電路DC₁~DC_R之各個為由距離/時脈數轉換電路DC”₁-2所成的情況時，距離/時脈數轉換電路DC₁~DC_R之各個，係對於能夠得到與距離訊號D₁₁=“3”、D₁₂=“2”、D₁₃=“5”、D₁₄=“1”、D₁₅=“2”、D₁₆=“4”、D₁₇=“2”、D₁₈=“3”之和(=“22”)相一致的計數值時之時脈訊號CLK的時脈數(=“22”)作計數，並將代表對於時脈數(=“22”)作了計數的時序之時序訊號(=時序訊號C₁~C_R之其中一者)，對於Winner檢測器20作輸出。

在上述構成中，雖係針對W=8的情況而作了說明，但是，只要滿足2ⁱ，則W係亦可為8以外之值。

又，當W為滿足2ⁱ之8以外之值時，亦同樣的，距離/時脈數轉換電路DC₁~DC_R，係分別藉由與上述之動作相同的動作，來將時序訊號C₁~C_R對於Winner檢測器20作輸出。

又，在上述構成中，雖係針對s=2、4的情況而作了說明，但是，s只要為W以下之滿足2^x的整數，則亦可為由2、4以外之值所成，於該情況，亦同樣的，距離/時脈數轉換電路DC₁~DC_R，係分別藉由與上述之動作相同的動作，來將時序訊號C₁~C_R對於Winner檢測器20作輸出。

如同上述一般，在圖13以及圖17中，係針對距離/時脈數轉換電路DC₁~DC_R(=距離/時脈數轉換電路DC’₁-2、DC”₁-2)之各個為由2個的計數值一致檢測電路51、52所成的情況而作了說明。

而，當距離/時脈數轉換電路DC₁~DC_R之各個為由圖 13中所示之距離/時脈數轉換電路DC’₁-2或者是圖17中所示之距離/時脈數轉換電路DC”₁-2所成的情況時，計數值一致檢測電路51，係將一致處理反覆實行W/2次，該一致處理，係為若是接收當將W個的距離訊號(=距離訊號D₁₁~D_1W等)配列成一列時之從其中一端起的第p(p為滿足1≦p<W之奇數)個的距離訊號，則係對於當將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與第p個的距離訊號相一致之計數值時的時脈訊號CLK之時脈數CN_1作計數，並將代表對於時脈數CN_1作了計數的時序之一致訊號MTH1作輸出。

又，計數值一致檢測電路52，係將一致處理反覆實行(W/2)-1次，該一致處理，係為若是接收當將W個的距離訊號(=距離訊號D₁₁~D_1W等)配列成一列時之從其中一端起的第q(q為滿足1<q≦W之偶數)個的距離訊號，則係對於當將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與第q個的距離訊號相一致之計數值時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之一致訊號MTH2作輸出，又，計數值一致檢測電路52，若是接收W/2次之一致訊號MTH1，並且接收第W個的距離訊號，則係對於當將計數值與時脈訊號CLK相互同步地而以升順來作了計數時，能夠得到與第W個的距離訊號相一致之計數值時的時脈訊號CLK之時脈數CN_2作計數，並將代表對於時脈數CN_2作了計數的時序之時序訊號(=時序訊號C₁~C_R 之其中一者)，對於Winner檢測器20作輸出。於此情況，計數值一致檢測電路51，係構成「第1計數值一致檢測電路」，計數值一致檢測電路52，係構成「第2計數值一致檢測電路」。

又，計數值一致檢測電路51之計數器311(或者是計數器311A)，係構成「第1計數器」，計數值一致檢測電路51之一致檢測電路312，係構成「第1一致檢測電路」。

進而，計數值一致檢測電路52之計數器311(或者是計數器311A)，係構成「第2計數器」，計數值一致檢測電路52之一致檢測電路312，係構成「第2一致檢測電路」。

如圖13以及圖17中所示一般，藉由將距離/時脈數轉換電路DC₁~DC_R(=距離/時脈數轉換電路DC’₁-2、DC”₁-2)之各個以2個的計數值一致檢測電路51、52來構成，係能夠削減距離/時脈數轉換電路DC₁~DC_R之電路面積，而能夠將消耗電力降低。

圖19，係為對於最短檢索時間之比較作展示之圖。在圖19中之所謂頻率映射型，係指將檢索資料和參考資料之間的距離轉換為頻率並對與檢索資料相類似之參考資料進行檢索的聯想記憶體。

又，圖19之(a)，係對於將M×W=16位元×8單元=128位元之參考資料作了64個的使用的情況時之最短檢索時間的比較作展示。進而，圖19之(b)，係對於將M×W=16 位元×16單元=256位元之參考資料作了64個的使用的情況時之最短檢索時間的比較作展示。

參考圖19之(a)，在將M×W=16位元×8單元=128位元之參考資料作了64個的使用的情況時，於頻率映射型之聯想記憶體中，最短檢索時間係為1280(ns)，相對於此，在本發明之聯想記憶體100中，最短檢索時間係為20(ns)。

參考圖19之(b)，在將M×W=16位元×16單元=256位元之參考資料作了64個的使用的情況時，於頻率映射型之聯想記憶體中，最短檢索時間係為210000(ns)，相對於此，在本發明之聯想記憶體100中，最短檢索時間係為40(ns)。

如此這般，藉由實驗，係實際證明了：由本發明之實施形態所致知聯想記憶體100，相較於先前技術之頻率映射型之聯想記憶體，係能夠以更縮短了2個位數以上的短時間，來檢索出與檢索資料相類似之參考資料。

又，係藉由實驗而實際證明了：由本發明之實施形態所致之聯想記憶體100，隨著參考資料之位元數的增加，檢索時間係飛躍性地縮短。

圖20，係為對於消耗電力之比較作展示之圖。在圖20中，先前技術例之聯想記憶體，係為在非專利文獻3中所記載之聯想記憶體。

參考圖20，在先前技術例之聯想記憶體中，係使用有64個的參考資料，在本發明之聯想記憶體100中，係使用有128個的參考資料。

而，在先前技術例之聯想記憶體中，消耗電力係為321(mW)，相較於此，在本發明之聯想記憶體100中，消耗電力係為2.13(mW)。

如此這般，係藉由實驗而實際證明了：由本發明之實施形態所致之聯想記憶體100，就算是參考資料為增加為2倍，亦能夠相較於先前技術例之聯想記憶體而將消耗電力作2個位數的降低。

故而，若是使用由本發明之實施形態所致之聯想記憶體100，則可明顯得知，係能夠以低消耗電力來高速地檢索出與檢索資料相類似之參考資料。

另外，在上述說明中，雖係針對使用曼哈坦距離來對於與檢索資料相類似之k個的參考資料進行檢索的情況而作了說明，但是，在本發明之實施形態中，係並不被限定於此，亦可使用漢明距離來對於與檢索資料相類似之k個的參考資料進行檢索。

於此情況，M位元，係由1位元所成，參考資料保存電路SC₁₁~SC_1W、SC₂₁~SC_2W、．．．、SC_R1~SC_RW之各個，係將1位元之參考資料作保存。又，距離演算電路DP₁₁~DP_1W、DP₂₁~DP_2W、．．．、DP_R1~DP_RW之各個，係依據式(1)來對於檢索位元之1位元和參考資料之1位元之間的距離進行演算。

又，聯想記憶體100，係依據上述之動作，而使用漢明距離來對於與檢索資料相類似之k個的參考資料進行檢索。

此次所揭示之實施形態，係全部僅為例示，而並非為對於範圍作限制者。本發明之範圍，係並非由上述之實施形態的說明所界定，而是由申請專利範圍所界定，並包含有在與申請專利範圍均等之意義以及範圍內的所有之變更。

[產業上之利用可能性]

本發明，係被適用於聯想記憶體者。

D₁₁~D_1W‧‧‧距離訊號

DP₁₁~DP_1W‧‧‧距離演算電路

21、22、2W‧‧‧放大器

31、32、3W‧‧‧計數值一致檢測電路

DC₁‧‧‧距離/時脈數轉換電路

C₁‧‧‧時序訊號

CLK‧‧‧時脈訊號

SB‧‧‧檢索開始訊號

Claims

一種聯想記憶體，其特徵為，具備有：參考資料保存電路，係各別保存具備有M×W(M為1以上之整數，W為2以上之整數)位元之位元長度的R(R為2以上之整數)個的參考資料；和R個的距離演算電路，係對應於前述R個的參考資料而作設置，並各別具備有M×W位元之位元長度，且輸出代表身為檢索對象之檢索資料和前述參考資料之間的距離之R個的距離訊號；和R個的距離/時脈數轉換電路，係對應於前述R個的距離演算電路而作設置，並從各別所對應之距離演算電路，來接收各別具有M位元之位元長度的W個的距離訊號，並對於能夠得到與該接收到之W個的距離訊號之和相一致的計數值時之時脈訊號的時脈數作計數，而將代表身為對於前述時脈數作了計數的時序之一致時序的時序訊號作輸出；和Winner檢測器，係基於從前述R個的距離/時脈數轉換電路所接收到之R個的時序訊號，而以前述一致時序為早的順序來檢測出k(k為滿足1≦k≦R之整數)個的時序訊號，並將該檢測出之k個的時序訊號，作為代表前述檢索資料和前述參考資料之間之類似度的匹配訊號而輸出。
如申請專利範圍第1項所記載之聯想記憶體，其中，前述R個的距離/時脈數轉換電路之各個，係包含有與各別具備有M位元之位元長度之W個的距離訊號相對應地而被設置，並且被作了串聯連接之W個的計數值一致檢測電路，前述W個的計數值一致檢測電路，當W=2的情況時，係包含有：第1計數值一致檢測電路，係與身為在將前述W個的距離訊號配列為一列時之其中一端的距離訊號之第1個距離訊號相對應地而被設置，並且若是接收到前述第1個距離訊號，則對於在將計數值與時脈訊號相互同步地以升順來作了計數時而能夠得到與前述所接收到的第1個距離訊號相一致之計數值時之時脈訊號的第1時脈數作計數，並輸出代表將前述第1時脈數作了計數的時序之第1一致訊號；和第2計數值一致檢測電路，係與從前述其中一端起之第W個距離訊號相對應地而被設置，並且若是從前述第1計數值一致檢測電路而接收到前述第1一致訊號，則係被驅動並接收前述第W個距離訊號，且對於在將計數值與時脈訊號相互同步地以升順來作了計數時而能夠得到與前述所接收到的第W個距離訊號相一致之計數值時之時脈訊號的第2時脈數作計數，並對於前述Winner檢測器而輸出代表將前述第2時脈數作了計數之時序的前述時序訊號，前述W個的計數值一致檢測電路，當W為3以上的情況時，係包含有：前述第1計數值一致檢測電路；和W-2個的第3計數值一致檢測電路，係與從第2個距離訊號起直到第W-1個距離訊號為止之W-2個的距離訊號相對應地被設置，並且若是各別從前述第1計數值一致檢測電路或者是對應於第w-1(w為滿足2≦w≦W-1之整數)個距離訊號地被設置之計數值一致檢測電路，而接收到代表在能夠得到與前述第1個或者是前述第w個距離訊號相一致時之計數值時的時脈訊號之時脈數作了計數之時序的第2一致訊號，則係被驅動並接收前述第w個距離訊號，且對於在將計數值與時脈訊號相互同步地以升順來作了計數時而能夠得到與前述所接收到的第w個距離訊號相一致之計數值時之時脈訊號的第3時脈數作計數，並輸出代表將前述第3時脈數作了計數之時序的第3一致訊號；和第4計數值一致檢測電路，係與第W個距離訊號相對應地而被設置，並且若是從對應於第W-1個距離訊號地被設置之計數值一致檢測電路而接收到前述第3一致訊號，則係被驅動並接收前述第W個距離訊號，且對於在將計數值與時脈訊號相互同步地以升順來作了計數時而能夠得到與前述所接收到的第W個距離訊號相一致之計數值時之時脈訊號的第4時脈數作計數，並對於前述Winner檢測器而輸出代表將前述第4時脈數作了計數之時序的前述時序訊號。
如申請專利範圍第2項所記載之聯想記憶體，其中，前述第1計數值一致檢測電路，係包含有：將M位元之位元值以升順來作計數，並將該計數了的計數值依序輸出之第1計數器、和從前述第1計數器而依序接收前述計數值，並且從前述距離演算電路而接收前述第1個距離訊號，且對於當前述接受到的計數值為與前述第1個距離訊號一致時之前述第1時脈數作計數，若是得到前述第1時脈數，則將前述第1一致訊號輸出之第1一致檢測電路，前述第2計數值一致檢測電路，係包含有：將M位元之位元值以升順來作計數，並將該計數了的計數值依序輸出之第2計數器、和從前述第2計數器而依序接收前述計數值，並且從前述距離演算電路而接收前述第W個距離訊號，且若是從前述第1計數值一致檢測電路而接收到前述第1一致訊號則係被驅動，並對於當前述接受到的計數值為與前述第W個距離訊號一致時之前述第2時脈數作計數，若是得到前述第2時脈數，則對於前述Winner檢測器而輸出前述時序訊號之第2一致檢測電路，前述W-2個的第3計數值一致檢測電路之各個，係包含有：將M位元之位元值以升順來作計數，並將該計數了的計數值依序輸出之第3計數器、和從前述第3計數器而依序接收前述計數值，並且從前述距離演算電路而接收前述第w個距離訊號，且若是接收到前述第2一致訊號則係被驅動，並對於當前述接受到的計數值為與前述第w個距離訊號一致時之前述第3時脈數作計數，若是得到前述第3時脈數，則將前述第3一致訊號輸出之第3一致檢測電路，前述第4計數值一致檢測電路，係包含有：將M位元之位元值以升順來作計數，並將該計數了的計數值依序輸出之第4計數器、和從前述第4計數器而依序接收前述計數值，並且從前述距離演算電路而接收前述第W個距離訊號，且若是接收到前述第3一致訊號則係被驅動，並對於當前述接受到的計數值為與前述第W個距離訊號一致時之前述第4時脈數作計數，若是得到前述第4時脈數，則對於前述Winner檢測器而輸出前述時序訊號之第4一致檢測電路。
如申請專利範圍第1項所記載之聯想記憶體，其中，前述W，係由2ⁱ(i為2以上之整數)所成，前述R個距離/時脈數轉換電路之各個，係包含有與W/s(s為相等於W以下之2^x，x為正整數)個的距離訊號相對應地被設置，並基於各別具備有M位元之位元長度之W個的距離訊號而輸出前述時序訊號之W/s個的計數值一致檢測電路，前述W/s個的計數值一致檢測電路，係若是各別接收由前述W/s個的距離訊號所成之s組的距離訊號，則在對於將計數值與時脈訊號同步地而以升順來作了計數時，在能夠得到與在前述所接收到的s組之距離訊號中所包含之W個的距離訊號之和相一致之計數值時的前述時脈數作計數，並將代表對於前述時脈數作了計數的時序之前述時序訊號，對於前述Winner檢測器作輸出。
如申請專利範圍第4項所記載之聯想記憶體，其中，前述W/s個的計數值一致檢測電路，若是接收到前述W/s個的距離訊號，則係對於當將計數值與時脈訊號同步地而以升順來作了計數時，能夠得到與前述所接收到之W/s個的距離訊號之和相一致的計數值時之時脈訊號的第1時脈數作計數，並將代表對於前述第1時脈數作了計數的時序之第1一致訊號作輸出，將此處理，反覆實行s-1次，並將前述第1一致訊號作前述s-1次之輸出，並且，若是在第s次時而接收到前述W/s個的距離訊號，則係對於當將計數值與時脈訊號同步地而以升順來作了計數時，能夠得到與前述所接收到之W/s個的距離訊號之和相一致的計數值時之時脈訊號的第2時脈數作計數，並將代表對於前述第2時脈數作了計數的時序之前述時序訊號，對於前述Winner檢測器作輸出。
如申請專利範圍第4項所記載之聯想記憶體，其中，前述W/s個的計數值一致檢測電路，係具備有：第1計數值一致檢測電路，其係將第1一致處理反覆實行W/2次，該第1一致處理，係為若是接收到從將前述W個的距離訊號配列成一列時之其中一端算起而為第p(p為滿足1≦p<W之奇數)個的距離訊號，則對於當將計數值與時脈訊號同步地而以升順來作了計數時，能夠得到與前述第p個距離訊號相一致的計數值時之時脈訊號的第3時脈數作計數，並將代表對於前述第3時脈數作了計數的時序之第2一致訊號輸出；和第2計數值一致檢測電路，其係將第2一致處理反覆實行((W/2)-1)次，該第2一致處理，係為若是接收到從前述其中一端算起而為第q(q為滿足1<q≦W之偶數)個的距離訊號，則對於當將計數值與時脈訊號同步地而以升順來作了計數時，能夠得到與前述第q個距離訊號相一致的計數值時之時脈訊號的第4時脈數作計數，並將代表對於前述第4時脈數作了計數的時序之第3一致訊號輸出，並且，該第2計數值一致檢測電路，係將前述第2一致訊號接收前述W/2次，若是接收到第W個距離訊號，則係對於當將計數值與時脈訊號同步地而以升順來作了計數時，能夠得到與前述第W個距離訊號相一致的計數值時之時脈訊號的第5時脈數作計數，並將代表對於前述第5時脈數作了計數的時序之前述時序訊號對於前述Winner檢測器作輸出。
如申請專利範圍第6項所記載之聯想記憶體，其中，前述R個的距離/時脈轉換電路之各個，係更進而包含有：切換控制電路，其係若是從前述第1計數值一致檢測電路而接收到前述第2一致訊號，則將該接收到的第2一致訊號對於前述第2計數值一致檢測電路作輸出，且若是從前述第2計數值一致檢測電路而接收到前述第3一致訊號，則將該接收到的第3一致訊號對於前述第1計數值一致檢測電路作輸出，前述第1計數值一致檢測電路，係在每次從前述切換控制電路而接收到前述第3一致訊號時，實行1次之前述第1一致處理，前述第2計數值一致檢測電路，係在每次從前述切換控制電路而接收到前述第2一致訊號時，實行1次之前述第2一致處理，並且若是接收前述W/2次之前述第2一致訊號，則對於前述第5時脈數作計數，並將前述時序訊號對於前述Winner檢測器作輸出。
如申請專利範圍第6項所記載之聯想記憶體，其中，前述第1計數值一致檢測電路，係包含有：第1計數器，係反覆實行前述W/2次之第1輸出處理，該第1輸出處理，係為對於M位元之位元值以升順來作計數，並將該計數了的計數值依序作輸出；和第1一致檢測電路，係反覆實行前述W/2次之第2輸出處理，該第2輸出處理，係為從前述第1計數器而依序接收前述計數值，並從前述距離演算電路而接收前述第p個距離訊號，且對於當將計數值與時脈訊號同步地以升順來作了計數時，前述所接收到的計數值會與前述第p個距離訊號相一致時的前述第3時脈數作計數，並輸出前述第2一致訊號，前述第2計數值一致檢測電路，係包含有：第2計數器，係反覆實行前述W/2次之第3輸出處理，該第3輸出處理，係為對於M位元之位元值以升順來作計數，並將該計數了的計數值依序作輸出；和第2一致檢測電路，係實行前述((W/2)-1)次之第2輸出處理，該第2輸出處理，係為從前述第2計數器而依序接收前述計數值，並從前述距離演算電路而接收前述第q個距離訊號，且對於當將計數值與時脈訊號同步地以升順來作了計數時，前述所接收到的計數值會與前述第q個距離訊號相一致時的前述第4時脈數作計數，並輸出前述第3一致訊號，並且，該第2一致檢測電路，若是接收到前述W/2次之前述第2一致訊號，則係對於前述所接收到之計數值為與前述第W個距離訊號相一致時之前述第5時脈數作計數，並將前述時序訊號對於前述Winner檢測器作輸出。
如申請專利範圍第3項或第8項所記載之聯想記憶體，其中，前述第1~第4之計數器的各個，係由將M位元之計數值以升順來輸出之M個的分頻器所成，將在從前述M位元之計數值的最下位位元起而朝向最上位位元的方向上之第m(m為滿足1≦m≦M之整數)位的位元值作輸出之分頻器，係輸出將時脈訊號作了2^m-1次之分頻的訊號。