TW201409230A - 系統資料儲存方法、記憶體控制器與記憶體儲存裝置 - Google Patents

系統資料儲存方法、記憶體控制器與記憶體儲存裝置 Download PDF

Info

Publication number
TW201409230A
TW201409230A TW101131578A TW101131578A TW201409230A TW 201409230 A TW201409230 A TW 201409230A TW 101131578 A TW101131578 A TW 101131578A TW 101131578 A TW101131578 A TW 101131578A TW 201409230 A TW201409230 A TW 201409230A
Authority
TW
Taiwan
Prior art keywords
entity
unit
physical
data
erasing
Prior art date
Application number
TW101131578A
Other languages
English (en)
Other versions
TWI479314B (zh
Inventor
Shun-Bin Cheng
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW101131578A priority Critical patent/TWI479314B/zh
Priority to US13/656,754 priority patent/US8832527B2/en
Publication of TW201409230A publication Critical patent/TW201409230A/zh
Priority to US14/335,961 priority patent/US9141476B2/en
Application granted granted Critical
Publication of TWI479314B publication Critical patent/TWI479314B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明提出一種用於記憶體儲存裝置的系統資料儲存方法及使用此方法的記憶體控制器與記憶體儲存裝置。本方法包括判斷系統實體抹除單元的剩餘儲存空間是否足夠儲存更新系統資料。本方法更包括，倘若系統實體抹除單元的剩餘儲存空間不足夠儲存更新系統資料時，選擇一個空的實體抹除單元，將更新系統資料寫入至所選擇的實體抹除單元的至少一第一實體程式化單元及將虛擬資料寫入至所選擇的實體抹除單元的第二實體程式化單元中。

Description

系統資料儲存方法、記憶體控制器與記憶體儲存裝置
本發明是有關於一種用於可複寫式非揮發性記憶體模組的系統資料儲存方法及使用此方法的記憶體控制器與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。
快閃記憶體具有多個實體區塊，且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中寫入資料時必須依據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面必需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。因此，一般來說，快閃記憶體的實體區塊會以輪替的方式來映射主機系統所存取的邏輯位址，以儲存主機系統所寫入的資料。為了有效地管理以輪替方式儲存資料的實體區塊，在快閃記憶體儲存裝置在進行初始化時，記憶體控制器會依據快閃記憶體的 規格建立相關的管理資訊(例如，映射表)並且在記憶體儲存裝置運作時，進行更新與維護。例如，記憶體控制器會將此些管理資訊記錄在一個或數個實體區塊(亦稱為系統實體區塊)中，並且當系統實體區塊無儲存空間時，記憶體控制器會使用另一個空的實體區塊作為新的系統實體區塊來寫入新的管理資訊，並且對舊的系統實體區塊執行抹除運作。
然而，在記憶體儲存裝置的運作過程中，可能會因為異常斷電而造成寫入失敗並且使得實體區塊存有不完整的資料。特別是，倘若所儲存之新的管理資訊因異常斷電存有過多錯誤位元且舊的管理資訊又已被抹除時，記憶體控制器無法載入任何管理資訊而使得記憶體儲存裝置無法正常地運作。基於上述，如何安全地儲存快閃記憶體的管理資訊，是此領域技術人員所致力的目標。
本發明提供一種系統資料儲存方法，使用此方法的記憶體控制器與記憶體儲存裝置，其能夠安全地儲存系統資料。
本發明範例實施例提出一種系統資料儲存方法，用於一記憶體儲存裝置，此記憶體儲存裝置具有可複寫式非揮發性記憶體模組，此可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一實體抹除單元具有多個實體程式化單元，此些實體程式化單元之中的一第一實體抹除單元儲 存系統資料。本系統資料儲存方法包括判斷第一實體抹除單元的剩餘儲存空間是否足夠儲存更新系統資料。本系統資料儲存方法更包括，倘若第一實體抹除單元的剩餘儲存空間不足夠儲存更新系統資料時，從此些實體抹除單元之中選擇第二實體抹除單元，將更新系統資料寫入至第二實體抹除單元的此些實體程式化單元之中的至少一第一實體程式化單元及將虛擬資料寫入至第二實體抹除單元的此些實體程式化單元之中的第二實體程式化單元。
在本發明之一實施例中，上述第二實體抹除單元的第二實體程式化單元排列在第二實體抹除單元的第一實體程式化單元之後。
在本發明之一實施例中，上述系統資料儲存方法，更包括：在將虛擬資料成功地寫入至第二實體抹除單元的該第二實體程式化單元之後，對第一實體抹除單元執行一抹除運作。
在本發明之一實施例中，上述之系統資料儲存方法更包括：判斷記憶體儲存裝置是否發生一異常斷電；倘若記憶體儲存裝置發生該異常斷電時，判斷第二實體抹除單元的第二實體程式化單元是否已被寫入資料；倘若判斷第二實體抹除單元的第二實體程式化單元已被寫入資料時，對第一實體抹除單元執行抹除運作；以及倘若判斷第二實體抹除單元的第二實體程式化單元未被寫入資料時，對第二實體抹除單元執行抹除運作。
在本發明之一實施例中，上述判斷第二實體抹除單元 的第二實體程式化單元是否已被寫入資料的步驟包括：從第二實體抹除單元的第二實體程式化單元中讀取資料與對應的錯誤檢查與校正碼；依據錯誤檢查與校正碼判斷從第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元；倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料非為可校正時，識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
在本發明之一實施例中，上述判斷第二實體抹除單元的第二實體程式化單元是否已被寫入資料的步驟更包括：倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有系統實體抹除單元標記；以及倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有此系統實體抹除單元標記，識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
在本發明之一實施例中，每一實體抹除單元的實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至此些下實體程式化單元的速度大於寫入資料至此些上實體程式化單元的速度。並且，上述第二實體抹除單元的第一實體程式化單元與第二實體程式化單元屬於此些下實體程式化單元。
在本發明之一實施例中，每一實體抹除單元的實體程式化單元被區分為多個下實體程式化單元與多個上實體程 式化單元，並且寫入資料至下實體程式化單元的速度大於寫入資料至上實體程式化單元的速度。並且，上述第二實體抹除單元的第一實體程式化單元屬於此些下實體程式化單元的其中之一並且第二實體抹除單元的第二實體程式化單元為此些上實體程式化單元之中對應第二實體抹除單元的第一實體程式化單元的上實體程式化單元。其中上述判斷第二實體抹除單元的第二實體程式化單元是否已被寫入資料的步驟更包括：倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記；以及倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有系統實體抹除單元標記，識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
本發明範例實施例提出一種記憶體控制器，用於控制可複寫式非揮發性記憶體模組，此可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統。記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機介面與記憶體介面。在此，記憶體管理電路用以將系統資料儲存至此些實體程式化單元之中的一第一實體抹除單元。此外，記憶體管理電路更用以判斷第一實體抹除單元的剩餘儲存空間是否足夠儲存 一更新系統資料。倘若第一實體抹除單元的剩餘儲存空間不足夠儲存更新系統資料時，記憶體管理電路更用以從此些實體抹除單元之中選擇第二實體抹除單元，將此更新系統資料寫入至第二實體抹除單元的實體程式化單元之中的第一實體程式化單元及將虛擬資料寫入至第二實體抹除單元的實體程式化單元之中的第二實體程式化單元。
在本發明之一實施例中，上述記憶體管理電路更用以在將虛擬資料成功地寫入至第二實體抹除單元的第二實體程式化單元之後，對第一實體抹除單元執行抹除運作。
在本發明之一實施例中，上述記憶體管理電路更用以判斷是否發生一異常斷電。倘若發生異常斷電時，記憶體管理電路更用以判斷第二實體抹除單元的第二實體程式化單元是否已被寫入資料。倘若第二實體抹除單元的第二實體程式化單元已被寫入資料時，記憶體管理電路更用以對第一實體抹除單元執行抹除運作。倘若第二實體抹除單元的第二實體程式化單元未被寫入資料時，記憶體管理電路更用以對第二實體抹除單元執行抹除運作。
在本發明之一實施例中，上述記憶體控制器更包括錯誤檢查與校正電路。在此，記憶體管理電路從第二實體抹除單元的第二實體程式化單元中讀取資料與對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路依據此錯誤檢查與校正碼判斷從第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元。倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料非為可 校正時，記憶體管理電路識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
在本發明之一實施例中，倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，記憶體管理電路判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有系統實體抹除單元標記。倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有系統實體抹除單元標記，記憶體管理電路識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
在本發明之一實施例中，其中每一實體抹除單元的實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至下實體程式化單元的速度大於寫入資料至上實體程式化單元的速度，其中上述第二實體抹除單元的第一實體程式化單元屬於下實體程式化單元的其中之一並且上述第二實體抹除單元的第二實體程式化單元為上實體程式化單元之中對應第二實體抹除單元的第一實體程式化單元的上實體程式化單元。此外，倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，記憶體管理電路判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記。倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有系統實體抹除單元標記，記憶體管理電路識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。連接器用以耦接至主機系統。可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元。記憶體控制器耦接至連接器與可複寫式非揮發性記憶體模組。在此，記憶體控制器用以將系統資料儲存至此些實體程式化單元之中的一第一實體抹除單元。此外，記憶體控制器更用以判斷第一實體抹除單元的剩餘儲存空間是否足夠儲存一更新系統資料。倘若第一實體抹除單元的剩餘儲存空間不足夠儲存更新系統資料時，記憶體控制器更用以從此些實體抹除單元之中選擇第二實體抹除單元，將此更新系統資料寫入至第二實體抹除單元的實體程式化單元之中的第一實體程式化單元及將虛擬資料寫入至第二實體抹除單元的實體程式化單元之中的第二實體程式化單元。
在本發明之一實施例中，上述記憶體控制器更用以在將虛擬資料成功地寫入至第二實體抹除單元的第二實體程式化單元之後，對第一實體抹除單元執行抹除運作。
在本發明之一實施例中，上述記憶體控制器更用以判斷是否發生一異常斷電。倘若發生異常斷電時，記憶體控制器更用以記憶體控制器判斷第二實體抹除單元的第二實體程式化單元是否已被寫入資料。倘若第二實體抹除單元的第二實體程式化單元已被寫入資料時，記憶體控制器更用以對第一實體抹除單元執行抹除運作。倘若第二實體抹 除單元的第二實體程式化單元未被寫入資料時，記憶體控制器更用以對第二實體抹除單元執行抹除運作。
在本發明之一實施例中，上述記憶體控制器更包括錯誤檢查與校正電路。在此，記憶體控制器從第二實體抹除單元的第二實體程式化單元中讀取資料與對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路依據此錯誤檢查與校正碼判斷從第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元。倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料非為可校正時，記憶體控制器識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
在本發明之一實施例中，倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，記憶體控制器判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有系統實體抹除單元標記。倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有系統實體抹除單元標記，記憶體控制器識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
在本發明之一實施例中，其中每一實體抹除單元的實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至下實體程式化單元的速度大於寫入資料至上實體程式化單元的速度，其中上述第二實體抹除單元的第一實體程式化單元屬於下實體程式化單元的其中之一並且上述第二實體抹除單元的第二實體程式 化單元為上實體程式化單元之中對應第二實體抹除單元的第一實體程式化單元的上實體程式化單元。此外，倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，記憶體管理電路判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記。倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有系統實體抹除單元標記，記憶體管理電路識別第二實體抹除單元的第二實體程式化單元已被寫入資料。
基於上述，本發明範例實施例的系統資料儲存方法、記憶體控制器與記憶體儲存裝置能夠安全地儲存系統資料，由此避免系統資料遺失。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1，主機系統1000一般包括電腦1100與輸 入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖2的滑鼠1202、鍵盤1204、顯示器1206與印表機1252。必須瞭解的是，圖2所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖2所示的隨身碟1256、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖3所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌 入式多媒體卡是直接耦接於主機系統的基板上。
圖4是繪示根據本範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於安全數位(Secure Digital,SD)介面標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、序列先進附件(Serial Advanced Technology Attachment,SATA)標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實 作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。可複寫式非揮發性記憶體模組106具有實體抹除單元304(0)~304(R)。例如，實體抹除單元304(0)~304(R)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有至少一個實體程式化單元，並且屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。例如，每一實體抹除單元是由128個實體程式化單元所組成。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元亦可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。
具體來說，依據每個記憶胞可儲存的位元數，NAND型快閃記憶體可區分為單階儲存單元(Single Level Cell,SLC)NAND型快閃記憶體、多階儲存單元(Multi Level Cell,MLC)NAND型快閃記憶體與複數階儲存單元(Trinary Level Cell,TLC)NAND型快閃記憶體，其中SLC NAND型快閃記憶體的每個記憶胞可儲存1個位元的資料 (即，”1”與”0”)，MLC NAND型快閃記憶體的每個記憶胞可儲存2個位元的資料並且TLC NAND型快閃記憶體的每個記憶胞可儲存3個位元的資料。
在NAND型快閃記憶體中，實體程式化單元是由排列在同一條字元線上的數個記憶胞所組成。由於SLC NAND型快閃記憶體的每個記憶胞可儲存1個位元的資料，因此，在SLC NAND型快閃記憶體中，排列在同一條字元線上的數個記憶胞是對應一個實體程式化單元。
相對於SLC NAND型快閃記憶體來說，MLC NAND型快閃記憶體的每個記憶胞的浮動閘儲存層可儲存2個位元的資料，其中每一個儲存狀態(即，”11”、”10”、”01”與”00”)包括最低有效位元(Least Significant Bit,LSB)以及最高有效位元(Most Significant Bit,MSB)。例如，儲存狀態中從左側算起之第1個位元的值為LSB，而從左側算起之第2個位元的值為MSB。因此，排列在同一條字元線上的數個記憶胞可組成2個實體程式化單元，其中由此些記憶胞之LSB所組成的實體程式化單元稱為下實體程式化單元，並且由此些記憶胞之MSB所組成的實體程式化單元稱為上實體程式化單元。特別是，下實體程式化單元的寫入速度會快於上實體程式化單元的寫入速度，並且當程式化上實體程式化單元發生錯誤時，下實體程式化單元所儲存之資料亦可能因此遺失。
類似地，在TLC NAND型快閃記憶體中，每個記憶胞可儲存3個位元的資料，其中每一個儲存狀態 (即，”111”、”110”、”101”、”100”、”011”、”010”、”001”與”000”)包括左側算起之第1個位元的LSB、從左側算起之第2個位元的中間有效位元(Center Significant Bit,CSB)以及從左側算起之第3個位元的MSB。因此，排列在同一條字元線上的數個記憶胞可組成3個實體程式化單元，其中由此些記憶胞之LSB所組成的實體程式化單元稱為下實體程式化單元，由此些記憶胞之CSB所組成的實體程式化單元稱為中實體程式化單元，並且由此些記憶胞之MSB所組成的實體程式化單元稱為上實體程式化單元。同樣地，相對於中實體程式化單元與上實體程式化單元來說，下實體程式化單元具有較高的穩定度並且寫入資料至下實體程式化單元的速度快於寫入資料至中實體程式化單元與上實體程式化單元的速度。
每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含4個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組106為多階儲存單元(Multi Level Cell,MLC)反及(NAND)型快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階儲存單元(Single Level Cell,SLC)NAND型快閃記憶體模組、複數階儲存單元(Trinary Level Cell，TLC)NAND型快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。必須瞭解的是，圖5所示之記憶體控制器的結構僅為一範例，本發明不以此為限。
請參照圖5，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的 控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路202包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。其中，記憶胞管理電路用以管理可複寫式非揮發性記憶體模組106的實體抹除單元；記憶體寫入電路用以對可複寫式非揮發性記憶體模組106下達寫入指令以將資料寫入至可複寫式非揮發性記憶體模組106中；記憶體讀取電路用以對可複寫式非揮發性記憶體模組106下達讀取指令以從可複寫式非揮發性記憶體模組106中讀取資料；記憶體抹除電路用以對可複寫式非揮發性記憶體模組106下達抹除指令以將資料從可複寫式非揮發性記憶體模組106中抹除； 而資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組106的資料以及從可複寫式非揮發性記憶體模組106中讀取的資料。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SD標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SATA標準、UHS-I介面標準、UHS-II介面標準、MS標準、MMC標準、eMMC介面標準、UFS介面標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括緩衝記憶體252、電源管理電路254以及錯誤檢查與校正電路256。
緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。在本範例實施例中，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。具體來說，錯誤檢查與校正電路256會被設計能夠校正一數目的錯誤位元(以下稱為最大可校正錯誤位元數)。例如，最大可校正錯誤位元數為24。倘若發生在所讀取之資料的錯誤位元的數目非大於24個時，錯誤檢查與校正電路256就能夠依據錯誤檢查與校正碼將錯誤位元校正回正確的值。反之，錯誤檢查與校正電路256就會回報錯誤校正失敗且記憶體管理電路202會將指示資料已遺失的訊息傳送給主機系統1000。
圖6與圖7是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組106之實體抹除單元的運作時，以“提取”、“交換”、“分組”、“輪替”等詞來操作實體抹除單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，記憶體控制器104(或記憶體管理電路202)會將可複寫式非揮發性記憶體模組106的實體抹除單元304(0)~304(R)邏輯地分組為(或指派至)資料區(data area)402、備用區(spare area)404、系統區(system area)406與取代區(replacement area)408。
邏輯上屬於資料區402與備用區404的實體抹除單元是用以儲存來自於主機系統1000的資料。具體來說，資料區402的實體抹除單元(亦稱為資料實體抹除單元)是被視為已儲存資料的實體抹除單元，而備用區404的實體抹除單元(亦稱為備用實體抹除單元)是用以寫入新資料的實體抹除單元。例如，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體控制器104(或記憶體管理電路202)會從備用區404中提取實體抹除單元，整理欲寫入之資料並且將資料寫入至所提取的實體抹除單元中。
邏輯上屬於系統區406的實體抹除單元是用以記錄系統資料，其中此系統資料包括關於記憶體晶片的製造商與型號、記憶體晶片的實體抹除單元數、每一實體抹除單元的實體程式化單元數、映射表等。特別是，當實體抹除單 元備用於寫入系統資料時，記憶體控制器104(或記憶體管理電路202)會在此實體抹除單元的實體程式化單元的冗餘位元區中記錄一個系統實體抹除單元標記，以識別此實體抹除單元是被用於儲存系統資料的系統實體抹除單元。值得一提的是，由於對於記憶體儲存裝置100來說，系統資料是相當重要的資料，因此，在可複寫式非揮發性記憶體模組106為MLC NAND型快閃記憶體模組或TLC NAND型快閃記憶體模組的範例實施例中，記憶體控制器104(或記憶體管理電路202)僅會使用系統實體抹除單元的下實體程式化單元來儲存系統資料，以確保資料的可靠度。
邏輯上屬於取代區408中的實體抹除單元是替代實體抹除單元。例如，可複寫式非揮發性記憶體模組106於出廠時會預留4%的實體抹除單元作為更換使用。也就是說，當資料區402、備用區404或系統區406中的實體抹除單元損毀時，預留於取代區408中的實體抹除單元是用以取代損壞的實體抹除單元(即，壞實體抹除單元(bad block))。因此，倘若取代區408中仍存有正常之實體抹除單元且發生實體抹除單元損毀時，記憶體控制器104(或記憶體管理電路202)會從取代區408中提取正常的實體抹除單元來更換損毀的實體抹除單元。倘若取代區408中無正常之實體抹除單元且發生實體抹除單元損毀時，則記憶體控制器104會將整個記憶體儲存裝置100宣告為寫入保護(write protect)狀態，而無法再寫入資料。
特別是，資料區402、備用區404、系統區406與取 代區408之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置100的運作中，實體抹除單元關聯至資料區402、備用區404、系統區406與取代區408的分組關係會動態地變動。例如，當備用區404中的實體抹除單元損壞而被取代區408的實體抹除單元取代時，則原本取代區408的實體抹除單元會被關聯至備用區404。
請參照圖7，如上所述，資料區402與備用區404的實體抹除單元是以輪替方式來儲存主機系統1000所寫入之資料。在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會配置邏輯位址LBA(0)~LBA(H)給主機系統1000以進行資料的存取。每個邏輯位址是由數個扇區(sector)所組成。例如，在本範例實施例中，每一邏輯位址是由4個扇區所組成。但本發明不限於此，在本發明另一範例實施例中，邏輯位址亦可是由8個扇區所組成或是由16個扇區所組成。一般來說，資料區402與備用區404的實體抹除單元的實體程式化單元的數目是大於邏輯位址的數目。
例如，當記憶體控制器104(或記憶體管理電路202)開始使用實體抹除單元304(0)來儲存主機系統1000欲寫入的資料時，不管主機系統1000是寫入那個邏輯位址，記憶體控制器104(或記憶體管理電路202)會將資料寫入至實體抹除單元304(0)的實體程式化單元；而當記憶體控制器104(或記憶體管理電路202)開始使用實體抹除單元304(1) 來儲存主機系統1000欲寫入的資料時，不管主機系統1000是寫入那個邏輯位址，記憶體控制器104(或記憶體管理電路202)會將資料寫入至實體抹除單元304(1)的實體程式化單元中。也就是說，當寫入主機系統1000欲寫入的資料時，記憶體控制器104(或記憶體管理電路202)會使用一個實體抹除單元內的實體程式化單元來寫入資料，並且當此實體抹除單元內的實體程式化單元被使用完後才會再選擇另一個無儲存資料的實體抹除單元，並且在新選擇之實體抹除單元的實體程式化單元中繼續寫入資料。
為了識別每個邏輯位址的資料被儲存在那個實體程式化單元，在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會記錄邏輯位址與實體程式化單元之間的映射關係。並且，當主機系統1000欲在扇區中存取資料時，記憶體控制器104(或記憶體管理電路202)會確認此扇區所屬的邏輯位址，並且在此邏輯位址所映射的實體程式化單元中來存取資料。例如，在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會在可複寫式非揮發性記憶體模組106的系統區406中儲存邏輯位址映射表來記錄每一邏輯位址所映射的實體程式化單元，並且當欲存取資料時記憶體控制器104(或記憶體管理電路202)會將邏輯位址映射表載入至緩衝記憶體252來維護。
如前所述，系統區406會初始地配置有實體抹除單元304(N+1)~304(S)作為系統實體抹除單元，以儲存系統資料。一般來說，系統區406會記錄著多種類的系統資料(例 如，映射表、變數表等等)，並且每類的系統資料的大小是小於一個實體抹除單元的容量，因此，記憶體控制器104(或記憶體管理電路202)將不同種類的系統資料分別地儲存在不同的系統實體抹除單元並且接續的使用對應之系統實體抹除單元的實體程式化單元來寫入更新的系統資料。
圖8是根據本發明一範例實施例所繪示之儲存系統資料的範例。
請參照圖8，在此，假設實體抹除單元304(N+1)會指派用於儲存某類之系統資料並且此系統資料需佔用一個實體程式化單元容量。例如，系統資料SD(0)被儲存在實體抹除單元304(N+1)的第0實體程式化單元。
當系統資料SD(0)被更新成系統資料SD(1)時，記憶體控制器104(或記憶體管理電路202)會將系統資料SD(1)依序地寫入至實體抹除單元304(N+1)的第1實體程式化單元。以此類推，新的系統資料會被依序地寫入至實體抹除單元304(N+1)的實體程式化單元。直到實體抹除單元304(N+1)被寫滿時，記憶體控制器104(或記憶體管理電路202)會從備用區404選擇一個空的實體抹除單元作為新的系統實體抹除單元來寫入更新的系統資料。
圖9是根據本發明一範例實施例所繪示之儲存系統資料的另一範例。
請參照圖9，當欲寫入更新的系統資料SD(K+1)且實體抹除單元304(N+1)已被寫滿資料(即，系統資料SD(0)~SD(K))時，記憶體控制器104(或記憶體管理電路 202)會從備用區404中選擇一個空的實體程式化單元(例如，實體抹除單元304(D+1))並且將系統資料SD(K+1)寫入至實體抹除單元304(D+1)的第0個實體程式化單元。
在本範例時實施例中，記憶體控制器104(或記憶體管理電路202)會在將系統資料SD(K+1)寫入至實體抹除單元304(D+1)的第0個實體程式化單元之後，將虛擬資料DD寫入至實體抹除單元304(D+1)的實體程式化單元。例如，虛擬資料DD會被寫入至排列在實體抹除單元304(D+1)的第0個實體程式化單元之後的下一個實體程式化單元(即，實體抹除單元304(D+1)的第1個實體程式化單元)。在此，虛擬資料DD可以是任意的資料，本發明不對此作限制。
特別是，在將新的系統資料寫入至新的系統實體抹除單元的過程中可能會發生異常斷電而影響所寫入之資料的可靠度。因此，在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會在確認虛擬資料已被程式化至新的系統實體抹除單元之後，才會對舊的系統實體抹除單元執行抹除運作。
例如，假設記憶體儲存裝置100未發生異常斷電下，在新的系統資料SD(K+1)被順利寫入至實體抹除單元304(D+1)的第0個實體程式化單元且虛擬資料DD被順利寫入至實體抹除單元304(D+1)的第1個實體程式化單元之後，記憶體控制器104(或記憶體管理電路202)會對實體抹除單元304(N+1)執行抹除運作且將實體抹除單元304(N+1) 關聯至備用區404。
例如，假設在將新的系統資料SD(K+1)寫入至實體抹除單元304(D+1)的第0個實體程式化單元及將虛擬資料DD寫入至實體抹除單元304(D+1)的第1個實體程式化單元期間記憶體儲存裝置100發生異常斷電。在記憶體儲存裝置100重新上電後，記憶體控制器104(或記憶體管理電路202)會識別出儲存同類之系統資料的舊系統實體抹除單元與新系統實體抹除單元(即，實體抹除單元304(N+1)與實體抹除單元304(D+1))同時存在於系統區406中，並且判斷實體抹除單元304(D+1)的第1個實體程式化單元是否已被寫入資料。
倘若判斷實體抹除單元304(D+1)的第1個實體程式化單元未被寫入資料時，記憶體控制器104(或記憶體管理電路202)會識別新的系統資料SD(K+1)未被正常地寫入至實體抹除單元304(D+1)，由此對實體抹除單元304(D+1)執行抹除運作且將實體抹除單元304(D+1)關聯至備用區404。具體來說，由於可複寫式非揮發性記憶體模組106是以實體程式化單元為單位來進行資料的寫入，因此，若實體抹除單元304(D+1)的第1個實體程式化單元未被寫入資料，表示在實體抹除單元304(D+1)的第0個實體程式化單元上所執行的寫入運作可能未完成。在無法確認新的系統資料SD(K+1)是否已被正常寫入至實體抹除單元304(D+1)下，在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會放棄新的系統資料SD(K+1)，繼續使用舊的系統資 料SD(K)以確保記憶體儲存裝置100可以運作。
倘若判斷實體抹除單元304(D+1)的第1個實體程式化單元已被寫入資料時，記憶體控制器104(或記憶體管理電路202)會識別新的系統資料SD(K+1)已被正常地寫入至實體抹除單元304(D+1)，由此對實體抹除單元304(N+1)執行抹除運作且將實體抹除單元304(N+1)關聯至備用區404。具體來說，由於可複寫式非揮發性記憶體模組106是以實體程式化單元為單位來進行資料的寫入，因此，若實體抹除單元304(D+1)的第1個實體程式化單元已被寫入資料，表示在實體抹除單元304(D+1)的第0個實體程式化單元上所執行的寫入運作已完成。在已確定新的系統資料SD(K+1)已被正常寫入至實體抹除單元304(D+1)下，記憶體控制器104(或記憶體管理電路202)會抹除儲存在實體抹除單元304(N+1)上的舊系統資料，以使實體抹除單元304(N+1)能夠再被利用。
例如，在本範例實施例中，記憶體控制器104(或記憶體管理電路202)會根據儲存於用以寫入虛擬資料之實體程式化單元的冗餘位元區的錯誤檢查與校正碼以及系統實體抹除單元標記來確認虛擬資料是否已被寫入至新的系統實體抹除單元。
具體來說，以圖9所示的範例為例，當在記憶體儲存裝置100重新上電且儲存同類之系統資料的舊系統實體抹除單元(即，實體抹除單元304(N+1))與新系統實體抹除單元(即，實體抹除單元304(D+1))同時存在於系統區406中 時，記憶體控制器104(或記憶體管理電路202)會從實體抹除單元304(D+1)的第1個實體程式化單元的資料位元區中讀取資料且從實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區中讀取對應的錯誤檢查與校正碼。之後，記憶體控制器104(或錯誤檢查與校正電路256)會依據所讀取的錯誤檢查與校正碼對所讀取的資料進行錯誤檢查與校正程序。倘若所讀取的資料為無法校正(uncorrectable)時，記憶體控制器104(或記憶體管理電路202)會識別實體抹除單元304(D+1)的第1個實體程式化單元已被寫入資料。倘若所讀取的資料存有可校正(correctable)之錯誤位元或未存有錯誤位元時，則記憶體控制器104(或記憶體管理電路202)會更進一步判斷實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區是否記錄系統實體抹除單元標記。倘若實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區記錄有系統實體抹除單元標記，記憶體控制器104(或記憶體管理電路202)會識別實體抹除單元304(D+1)的第1個實體程式化單元已被寫入資料。反之，倘若實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區未記錄有系統實體抹除單元標記，記憶體控制器104(或記憶體管理電路202)會識別實體抹除單元304(D+1)的第1個實體程式化單元未被寫入資料。
值得一提的是，在本發明一範例實施例中，記憶體控制器104(或記憶體管理電路202)僅會使用系統實體抹除單元的下實體程式化單元來儲存系統資料，以確保資料的可 靠度。例如，實體抹除單元304(D+1)的第0個實體程式化單元與第1個實體程式化單元皆為下實體程式化單元。
然而，對於上述虛擬資料來說，記憶體控制器104(或記憶體管理電路202)亦可使用對應的上實體程式化單元來儲存。例如，在一範例中，實體抹除單元304(D+1)的第0個實體程式化單元為下實體程式化單元，並且實體抹除單元304(D+1)的第1個實體程式化單元為上實體程式化單元。特別是，在實體抹除單元304(D+1)的第0個實體程式化單元為下實體程式化單元，並且實體抹除單元304(D+1)的第1個實體程式化單元為上實體程式化單元的範例中，記憶體控制器104(或記憶體管理電路202)會在當從實體抹除單元304(D+1)的第1個實體程式化單元中所讀取的資料存有錯誤位元但可校正或未存有錯誤位元時，更進一步判斷實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區是否記錄系統實體抹除單元標記。並且，倘若實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區記錄有系統實體抹除單元標記，記憶體控制器104(或記憶體管理電路202)會識別實體抹除單元304(D+1)的第1個實體程式化單元已被寫入資料。反之，倘若實體抹除單元304(D+1)的第1個實體程式化單元的冗餘位元區未記錄有系統實體抹除單元標記，記憶體控制器104(或記憶體管理電路202)會識別實體抹除單元304(D+1)的第1個實體程式化單元未被寫入資料。
必須瞭解的是，儘管在圖8與圖9的範例中是以儲存 資料量小於或等於一個實體程式化單元之容量的系統資料為例，但本發明不限於此。在本發明另一範例實施例中，系統資料的大小亦可是大於一個實體程式化單元之容量，例如，儲存系統資料所需的實體程式化單元的數目可以是2個、3個或4個。
圖10是根據本發明一範例實施例所繪示之系統資料儲存方法的流程圖。
請參照圖10，當欲將更新系統資料寫入至可複寫式非揮發性記憶體模組106時，在步驟S1001中，記憶體控制器104(或記憶體管理電路202)會判斷系統區406中對應之實體抹除單元(以下稱為第一實體抹除單元)的剩餘儲存空間是否足夠儲存此更新系統資料。
倘若第一實體抹除單元的剩餘儲存空間足夠儲存此更新系統資料時，在步驟S1003中，記憶體控制器104(或記憶體管理電路202)會將此更新系統資料寫入至第一實體抹除單元中空的實體程式化單元中。之後，圖10的流程會被中止。
倘若第一實體抹除單元的剩餘儲存空間不足夠儲存此更新系統資料時，在步驟S1005中，記憶體控制器104(或記憶體管理電路202)會從備用區404中選擇一個空的實體抹除單元(以下稱為第二實體抹除單元)。然後，在步驟S1007中，記憶體控制器104(或記憶體管理電路202)會將此更新系統資料寫入至第二實體抹除單元的實體程式化單元(以下稱為，第一實體程式化單元)。並且，在步驟S1009 中，記憶體控制器104(或記憶體管理電路202)會將虛擬資料寫入至第二實體抹除單元的實體程式化單元(以下稱為第二實體程式化單元)。
在步驟S1011中，記憶體控制器104(或記憶體管理電路202)會判斷是否發生異常斷電。
倘若未發生異常斷電時，在步驟S1013中，記憶體控制器104(或記憶體管理電路202)會對第一實體抹除單元執行抹除運作且將抹除後之第一實體抹除單元關聯至備用區404，並且將第二實體抹除單元關聯至系統區406。之後，圖10的流程會被結束。具體來說，倘若在更新系統資料期間，未發生異常狀態，則記憶體控制器104(或記憶體管理電路202)會識別更新系統資料已被成功寫入至新的系統實體抹除單元，而將舊系統實體抹除單元上的資料抹除。
倘若發生異常斷電時，在步驟S1015中，記憶體控制器104(或記憶體管理電路202)會判斷第二實體抹除單元的第二實體程式化單元是否已被寫入資料。
倘若第二實體抹除單元的第二實體程式化單元已被寫入資料時，在步驟S1017中，記憶體控制器104(或記憶體管理電路202)會對第一實體抹除單元執行抹除運作並且將抹除後的第一實體抹除單元關聯至備用區404。也就是說，在此狀態下，記憶體控制器104(或記憶體管理電路202)會識別更新系統資料已被成功地寫入至新的系統實體抹除單元，並且將舊系統實體抹除單元上的資料抹除。
倘若第二實體抹除單元的第二實體程式化單元未被 寫入資料時，在步驟S1019中，記憶體控制器104(或記憶體管理電路202)會對第二實體抹除單元執行抹除運作並且將抹除後的第二實體抹除單元關聯至備用區404。也就是說，在此狀態下，記憶體控制器104(或記憶體管理電路202)會識別更新系統資料未被成功地寫入至新的系統實體抹除單元，並且使用舊系統實體抹除單元上的系統資料。
圖11是繪示識別圖10所述之第二實體程式化單元是否已被寫入資料的詳細流程圖。
請參照圖11，在步驟S1101中，記憶體控制器104(或記憶體管理電路202)會從第二實體抹除單元的第二實體程式化單元中讀取資料與對應的錯誤檢查與校正碼。
在步驟S1103中，記憶體控制器104(或錯誤檢查與校正電路256)會依據所讀取之錯誤檢查與校正碼判斷從第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元。
倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為無法校正或存有錯誤位元時，在步驟S1105中，記憶體控制器104(或記憶體管理電路202)會判斷第二實體抹除單元的第二實體程式化單元是否為下實體程式化單元。
倘若第二實體抹除單元的第二實體程式化單元為下實體程式化單元時，在步驟S1107中，記憶體控制器104(或記憶體管理電路202)會識別第二實體抹除單元的第二實體程式化單元已被寫入資料。倘若第二實體抹除單元的第二 實體程式化單元非為下實體程式化單元時，在步驟S1109中，記憶體控制器104(或記憶體管理電路202)會識別第二實體抹除單元的第二實體程式化單元未被寫入資料。
倘若從第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，在步驟S1111中，記憶體控制器104(或記憶體管理電路202)會判斷第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有系統實體抹除單元標記。
倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區存有系統實體抹除單元標記，在步驟S1113中記憶體控制器104(或記憶體管理電路202)會識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
倘若第二實體抹除單元的第二實體程式化單元的冗餘位元區未存有系統實體抹除單元標記，在步驟S1115中記憶體控制器104(或記憶體管理電路202)會識別該第二實體抹除單元的第二實體程式化單元未被寫入資料。
綜上所述，本發明一範例實施例的系統資料儲存方法、記憶體控制器與記憶體儲存裝置會在更換系統實體抹除單元時於新的系統實體抹除單元寫入虛擬資料，並且藉由識別虛擬資料是否已被寫入至新的系統實體抹除單元來確認更新系統資料是否已被成功地寫入至新的系統實體抹除單元，由此有效地確保系統資料已被安全地儲存。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1252‧‧‧印表機
1256‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
304(0)~304(R)‧‧‧實體抹除單元
202‧‧‧記憶體管理電路
206‧‧‧記憶體介面
252‧‧‧緩衝記憶體
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
402‧‧‧資料區
404‧‧‧備用區
406‧‧‧系統區
408‧‧‧取代區
LBA(0)~LBA(H)‧‧‧邏輯位址
SD(0)~SD(K)‧‧‧系統資料
DD‧‧‧虛擬資料
S1001、S1003、S1005、S1007、S1009、S1011、S1013、S1015、S1017、S1019、S1101、S1103、S1105、S1107、S1109、S1111、S1113、S1115‧‧‧系統資料儲存方法的步驟
圖1是根據一範例實施例所繪示的主機系統與記憶體儲存裝置。
圖2是根據一範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖3是根據一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖4是繪示根據本範例實施例所繪示之記憶體儲存裝置的概要方塊圖。
圖5是根據一範例實施例所繪示之記憶體控制器的概要方塊圖。
圖6與圖7是根據一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的範例示意圖。
圖8是根據本發明一範例實施例所繪示之儲存系統資料的範例。
圖9是根據本發明一範例實施例所繪示之儲存系統資料的另一範例。
圖10是根據本發明一範例實施例所繪示之系統資料儲存方法的流程圖。
圖11是繪示識別圖10所述之第二實體程式化單元是否已被寫入資料的詳細流程圖。
S1001、S1003、S1005、S1007、S1009、S1011、S1013、S1015、S1017、S1019‧‧‧系統資料儲存方法的步驟

Claims (24)

  1. 一種系統資料儲存方法，用於一記憶體儲存裝置，該記憶體儲存裝置具有一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體抹除單元，每一所述實體抹除單元具有多個實體程式化單元，該些實體抹除單元之中的一第一實體抹除單元儲存一系統資料，該系統資料儲存方法包括：判斷該第一實體抹除單元的剩餘儲存空間是否足夠儲存一更新系統資料；以及倘若該第一實體抹除單元的剩餘儲存空間不足夠儲存該更新系統資料時，從該些實體抹除單元之中選擇一第二實體抹除單元，將該更新系統資料寫入至該第二實體抹除單元的該些實體程式化單元之中的至少一第一實體程式化單元及將一虛擬資料寫入至該第二實體抹除單元的該些實體程式化單元之中的一第二實體程式化單元。
  2. 如申請專利範圍第1項所述之系統資料儲存方法，其中該第二實體抹除單元的第二實體程式化單元排列在該第二實體抹除單元的第一實體程式化單元之後。
  3. 如申請專利範圍第1項所述之系統資料儲存方法，更包括：在將該虛擬資料成功地寫入至該第二實體抹除單元的該第二實體程式化單元之後，對該第一實體抹除單元執行一抹除運作。
  4. 如申請專利範圍第1項所述之系統資料儲存方 法，更包括：判斷該記憶體儲存裝置是否發生一異常斷電；倘若該記憶體儲存裝置發生該異常斷電時，判斷該第二實體抹除單元的第二實體程式化單元是否已被寫入資料；倘若判斷該第二實體抹除單元的第二實體程式化單元已被寫入資料時，對該第一實體抹除單元執行一抹除運作；以及倘若判斷該第二實體抹除單元的第二實體程式化單元未被寫入資料時，對該第二實體抹除單元執行該抹除運作。
  5. 如申請專利範圍第4項所述之系統資料儲存方法，其中判斷該第二實體抹除單元的第二實體程式化單元是否已被寫入資料的步驟包括：從該第二實體抹除單元的第二實體程式化單元中讀取資料與對應的一錯誤檢查與校正碼；依據該錯誤檢查與校正碼判斷從該第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元；倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料非為可校正或未存有錯誤位元時，識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  6. 如申請專利範圍第5項所述之系統資料儲存方法，其中判斷該第二實體抹除單元的第二實體程式化單元 是否已被寫入資料的步驟更包括：倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，判斷該第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記；以及倘若該第二實體抹除單元的第二實體程式化單元的冗餘位元區存有該系統實體抹除單元標記，識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  7. 如申請專利範圍第1項所述之系統資料儲存方法，其中每一所述實體抹除單元的該些實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至該些下實體程式化單元的速度大於寫入資料至該些上實體程式化單元的速度，其中該第二實體抹除單元的該第一實體程式化單元與該第二實體程式化單元屬於該些下實體程式化單元。
  8. 如申請專利範圍第5項所述之系統資料儲存方法，其中每一所述實體抹除單元的該些實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至該些下實體程式化單元的速度大於寫入資料至該些上實體程式化單元的速度，其中該第二實體抹除單元的該第一實體程式化單元屬於該些下實體程式化單元的其中之一並且該第二實體抹除單元的該第二實體程式化單元為該些上實體程式化單元之中對應該第二實體抹除單元的該第一實體程式化單元的 上實體程式化單元，其中判斷該第二實體抹除單元的第二實體程式化單元是否已被寫入資料的步驟更包括：倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，判斷該第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記；以及倘若該第二實體抹除單元的第二實體程式化單元的冗餘位元區存有該系統實體抹除單元標記，識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  9. 一種記憶體控制器，用於控制一可複寫式非揮發性記憶體模組，該可複寫式非揮發性記憶體模組具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元，該記憶體控制器包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以將一系統資料儲存至該些實體程式化單元之中的一第一實體抹除單元，其中該記憶體管理電路更用以判斷該第一實體抹除單元的剩餘儲存空間是否足夠儲存一更新系統資料，倘若該第一實體抹除單元的剩餘儲存空間不足夠儲存該更新系統資料時，該記憶體管理電路更用以從該些實 體抹除單元之中選擇一第二實體抹除單元，將該更新系統資料寫入至該第二實體抹除單元的該些實體程式化單元之中的至少一第一實體程式化單元及將一虛擬資料寫入至該第二實體抹除單元的該些實體程式化單元之中的一第二實體程式化單元。
  10. 如申請專利範圍第9項所述之記憶體控制器，其中該第二實體抹除單元的第二實體程式化單元排列在該第二實體抹除單元的第一實體程式化單元之後。
  11. 如申請專利範圍第9項所述之記憶體控制器，其中該記憶體管理電路更用以在將該虛擬資料成功地寫入至該第二實體抹除單元的該第二實體程式化單元之後，對該第一實體抹除單元執行一抹除運作。
  12. 如申請專利範圍第9項所述之記憶體控制器，其中該記憶體管理電路更用以判斷是否發生一異常斷電，倘若發生該異常斷電時，該記憶體管理電路更用以判斷該第二實體抹除單元的第二實體程式化單元是否已被寫入資料，倘若該第二實體抹除單元的第二實體程式化單元已被寫入資料時，該記憶體管理電路更用以對該第一實體抹除單元執行一抹除運作，倘若該第二實體抹除單元的第二實體程式化單元未被寫入資料時，該記憶體管理電路更用以對該第二實體抹除單元執行該抹除運作。
  13. 如申請專利範圍第12項所述之記憶體控制器，更 包括一錯誤檢查與校正電路，其中該記憶體管理電路從該第二實體抹除單元的第二實體程式化單元中讀取資料與對應的一錯誤檢查與校正碼，並且該錯誤檢查與校正電路依據該錯誤檢查與校正碼判斷從該第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元，倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料非為可校正時，該記憶體管理電路識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  14. 如申請專利範圍第13項所述之記憶體控制器，其中倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，該記憶體管理電路判斷該第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記，倘若該第二實體抹除單元的第二實體程式化單元的冗餘位元區存有該系統實體抹除單元標記，該記憶體管理電路識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  15. 如申請專利範圍第9項所述之記憶體控制器，其中每一所述實體抹除單元的該些實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至該些下實體程式化單元的速度大於寫入資料至該些上實體程式化單元的速度，其中該第二實體抹除單元的該第一實體程式化單元 與該第二實體程式化單元屬於該些下實體程式化單元。
  16. 如申請專利範圍第13項所述之記憶體控制器，其中每一所述實體抹除單元的該些實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至該些下實體程式化單元的速度大於寫入資料至該些上實體程式化單元的速度，其中該第二實體抹除單元的該第一實體程式化單元屬於該些下實體程式化單元的其中之一並且該第二實體抹除單元的該第二實體程式化單元為該些上實體程式化單元之中對應該第二實體抹除單元的該第一實體程式化單元的上實體程式化單元，其中倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，該記憶體管理電路判斷該第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記，倘若該第二實體抹除單元的第二實體程式化單元的冗餘位元區存有該系統實體抹除單元標記，該記憶體管理電路識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  17. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體抹除單元並且每一實體抹除單元具有多個實體程式化單元；以及 一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器用以將一系統資料儲存至該些實體程式化單元之中的一第一實體抹除單元，其中該記憶體控制器更用以判斷該第一實體抹除單元的剩餘儲存空間是否足夠儲存一更新系統資料，倘若該第一實體抹除單元的剩餘儲存空間不足夠儲存該更新系統資料時，該記憶體控制器更用以從該些實體抹除單元之中選擇一第二實體抹除單元，將該更新系統資料寫入至該第二實體抹除單元的該些實體程式化單元之中的至少一第一實體程式化單元及將一虛擬資料寫入至該第二實體抹除單元的該些實體程式化單元之中的一第二實體程式化單元。
  18. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該第二實體抹除單元的第二實體程式化單元排列在該第二實體抹除單元的第一實體程式化單元之後。
  19. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該記憶體控制器更用以在將該虛擬資料成功地寫入至該第二實體抹除單元的該第二實體程式化單元之後，對該第一實體抹除單元執行一抹除運作。
  20. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該記憶體控制器更用以判斷是否發生一異常斷電，倘若發生該異常斷電時，該記憶體控制器更用以判斷該第二實體抹除單元的第二實體程式化單元是否已被寫入 資料，倘若該第二實體抹除單元的第二實體程式化單元已被寫入資料時，該記憶體控制器更用以對該第一實體抹除單元執行一抹除運作，倘若該第二實體抹除單元的第二實體程式化單元未被寫入資料時，該記憶體控制器更用以對該第二實體抹除單元執行該抹除運作。
  21. 如申請專利範圍第20項所述之記憶體儲存裝置，其中該記憶體控制器從該第二實體抹除單元的第二實體程式化單元中讀取資料與對應的一錯誤檢查與校正碼，並且依據該錯誤檢查與校正碼判斷從該第二實體抹除單元的第二實體程式化單元中讀取的資料是否為可校正或未存有錯誤位元，倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料非為可校正時，該記憶體控制器識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
  22. 如申請專利範圍第21項所述之記憶體儲存裝置，其中倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，該記憶體控制器判斷該第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記，倘若該第二實體抹除單元的第二實體程式化單元的冗餘位元區存有該系統實體抹除單元標記，該記憶體控制器識別該第二實體抹除單元的第二實體程式化單元已被寫 入資料。
  23. 如申請專利範圍第17項所述之記憶體儲存裝置，其中每一所述實體抹除單元的該些實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至該些下實體程式化單元的速度大於寫入資料至該些上實體程式化單元的速度，其中該第二實體抹除單元的該第一實體程式化單元與該第二實體程式化單元屬於該些下實體程式化單元。
  24. 如申請專利範圍第21項所述之記憶體儲存裝置，其中每一所述實體抹除單元的該些實體程式化單元被區分為多個下實體程式化單元與多個上實體程式化單元，並且寫入資料至該些下實體程式化單元的速度大於寫入資料至該些上實體程式化單元的速度，其中該第二實體抹除單元的該第一實體程式化單元屬於該些下實體程式化單元的其中之一並且該第二實體抹除單元的該第二實體程式化單元為該些上實體程式化單元之中對應該第二實體抹除單元的該第一實體程式化單元的上實體程式化單元，其中倘若從該第二實體抹除單元的第二實體程式化單元中讀取的資料為可校正或未存有錯誤位元時，該記憶體控制器判斷該第二實體抹除單元的第二實體程式化單元的冗餘位元區是否存有一系統實體抹除單元標記，倘若該第二實體抹除單元的第二實體程式化單元的冗餘位元區存有該系統實體抹除單元標記，該記憶體控制器識別該第二實體抹除單元的第二實體程式化單元已被寫入資料。
TW101131578A 2012-08-30 2012-08-30 系統資料儲存方法、記憶體控制器與記憶體儲存裝置 TWI479314B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101131578A TWI479314B (zh) 2012-08-30 2012-08-30 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
US13/656,754 US8832527B2 (en) 2012-08-30 2012-10-22 Method of storing system data, and memory controller and memory storage apparatus using the same
US14/335,961 US9141476B2 (en) 2012-08-30 2014-07-21 Method of storing system data, and memory controller and memory storage apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131578A TWI479314B (zh) 2012-08-30 2012-08-30 系統資料儲存方法、記憶體控制器與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201409230A true TW201409230A (zh) 2014-03-01
TWI479314B TWI479314B (zh) 2015-04-01

Family

ID=50189218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131578A TWI479314B (zh) 2012-08-30 2012-08-30 系統資料儲存方法、記憶體控制器與記憶體儲存裝置

Country Status (2)

Country Link
US (2) US8832527B2 (zh)
TW (1) TWI479314B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573143B (zh) * 2015-03-04 2017-03-01 慧榮科技股份有限公司 資料重新寫入方法以及使用該方法的裝置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9043661B2 (en) * 2012-05-30 2015-05-26 Micron Technology, Inc. Memories and methods for performing column repair
US9710275B2 (en) * 2012-11-05 2017-07-18 Nvidia Corporation System and method for allocating memory of differing properties to shared data objects
KR20150053092A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 데이터 저장 시스템 및 그것의 동작 방법
KR102272228B1 (ko) * 2014-05-13 2021-07-06 삼성전자주식회사 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법
CN105589341B (zh) * 2016-03-11 2020-01-17 苏州乐派特机器人有限公司 实物化编程的指令模块
TWI584292B (zh) * 2016-09-08 2017-05-21 群聯電子股份有限公司 記憶體抹除方法、記憶體控制電路單元及記憶體儲存裝置
TWI659307B (zh) * 2017-01-06 2019-05-11 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
TWI750013B (zh) * 2021-01-20 2021-12-11 群聯電子股份有限公司 資料存取方法、記憶體控制電路單元及記憶體儲存裝置
CN112732199B (zh) * 2021-01-28 2023-07-04 群联电子股份有限公司 数据存取方法、存储器控制电路单元及存储器存储装置
TWI826161B (zh) * 2022-12-02 2023-12-11 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100845529B1 (ko) * 2007-01-03 2008-07-10 삼성전자주식회사 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템
TWI362667B (en) * 2007-12-31 2012-04-21 Phison Electronics Corp Data writing method for flash memory and controller thereof
TWI375962B (en) * 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
US8074012B2 (en) * 2008-07-02 2011-12-06 Silicon Motion, Inc. Flash memory apparatus and method for securing a flash memory from data damage
US7941592B2 (en) * 2008-08-14 2011-05-10 Bonella Randy M Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells
TW201011755A (en) * 2008-09-10 2010-03-16 Skymedi Corp Flash memory system and its data recovery method
US8724389B2 (en) * 2012-07-26 2014-05-13 Ocz Storage Solutions, Inc. Non-volatile solid state memory-based mass storage device and methods thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573143B (zh) * 2015-03-04 2017-03-01 慧榮科技股份有限公司 資料重新寫入方法以及使用該方法的裝置
US9747206B2 (en) 2015-03-04 2017-08-29 Silicon Motion, Inc. Methods for reprogramming data and apparatuses using the same

Also Published As

Publication number Publication date
TWI479314B (zh) 2015-04-01
US20140331107A1 (en) 2014-11-06
US20140068383A1 (en) 2014-03-06
US9141476B2 (en) 2015-09-22
US8832527B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
TWI479314B (zh) 系統資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI527037B (zh) 資料儲存方法、記憶體控制電路單元與記憶體儲存裝置
TWI516927B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI483111B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US9213629B2 (en) Block management method, memory controller and memory stoarge apparatus
TWI490871B (zh) 防止讀取干擾的方法、記憶體控制電路單元與記憶體儲存裝置
TWI423026B (zh) 資料寫入方法、記憶體控制器與記憶體儲存裝置
TWI476590B (zh) 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI498899B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI459393B (zh) 用於非揮發性記憶體的資料寫入方法、控制器與儲存裝置
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
CN103678162B (zh) 系统数据储存方法、存储器控制器与存储器储存装置
US8943264B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
TW201413450A (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
CN113138720B (zh) 数据存储方法、存储器控制电路单元以及存储器存储装置
US8762685B2 (en) Data writing method, memory controller and memory storage apparatus
TWI464585B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI553477B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI564901B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI804236B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN106326131B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN114627941A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元