TW201407626A - 用於記憶體電路測試引擎之通用資料拌碼器 - Google Patents

用於記憶體電路測試引擎之通用資料拌碼器 Download PDF

Info

Publication number
TW201407626A
TW201407626A TW102109496A TW102109496A TW201407626A TW 201407626 A TW201407626 A TW 201407626A TW 102109496 A TW102109496 A TW 102109496A TW 102109496 A TW102109496 A TW 102109496A TW 201407626 A TW201407626 A TW 201407626A
Authority
TW
Taiwan
Prior art keywords
data
memory
memory device
lookup table
address
Prior art date
Application number
TW102109496A
Other languages
English (en)
Other versions
TWI556253B (zh
Inventor
Darshan Kobla
David J Zimmerman
John C Johnson
Vimal K Natarajan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201407626A publication Critical patent/TW201407626A/zh
Application granted granted Critical
Publication of TWI556253B publication Critical patent/TWI556253B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種用於記憶體電路測試引擎之通用資料拌碼器。記憶體裝置的一實施例包括一記憶體；用於記憶體的一記憶體控制器；一內建自我測試(BIST)電路，用來測試記憶體；及一通用資料拌碼器，用來根據用於記憶體的一加擾演算法來加擾資料，這裡每個演算法係基於關於資料的位址之值。通用資料拌碼器包括可編程查找表以保持演算法之每個可能結果的值，查找表用以產生一組資料因數、及一邏輯，用來結合資料與資料因數以產生加擾資料。

Description

用於記憶體電路測試引擎之通用資料拌碼器
本發明之實施例一般關於電子裝置的領域，尤其是關於用於記憶體電路測試引擎之通用資料拌碼器。
為了提供更密集的記憶體來計算操作，已發展出涉及具有複數個緊密耦接之記憶體元件的記憶體裝置(其可稱為3D堆疊記憶體、或堆疊記憶體)之概念。
3D堆疊記憶體可包括DRAM(動態隨機存取記憶體)記憶體元件的耦接層或封裝，其可稱為記憶體堆疊。可利用堆疊記憶體來在單一裝置或封裝中提供大量的電腦記憶體，其中裝置或封裝亦可包括某些系統元件，如記憶體控制器和CPU(中央處理單元)。
隨著記憶體裝置增加大小和複雜性，會增加對這類裝置之有效和有效率測試的需求，其中測試可包括資料加擾以提供完全測試。如ATE(自動測試設備)測試器的外部裝置可包括資料拌碼器。
然而，在堆疊記憶體裝置內的記憶體晶粒可在設計上 作變化，尤其是這樣的記憶體可在記憶體中利用的資料加擾上變化。
100‧‧‧記憶體邏輯
110‧‧‧記憶體控制器
120‧‧‧BIST電路測試引擎
130‧‧‧通用位址拌碼器
134‧‧‧查找表
136‧‧‧判斷邏輯
140‧‧‧位址和資料
142‧‧‧加擾資料
200‧‧‧記憶體裝置
205‧‧‧基板
210‧‧‧系統元件
220‧‧‧記憶體堆疊
222‧‧‧第一記憶體晶粒層
224‧‧‧第二記憶體晶粒層
226‧‧‧第三記憶體晶粒層
228‧‧‧第四記憶體晶粒層
230‧‧‧記憶體控制器
240‧‧‧BIST邏輯
245‧‧‧通用資料拌碼器
250‧‧‧矽通孔
400‧‧‧通用資料拌碼器
X0-X6‧‧‧位址位元
410‧‧‧查找表
415‧‧‧邏輯閘
420‧‧‧位址
425‧‧‧資料元件
430‧‧‧資料元件
D0-D31‧‧‧資料位元
D0`-D31`‧‧‧資料值
500‧‧‧通用資料拌碼器
522‧‧‧選擇信號
530‧‧‧查找表
532‧‧‧暫存器檔案
534‧‧‧多工器
540‧‧‧邏輯閘
542‧‧‧資料位元
544‧‧‧資料元件
X0-X6‧‧‧位址位元
Q0-Q3‧‧‧資料因數
D0-D31‧‧‧資料位元
D0`至D31`‧‧‧資料值
550‧‧‧通用資料拌碼器
560-566‧‧‧多工器
580‧‧‧查找表
590‧‧‧邏輯閘
582‧‧‧暫存器檔案
584‧‧‧多工器
572‧‧‧選擇信號
594‧‧‧資料元件
C0-C6‧‧‧信號
D0-D126‧‧‧資料位元
D0`-D126`‧‧‧資料值
600‧‧‧計算裝置
610‧‧‧處理器
620‧‧‧音頻子系統
630‧‧‧顯示子系統
632‧‧‧顯示介面
640‧‧‧I/O控制器
650‧‧‧電源管理
660‧‧‧記憶體子系統
662‧‧‧堆疊記憶體裝置
664‧‧‧DRAM記憶體晶粒層
668‧‧‧BIST邏輯
669‧‧‧查找表
670‧‧‧連接性
672‧‧‧蜂巢式連接性
674‧‧‧無線連接性
676‧‧‧天線
680‧‧‧周邊連線
700‧‧‧計算系統
705‧‧‧互連
710‧‧‧處理器
712‧‧‧主記憶體
716‧‧‧DRAM
717‧‧‧BIST邏輯
718‧‧‧查找表
720‧‧‧唯讀記憶體
722‧‧‧非揮發性記憶體元件
730‧‧‧輸入裝置
740‧‧‧輸出顯示器
745‧‧‧傳送器/接收器
750‧‧‧埠口
755‧‧‧天線
760‧‧‧電源裝置或系統
本發明之實施例經由在附圖中的舉例，而非限定來說明，在附圖中的相似參照數字係指類似元件。
第1圖繪示包括通用資料拌碼器之堆疊記憶體裝置的邏輯之實施例；第2圖繪示包括通用資料拌碼器之提供來記憶體測試的3D堆疊記憶體之實施例；第3圖係繪示用於堆疊記憶體裝置之通用資料加擾的程序之實施例的流程圖；第4圖係利用查找表的通用資料拌碼器之實施例的圖示；第5A圖係包括某種暫存器檔案實作的通用資料拌碼器之實施例的圖示；第5B圖係包括輸入多工器和暫存器檔案的通用資料拌碼器之實施例的圖示；第6圖係包括用於記憶體裝置之通用資料拌碼器之元件的設備或系統之實施例的圖示；及第7圖顯示包括用於記憶體裝置之通用資料拌碼器之元件的計算系統之實施例。
本發明之實施例通常關於用於電路測試引擎的通用資料拌碼器。
如本文所使用：
「3D堆疊記憶體」(其中3D表示三維)或「堆疊記憶體」表示包括多個耦接記憶體層、記憶體封裝、或其他記憶體元件的電腦記憶體。記憶體可垂直地堆疊或水平地(如並列地)堆疊，或以其他方式包含互相耦接的記憶體元件。尤其是，堆疊記憶體DRAM裝置或系統可包括具有複數個DRAM層的記憶體裝置。堆疊記憶體裝置亦可包括在裝置中的系統元件，如CPU(中央處理單元)、記憶體控制器、及其他相關系統元件。系統層可包括邏輯晶片或系統晶片(SoC)。堆疊記憶體裝置可包括矽通孔(TSV)用來提供晶粒層之間的互連。在一些實施例中，邏輯晶片可以是應用處理器或圖形處理單元(GPU)。
在一些實施例中，提出用於記憶體裝置之內建自我測試(BIST)引擎的通用資料拌碼器。
隨著堆疊記憶體(具體來說是寬IO DRAM標準)的出現，一或更多DRAM晶圓與SoC(系統晶片)晶圓或相同封裝中的系統元件堆疊，其可包括使用矽通孔(TSV)製程技術。TSV和寬IO DRAM(及未來標準)的組合可導致節省面積、平台省電、及增加效能。
然而，堆疊記憶體架構產生關於資料測試的蘊涵。為了有效地測試記憶體，基於實體位置來寫入資料。邏輯對實體資料映射(L2P)一般在邏輯和實體位置之間不具有 一對一關係，且通常由加擾函數來控制。資料加擾函數能從資料位元之簡單線路連接重映射至需要位址之組合閘或函數的映射之實作上有所不同。非常複雜例子是位址之函數的資料加擾之例子。在操作中，記憶體裝置可在資料的儲存中利用資料加擾。在傳統裝置中，資料加擾通常根據特定資料加擾架構來硬編碼。
堆疊記憶體裝置包括與記憶體堆疊耦接的系統元件。記憶體堆疊包括一或更多記憶體晶粒，其中這樣的記憶體晶粒可由各種不同製造商來製造，其中這樣的製造商可利用不同位址加擾演算法。在測試中有需要知道所儲存之資料如何對應於實體記憶體，其將基於用於特定DRAM記憶體的資料加擾演算法而有所不同。
在一些實施例中，記憶體裝置包括通用資料拌碼器，其中通用資料拌碼器可用來支援對各種不同記憶體的內建自我測試(BIST)操作，其中這類記憶體可包括被不同製造商產生的記憶體。在一些實施例中，通用資料拌碼器可實作多個不同加擾等式或演算法。在一些實施例中，BIST和通用資料拌碼器允許測試多個不同類型的記憶體。
在一實作中，通用資料拌碼器包括可編程查找表以得到用於資料加擾的資料因數，其中資料因數與實際資料合併(例如在XOR運算中)。在一些實施例中，可反轉程序以允許設備在記憶體測試中去擾已儲存的資料。在一些實施例中，用於BIST引擎的通用資料拌碼器是可編程的且BIST引擎是程序獨立的，因此不需要對不同記憶體的 硬體或設計改變。在一些實施例中，通用資料拌碼器能夠對多個不同DRAM進行資料加擾，且可用來提供增進的缺點偵測，這可幫助提供更好的製造產量。
在一些實施例中，通用資料拌碼器的實作包括查找表、包括基於位址來預先計算查找表值之值的程序；使用輕敲輸入將查找值載入查找表中；及基於來自查找表的查找值來處理實際資料。
在一些實施例中，具有通用資料拌碼器的BIST引擎可被製造商用來篩選出缺陷部分，如在對記憶體裝置之記憶體的一或更多驗證操作組合之後測試，並驗證記憶體連至一或更多邏輯元件的連線。當為OS(作業系統)啟動開機時，BIST引擎支援開機自我測試(POST)以偵測可靠性相關故障。在一些實施例中，通用資料拌碼器在除錯期間啟動BIST掃描(診斷)特徵以例如找出瑕疵位元。在一些實施例中，藉由編程通用資料拌碼器，當DRAM程序改變導致用於記憶體之新L2P(邏輯對實體)映射的實作時，不需要硬體改變。
第1圖繪示包括通用資料拌碼器之堆疊記憶體裝置的邏輯之實施例。在一些實施例中，堆疊記憶體裝置(如像寬IO記憶體裝置的SoC晶片)的記憶體邏輯100包括用於控制記憶體堆疊的記憶體控制器110、用於測試記憶體的BIST電路測試引擎120、及用於加擾待儲存在DRAM中之資料的通用資料拌碼器130。在DRAM的測試中，有需要判斷實際資料儲存，這裡的資料被加擾，資料加擾依 據包括在堆疊記憶體裝置中的記憶體晶粒來改變。
在一些實施例中，記憶體邏輯100的BIST電路測試引擎120包括通用可編程資料拌碼器130，用於位址和資料140至加擾資料142的映射。在一些實施例中，通用資料拌碼器130包括可編程查找表模組或元件134以加擾(和不加擾)資料，其中加擾可取決於位址、及判斷邏輯136，其可包括多個邏輯閘。
在一些實施例中，查找表134可操作來以用於複數個可能資料加擾布林等式之任一者之預先計算值來編程。查找表可以各種方式來實作，包括但不限於暫存器檔案或建立正反器以保持預先計算值。
第2圖繪示提供用於記憶體測試之包括通用資料拌碼器的3D堆疊記憶體之實施例。在此圖中，如寬IO記憶體裝置的3D堆疊記憶體裝置200包括在基板205上之耦接於一或更多DRAM記憶體晶粒層220(這裡亦稱為記憶體堆疊)的系統元件210。在一些實施例中，系統元件210可以是系統晶片(SoC)或其他類似元件。在此圖中，DRAM記憶體晶粒層包括四個記憶體晶粒層，這些層是第一記憶體晶粒層222、第二記憶體晶粒層224、第三記憶體晶粒層226、及第四記憶體晶粒層228。然而，實施例並不限於在記憶體堆疊220中的任何特定數量之記憶體晶粒層，且可包括更大或更小數量的記憶體晶粒層。每個晶粒層可包括一或更多片或部分，且可具有一或更多不同通道。每個晶粒層可包括溫度補償自我更新(TCSR) 電路以處理熱的議題，其中TCSR和模式暫存器可能是裝置之管理邏輯的一部分。
其他元件中，系統元件210可包括用於記憶體堆疊220的記憶體控制器230，如寬IO記憶體控制器。在一些實施例中，記憶體堆疊220的每個記憶體晶粒層(頂(或最外)記憶體晶粒層可能為例外，如本圖中的第四記憶體晶粒層228)包括複數個矽通孔(TSV)250以提供穿過記憶體晶粒層的路徑。
在一些實施例中，堆疊的記憶體裝置200包括BIST邏輯240。在一些實施例中，BIST邏輯係用來測試DRAM記憶體層。在一些實施例中，記憶體裝置200更包括通用資料拌碼器245用來與用於測試記憶體堆疊220之BIST一起使用。在一些實施例中，通用資料拌碼器245可包括第1圖所示之元件。
第3圖係用以說明用於堆疊之記憶體裝置之通用資料加擾之程序的實施例之流程圖。在一些實施例中，程序包括決定如堆疊之記憶體裝置之DRAM記憶體的特定記憶體305所需的資料加擾演算法。在一些實施例中，通用資料加擾查找表係以用於在所產生加擾資料310中使用之資料因數的預先計算項目來編程。
在一些實施例中，為DRAM測試的記憶體可以記憶體裝置320的BIST來處理。在一些實施例中，位址和原始資料係導向通用資料拌碼器325的查找表。位址和原始資料的應用可包括額外元件，例如第5A及5B圖所示的 元件。在一些實施例中，加擾資料係使用通用資料加擾查找表330之查找表所提供的資料因數來產生，資料因數係基於位址資料值。
用於產生操作資料元件之因數的資料加擾演算法之說明係在等式1中提出。
DQi=[(((((X6.OR.(X4.OR.X5)).AND.X2).OR.X2).NOR.X5).AND.X0)AND(((((X6.OR.(X4.AND.X5)).XOR(X2)).NAND.(X1)).AND.(X3)).AND.X0)XOR((((.NOT.(X6.NOR.(X4.AND.X5)).OR.X0).AND.((.NOT.(((X6.OR.(X4.AND.X5)))] [等式1]
如等式1所示，每個資料因數(DQi)可能需要一串操作，其中例如針對32位元的資料，i可能是0到31的值。上述操作的複雜性因此意味著包括用於多個演算法之硬線將通常是無法施行的。此外，若依照處理器需要來進行計算，則計算量造成操作上顯著的延遲。
第4圖係利用查找表的通用資料拌碼器之實施例的圖示。在一些實施例中，通用資料拌碼器400包括接收由位址位元X0至X6組成之位址420的查找表410以及用以接收由資料位元D0至D31組成的資料元件425之每個位元的一組邏輯閘(以XOR閘表示)415。在一些實施例中，在第一步驟中，預先計算查找表的每個元件，7個位元包含27=128個值。在一些實施例中，預先計算值能夠快速決定用於資料加擾的值。在一些實施例中，查找表410產生一組資料因數DQi，這裡i=0至31，用於輸入至 邏輯閘415以產生由資料值D0`至D31`組成之加擾的資料元件430。
在一些實施例中，通用資料拌碼器400能夠決定應用於邏輯閘且基於位址的任何資料因數。在一些實施例中，預先計算值並載入查找表中允許BIST在利用改變不同資料加擾架構之記憶體的測試中操作而無須修改BIST或通用資料拌碼器。
第5A圖係包括某種暫存器檔案實作之通用資料拌碼器的實施例之圖示。在一些實施例中，通用資料拌碼器500包括查找表530、以及一組邏輯閘540。在此實作中，查找表530包括以深32和寬4排成陣列的暫存器檔案532和多工器534。
在此圖中，查找表530接收位址位元X0至X6，查找表使用值X0至X4520以從暫存器檔案532得到預先計算的值，且使用位元X5和X6作為多工器534的2位元選擇信號522。在一些實施例中，暫存器檔案532選擇資料因數Q0至Q3545，這裡多工器534的選擇信號522操作以選擇應用於邏輯閘540之資料因數的適當資料因數。邏輯閘540接收資料位元D0至D31542，並根據所選資料因數來處理資料位元542以產生由資料值D0`至D31`組成之加擾的資料元件544。
第5B圖係具有包括輸入多工器和暫存器檔案之實作之通用資料拌碼器的實施例之圖示。在一些實施例中，通用資料結構可提供分開決定奇和偶數位元。第5B圖顯示 偶數的DQ結構，這裡在此實作中亦有未顯示之完全一樣的奇數DQ結構。在一些實施例中，通用資料拌碼器550包括一組輸入多工器560-566、查找表580、及一組邏輯閘590，輸入多工器560-566提供對更大數量之資料位元的進一步選擇性。
在此實作中，在複數個多工器560-566之各者上接收555位址位元X0至X6，多工器560選擇輸入以產生信號C0、多工器561選擇輸入以產生信號C1、多工器562選擇輸入以產生信號C2、及連續到多工器566選擇輸入以產生信號C6。在此實作中，查找表580包括以深32和寬4(此為在此實作中所使用之64組中的4組)排成陣列的暫存器檔案582和多工器584。在此圖中，查找表580接收信號C0至C6，查找表使用值C0至C4570以從暫存器檔案582得到預先計算的值，並使用位元C5和C6作為多工器584的2位元選擇信號572。在一些實施例中，暫存器檔案582選擇資料因數Q0至Q3，這裡多工器584的選擇信號572操作以選擇應用於邏輯閘590之資料因數的適當資料因數。在此圖中，邏輯閘590接收偶數資料位元D0、D2、及連續至D126592，並根據所選資料因數來處理資料位元592以產生由偶數資料值D0`至D126`組成之部分或加擾的資料元件594。未於這裡顯示的平行奇數DQ結構以相同方式來操作以產生奇數資料值D1`至D127`。
第6圖係包括用於記憶體裝置之通用資料拌碼器之元 件的設備或系統的實施例之圖示。計算裝置600表示包括行動計算裝置的計算裝置，如膝上型電腦、平板電腦(包括具有觸控螢幕而沒有分開鍵盤的裝置；具有觸控螢幕和鍵盤兩者的裝置；具有稱為「即時啟動」操作之快速開機的裝置；及通常在操作中連接(稱為「永久連接」)網路的裝置)、行動電話或智慧型電話、無線啟動電子閱讀器、或其他無線行動裝置。將了解到通常顯示某些元件，但裝置600中並非顯示上述裝置的所有元件。元件可藉由一或更多匯流排或其他連線605來連接。
裝置600包括處理器610，其進行裝置600的主要處理操作。處理器610能包括一或多個實體裝置，例如微處理器、應用處理器、微控制器、可程式化邏輯裝置、或其他處理工具。處理器610所進行的處理操作包括執行於其上執行應用程式、裝置功能、或這兩者之作業平台或作業系統。處理操作包括藉由人類用戶或其他裝置與I/O(輸入/輸出)有關的操作、相關於電源管理、作業，或與連接裝置600至另一裝置有關之電源管理及作業的操作。處理操作亦可包括與音頻I/O、顯示I/O、或這兩者相關的操作。
在一實施例中，裝置600包括音頻子系統620，其表示與對計算裝置提供音頻功能關聯的硬體(例如音頻硬體和音頻電路)及軟體(例如驅動程式和編解碼器)元件。音頻功能可包括揚聲器、耳機、或包括兩者的此類音頻輸出以及麥克風輸入。用於上述功能的裝置能整合到裝置 600中、或連接裝置600。在一實施例中，使用者藉由提供處理器610所接收並處理的音頻命令與裝置600互動。
顯示子系統630表示硬體(例如顯示裝置)及軟體(例如驅動程式)元件，其為使用者提供具有視覺、觸覺、或這兩者元素的顯示以與計算裝置互動。顯示子系統630包括顯示介面632，其包括用來對使用者提供顯示的特定螢幕或硬體裝置。在一實施例中，顯示介面632包括與處理器610分離的邏輯以進行至少一些與顯示相關的處理。在一實施例中，顯示子系統630包括對使用者提供輸出和輸入兩者的觸控螢幕裝置。
I/O控制器640表示關於與使用者互動的硬體裝置和軟體元件。I/O控制器640能操作以管理為音頻子系統620、顯示子系統630、或上述這兩者子系統之一部分的硬體。另外，I/O控制器640繪示用於連接裝置600之額外裝置的連接點，使用者透過其可能與系統互動。例如，能附接於裝置600的裝置可能包括麥克風裝置、揚聲器或立體音響系統、視頻系統或其他顯示裝置、鍵盤或小鍵盤裝置、或與如讀卡機或其他裝置之特定應用一起使用的其他I/O裝置。
如上所述，I/O控制器640可與音頻子系統620、顯示子系統630、或上述這兩者子系統互動。例如，透過麥克風或其他音頻裝置的輸入能提供用於裝置600之一或多個應用程式或功能的輸入或命令。另外，能提供音頻輸出而非顯示輸出或除了顯示輸出還能提供音頻輸出。在另一 實例中，若顯示子系統包括觸控螢幕，則顯示裝置亦作用為輸入裝置，其能至少部分由I/O控制器640管理。在裝置600上還能有額外的按鈕或開關以提供I/O控制器640所管理的I/O功能。
在一實施例中，I/O控制器640管理如加速度計、照相機、光感測器或其他環境感測器、或能包括在裝置600中之其它硬體的裝置。輸入可以是部分之直接使用者互動，並對系統提供環境輸入以影響其操作(例如過濾雜訊、調整顯示器來偵測光度、施用照相機的閃光燈、或其他特徵)。
在一實施例中，裝置600包括管理電池電源使用、充電電池、以及與省電操作相關之特徵的電源管理650。
在一些實施例中，記憶體子系統660包括用來儲存資訊在裝置600中的記憶體裝置。處理器610可對記憶體子系統660之元件讀取和寫入資料。記憶體能包括非揮發性(若中斷給記憶體裝置的電源，則具有不改變的狀態)、揮發性(若中斷給記憶體裝置的電源，則具有不確定的狀態)記憶體裝置、或上述這兩者記憶體。記憶體660能儲存應用程式資料、使用者資料、音樂、相片、文件、或其他資料、以及與執行系統600之應用程式和功能相關的系統資料(無論是長期或暫時的)。
在一些實施例中，記憶體子系統660可包括堆疊記憶體裝置662，其中堆疊記憶體裝置包括一或更多DRAM記憶體晶粒層664、用於測試DRAM 664的BIST邏輯 668、及包括查找表669的通用資料拌碼器用來根據用於DRAM 664的加擾演算法來產生加擾資料。
連接性670包括硬體裝置(例如，用於無線通訊、有線通訊、或這兩者的連接器和通訊硬體)及軟體元件(例如，驅動程式、協定堆疊)以使裝置600能與外部裝置通訊。裝置可以是如其他計算裝置、無線存取點或基地台之分離的裝置、以及如耳機、印表機、或其他裝置的周邊裝置。
連接性670能包括多種不同類型的連接性。為了概括，故以蜂巢式連接性672和無線連接性674來繪示裝置600。蜂巢式連接性672一般係指無線載波所提供(例如，透過4G/LTE(長期演進技術)、GSM(全球行動通信系統)或變化或衍生物、CDMA(碼分多重存取)或變化或衍生物、TDM(分時多工)或變化或衍生物、或其他蜂巢式服務標準所提供)的蜂巢式網路連接性。無線連接性674係指非蜂巢式的無線連接性，且能包括個人區域網路(例如藍芽)、區域網路(例如WiFi)、廣域網路(例如WiMax)、及其他無線通訊。連接性可包括一或多個全向或定向天線676。
周邊連線680包括硬體介面和連接器、以及軟體元件(例如，驅動程式、協定堆疊)以構成周邊連線。將了解裝置600可能是連至其他計算裝置的周邊裝置(「至」682)，以及具有連接到它的周邊裝置(「從」684)。裝置600為了例如管理(例如下載、上載、改變、或同步) 裝置600上之內容而通常具有「對接」連接器來連接其它計算裝置。另外，對接連接器能允許裝置600連接允許裝置600控制將內容輸出至例如視聽或其他系統的某些周邊裝置。
除了專屬的對接連接器或其他專屬的連接硬體之外，裝置600還能透過共同或基於標準的連接器來構成周邊連線680。共同類型能包括通用序列匯流排(USB)連接器(其可包括一些不同硬體介面之任一者)、包括微型顯示埠(MDP)的顯示埠、高解析多媒體介面(HDMI)、韌體、或其他類型。
第7圖繪示包括用於記憶體裝置之通用資料拌碼器之元件之計算系統的實施例。計算系統可包括計算機、伺服器、遊戲機、或其他計算設備。在此圖示中，並未顯示出與本說明無密切關係的某些標準和熟知元件。依據一些實施例，計算系統700包含互連或接線705或其他用於傳送資料的通訊工具。計算系統700可包括一處理工具，例如用於處理資訊之一或多個耦接於互連705的處理器710。處理器710可包含一或多個實體處理器和一或多個邏輯處理器。互連705為了簡單起見而繪示成單一互連，但可能表示多個不同互連或匯流排且連至上述互連的元件連線可能會有所不同。第7圖所示之互連705係為一種抽象概念，表示由適當橋接器、配接器、或控制器連接之任一或更多分離的實體匯流排、點對點連線、或這兩者。
在一些實施例中，計算系統700更包含隨機存取記憶 體(RAM)或其他動態儲存裝置或作為主記憶體712的元件來儲存資訊和待由處理器710執行的指令。RAM記憶體包括需要刷新記憶體內容的動態隨機存取記憶體(DRAM)，及不需要刷新內容但提高成本的靜態隨機存取記憶體(SRAM)。在一些實施例中，主記憶體可包括應用程式之有效儲存，其中應用程式包括用於由計算系統之使用者在網路瀏覽活動中使用的瀏覽器應用程式。DRAM記憶體可包括同步動態隨機存取記憶體(SDRAM)，其包括用來控制信號的時脈信號、及擴展的資料輸出動態隨機存取記憶體(EDO DRAM)。在一些實施例中，系統之記憶體可包括某些暫存器或其他專用記憶體。
在一些實施例中，主記憶體712可包括堆疊記憶體裝置714，其中堆疊記憶體裝置包括一或更多DRAM記憶體晶粒層716、用於測試DRAM 716的BIST邏輯717、及包括查找表718的通用資料拌碼器，用於根據DRAM 716之加擾演算法來產生加擾資料。
計算系統700還可包含唯讀記憶體(ROM)720或其他靜態儲存裝置來儲存靜態資訊和用於處理器710的指令。計算系統700可包括一或多個用於儲存某些元件的非揮發性記憶體元件722。
在一些實施例中，計算系統700包括一或多個輸入裝置730，其中輸入裝置包括鍵盤、滑鼠、觸控墊、語音命令辨識、手勢辨識、或用來提供輸入給計算系統的其他裝 置之一或更多者。
計算系統700亦可透過互連705耦接輸出顯示器740。在一些實施例中，顯示器740可包括液晶顯示器(LCD)或任何其他顯示技術，用來對使用者顯示資訊或內容。在一些實施例中，顯示器740可包括一觸控螢幕，其亦作為至少部分的輸入裝置。在一些實施例中，顯示器740可以是或可包括如用來提供音頻資訊之揚聲器的音頻裝置。
一或多個傳送器或接收器745亦可耦接互連705。在一些實施例中，計算系統700可包括一或多個用於接收或傳送資料的埠口750。計算系統700更可包括一或多個用於透過無線電信號來接收資料的全向或定向天線755。
計算系統700還可包含一電源裝置或系統760，其可包含電源、電池、太陽能電池、燃料電池、或用來提供或產生電力的其他系統或裝置。可依據計算系統700之元件所需地分配電源裝置或系統760所提供的電力。
在上述說明中，為了說明之目的，提出了許多具體細節以提供對於本發明的全面性了解。然而，本領域之熟知技術者將清楚明白無需這些具體細節便可實行本發明。在其他實例中，以方塊圖形式來顯示熟知的結構和裝置。在所述之元件間可能有中間結構。本文所述或所示之元件可具有未顯示或未說明的額外輸入或輸出。
各種實施例可包括各種程序。這些程序可由硬體元件進行或可以電腦程式或機器可執行指令來實作，其可用來 使通用或專用處理器或以指令程式化的邏輯電路進行程序。替代地，可由硬體與軟體之組合來進行程序。
部分的各種實施例可被提供作為電腦程式產品，其可包括具有儲存於其上之電腦程式指令的電腦可讀媒體，其可用來程式化由一或多個處理器執行的電腦(或其他電子裝置)以進行根據某些實施例之程序。電腦可讀媒體可包括，但不限於軟碟、光碟、唯讀光碟機(CD-ROM)、和磁光碟機、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹除可程式化唯讀記憶體(EPROM)、電子可抹除可程式化唯讀記憶體(EEPROM)、磁性或光學卡、快閃記憶體、或可適用於儲存電子指令的其他類型之電腦可讀媒體。此外，實施例亦可被下載作為電腦程式產品，其中程式可從一遠端電腦被傳送至一請求電腦。
許多方法係以其最基本的形式來說明，但在不脫離本發明之基本範圍下，能添加程序至任一方法中並從中刪除且資訊能從所述任一信息中增加或減少。本領域之熟知技術者將清楚明白能作出許多進一步的修改和修正。特定實施例並非被提供用來限制本發明，而是用來說明它。並非由上面提出的具體實例，而是僅由下面的申請專利範圍來界定本發明之實施例的範圍。
如果說元件「A」係耦接至或耦接於元件「B」，則元件A可直接耦接至元件B或例如透過元件C來間接耦接。當本說明書或申請專利範圍敘述元件、特徵、結構、程序、或特性A「導致」元件、特徵、結構、程序、或特 性B時，則意味著「A」係為「B」之至少部分的原因，但可能還有有助於導致「B」的至少一其他元件、特徵、結構、程序、或特性。若本說明書指示「可」、「可能」、或「可以」包括元件、特徵、結構、程序、或特性，則非必要包括該特定元件、特徵、結構、程序、或特性。若本說明書或申請專利範圍提到「一」元件，則這並非意味著只有一個所述之元件。
實施例係為本發明之實作或實例。在本說明書中提到的「一實施例」、「一個實施例」、「一些實施例」、或「其他實施例」係表示關聯於本實施例所述之特定特徵、結構、或特性係包括在至少一些實施例，而不一定在所有實施例中。「一實施例」、「一個實施例」、或「一些實施例」的各種出現不一定全指相同的實施例。應了解在本發明之示範實施例的上述說明中，為了精簡本揭露並協助了解各種發明態樣之一或更多者，各種特徵有時候在單一實施例、附圖、或其說明中被組合在一起。然而，本揭露之此種方法並非解釋成希望所主張的本發明需要比每個申請專利範圍中所明確記載的特徵更多。反之，如下面的申請專利範圍所反映，本發明態樣存在著比單一上述所揭露之實施例的所有特徵更少的特徵。於是，申請專利範圍特此被明確併入本說明中，每個專利申請範圍依據其本身而作為本發明之單獨實施例。
在一些實施例中，記憶體裝置包括記憶體；記憶體控制器，用於記憶體；BIST電路，用來測試記憶體；及通 用資料拌碼器，用來根據用於記憶體的加擾演算法來加擾資料，每個演算法係至少部分基於關於資料的位址之值。在一些實施例中，通用資料拌碼器包括可編程查找表，用以保持演算法之每個可能結果的值，查找表用以產生一組資料因數、及一邏輯，用來結合資料與資料因數以產生加擾資料。
在一些實施例中，查找表包括一暫存器檔案，暫存器檔案之值係基於位址之至少部分位元之值來選擇。在一些實施例中，查找表更包括一多工器，多工器用以基於位址之一或更多位元來選擇暫存器檔案之複數組值之其一者。
在一些實施例中，加擾演算法係位址的函數。
在一些實施例中，BIST電路和通用資料拌碼器可與複數個不同的加擾演算法一起使用。
在一些實施例中，記憶體裝置係一堆疊記憶體裝置，其包括一或更多記憶體層的一記憶體堆疊和一系統元件。
在一些實施例中，記憶體控制器、BIST電路、及通用資料拌碼器係部分的系統元件。在一些實施例中，系統元件係SoC。
在一些實施例中，BIST電路提供在組合記憶體裝置之後測試，包括該憶體裝置之記憶體的一或更多驗證操作，並驗證記憶體連至邏輯元件的連線。在一些實施例中，BIST電路提供在記憶體裝置之操作中測試，其中在記憶體裝置之操作中測試可包括記憶體裝置的開機自我測試。
在一些實施例中，方法包括預先計算以用於針對一記憶體裝置的一資料加擾演算法之資料值；將預先計算資料值載入記憶體裝置的一查找表；接收關於記憶體裝置的位址和原始資料；基於位址從查找表決定一組資料值；及結合原始資料與所決定的資料因數組以產生加擾資料。
在一些實施例中，方法更包括使用記憶體裝置的BIST電路來進行記憶體裝置的一測試，記憶體裝置的測試利用加擾資料。
在一些實施例中，進行測試包括在組合記憶體裝置之後測試，測試包括記憶體裝置之記憶體的一或更多驗證操作，並驗證記憶體連至邏輯元件的連線。在一些實施例中，進行測試包括在記憶體裝置之操作中測試，其中在記憶體裝置之操作中測試可包括記憶體裝置的開機自我測試。
在一些實施例中，結合原始資料與所決定的資料因數組包括資料與資料因數組的XOR運算。在一些實施例中，記憶體裝置係一堆疊記憶體裝置，其包括一或更多記憶體層的一記憶體堆疊和一系統元件。
在一些實施例中，系統包括一匯流排，用以連接系統的元件；一處理器，耦接匯流排以為系統處理資料；一用以傳送資料的傳送器、一用以接收資料的接受器、或兩者；一全方向天線，用於資料傳送、資料接收或兩者；及記憶體，耦接匯流排以保持被處理器處理的資料，記憶體包括一堆疊記憶體裝置，堆疊記憶體裝置包括一DRAM 記憶體、用於記憶體之一記憶體控制器、用來測試記憶體之一BIST電路，及一通用資料拌碼器，用來根據用於記憶體的一加擾演算法來加擾資料，每個演算法係至少部分基於關於資料的位址之值。在一些實施例中，通用資料拌碼器包括一可編程查找表，用以保持演算法之每個可能結果的值，查找表用以產生一組資料因數、及一邏輯，用來結合資料與資料因數以產生加擾資料。
在一些實施例中，查找表包括一暫存器檔案，暫存器檔案之值係基於位址之至少部分位元之值來選擇。在一些實施例中，查找表包括一多工器，多工器用以基於位址之一或更多位元來選擇暫存器檔案之複數組值之其一者。
在一些實施例中，系統係其中一個計算系統，其中計算系統可以是平板電腦。
在一些實施例中，一種非暫態電腦可讀儲存媒體，具有儲存於其上之表現指令序列的資料，當指令被一處理器執行時使處理器進行操作，包括預先計算以用於針對一記憶體裝置的一資料加擾演算法之資料值；將預先計算資料值載入記憶體裝置的一查找表；接收關於記憶體裝置的位址和原始資料；基於位址從查找表決定一組資料值；及結合原始資料與所決定的資料因數組以產生加擾資料。
在一些實施例中，媒體包括指令來使用記憶體裝置的BIST電路來進行記憶體裝置的測試，記憶體裝置的測試利用加擾資料。
100‧‧‧記憶體邏輯
110‧‧‧記憶體控制器
120‧‧‧BIST電路測試引擎
130‧‧‧通用資料拌碼器
134‧‧‧查找表
136‧‧‧判斷邏輯
140‧‧‧位址和資料
142‧‧‧加擾資料

Claims (25)

  1. 一種記憶體裝置，包含：一記憶體；一記憶體控制器，用於該記憶體；一內建自我測試(BIST)電路，用來測試該記憶體；及一通用資料拌碼器，用來根據用於該記憶體的一加擾演算法來加擾資料，每個演算法係至少部分基於關於資料的一位址之值，其中該通用資料拌碼器包括：一可編程查找表，用以保持該演算法之每個可能結果的值，該查找表用以產生一組資料因數、及一邏輯，用來結合該資料與該資料因數以產生加擾資料。
  2. 如申請專利範圍第1項所述之記憶體裝置，其中該查找表包括一暫存器檔案，該暫存器檔案之值係基於該位址之至少部分位元之值來選擇。
  3. 如申請專利範圍第2項所述之記憶體裝置，其中該查找表包括一多工器，該多工器用以基於該位址之一或更多位元來選擇該暫存器檔案之複數組值之其一者。
  4. 如申請專利範圍第1項所述之記憶體裝置，其中該演算法係該位址的函數。
  5. 如申請專利範圍第1項所述之記憶體裝置，其中該BIST電路和該通用資料拌碼器可與複數個不同的加擾演算法一起使用。
  6. 如申請專利範圍第1項所述之記憶體裝置，其中該記憶體裝置係一堆疊記憶體裝置，其包括一或更多記憶體層的一記憶體堆疊和一系統元件。
  7. 如申請專利範圍第6項所述之記憶體裝置，其中該記憶體控制器、BIST電路、及通用資料拌碼器係部分的該系統元件。
  8. 如申請專利範圍第6項所述之記憶體裝置，其中該系統元件係一系統晶片(SoC)。
  9. 如申請專利範圍第1項所述之記憶體裝置，其中該BIST電路提供在組合該記憶體裝置之後測試，包括該記憶體裝置之記憶體的一或更多驗證操作，並驗證該記憶體連至一或更多邏輯元件的連線。
  10. 如申請專利範圍第1項所述之記憶體裝置，其中該BIST電路提供在該記憶體裝置之操作中測試。
  11. 如申請專利範圍第10項所述之記憶體裝置，其中在該記憶體裝置之操作中測試包括該記憶體裝置的一開機自我測試。
  12. 一種方法，包含：預先計算用於針對一記憶體裝置的一資料加擾演算法之資料值；將該預先計算資料值載入該記憶體裝置的一查找表；接收關於該記憶體裝置的一位址和原始資料；基於該位址從該查找表決定一組資料值；及結合該原始資料與所決定的資料因數組以產生加擾資 料。
  13. 如申請專利範圍第12項所述之方法，更包含使用該記憶體裝置的一BIST(內建自我測試)電路來進行該記憶體裝置的一測試，該記憶體裝置的該測試利用該加擾資料。
  14. 如申請專利範圍第13項所述之方法，其中進行該測試包括在組合該記憶體裝置之後測試，測試包括該記憶體裝置之記憶體的一或更多驗證操作，並驗證該記憶體連至一或更多邏輯元件的連線。
  15. 如申請專利範圍第13項所述之方法，其中進行該測試包括在該記憶體裝置之操作中測試。
  16. 如申請專利範圍第15項所述之方法，其中在該記憶體裝置之操作中測試包括該記憶體裝置的一開機自我測試。
  17. 如申請專利範圍第12項所述之方法，其中結合該原始資料與所決定的資料因數組包括該資料與該資料因數組的XOR(互斥OR)運算。
  18. 如申請專利範圍第12項所述之方法，其中該記憶體裝置係一堆疊記憶體裝置，其包括一或更多記憶體層的一記憶體堆疊和一系統元件。
  19. 一種系統，包括：一匯流排，用以連接該系統的元件；一處理器，耦接該匯流排以為該系統處理資料；一用以傳送資料的傳送器、一用以接收資料的接受 器、或兩者；一全方向天線，用於資料傳送、資料接收或兩者；及記憶體，耦接該匯流排以保持被該處理器處理的資料，該記憶體包括一堆疊記憶體裝置，該堆疊記憶體裝置包括：一DRAM(動態隨機存取)記憶體、一記憶體控制器，用於該記憶體、一內建自我測試(BIST)電路，用來測試該記憶體、及一通用資料拌碼器，用來根據用於該記憶體的一加擾演算法來加擾資料，每個演算法係至少部分基於關於資料的一位址之值，其中該通用資料拌碼器包括：一可編程查找表，用以保持該演算法之每個可能結果的值，該查找表用以產生一組資料因數、及一邏輯，用來結合該資料與該資料因數以產生加擾資料。
  20. 如申請專利範圍第19項所述之系統，其中該查找表包括一暫存器檔案，該暫存器檔案之值係基於該位址之至少部分位元之值來選擇。
  21. 如申請專利範圍第20項所述之系統，其中該查找表包括一多工器，該多工器用以基於該位址之一或更多位元來選擇該暫存器檔案之複數組值之其一者。
  22. 如申請專利範圍第19項所述之系統，其中該系統係一計算系統。
  23. 如申請專利範圍第22項所述之系統，其中該計算系統係一平板電腦。
  24. 一種非暫態電腦可讀儲存媒體，具有儲存於其上之表現指令序列的資料，當該指令被一處理器執行時使該處理器進行操作，包含：預先計算用於針對一記憶體裝置的一資料加擾演算法之資料值；將該預先計算資料值載入該記憶體裝置的一查找表；接收關於該記憶體裝置的一位址和原始資料；基於該位址從該查找表決定一組資料值；及結合該原始資料與所決定的資料因數組以產生加擾資料。
  25. 如申請專利範圍第24項所述之媒體，更包含指令，當該指令被該處理器執行時使該處理器進行操作，包含：使用該記憶體裝置的一BIST(內建自我測試)電路來進行該記憶體裝置的一測試，該記憶體裝置的該測試利用該加擾資料。
TW102109496A 2012-03-30 2013-03-18 用於記憶體電路測試引擎之通用資料拌碼器 TWI556253B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/031430 WO2013147841A1 (en) 2012-03-30 2012-03-30 Generic address scrambler for memory circuit test engine

Publications (2)

Publication Number Publication Date
TW201407626A true TW201407626A (zh) 2014-02-16
TWI556253B TWI556253B (zh) 2016-11-01

Family

ID=49260900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109496A TWI556253B (zh) 2012-03-30 2013-03-18 用於記憶體電路測試引擎之通用資料拌碼器

Country Status (5)

Country Link
US (1) US9190173B2 (zh)
CN (1) CN104205234B (zh)
DE (1) DE112012006172B4 (zh)
TW (1) TWI556253B (zh)
WO (1) WO2013147841A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
WO2013147844A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Built-in self-test for stacked memory architecture
US8922243B2 (en) 2012-12-23 2014-12-30 Advanced Micro Devices, Inc. Die-stacked memory device with reconfigurable logic
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US9170948B2 (en) 2012-12-23 2015-10-27 Advanced Micro Devices, Inc. Cache coherency using die-stacked memory device with logic die
US9201777B2 (en) 2012-12-23 2015-12-01 Advanced Micro Devices, Inc. Quality of service support using stacked memory device with logic die
US9135185B2 (en) * 2012-12-23 2015-09-15 Advanced Micro Devices, Inc. Die-stacked memory device providing data translation
US9065722B2 (en) 2012-12-23 2015-06-23 Advanced Micro Devices, Inc. Die-stacked device with partitioned multi-hop network
US9286948B2 (en) 2013-07-15 2016-03-15 Advanced Micro Devices, Inc. Query operations for stacked-die memory device
US10049763B2 (en) * 2014-05-13 2018-08-14 SK Hynix Inc. Semiconductor memory apparatus
KR20170066082A (ko) * 2015-12-04 2017-06-14 삼성전자주식회사 Bist 회로, 이를 포함하는 메모리 장치 및 이의 동작방법
US10763861B2 (en) * 2016-02-13 2020-09-01 HangZhou HaiCun Information Technology Co., Ltd. Processor comprising three-dimensional memory (3D-M) array
CN107085452B (zh) * 2016-02-13 2021-01-15 杭州海存信息技术有限公司 基于三维印录存储器（3d-p）的处理器
CN107154797B (zh) * 2016-03-05 2021-01-08 杭州海存信息技术有限公司 基于三维印录存储器的可编程门阵列
CN107346230A (zh) * 2016-05-04 2017-11-14 杭州海存信息技术有限公司 基于封装内查找表的处理器
JP2018092690A (ja) * 2016-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積システム
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
CN108107867B (zh) * 2017-11-24 2019-10-11 中国人民解放军国防科技大学 一种复用系统逻辑的存储器自测试控制器实现方法及装置
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
CN108665936B (zh) * 2018-07-11 2024-03-26 长鑫存储技术有限公司 系统化封装集合体
KR102091524B1 (ko) 2018-07-23 2020-03-23 삼성전자주식회사 어드레스를 스크램블하는 메모리 장치
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11301369B2 (en) * 2019-01-24 2022-04-12 Western Digital Technologies, Inc. Logical to physical mapping management using low-latency non-volatile memory
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
KR20200101626A (ko) * 2019-02-20 2020-08-28 에스케이하이닉스 주식회사 어드레스를 스크램블할 수 있는 반도체 시스템
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11282824B2 (en) 2019-04-23 2022-03-22 Xilinx, Inc. Multi-chip structure including a memory die stacked on die having programmable integrated circuit
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
TWI738600B (zh) * 2020-12-31 2021-09-01 致茂電子股份有限公司 位址拌碼器
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11573854B2 (en) * 2021-02-02 2023-02-07 Nvidia Corporation Techniques for data scrambling on a memory interface
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4453212A (en) * 1981-07-13 1984-06-05 Burroughs Corporation Extended address generating apparatus and method
US4928223A (en) * 1982-10-06 1990-05-22 Fairchild Semiconductor Corporation Floating point microprocessor with directable two level microinstructions
US5197132A (en) * 1990-06-29 1993-03-23 Digital Equipment Corporation Register mapping system having a log containing sequential listing of registers that were changed in preceding cycles for precise post-branch recovery
US5872951A (en) * 1996-07-26 1999-02-16 Advanced Micro Design, Inc. Reorder buffer having a future file for storing speculative instruction execution results
KR100308621B1 (ko) 1998-11-19 2001-12-17 윤종용 반도체 메모리 장치를 위한 프로그램 가능한 내장 자기 테스트 시스템
JP2001243793A (ja) 2000-02-28 2001-09-07 Kyushu Ando Denki Kk 試験パターン発生器
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6583642B2 (en) * 2001-08-17 2003-06-24 Silicon Integrated Systems Corp. Apparatus and method for automatic determination of operating frequency with built-in self-test
US6452848B1 (en) * 2001-09-12 2002-09-17 International Business Machines Corporation Programmable built-in self test (BIST) data generator for semiconductor memory devices
US20040085082A1 (en) * 2002-10-30 2004-05-06 Townley Kent Richard High -frequency scan testability with low-speed testers
FR2857535A1 (fr) * 2003-07-09 2005-01-14 Atmel Corp Procede et systeme pour brouiller le contenu d'une cellule dans un circuit integre.
US7444564B2 (en) * 2003-11-19 2008-10-28 International Business Machines Corporation Automatic bit fail mapping for embedded memories with clock multipliers
US7620866B2 (en) 2004-01-19 2009-11-17 Nxp B.V. Test access architecture and method of testing a module in an electronic circuit
US7631236B2 (en) * 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
US7194670B2 (en) * 2004-02-13 2007-03-20 International Business Machines Corp. Command multiplier for built-in-self-test
KR100540506B1 (ko) * 2004-08-03 2006-01-11 주식회사 유니테스트 메모리 소자 테스트를 위한 알고리즘 패턴 생성기 및 이를이용한 메모리 테스터
JP4309368B2 (ja) 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR101086924B1 (ko) 2005-04-14 2011-11-29 에스케이 텔레콤주식회사 무선 근거리 모듈의 소프트웨어 원격 업그레이드 방법
US7493467B2 (en) 2005-12-16 2009-02-17 Intel Corporation Address scrambling to simplify memory controller's address output multiplexer
US8099629B2 (en) * 2006-07-14 2012-01-17 Marvell World Trade Ltd. System-on-a-chip (SoC) test interface security
US7676709B2 (en) 2007-03-23 2010-03-09 Texas Instruments Incorporated Self-test output for high-density BIST
JP2008269669A (ja) * 2007-04-17 2008-11-06 Renesas Technology Corp 半導体装置及びデータ処理システム
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
CN101399087B (zh) * 2007-09-25 2012-05-23 智原科技股份有限公司 可编程存储器内建自测电路与时钟切换电路
US8059443B2 (en) 2007-10-23 2011-11-15 Hewlett-Packard Development Company, L.P. Three-dimensional memory module architectures
US8597960B2 (en) * 2008-03-04 2013-12-03 International Business Machines Corporation Semiconductor chip stacking for redundancy and yield improvement
JP2009289334A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置およびテスト方法
US8208326B1 (en) 2009-06-09 2012-06-26 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for memory test
US20100332177A1 (en) 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
US8612809B2 (en) 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
US9136021B2 (en) * 2011-12-23 2015-09-15 Intel Corporation Self-repair logic for stacked memory architecture
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ

Also Published As

Publication number Publication date
TWI556253B (zh) 2016-11-01
CN104205234A (zh) 2014-12-10
DE112012006172T5 (de) 2014-12-24
US9190173B2 (en) 2015-11-17
WO2013147841A1 (en) 2013-10-03
US20140013169A1 (en) 2014-01-09
DE112012006172B4 (de) 2020-12-03
CN104205234B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
TWI556253B (zh) 用於記憶體電路測試引擎之通用資料拌碼器
TWI508086B (zh) 用於記憶體電路測試引擎的同屬位址拌碼器
US10347354B2 (en) Boundary scan chain for stacked memory
TWI525632B (zh) 具有堆疊記憶體架構之內建自我測試的記憶體裝置與系統及其方法與儲存媒體
US8924786B2 (en) No-touch stress testing of memory I/O interfaces
KR101652874B1 (ko) 메모리 장치를 위한 온 칩 리던던시 수리
US10489083B2 (en) Flexible command addressing for memory
US9804914B2 (en) Semiconductor memory and semiconductor system using the same
CN104916305A (zh) 能通过各种路径输入信号的层叠半导体装置和半导体系统

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees