TW201405671A - 用於天線切換電路的半導體結構及其製程方法 - Google Patents

用於天線切換電路的半導體結構及其製程方法 Download PDF

Info

Publication number
TW201405671A
TW201405671A TW102115985A TW102115985A TW201405671A TW 201405671 A TW201405671 A TW 201405671A TW 102115985 A TW102115985 A TW 102115985A TW 102115985 A TW102115985 A TW 102115985A TW 201405671 A TW201405671 A TW 201405671A
Authority
TW
Taiwan
Prior art keywords
layer
disposed
gate metal
ohmic
semiconductor structure
Prior art date
Application number
TW102115985A
Other languages
English (en)
Inventor
Ke-Kung Liao
Tung-Sheng Chang
Chun-Yen Ku
Shih-Yu Chen
Original Assignee
Maxtek Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxtek Technology Co Ltd filed Critical Maxtek Technology Co Ltd
Priority to TW102115985A priority Critical patent/TW201405671A/zh
Publication of TW201405671A publication Critical patent/TW201405671A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種用於天線切換電路的製程方法，其步驟包括提供一砷化鎵晶圓，其包括一覆蓋層；在砷化鎵晶圓設置一隔離層，以形成一元件區域；以及設置一閘極金屬於元件區域內的覆蓋層，閘極金屬與覆蓋層的一接觸面形成一蕭特基接面，且蕭特基接面與一阻抗並聯連接。本案亦揭露一種用於天線切換電路的半導體結構。

Description

用於天線切換電路的半導體結構及其製程方法
本發明係關於一種半導體結構及其製程方法，特別是，一種用於天線切換電路的半導體結構及其製程方法。
時至今日，由於無線通訊技術的蓬勃發展，市場對於天線的需求量亦急速提升，就現階段而言，手機、筆記型電腦、全球衛星定位系統、數位電視、可攜式行動電子裝置等，都必須仰賴天線來發射與接收訊號。換言之，天線係為無線通訊設備與外界溝通的必備組件，用以負責無線訊號的發送與接收，由於位處射頻系統的第一線，因此天線對於訊號接收品質的良窳，對整體無線通訊系統的運作效能影響甚鉅。
各地區為因應不同的需求，皆制訂有不一樣的無線通訊規範，也因此發展出位於不同頻段的無線通訊規格，為了能滿足各種規格的無線電波，將天線設計成可收發多頻段已是相當普遍的應用。在實際的運作上，係透過一切換電路以分離出不同的饋入訊號，而達成多頻的效果。
由於天線的電路設計的好壞直接影響到天線的收訊品質，當然這也包括用於天線切換電路的電路設計。因此如何提供一種用於天線切換電路的半導體結構與其製程方法，可增加用於天線切換電路的耐(電)壓強度及抗雜訊能力，進而提高天線整體的收訊品質，已成為重要的課題之一。
有鑑於上述課題，本發明之目的為提供一種能夠增加用於天線切換電路的耐壓強度及抗雜訊能力，並提高天線整體的收訊品質之用於天線切換電路的半導體結構及其製程方法。
為達上述目的，依據本發明之一種用於天線切換電路的製程方法，其步驟包括提供一砷化鎵晶圓，其包括一覆蓋層；在砷化鎵晶圓設置一隔離層，以形成一元件區域；以及設置一閘極金屬於元件區域內之覆蓋層，閘極金屬與覆蓋層的一接觸面形成一蕭特基接面，且蕭特基接面與一阻抗並聯連接。
在一實施例中，砷化鎵晶圓包括一緩衝層、一通道層、一間隔層、一施體層、及一覆蓋層。
在一實施例中，隔離層藉由離子佈植的方式設置於砷化鎵晶圓。
在一實施例中，閘極金屬藉由蒸鍍的方式設置於覆蓋層。
在一實施例中，閘極金屬的材質包括金、鉑、鋁、鈦或鎳。
在一實施例中，更包括：設置一第一歐姆層及一第二歐姆層於覆蓋層；以及設置一第一金屬層於第一歐姆層及閘極金屬，並設置一第二金屬層於第二歐姆層。
在一實施例中，第一歐姆層係與閘極金屬鄰接。
為達上述目的，依據本發明一種用於天線切換電路的半導體結構，包括一緩衝層、一通道層、一間隔層、一施體層、一覆蓋層、一隔離層以及一閘極金屬。通道層係設置於緩衝層。間隔層係設置於通道層。施體層係設置於間隔層。覆蓋層係設置於施體層。隔離層係設置於緩衝層，隔離層並與通道層、間隔層、施體層以及覆蓋層相鄰接，以形成一元件區域。閘極金屬係設置於元件區域內之覆蓋層，閘極金屬與覆蓋層有一接觸面。
在一實施例中，隔離層的材質係為絕緣材質，其設置方式係藉由離子佈植的方式。
在一實施例中，閘極金屬係藉由蒸鍍的方式設置於閘極開口。
在一實施例中，閘極金屬的材質包括金、鉑、鋁、鈦或鎳。
在一實施例中，閘極金屬與覆蓋層的接觸面形成有一蕭特基接面，且蕭特基接面與一阻抗並聯連接。
在一實施例中，更包括一第一歐姆層、一第二歐姆層、一 第一金屬層以及一第二金屬層。第一歐姆層及第二歐姆層設置於覆蓋層。第一金屬層設置於第一歐姆層及閘極金屬。第二金屬層設置於第二歐姆層。
在一實施例中，第一歐姆層係與閘極金屬鄰接。
承上所述，依據本發明之一種用於天線切換電路的半導體結構及其製程方法，與現有技術相較，本發明藉由在製程的過程中閘極金屬與覆蓋層之間的異質接面所產生的蕭特基接面，及與蕭特基接面並聯連接之一阻抗，不僅可使天線切換電路具有較佳的耐壓強度，同時可使天線切換電路的抗雜訊能力提高，進而提高天線整體的品質，十分具有市場潛力。
1‧‧‧半導體結構
11‧‧‧緩衝層
12‧‧‧通道層
13‧‧‧間隔層
14‧‧‧施體層
15‧‧‧覆蓋層
16‧‧‧隔離層
17‧‧‧閘極金屬
181‧‧‧第一歐姆層
182‧‧‧第二歐姆層
191‧‧‧第一金屬層
192‧‧‧第二金屬層
21‧‧‧蕭特基二極體
22‧‧‧電阻器
3‧‧‧砷化鎵晶圓
S01~S03‧‧‧製程方法的步驟
圖1A為依據本發明較佳實施例之一種用於天線切換電路的半導體結構的示意圖。
圖1B為依據本發明較佳實施例之一種用於天線切換電路的半導體結構的等效電路示意圖。
圖2為依據本發明較佳實施例之一種用於天線切換電路的製程方法的流程圖。
圖3A為依據本發明較佳實施例之砷化鎵晶圓的示意圖。
圖3B為依據本發明較佳實施例之設置隔離層後的砷化鎵晶圓的示意圖。
以下將參照相關圖式，說明依本發明較佳實施例之一種用於天線切換電路的半導體結構及其製程方法，其中相同的元件將以相同的參照符號加以說明。
請參照圖1A所示，其為本發明較佳實施例之一種用於天線切換電路的半導體結構之示意圖。半導體結構1包括一緩衝層11(undoped Buffer Layer)、一通道層12(undoped Channel Layer)、一間隔層13(undoped Space Layer)、一施體層14(Donor Layer)、一覆蓋層15(Capping Layer)、一隔離層16(Isolation Layer)以及一閘極金屬17(Gate Metal)。
緩衝層11的材質例如是砷化鎵(GaAs)。在實施上，緩衝層11係作為一基板，以讓其他的半導體層可設置在其上。
通道層12是設置於緩衝層11上，且通道層12的材質例如是砷化銦鎵(InGaAs)。間隔層13是設置於通道層12上，且間隔層13的材質例如是砷化鋁鎵(AlGaAs)。
施體層14是設置於間隔層13上，且施體層14的材質例如是砷化鋁鎵(AlGaAs)。
覆蓋層15是設置於施體層14上，其中，覆蓋層15的材質例如是砷化鎵(GaAs)。
隔離層16設置於緩衝層11上，並與通道層12、間隔層13、施體層14、覆蓋層15相鄰接。隔離層16係用以將其內側與外側的半導體結構相互隔離，並在其內側形成一元件區域。其中，隔離層16的材質係為絕緣材質，且隔離層16可藉由離子佈植的方式進行設置。
閘極金屬17係設置於元件區域內的覆蓋層15上，而形成一接觸面。閘極金屬17的材質包括金(Au)、鉑(Pt)、鋁(Al)、鈦(Ti)或鎳(Ni)等，當然，在實際應用上，閘極金屬17的材質也可為其他可導電的金屬，本案於此不予以限定。此外，設置閘極金屬17的方式例如但不限於物理氣相沉積(Physical Vapor Deposition,PVD)或化學氣相沉積(Chemical Vapor Deposition,CVD)等。
除此之外，在實施上，半導體結構1更可包括一第一歐姆層181、一第二歐姆層182、一第一金屬層191以及一第二金屬層192。第一歐姆層181及第二歐姆層182是設置於覆蓋層15上，第一金屬層191是設置於第一歐姆層181及閘極金屬17上，而第二金屬層192是設置於第二歐姆層182上。
於此，第一金屬層191及第二金屬層192是作為半導體結構1與其他電子元件(圖未顯示)的電性連接點，可藉由導線相互電性連接。
另外，在本實施例中，第一歐姆層181是與閘極金屬17相鄰接，但在不同實施例中，兩者也可以是不相鄰接，本發明並不加以限定。
需特別注意的是，以上為了方便說明，上述之圖1A中所顯 示之各層的高度及寬度的尺寸關係(比例)僅為示意，並不代表實際的尺寸關係。
請同時參照圖1B所示的等效電路示意圖，在本實施例中，當閘極金屬17設置於覆蓋層15，而與覆蓋層15接觸時，將會在其接觸面(即所謂的異質接面)產生蕭基位障(Schottky barrier)，從而形成蕭特基接面(Schottky contact)，且蕭特基接面是與一阻抗並聯連接，其中阻抗係由覆蓋層15的內阻所形成。換而言之，在本實施例中，於第一金屬層191及第二金屬層192之間，係視為是一蕭特基二極體21與一電阻器22並聯連接之等效電路。此伴隨產生於閘極金屬17與覆蓋層15接觸面的蕭特基接面，及與蕭特基接面並聯連接之一阻抗，將可提高用於天線切換電路的耐(電)壓強度以及抗雜訊能力。
接著，請參照圖2之流程圖並搭配圖1A及圖3A至圖3B所示，以說明本發明之較佳實施例的用於天線切換電路的製程方法，其係可用以製作如上述之用於天線切換電路的半導體結構1。製程方法的步驟係包含步驟S01~步驟S03。以下將對製程方法的步驟S01~S03進行詳細說明。
在步驟S01中，提供一砷化鎵晶圓3。請同時參照圖3A所示，其為砷化鎵晶圓3的示意圖，以利理解。砷化鎵晶圓3包括一緩衝層11、一通道層12、一間隔層13、一施體層14以及一覆蓋層15。
在本實施例中，緩衝層11是作為一基板，且其材質例如是砷化鎵，通道層12設置於緩衝層11上，且材質例如是砷化銦鎵。間隔層13設置於通道層12上，而其材質例如是砷化鋁鎵。施體層14的材質例如是砷化鋁鎵，其係設置於間隔層13上。覆蓋層15的材質例如是砷化鎵，其係設置於施體層14上。
需要注意的是，圖3A至圖3B中所示之各半導體層僅為示意而已，實際尺寸並非如圖中所示，另所示的半導體結構也僅為舉例而已，實際應用上可根據需要而有不同的半導體結構。
在步驟S02中，在砷化鎵晶圓3設置一隔離層16，以形成一元件區域。請同時參照圖3B所示，其為設置隔離層16後的砷化鎵晶圓3的示意圖，以利理解。在本實施例中，係藉由離子佈植的方式將隔離層 16設置於緩衝層11上，且透過隔離層16將其內側與外側的半導體結構相互隔離，以在內側形成元件區域。隔離層16的材質係為絕緣材質。
在步驟S03中，設置一閘極金屬17於元件區域內之覆蓋層15。請同時參照圖1A所示，其係為本發明較佳實施例之用於天線切換電路的半導體結構1的示意圖，以利理解。在本實施例中，係藉由蒸鍍的方式將閘極金屬17設置於元件區域內的覆蓋層15。蒸鍍例如物理氣相沉積或化學氣相沉積，實際在設置閘極金屬17時，也可使用蒸鍍以外的方法，本案並不予以限定。閘極金屬17的材質例如金(Au)、鉑(Pt)、鋁(Al)、鈦(Ti)或鎳(Ni)等。當然，在實際應用上，閘極金屬17的材質也可為其他可導電的金屬，本案於此不予以限定。
除此之外，更可於覆蓋層15上設置一第一歐姆層181及一第二歐姆層182，並設置一第一金屬層191於第一歐姆層181及閘極金屬17，設置一第二金屬層192於第二歐姆層182。於此，第一金屬層191及第二金屬層192是作為半導體結構1與其他電子元件(圖未顯示)的電性連接點，可藉由導線相互電性連接。於此，第一歐姆層181可以是與閘極金屬17相鄰接或不相鄰接，本發明並不加以限定。
請參照圖1B所示的等效電路示意圖，經由上述之製造步驟後，在閘極金屬17與覆蓋層15的接觸面(異質接面)將會產生蕭特基位障，而形成蕭特基接面，且蕭特基接面與一阻抗並聯連接，其中阻抗係由覆蓋層15之內阻形成。換而言之，在第一金屬層191及第二金屬層192之間，其係視為是一蕭特基二極體21與一電阻器22並聯連接之等效電路。此伴隨產生於閘極金屬17與覆蓋層15的接觸面的蕭特基接面，及與蕭特基接面並聯連接之阻抗可提高用於天線切換電路的耐(電)壓強度以及抗雜訊能力。
綜合上述，依據本發明之一種用於天線切換電路的半導體結構及其製程方法，與現有技術相較，本發明藉由在製程的過程中閘極金屬與覆蓋層之間的異質接面所產生的蕭特基接面，及與蕭特基接面並聯連接之阻抗，不僅可使天線切換電路具有較佳的耐壓強度，同時可使天線切換電路的抗雜訊能力提高，進而提高天線整體的品質，十分具有市場潛力。
以上所述僅為舉例性，而非為限制性者。任何未脫離本案 之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
S01~S03‧‧‧製程方法的步驟

Claims (10)

  1. 一種用於天線切換電路的製程方法，包括下列步驟：提供一砷化鎵晶圓，該砷化鎵晶圓包括一覆蓋層；在該砷化鎵晶圓設置一隔離層，以形成一元件區域；以及設置一閘極金屬於該元件區域內之該覆蓋層，其中該閘極金屬與該覆蓋層的一接觸面形成一蕭特基接面，且該蕭特基接面與一阻抗並聯連接。
  2. 如申請專利範圍第1項所述之製程方法，其中該砷化鎵晶圓包括一緩衝層、一通道層、一間隔層、一施體層、及該覆蓋層。
  3. 如申請專利範圍第1項所述之製程方法，其中該隔離層的材質係為絕緣材質，並藉由離子佈植的方式設置於該砷化鎵晶圓。
  4. 如申請專利範圍第1項所述之製程方法，其中該閘極金屬藉由蒸鍍的方式設置於該覆蓋層。
  5. 如申請專利範圍第1項所述之製程方法，更包括下列步驟：設置一第一歐姆層及一第二歐姆層於該覆蓋層；以及設置一第一金屬層於該第一歐姆層及該閘極金屬，並設置一第二金屬層於該第二歐姆層。
  6. 一種用於天線切換電路的半導體結構，包括：一緩衝層；一通道層，其係設置於該緩衝層；一間隔層，其係設置於該通道層；一施體層，其係設置於該間隔層；一覆蓋層，其係設置於該施體層；一隔離層，其係設置於該緩衝層，該隔離層並與該通道層、該間隔層、 該施體層以及該覆蓋層相鄰接，而形成一元件區域；一閘極金屬，其係設置於該元件區域內之該覆蓋層，該閘極金屬與該覆蓋層有一接觸面。
  7. 如申請專利範圍第6項所述之半導體結構，其中該閘極金屬的材質包括金、鉑、鋁、鈦或鎳。
  8. 如申請專利範圍第6項所述之半導體結構，其中該閘極金屬與該施體層的該接觸面形成有一蕭特基接面及與該蕭特基接面並聯連接之一阻抗。
  9. 如申請專利範圍第6項所述之半導體結構，更包括：一第一歐姆層，設置於該覆蓋層；一第二歐姆層，設置於該覆蓋層；一第一金屬層，設置於該第一歐姆層及該閘極金屬；以及一第二金屬層，設置於該第二歐姆層。
  10. 如申請專利範圍第9項所述之半導體結構，其中該第一歐姆層係與該閘極金屬鄰接。
TW102115985A 2012-07-27 2013-05-03 用於天線切換電路的半導體結構及其製程方法 TW201405671A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102115985A TW201405671A (zh) 2012-07-27 2013-05-03 用於天線切換電路的半導體結構及其製程方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101127118 2012-07-27
TW102115985A TW201405671A (zh) 2012-07-27 2013-05-03 用於天線切換電路的半導體結構及其製程方法

Publications (1)

Publication Number Publication Date
TW201405671A true TW201405671A (zh) 2014-02-01

Family

ID=49994078

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115985A TW201405671A (zh) 2012-07-27 2013-05-03 用於天線切換電路的半導體結構及其製程方法

Country Status (2)

Country Link
US (1) US9041059B2 (zh)
TW (1) TW201405671A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093913A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法

Also Published As

Publication number Publication date
US9041059B2 (en) 2015-05-26
US20140027877A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
US10861947B2 (en) Methods for processing high electron mobility transistor (HEMT)
US11502124B2 (en) Filter-centric III-N films enabling RF filter integration with III-N transistors
JP5649687B2 (ja) マルチゲート半導体デバイス
CN103117254B (zh) 封装
US10714384B2 (en) Semiconductor device and manufacturing method thereof
US9209380B2 (en) Acoustic wave device
US9425176B2 (en) Cascode transistor device and manufacturing method thereof
US20150200457A1 (en) Antenna
US20210066265A1 (en) Tunable capacitor arrangements in integrated circuit package substrates
US20200273751A1 (en) Integration of III-N transistors and semiconductor layer transfer
TW202101764A (zh) 具有環繞式閘極和環繞式源極和汲極接點的平面電晶體
US20210193519A1 (en) Inorganic dies with organic interconnect layers and related structures
TW202118046A (zh) 納米片電晶體堆疊
US11328986B2 (en) Capacitor-wirebond pad structures for integrated circuit packages
US10790332B2 (en) Techniques for integrating three-dimensional islands for radio frequency (RF) circuits
CN111540712A (zh) 集成器件制造方法及相关产品
US7990223B1 (en) High frequency module and operating method of the same
US11735538B2 (en) Semiconductor having a backside wafer cavity for radio frequency (RF) passive device integration and/or improved cooling and process of implementing the same
US11848362B2 (en) III-N transistors with contacts of modified widths
TW201405671A (zh) 用於天線切換電路的半導體結構及其製程方法
CN103578924A (zh) 用于天线切换电路的半导体结构及其工艺方法
US10651107B2 (en) Semiconductor device and method for fabricating the same
JP2017123404A (ja) 半導体装置及びその製造方法、通信装置
CN111048596A (zh) 一种肖特基二极管及其制备方法
US8350271B2 (en) Transistor including shallow trench and electrically conductive substrate for improved RF grounding