TW201405668A - 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗 - Google Patents
用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗 Download PDFInfo
- Publication number
- TW201405668A TW201405668A TW102112917A TW102112917A TW201405668A TW 201405668 A TW201405668 A TW 201405668A TW 102112917 A TW102112917 A TW 102112917A TW 102112917 A TW102112917 A TW 102112917A TW 201405668 A TW201405668 A TW 201405668A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- spacer
- plasma
- deposition process
- preparing
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 130
- 230000001419 dependent effect Effects 0.000 title claims abstract description 33
- 230000008021 deposition Effects 0.000 title description 27
- 238000000034 method Methods 0.000 claims abstract description 131
- 239000000463 material Substances 0.000 claims abstract description 88
- 230000008569 process Effects 0.000 claims abstract description 87
- 239000010410 layer Substances 0.000 claims abstract description 72
- 239000011241 protective layer Substances 0.000 claims abstract description 62
- 238000005137 deposition process Methods 0.000 claims abstract description 53
- 238000000151 deposition Methods 0.000 claims abstract description 40
- 229920000642 polymer Polymers 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims description 153
- 238000005530 etching Methods 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 52
- 239000000203 mixture Substances 0.000 claims description 44
- 239000000178 monomer Substances 0.000 claims description 20
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- 238000005019 vapor deposition process Methods 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 claims description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000012545 processing Methods 0.000 description 43
- 239000004065 semiconductor Substances 0.000 description 13
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 12
- 239000000460 chlorine Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 238000013461 design Methods 0.000 description 8
- 229910052736 halogen Inorganic materials 0.000 description 7
- 150000002367 halogens Chemical class 0.000 description 7
- 230000006698 induction Effects 0.000 description 7
- 238000005086 pumping Methods 0.000 description 6
- 229910020163 SiOCl Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000004215 Carbon black (E152) Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229930195733 hydrocarbon Natural products 0.000 description 3
- 150000002430 hydrocarbons Chemical class 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000013529 heat transfer fluid Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- -1 C x H y Chemical class 0.000 description 1
- UOACKFBJUYNSLK-XRKIENNPSA-N Estradiol Cypionate Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H](C4=CC=C(O)C=C4CC3)CC[C@@]21C)C(=O)CCC1CCCC1 UOACKFBJUYNSLK-XRKIENNPSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000009931 pascalization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
Abstract
於此揭露之技術包括用於深寬比依存的沉積製程之系統及方法，該深寬比依存的沉積製程在鰭式場效電晶體或其他電晶體計畫中改善閘極間隔物輪廓、降低鰭損耗、並且亦降低硬遮罩損耗。該等技術包括沉積一深寬比依存的保護層以在製作期間幫助調整結構的輪廓。調整電漿及處理氣體參數，使得更多聚合物可聚集在能見於電漿之結構的表面。例如，相較於結構的下部，結構的上部可聚集更多聚合物。可變的保護層厚度使間隔物材料的選擇性部份能被移除，而其他部份受到保護。
Description
依據37 CFR§1.78(a)(4)，本申請案主張於2012年4月11日所申請之美國臨時申請案第61/622711號的權利及優先權，其本部內容係於此併入作為參考。本申請案亦主張於2012年3月22日所申請之美國臨時申請案第61/613985號的權利及優先權，其本部內容係於此併入作為參考。
本揭露內容有關半導體裝置中之特徵部的製作，包括經由蝕刻及沉積製程的製作。
半導體裝置的製作係在半導體基板或其他基板上形成特徵部的多步驟製程。這些步驟可包括材料生長、圖案化、摻雜、沉積、蝕刻、金屬化、平面化等等。形成在基板上的特徵部可包括各種電晶體。電晶體可為平面或非平面，並且亦可具有單一閘極或多數閘極。非平面電晶體(有時稱為3D電晶體)包括鰭式場效電晶體(FinFET，fin field effect transistor)等等。這類非平面電晶體通常包括其功能為源極與汲極之間的通道之垂直定向或隆起的鰭部。閘極亦為垂直定向或隆起，並且設置成在鰭部上方(在鰭部的頂部上並且圍繞鰭部側壁)。這類非平面電晶體可具有多數鰭部及/或多數閘極。平面電晶體亦具有相關高度，但非平面特徵部的相對高度通常大於平面電晶體的高度。
半導體裝置的製作通常包括間隔物及/或虛設材料的沉積以
幫助建構一特定的特徵部設計，包括非平面電晶體上的特徵部。為改善閘極效能，通常將側壁間隔物定義在非平面電晶體上。隨著電晶體閘極的尺寸持續縮小，閘極與接點之間、以及閘極與源極/汲極(S/D)面之間的邊緣電容已增加。為應對此邊緣電容的增加，已實施低k值介電材料作為間隔物材料。間隔物的成效受到間隔物蝕刻製程的影響，該間隔物蝕刻製程可能影響間隔物的介電常數以及間隔物覆蓋兩者。
於電晶體閘極的製作期間，將間隔物材料保形地塗佈在電晶體閘極及其他結構，並隨後部份移除以便在電晶體閘極的側壁上形成側壁間隔物。此部份移除定義了自其他結構移除間隔物材料，而在閘極上或在閘極側壁上留下間隔物材料。如此部份移除通常係利用一或更多蝕刻製程來執行，但由於要同時蝕刻不同高度的特徵部而具有挑戰性。具有不同高度的特徵部意謂著在某些位置中的部份間隔物材料相較於在其他位置的間隔物材料將較快被蝕穿至下層材料。
一些電晶體裝置的製作定義了將間隔物材料保形地塗佈在電晶體閘極及鰭部，並隨後自鰭部周圍完全移除，而在電晶體閘極上留下側壁間隔物材料。鰭式場效電晶體閘極間隔物製作可能需要長時間的非等向過蝕刻製程，以便自鰭部周圍將間隔物材料(如矽氮化物)完全移除。然而，此相對長的過蝕刻時期可能導致臨界尺寸損耗、間隔物下縮、鰭部損耗、以及甚至硬遮罩(閘極上)損耗。若蝕刻製程不為非等向，則自由基將侵襲閘極間隔物，從而導致間隔物的臨界尺寸損耗。因此，一項挑戰為自鰭部移除保形層，而保留相鄰閘極之側壁上的保形材料。更廣泛地，這些挑戰涉及在不損害下層材料及輪廓的情況下，自不同高度的特徵部(或自不同深寬比的特徵部)移除間隔物材料。
於此揭露之技術包括用於深寬比依存的沉積製程之系統及方法，該深寬比依存的沉積製程在鰭式場效電晶體計畫中改善閘極間隔物輪廓、降低鰭部損耗、並且亦降低硬遮罩損耗。這些技術包括沉積一深寬比依存的保護層以便在製作期間幫助調整結構的輪廓。
一實施例包括深寬比依存的沉積以調整鰭式場效電晶體間
隔物輪廓。例如，在特定的間隔物蝕刻步驟之前，將聚合物的一薄層沉積在特定結構上作為保護層。所沉積之保護層(聚合物之薄層)的厚度為深寬比依存。這表示相較於沉積在結構的底部上或在具有較低高度的結構表面上之聚合物數量，更多聚合物可沉積在結構的頂部。
在沉積(depo)步驟之後，可利用穿透步驟來移除一些聚合物，以實現鰭式場效電晶體裝置的鰭部之間的保形層之蝕刻(當有多數鰭部時)。在穿透步驟之後，可執行間隔物蝕刻步驟。間隔物蝕刻化學物質可包括添加氬、氧、及/或氮之CxHyFz基的化學物質。可選取對於鰭部材料具有高SiN選擇性之間隔物蝕刻化學物質。在其他實施例中，沉積、穿透(非等向移除)、及間隔物蝕刻的步驟可為循環製程。
注意到此發明內容部份並非指定本揭露內容或所請發明的每一實施例及/或增加新穎實施態樣。相反地，此發明內容僅提供不同實施例和對應於習知技術之新穎性觀點的初步討論。至於本發明及實施例的額外細節及/或可能觀點，讀者可導向如以下進一步討論之本揭露內容的實施方式部份以及對應的圖式。
100‧‧‧鰭式場效電晶體裝置
105‧‧‧基板
110‧‧‧閘極
112‧‧‧閘極
114‧‧‧硬遮罩
120‧‧‧鰭部
130‧‧‧保形層
132‧‧‧間隔物下縮
405‧‧‧基板
410‧‧‧第一結構
412‧‧‧虛設閘極
414‧‧‧硬遮罩
420‧‧‧第二結構
422‧‧‧鰭部
430‧‧‧保形層
450‧‧‧保護層
810、820、830、840、850‧‧‧步驟
900‧‧‧電漿處理系統
910‧‧‧電漿處理腔室
920‧‧‧基板夾持器
922‧‧‧電極
925‧‧‧基板
926‧‧‧背面氣體供應系統
928‧‧‧夾持系統
930‧‧‧RF產生器
931‧‧‧脈衝式偏壓信號控制器
932‧‧‧阻抗匹配網路
940‧‧‧氣體分配系統
945‧‧‧電漿處理區域
950‧‧‧真空抽氣系統
955‧‧‧控制器
970‧‧‧上電極
972‧‧‧RF產生器
974‧‧‧阻抗匹配網路
990‧‧‧DC電源990
A、B‧‧‧切線
參考下列詳細說明結合隨附圖式，則關於本發明之各種實施例的更完整瞭解和許多伴隨其的優點將立即變得明顯。這些圖式未必按比例繪製，而其重點在於說明特徵、原理、及概念。
圖1係習知非平面電晶體裝置的立體圖。
圖2A-2B及3A-3B係於部份蝕刻製程期間之間隔物下縮的示意圖。
圖4A-4F顯示根據本文實施例之製備基板上的閘極結構的側壁間隔物之示意圖。
圖5A-5F顯示根據本文實施例之製備基板上的閘極結構的側壁間隔物之示意圖。
圖6A-6E顯示根據本文實施例之製備基板上的閘極結構的側壁間隔物之示意圖。
圖7A-7E顯示根據本文實施例之製備基板上的閘極結構的
側壁間隔物之示意圖。
圖8係說明根據本文實施例之執行間隔物蝕刻製程之方法的流程圖。
圖9顯示根據本文實施例之電漿處理系統的示意圖。
於此揭露之技術包括用於深寬比依存的沉積製程之系統及方法，該深寬比依存的沉積製程在鰭式場效電晶體計畫中改善閘極間隔物輪廓、降低鰭損耗、並且亦降低硬遮罩損耗。一般而言，該等技術包括沉積一深寬比依存的保護層以便在製作期間幫助調整一結構的輪廓。可沉積保護層以使該保護層在相較於鄰近表面為高的表面上具有較大的厚度。此額外的厚度可幫助保護某些特徵部免於受到長時間的過蝕刻影響。
圖1係部分習知鰭式場效電晶體(FinFET，Fin Field Effect Transistor)裝置100的立體圖。此特定鰭式場效電晶體裝置顯示下方基板105上的閘極110及鰭部120。切線A顯示沿著鰭部的縱向長度之該裝置的閘極之橫切面。切線B顯示沿著橫越該裝置的二鰭部之橫切面。
如以上提到在半導體製造中，當製作電晶體閘極時，將間隔物材料保形地塗佈至電晶體閘極，並隨後部份移除以便在電晶體閘極的側壁上形成側壁間隔物。圖2A-2B及圖3A-3B繪示用於產生間隔物之習知技術的問題。圖2A係所製作之電晶體之閘極結構的橫剖面圖。基板105可為晶圓、或設置在晶圓上之一或更多層、或另外的基板。
閘極112可體現為實際的閘極結構或體現為虛設閘極(dummy gate)。於半導體裝置的製作期間，可根據特定的製作計畫來塗佈並隨後移除或取代各種材料。例如，佔位材料(place holder materials)或虛設閘極可用於間隔物沉積。硬遮罩114在虛設閘極112的頂部上。鰭部120係顯示成沿著基板105自虛設閘極延伸。圖3A係所製作之電晶體之鰭部結構的橫剖面圖。
隨後將保形層130沉積在虛設閘極112、硬遮罩114、及鰭部120上方。可經由氣相沉積製程來塗佈保形層130，以便與閘極結構的形貌保形。舉例而言，可利用下列方式來沉積保形層130(間隔物材料)：化
學氣相沉積(CVD)製程、電漿輔助CVD(PECVD)製程、燈絲輔助CVD(FACVD)、原子層沉積(ALD)製程、電漿輔助ALD(PEALD)製程、物理氣相沉積(PVD)製程、及濺鍍製程等等。初始保形層臨界尺寸(CD)範圍可從約2nm(奈米)至約20nm，或較佳地從約5nm至約15nm，或更佳地從約8nm至約12nm(例如約9-10nm)。此保形層隨後被蝕刻成為圍繞虛設閘極112及硬遮罩114的間隔物材料。然而，需要經由蝕刻製程將鰭部周圍的此間隔物材料完全移除。圖3B顯示在所有間隔物材料(保形層)皆被移除時的鰭部120。為了將保形層130自鰭部移除需要相當長的蝕刻時間。例如非限制性的例子，一些鰭部的高度約為30nm以及保形層可為約12nm。這表示要將所有的保形層材料自鰭部周圍移除，則該蝕刻製程需要蝕去約42nm的材料。這導致如圖2B中所示在硬遮罩114周圍之不當的間隔物下縮132。硬遮罩114通常與保形層為相同材料，且因此硬遮罩也可能下縮至間隔物高度。
間隔物下縮及硬遮罩損耗會使虛設閘極112露出。當虛設閘極112露出時，則該電晶體裝置將失效。長時間的蝕刻亦危及鰭部。蝕刻選擇率可能相當差，此可導致幾乎50%的過蝕刻時間以自鰭部移除所有期望的保形層材料。此過蝕刻時期(在鰭部露出之後)可能侵蝕鰭部本身而導致不良的裝置性能或裝置失效。
於此揭露之技術利用深寬比依存的沉積製程來應對這些問題。此沉積製程實質上在離基板較遠的表面上沉積較多的保護材料。有了如此之不同厚度的保護層，則當從鰭部周圍完全移除間隔物材料時，閘極間隔物可受到保護。
深寬比是指一結構的高度相對於其寬度。基板上的結構可以深寬比作為特徵。所定義之間隔(如渠溝、孔洞、穿孔等等)亦可由深寬比來定義。如同圖1中可見，閘極110具有比鰭部120較大之深寬比。因此，相較於鰭部120，在閘極110上可沉積較多的保護材料。此深寬比依存性亦可涉及單一結構。例如，可將保護層材料沉積在一結構的側壁上，而往該結構的頂部沉積較多材料，並且往該結構的底部沉積較少材料。
圖4A-4F及圖5A-5F係關於在基板結構上製備一間隔物的部分裝置製作期間之半導體裝置的橫剖面圖。圖4A-4F顯示第一結構之
閘極視圖，並且圖5A-5F顯示第二結構之鰭部視圖。圖4A顯示基板405上的第一結構410。此第一結構可為例如虛設閘極412及硬遮罩414的組合。注意到第一結構410可由單一材料或由多數材料建構而成。此具有自基板延伸一第一高度之第一頂部的第一結構可以第一深寬比為特徵、或以第一高度為特徵。例如，第一結構可包括以閘極臨界尺寸為特徵之閘極結構。
基板405上的第二結構420係與第一結構相鄰或連接。第二結構可包括鰭部422。具有自基板延伸一第二高度之第二頂部的第二結構420可以第二深寬比為特徵、或以第二高度為特徵。例如，第二結構可包括設置成與閘極結構垂直的鰭部結構，該閘極結構係保形地塗佈在該鰭部結構上方。第一高度相較於第二高度可自基板延伸得更遠，或者第一深寬比可大於第二深寬比。例如，鰭部結構可包括複數鰭部，而各鰭部係以鰭部臨界尺寸為特徵。
基板405可包括塊體矽基板、單晶矽(摻雜或不摻雜)基板、絕緣層上半導體(SOI)基板、或任何包含例如Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP、以及其他III/V族或II/VI族化合物半導體之任何其他半導體基板、或其任何組合(II、III、V、VI族是指元素週期表中標準或舊IUPAC(國際純粹及應用化學聯合會)符號；根據修訂或新IUPAC符號，這些族將分別指2、13、15、16族)。基板可為任何尺寸，例如200mm(毫米)基板、300mm基板、450mm基板、或甚至更大的基板。
在圖4B及5B中，保形層430係沉積在第一結構上方以及在第二結構上方。作為一保形層，層的厚度在水平及垂直表面兩者上係大致均勻。此層可選自各種材料。例如非限制性的例子，此保形層可為由矽氮化物(SiN)、矽碳化物(SiC)、矽碳氮化物(SiCN)、矽氧碳氮化物(SiOCN)、硼摻雜矽氮化物、碳摻雜矽氮化物、氧摻雜矽氮化物、或碳及硼摻雜矽氮化物所組成的層。
在特定應用的情況下，保形間隔物材料層可具有小於或等於約10奈米(nm)的厚度。
圖4C及5C顯示執行深寬比依存的沉積製程的結果。保護層450係沉積在保形間隔物材料層430上。將深寬比沉積製程修改成提供不同於第二結構上的第二組保護層特性之第一結構上的第一組保護層特性。
這類保護層特性可包括硬度、厚度、組成物等等。
此沉積製程可包括經由在基板上方所形成之電漿來產生單體材料。單體材料實質上等向地流向基板。單體材料具有足夠的黏附係數，使得由於第一結構上聚集之單體以及該單體之聚合作用而在該第一結構的頂部上形成聚合物保護層的第一厚度。此第一厚度較第二結構的頂部上所形成之聚合物保護層的第二厚度為厚。
裝置的頂部區域(閘極結構)更加能見於基板上方所形成的電漿。因此，相較於在鰭部處所接收的沉積物量，此頂部區域可接收更多的沉積物。在來自電漿的單體或其他物種以隨機方向朝基板行進的情況下，結構的頂部較易於接收單體。相較之下，若單體非等向地朝基板行進時，則基板結構的水平面將接收幾乎等量的單體，而垂直面將接收少量的單體。
在一些製程條件及化學作用的情況下，電漿內的單體可具有相對高程度的厚度，使得特定單體通常黏著或黏附至最先遇到的表面、並且與相鄰單體形成聚合物。在以隨機方向朝基板行進時，單體通常先遇到上表面。因此，較多聚合物聚集在結構的頂部，並且因為單體的供應變少而隨結構的表面接近基板使得聚合物變薄。換言之，聚合物聚集在裝置結構的表面上係取決於對電漿之能見度或「看見」電漿。因此，當單體/聚合物等向地降下時，被遮蔽的表面成比例地得到較少曝露，而較高或較靠近電漿的表面聚集較多聚合物。結果為相對少量的聚合物(保護層)在較低表面上，而有比較多的聚合物在較高/最高表面(亦即離基板最遠、或最靠近電漿源)上。
注意到此深寬比依存的沉積一般為等向沉積。然而，在替代實施例中，可供應一偏壓電力俾能非等向沉積單體/聚合物離子物種。可調整偏壓電力以相較於等相沉積來平衡非等向沉積的數量。如此的偏壓電力調整可用以平衡上表面與下表面之間、以及水平面與垂直面之間的沉積量。在較多非等向沉積的情況下，水平面(上表面及下表面兩者)將接收大約等量的聚合物，而垂直面接收相對少的沉積物。在較多等向沉積的情況下，相較於下垂直面及下水平面，上水平面及上垂直面將接收更多聚合物。
例如非限制性的例子，在保形層430上沉積保護層450可包括沉積含SiOCl層。含SiOCl層包含Si、O、及Cl。可藉由在含有Si、Cl、及O的環境中執行氣相沉積製程來形成保護層450。在一實施例中，藉由執行電漿輔助沉積製程來形成保護層450，該電漿輔助沉積製程包括使用包含SiCl4及O2作為初始成份之膜形成處理組成物來產生電漿。雖然膜形成處理組成物包括SiCl4及O2，但可用其他含Cl及含O氣體或水汽來替代或添加。舉例而言，保護層處理組成物可包括矽烷(SiH4)、含Cl氣體(例如Cl2、HCl等等)、及含氧氣體(例如O2)作為初始成份。為了在電漿輔助沉積製程中形成電漿，應選擇在大氣及/或真空壓力下單獨或與載體氣體(例如惰性氣體元素或氮)結合而以氣相及/或汽相存在之膜形成處理組成物的成份。
替代性地，保護層450可包含C以及選自由F和H組成之群組其中至少一元素。可藉由在含有C以及選自由F和H組成之群組其中至少一元素的環境中執行氣相沉積製程來形成保護層450。在一實施例中，藉由執行電漿輔助沉積製程來形成保護層450，該電漿輔助沉積製程包括使用包含表示成CxHyFz(其中x和z為非零)的氟碳化物氣體作為初始成份之膜形成處理組成物來產生電漿。舉例而言，氟碳化物氣體可包括CF4、C4F6、C4F8、C5F8、CH3F、CHF3、CH2F2等等。舉例而言，膜形成處理組成物可包括C4F8及Ar作為初始成份。
在另一實施例中，藉由執行電漿輔助沉積製程來形成保護層450，該電漿輔助沉積製程包括使用包含表示成CxHy(其中x和y為非零)的烴類氣體作為初始成份之膜形成處理組成物來產生電漿。舉例而言，烴類氣體可包括CH4、C2H2、C2H4、C2H6、C3H8等等。為了在電漿輔助沉積製程中形成電漿，應選擇在大氣及/或真空壓力下單獨或與載體氣體(例如惰性氣體元素或氮)結合而以氣相及/或汽相存在之膜形成處理組成物的成份。
在沉積聚合物之後，可部份覆蓋鰭部之間的間隔物，如圖5C中鰭部之間的聚合物頂蓋。隨後可執行穿透蝕刻步驟。圖4E及5E顯示穿透蝕刻步驟的結果。示範性穿透蝕刻可為使用氬的非等向蝕刻。沉積在鰭部之間的聚合物材料比沉積在鰭部之頂部上的聚合物材料更薄，所以可移除鰭部之間(突出鰭部)的聚合物材料而保留鰭部的頂部上之聚合物材料。
在圖4E及5E中，於穿透蝕刻之後，可執行自第二結構移除保形間隔物材料層之間隔物蝕刻製程，而保留在至少部份第一結構上的保形間隔物材料層。例如，可執行選擇性且非等向性自鰭部周圍移除保形層材料之主要蝕刻步驟。此主要蝕刻也可能使聚合物厚度減少。主要蝕刻可後接過蝕刻步驟及/或後續保護層的移除。圖4F及5F顯示所產生的橫剖面。注意到在最小鰭部損耗的情況下，已將所有保形層材料自鰭部周圍移除(除了鰭部接觸虛設閘極的地方)。亦注意到在最小間隔物下縮或硬遮罩損耗的情況下，在虛設閘極的側面上之保形層材料以及在虛設閘極的頂部上之硬遮罩大部分保持不變。因此，此深寬比依存的沉積製程及後續蝕刻步驟提供了第一結構上之間隔物，而自第二結構移除間隔物。
一或更多蝕刻製程可包括其涉及自蝕刻處理組成物形成電漿並使基板405曝露至該電漿之電漿蝕刻製程。蝕刻處理組成物可包含鹵素甲烷氣體。鹵素甲烷氣體可包括單取代鹵素甲烷(例如CH3F)、雙取代鹵素甲烷(例如CH2F2)、三取代鹵素甲烷(例如CHF3)、或四取代鹵素甲烷(例如CF4)。
額外地，例如蝕刻處理組成物可包含烴類(即CxHy，其中x和y等於一或更大)。替代性地，例如蝕刻處理組成物可包含氟碳化物(即CxFy，其中x和y等於一或更大)。又替代性地，例如蝕刻處理組成物可包含具有化學式CxHyRz的氣體，其中R為鹵素元素，x和y等於一或更大，並且z等於零或更大。
蝕刻處理組成物可包含：含氟氣體、含氯氣體、含溴氣體、或鹵化物氣體。例如，蝕刻處理組成物可包含HBr、F2、Cl2、Br2、BCl3、NF3、或SF6。
蝕刻處理組成物可包含惰性氣體。蝕刻處理組成物可包含：含氧氣體、含氫氣體、含氮氣體、或含碳氣體、或任何其二者或更多者之組合。例如，蝕刻處理組成物可包含H2、O2、N2、CO、CO2、NH3、NO、N2O、或NO2、或任何其二者或更多者之組合。
為了在電漿蝕刻製程中形成電漿，應選擇在大氣及/或真空壓力下單獨或與載體氣體(例如惰性氣體元素或氮)結合而以氣相及/或汽相存在之蝕刻處理組成物的成份。
在一實施例中，蝕刻處理組成物可包含CH3F及Ar。在另一實施例中，蝕刻處理組成物可包含CH3F、O2、及Ar。又另一實施例中，蝕刻處理組成物可包含CF4及Ar。
一或更多蝕刻製程可包括蝕刻製程處方的準備。蝕刻製程處方可包括由一或更多製程參數所定義之一或更多製程條件。可藉由設定一或更多製程參數而建立一或更多製程條件，例如：設定製程組成物的流速；設定電漿處理系統中的壓力；設定關於施加至用於支撐並電性偏壓基板之基板夾持器內的下電極之第一射頻(RF)信號的第一RF電力位準；設定關於施加至位於基板上方、相對於下電極之源天線或電極之第二RF信號的第二RF(或微波)電力位準；設定電漿處理系統的溫度條件；設定基板或基板夾持器之溫度條件；設定蝕刻時間；及/或設定過蝕刻時間。於蝕刻製程期間，可修改任一製程參數。
在一實施例中，電漿蝕刻製程可包含製程參數空間，該空間包括：腔室壓力範圍高達約1000mtorr(毫托)(例如高達約200mtorr、或範圍從約3至約100mtorr)、處理氣體流速範圍高達約2000sccm(每分鐘標準立方公分)(例如高達約1000sccm、或約1sccm至約200sccm)、選擇性添加氣體流速範圍高達約2000sccm(例如高達約1000sccm、或高達約100sccm、或高達約10sccm)、選擇性惰性氣體(例如He或Ar)流速範圍高達約2000sccm(例如高達約2000sccm、或高達約1000sccm)、電漿源電力範圍高達約3000W(瓦)(例如高達約2500W、或範圍從約1500W至約2500W)、以及用於對基板電性偏壓之下電極(例如圖9中的元件922)RF電力位準範圍高達約1000W(例如高達約500W、或高達約300W、或高達250W)。又，電漿源可操作在RF或微波頻率，例如10MHz至5GHz。此外，下電極偏壓頻率範圍可從約0.1MHz至約200MHz，例如約2MHz或13.56MHz。
在執行一或更多蝕刻製程之後，可將保護層的任何殘留部份自側壁間隔物選擇性地移除。在一實施例中，選擇性移除保護層450的殘留部份係藉由執行濕式清理製程來完成。例如，濕式清理製程可包括將保護層的殘留部份浸入HF溶液(如稀釋HF水溶液)中。
圖6A-6E及7A-7E中的示意圖顯示替代性深寬比沉積製
程的進展。圖6A顯示第一結構(如虛設閘極和硬遮罩)的閘極視圖，並且圖7A顯示第二結構(如鰭部)的鰭部視圖。此初始結構與圖4A及5A中的初始結構類似。在圖6A及7A中，保形層430係沉積在第一結構上方以及在第二結構上方。在沉積保形層之後，初步蝕刻製程自第一結構的頂部以及自第二結構的頂部移除保形層，如圖6B及7B所示。例如，執行非等向蝕刻以使鰭部422及硬遮罩414的頂面露出。
在這部份移除保形層之後，執行如圖4C及5C所述之深寬比依存的沉積製程，其沉積如圖6C及7C所示之保護層450。例如，在後續SiN(保形層)間隔物蝕刻步驟之前，可形成一SiOClx的薄層。例如，可使用SiCl4+O2來產生SiOClx。替代性地，可使用CxHyFz電漿在間隔物材料上執行保護層沉積。CFx及CHx鈍化/聚合物種可幫助此類保護。因此，在沉積保形層之後，可於沉積保護層之前執行部份蝕刻製程。在一特定應用中，若防止側壁損耗是重要的，並且對於主要蝕刻有部份等向成份，則在任何間隔物蝕刻之前先沉積一保護膜使得保護用之部份聚合物沉積在側壁上會是有益的。
保護層形成可後接高度非等向移除鈍化層/聚合物層。在沉積保護層450之後，可執行一選擇性穿透蝕刻步驟以移除覆蓋在鰭部/閘極之間的空間、或突出結構太遠之材料。隨後可執行主要蝕刻及/或過蝕刻以自第二結構或鰭部周圍移除間隔物材料。間隔物蝕刻化學物質可包括添加Ar/O2/N2之CxHyFz化學物質。間隔物蝕刻化學物質可蝕刻間隔物材料上的SiOClx或CFx/CHx層，但以相較於蝕刻SiN為低的速率來蝕刻。間隔物蝕刻的結果留下圍繞在第一結構的間隔物，如圖6D及7D所示。部份保護層材料可能餘留在第一及第二結構的頂部上。可將餘留的保護層材料移除而留下覆蓋虛設閘極412的間隔物材料及硬遮罩，如圖6E及7E所示。
圖8係用於在一基板結構上製備間隔物之範例製程流程的流程圖。在步驟810中，將第一結構設置在基板上，該第一結構係以第一深寬比為特徵。
在步驟820中，將第二結構設置在基板上，該第二結構係以第二深寬比為特徵。例如，第一結構及第二結構可為各自具有臨界尺寸之3D鰭式場效電晶體裝置的一部分(如閘極結構及鰭部結構)。
在步驟830中，將保形間隔物材料層沉積在第一結構上方及第二結構上方。例如，可在鰭式場效電晶體結構上方保形地塗佈一層矽氮化物。
在步驟840中，執行深寬比依存的沉積製程，以便在保形間隔物材料層上沉積一保護層。深寬比依存的沉積製程係修改成提供不同於第二結構上的第二組保護層性質之第一結構上的第一組保護層性質。例如，相較於第二結構，第一結構上的第一組保護層性質可為較厚的層；或者相較於第二結構，第一結構上的第一組保護層性質可為較抗蝕刻的層。
執行深寬比依存的沉積製程可包括數個替代實施例或選擇性製程步驟。例如，執行深寬比依存的沉積製程可包括在含有矽(Si)、氯(Cl)、及氧(O)的環境中執行氣相沉積製程，且其中保護層包含Si、O、及Cl。執行沉積步驟可包括執行電漿輔助沉積製程，該電漿輔助沉積製程包括使用包含SiCl4及O2作為初始成份之膜形成處理組成物來產生電漿。此電漿輔助沉積製程可排除施加射頻(RF)偏壓至其上放置基板的基板夾持器。在其他實施例中，可增加RF偏壓以調整深寬比依存的沉積與非等向沉積之間的平衡。如此，可依特定需求來調整鈍化層厚度。
此深寬比依存的沉積可為結構的物理幾何形狀及/或來自電漿之自由基的黏附係數之函數。通常，閘極(具有40-200nm的高度)顯著高於鰭部。閘極之間的間隔可大約為40nm，而鰭部可具有介於30-40nm之間的較緊密最小間隔。注意到這些示範性尺寸可在任一方向上縮放。
在較高黏附係數的情況下，自由基將黏附在最先遇到的表面上。雖然自由基移動性為等向，但因為處理氣體流而使自由基一般從電漿源行進至基板上的特徵部，且因此在一些電漿系統中，水平面會比垂直面更常被遭遇到。因此，上方水平面可接收較多聚合物，而下方水平面相對接收較少聚合物。相較於靠近基板或在結構中間之垂直面(大部分被遮蔽而無法接觸電漿的表面)上的位置，較靠近電漿或能見於電漿之垂直面上的位置可接收較多聚合物。在較低黏附係數的情況下，自由基可自一特定表面反彈並黏附在其他表面，從而導致更加保形的沉積。如C4F6、C4F8、及CS3F之氣體可優先黏附至結構的頂部，而少數材料行進至結構的底部。
沉積參數可影響黏附係數。這類參數可包括電力類型(微
波、感應式、電容式)、基板的溫度、電漿化學物質、及處理腔室內部壓力。特定壓力可影響黏附係數。例如，除了偏壓電力以外，處理腔室壓力可決定是否沉積為深寬比依存或保形。在較低壓下可為深寬比依存的沉積，而在較高壓下為保形的沉積。例如非限制性的例子，高壓可介於50-100毫托之間，而低壓可為約2-20毫托。注意到在沉積期間，電漿可同時沉積及蝕刻。例如，取決於所選擇的電漿化學物質，在較高壓下，電漿可具有一些提供更多蝕刻而同時沉積CF2物種之額外的氟。同樣地，在低壓下會有更多CF2物種產生，其可提供比蝕刻更多的沉積。可將壓力維持在約1-40毫托以得到有益的黏附係數。對於一些實施例，可將基板的溫度維持在從約0℃至約100℃的範圍中。
形成間隔物保護層可包含調整在電漿輔助沉積製程中的至少一製程參數，以改變保護層對間隔物蝕刻製程的蝕刻抗性。沉積製程可包括將基板曝露至SiCl4及H2O，並對該基板加熱。
保護層可包含碳以及選自由氟和氫組成的群組其中至少一元素。例如，執行深寬比依存的沉積製程可包括在含有碳以及選自由氟和氫組成的群組其中至少一元素的環境中執行氣相沉積製程。
執行深寬比依存的沉積製程可包括執行電漿輔助沉積製程，該電漿輔助沉積製程包括使用包含表示成CxHyFz(其中x和z為非零)的氟碳化物氣體作為初始成份之膜形成處理組成物來產生電漿。替代性地，可使用包含表示成CxHy(其中x和y為非零)的氟碳化物氣體作為初始成份之膜形成處理組成物來產生電漿。
電漿輔助沉積製程可排除施加射頻(RF)偏壓至其上放置基板的基板夾持器。在其他實施例中，可施加及/或修改RF偏壓以調整所沉積之保護材料的相對厚度。基板的溫度範圍可從約0℃至約100℃。
在步驟850中，執行間隔物蝕刻製程，以便從第二結構移除保形間隔物材料層，而在至少一部分的第一結構上保留保形間隔物材料層。執行間隔物蝕刻製程可包含利用電漿蝕刻製程，該電漿蝕刻製程包括使用包含表示成包括含CxHyFz氣體(其中x和z為非零)以及惰性氣體作為初始成份之蝕刻處理組成物來產生電漿。
另一實施例包括用於在基板結構上製備間隔物的方法。此方
法包括將第一結構設置在基板上，而該第一結構具有自基板延伸一第一高度之第一頂部。將基板上的第二結構設置成鄰接第一結構，而該第二結構具有自基板延伸一第二高度之第二頂部。第一高度相較於第二高度自基板延伸得更遠。將保形間隔物材料層沉積在第一結構上方以及第二結構上方。
執行沉積製程，以便在保形間隔物材料層上沉積聚合物保護層。沉積製程包括在基板上方所形成之電漿內產生單體材料。單體實質上等向地流向基板。單體材料具有足夠的黏附係數，使得形成在第一結構的第一頂部上之聚合物保護層的第一厚度相較於形成在第二結構的第二頂部上之聚合物保護層的第二厚度為厚。執行間隔物蝕刻製程，以便從第二結構移除保形間隔物材料層，而在至少一部分的第一結構上保留保形間隔物材料層。
在另一實施例中，於執行間隔物蝕刻製程之前，執行穿透蝕刻製程。穿透蝕刻製程為非等向，並且移除第二結構上的一部分聚合物保護層。在執行沉積製程之前，執行部份間隔物蝕刻製程以自第一頂部及自第二頂部移除保形間隔物材料。第一結構可為電晶體的閘極結構或虛設閘極結構，而第二結構為電晶體的鰭部結構。
雖然於此之製程步驟係描述為一序列之單一步驟，但實施例可包括沉積和蝕刻步驟的循環製程。例如，若所沉積之保護層在相對短的蝕刻時間後用盡，則可重複沉積步驟。在一些應用中，循環製程可提供更薄的沉積物。
在一實施例中，用以形成保護層450之沉積製程、以及一或更多蝕刻製程係在同一電漿處理系統中執行。在替代實施例中，用以形成保護層450之沉積製程、以及一或更多蝕刻製程係在各別電漿處理系統中執行。
各種不同的電漿處理系統可用於沉積及蝕刻的製程步驟。根據上述各種實施例之一或更多用以執行間隔物蝕刻製程序列的方法可在各種習知電漿處理系統其中任一者中執行。圖9繪示電漿處理系統900的一範例。電漿處理系統900係配置成執行以上確認之製程條件，並且包括電漿處理腔室910、基板夾持器920(其上固定待處理基板925)、以及真空抽氣系統950。基板925可為半導體基板、晶圓、平板顯示器、或液晶顯示器。
電漿處理腔室910可配置成幫助在基板925的表面附近的電漿處理區域945中產生電漿。將可離子化氣體或處理氣體的混合物經由氣體分配系統940導入。為達處理氣體的特定流量，故利用真空抽氣系統950來調整處理壓力。電漿可用以產生預定之材料製程的特定材料，及/或用以幫助自基板925的露出表面移除材料。電漿處理系統900可配置成處理任何期望尺寸的基板，例如200mm基板、300mm基板、450mm或更大的基板。
可經由夾持系統928(如機械式夾持系統、或電子式夾持系統(例如靜電夾持系統))將基板925固定至基板夾持器920。此外，基板夾持器920可包括配置成調整及/或控制基板夾持器920及基板925之加熱系統(未顯示)或冷卻系統(未顯示)。加熱系統或冷卻系統可包含傳熱流體的循環流動；當冷卻時，該傳熱流體從基板夾持器920接收熱量並將熱量傳到熱交換器系統(未顯示)，或當加熱時，該傳熱流體將熱量從熱交換器系統傳到基板夾持器920。在其他實施例中，加熱/冷卻元件(如電阻式加熱元件)或熱電式加熱器/冷卻器可包括在基板夾持器920中、以及包括在電漿處理腔室910的腔室壁和任何其他在電漿處理腔室910內的元件中。
此外，可將傳熱氣體經由背面氣體供應系統926遞送至基板925的背面以改善基板925與基板夾持器920之間的氣隙熱傳導性。當在升高或降低的溫度下需要基板的溫度控制時，便可使用如此之系統。例如，背面氣體供應系統可包含二區域氣體分配系統，其中可在基板925的中央及邊緣之間獨立變化氦氣隙壓力。
基板夾持器920可包含電極922，RF電力藉由電極922而耦合至電漿處理區域945中的處理電漿。例如，可經由自RF產生器930藉由選擇性阻抗匹配網路932傳送RF電力至基板夾持器920而將基板夾持器920電性偏壓在一RF電壓。RF電性偏壓可用以加熱電子而形成並維持電漿。在此配置中，該系統可運作為反應性離子蝕刻(RIE)反應器，其中該腔室及一上部氣體注入電極作為接地面。RF偏壓的典型頻率範圍可從約0.1MHz至約100MHz。用於電漿處理之RF系統為本領域中具有通常技術者所周知。
此外，可利用脈衝式偏壓信號控制器931來產生將電極922電性偏壓在一RF電壓的脈衝。輸出自RF產生器930的RF電力可例如在關閉狀態與開啟狀態之間產生脈衝。替代性地，RF電力係以多數頻率施加至
基板夾持器電極。此外，阻抗匹配網路932可藉由降低反射電力來改善傳送至電漿處理腔室910中的電漿之RF電力傳輸。匹配網路結構(例如L形、π形、T形等等)及自動控制方法為本領域中具有通常技術者所周知。
氣體分配系統940可包含用於導入處理氣體之混合物的噴淋頭設計。替代性地，氣體分配系統940可包含用於導入處理氣體之混合物並調整基板925上方的處理氣體之混合物之分佈的多區域噴淋頭設計。舉例而言，多區域噴淋頭設計可配置成相對於導至基板925上方的實質中央區域之處理氣體流或成份的數量來調整導至基板925上方的實質周圍區域之處理氣體流或成份。
真空抽氣系統950可包括抽氣速度能高達約每秒鐘5000公升(或更大)之渦輪分子真空泵(TMP)、以及用以調節腔室壓力之閘閥。在用於乾電漿蝕刻之習知電漿處理裝置中，可採用每秒鐘1000至3000公升的TMP。TMP對於一般低於約50mTorr之低壓處理是有益的。對於高壓處理(即大於約100mTorr)，則可使用機械式升壓泵及乾粗抽泵。此外，可將監控腔室壓力的裝置(未顯示)耦合至電漿處理腔室910。
控制器955包含微控制器、記憶體、以及能產生控制電壓的數位I/O埠，該控制電壓足以傳遞並啟動至電漿處理系統900的輸入、以及監控來自電漿處理系統900的輸出。此外，控制器955可耦合至下列元件並且可與下列元件交換資訊：RF產生器930、脈衝式偏壓信號控制器931、阻抗匹配網路932、氣體分配系統940、真空抽氣系統950、以及基板加熱/冷卻系統(未顯示)、背面氣體供應系統926、及/或靜電夾持系統928。例如，可根據製程處方利用儲存在記憶體中的程式來啟動至前述電漿處理系統900之元件的輸入，以便在基板925上執行電漿輔助製程(如電漿蝕刻製程)。
控制器955可相對於電漿處理系統900而本地設置，或其可相對於電漿處理系統900而遠端設置。例如，控制器955可利用直接連接、內部網路、及/或網際網路與電漿處理系統900交換資料。可在例如客戶端(即裝置製作者等等)將控制器955耦合至內部網路，或可在例如供應端(即設備製造者)將控制器955耦合至內部網路。替代性地或額外地，控制器955可耦合至網際網路。此外，另一電腦(即控制器、伺服器等等)可經由直接連接、內部網路、及/或網際網路存取控制器955以交換資料。
電漿處理系統900可更包含固定式、或機械式、或電子式旋轉磁場系統(未顯示)以潛在地增加電漿密度及/或改善電漿均勻性。此外，可將控制器955耦合至磁場系統以調節旋轉速度及場強度。旋轉磁場系統的設計及實施為本領域中具有通常技術者所周知。
電漿處理系統900可更包含上電極970，可經由選擇性阻抗匹配網路974將RF電力自RF產生器972耦合至上電極970。施加至上電極之RF電力的頻率範圍可從約0.1MHz至約200MHz。此外，施加至下電極之電力的頻率範圍可從約0.1MHz至約100MHz。此外，為了控制施加至上電極970的RF電力，故將控制器955耦合至RF產生器972及阻抗匹配網路974。上電極的設計及實施為本領域中具有通常技術者所周知。如所示般，上電極970及氣體分配系統940可設計成在相同腔室組件內。替代性地，上電極970可包含用於調整耦合至基板925上方之電漿的RF電力分佈之多區域電極設計。例如，上電極970可分割成中央電極和邊緣電極。
電漿處理系統900可更包含耦合至基板925對面的上電極970之直流(DC)電源990。上電極970可包含電極板。電極板可包括含矽電極板。此外，電極板可包含摻雜矽電極板。DC電源990可包括可變DC電源。此外，DC電源990可包括雙極性DC電源。DC電源990可更包括配置成執行監控、調整、或控制DC電源990的極性、電流、電壓、或開啟/關閉狀態其中至少一者的系統。一旦形成電漿，則DC電源990幫助形成彈道電子束。可使用電子濾波器(未顯示)而自DC電源990解耦RF電力。
例如，藉由DC電源990施加至上電極970的DC電壓範圍可從約-2000伏特(V)至約1000V。理想上，DC電壓的絕對值具有等於或大於約100V的數值；且更理想地，DC電壓的絕對值具有等於或大於約500V的數值。此外，理想上DC電壓具有負極性。再者，理想上DC電壓為負電壓，該負電壓具有大於產生在上電極970的表面上之自偏壓的絕對值。面向基板夾持器920之上電極970的表面可包括含矽材料。
其他類型的已知電漿處理系統亦可用以執行於此所揭露之技術。例如，替代性電漿處理系統(未顯示)更包含感應線圈，利用選擇性阻抗匹配網路經由RF產生器將RF電力耦合至該感應線圈。RF電力係從感應線圈通過介電窗感應耦合至電漿處理區域。施加至感應線圈之RF電力
的頻率範圍可從約10MHz至約100MHz。同樣地，施加至夾盤電極之電力的頻率範圍可從約0.1MHz至約100MHz。此外，槽孔式法拉第屏蔽(Faraday shield)可用以降低感應線圈與電漿處理區域中的電漿之間的電容性耦合。此外，可將控制器耦合至RF產生器及阻抗匹配網路以控制施加至感應線圈的電力。
在替代實施例中，電漿處理系統可包含感應線圈，該感應線圈係如同在變壓耦合電漿(TCP)反應器中從上方與電漿處理區域連通之「螺旋」線圈或「平繞」線圈。感應式耦合電漿(ICP)源(或變壓耦合電漿(TCP)源)之設計及實施為本領域中具有通常技術者所熟知。替代性地，可利用電子迴旋加速共振器(ECR)來形成電漿。在又另一實施例中，電漿係由Helicon波之發射而形成。在又另一實施例中，電漿係由傳導表面波形成。其他電漿處理系統可類似圖9之實施例，並且可更包含表面波電漿(SWP)源。SWP源可包含如輻射線槽孔天線(RLSA)之槽孔天線，經由電力耦合系統而將微波電力耦合至該槽孔天線。上述之各個電漿源為本領域中具有通常技術者所熟知。
已針對說明而非限制之目的而提出包括在本揭露內容的細節。已參考隨附圖式敘述於此所揭露之實施例。為說明之目的，故已提出具體的數目、材料、及配置以提供對於各種實施例之徹底瞭解。然而，於此之技術可在不具這些具體細節的情況下加以實施。此外，應瞭解到顯示在圖式中的各個實施例為說明性圖式並且未必按比例繪製。實質上具有相同功能性結構的元件已用類似的參考符號表示，且因此省略了多餘的敘述。
已將各種技術敘述為多個離散的操作，以幫助瞭解各種實施例。不應將敘述的順序理解成意謂著這些操作必須為順序相依。事實上，這些操作不必以描述的順序執行。所敘述之操作可用和範例實施例中所述之不同順序來執行。可執行各種額外操作，且/或在額外實施例中可省略所描述的操作。
依據本文之技術，於此使用之「基板」或「目標基板」統稱為被處理物體。基板可包括任何材料部份或裝置(尤其是半導體或其他電子裝置)的結構，並且可例如為基底基板結構(如半導體晶圓)、或在基底基板結構上或上方的層(如薄膜)。因此，基板不限於任何特定基底結構、
下方層或上方層、圖案化或非圖案化，而是包括任何如此之層或基底結構、以及層及/或基底結構之任何組合。說明書可能涉及特定類型的基板，但此僅為說明性之目的。
雖然上文已就本發明的一些實施例加以詳細敘述，惟本領域中具有通常技術者將輕易瞭解到在實質上不離開所述技術的新穎教示及優點的情況下仍能在實施例中做許多修改。因此，所有此類之修改皆包括在本揭露內容的範圍內。
810、820、830、840、850‧‧‧步驟
Claims (20)
- 一種在基板結構上製備間隔物的方法，該方法包含：在一基板上設置第一結構，該第一結構係以第一深寬比為特徵；在該基板上設置第二結構，該第二結構係以第二深寬比為特徵；將保形間隔物材料層沉積在該第一結構上方以及該第二結構上方；執行深寬比依存的沉積製程，該深寬比依存的沉積製程將保護層沉積在該保形間隔物材料層上，將該深寬比依存的沉積製程修改成提供不同於該第二結構上的第二組保護層特性之該第一結構上的第一組保護層特性；以及執行間隔物蝕刻製程，該間隔物蝕刻製程將該保形間隔物材料層自該第二結構移除，而保留在至少部分該第一結構上的該保形間隔物材料層。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中該第一結構包括以閘極臨界尺寸為特徵之閘極結構，並且該第二結構包括設置成與該閘極結構垂直的鰭部結構，該閘極結構係保形地塗佈在該鰭部結構上方。
- 如申請專利範圍第2項之在基板結構上製備間隔物的方法，其中該鰭部結構包括複數鰭部，各鰭部係以鰭部臨界尺寸為特徵。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中該保形間隔物材料層係由矽氮化物(SiN)、矽碳化物(SiC)、矽碳氮化物(SiCN)、矽氧碳氮化物(SiOCN)、硼摻雜矽氮化物、碳摻雜矽氮化物、氧摻雜矽氮化物、或碳及硼摻雜矽氮化物組成；且其中該保形間隔物材料層具有小於或等於約10奈米(nm)的厚度。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中執行該深寬比依存的沉積製程包含在一含有Si、Cl、及O的環境中執行氣相沉積製程，且其中該保護層包含Si、O、及Cl。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中執行該深寬比依存的沉積製程包含執行電漿輔助沉積製程，該電漿輔助沉積製程包括使用包含SiCl4及O2作為初始成份的膜形成處理組成物來產生電漿。
- 如申請專利範圍第6項之在基板結構上製備間隔物的方法，其中該電漿輔助沉積製程排除將射頻(RF)偏壓施加至其上放置該基板的基板夾持器，且其中該基板的溫度範圍可從約0℃至約100℃。
- 如申請專利範圍第7項之在基板結構上製備間隔物的方法，其中形成該保護層包含調整該電漿輔助沉積製程中的至少一製程參數，以修改該保護層對於該間隔物蝕刻製程的蝕刻抗性。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中執行該深寬比依存的沉積製程包含使該基板曝露至SiCl4及H2O、以及對該基板加熱。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中該保護層包含碳以及選自由氟和氫組成的群組其中至少一元素。
- 如申請專利範圍第10項之在基板結構上製備間隔物的方法，其中執行該深寬比依存的沉積製程包含在一含有碳以及選自由氟和氫組成的群組其中至少一元素的環境中執行氣相沉積製程。
- 如申請專利範圍第10項之在基板結構上製備間隔物的方法，其中執行該深寬比依存的沉積製程包含執行電漿輔助沉積製程，該電漿輔助沉積製程包括使用膜形成處理組成物來產生電漿，該膜形成處理組成物包含表示成CxHyFz的氟碳化物氣體作為初始成份，其中x和z為非零。
- 如申請專利範圍第10項之在基板結構上製備間隔物的方法，其中執行該深寬比依存的沉積製程包含執行電漿輔助沉積製程，該電漿輔助沉積製 程包括使用膜形成處理組成物來產生電漿，該膜形成處理組成物包含表示成CxHy的氟碳化物氣體作為初始成份，其中x和y為非零。
- 如申請專利範圍第12項之在基板結構上製備間隔物的方法，其中該電漿輔助沉積製程排除將射頻(RF)偏壓施加至其上放置該基板的基板夾持器。
- 如申請專利範圍第12項之在基板結構上製備間隔物的方法，其中該基板的溫度範圍可從約0℃至約100℃。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中執行該間隔物蝕刻製程包含利用電漿蝕刻製程，該電漿蝕刻製程包括使用蝕刻處理組成物來產生電漿，該蝕刻處理組成物包括含CxHyFz氣體以及惰性氣體作為初始成份，其中x和z為非零。
- 如申請專利範圍第1項之在基板結構上製備間隔物的方法，其中該第一結構及該第二結構為3D鰭式場效電晶體裝置的一部分。
- 一種在基板結構上製備間隔物的方法，該方法包含：在一基板上設置第一結構，該第一結構具有自該基板延伸一第一高度的第一頂部；在該基板上設置第二結構，該第二結構具有自該基板延伸一第二高度的第二頂部，該第一高度相較於該第二高度自該基板延伸得更遠；將保形間隔物材料層沉積在該第一結構上方以及該第二結構上方；執行沉積製程，該沉積製程將聚合物保護層沉積在該保形間隔物材料層上，該沉積製程包括在該基板上方所形成的電漿內產生單體，該單體實質上等向地流向該基板，該單體具有足夠的黏附係數，使得形成在該第一結構的該第一頂部上之該聚合物保護層的第一厚度相較於形成在該第二結構的該第二頂部上之該聚合物保護層的第二厚度為厚；以及執行間隔物蝕刻製程，該間隔物蝕刻製程將該保形間隔物材料層自該第 二結構移除，而保留在至少部分該第一結構上的該保形間隔物材料層。
- 如申請專利範圍第18項之在基板結構上製備間隔物的方法，更包含：在執行該間隔物蝕刻製程之前執行穿透蝕刻製程，該穿透蝕刻製程為非等向並且將該第二結構上的一部分該聚合物保護層移除。
- 如申請專利範圍第19項之在基板結構上製備間隔物的方法，更包含：在執行該沉積製程之前，執行部份間隔物蝕刻製程，該部份間隔物蝕刻製程將保形間隔物材料自該第一頂部以及自該第二頂部移除；其中該第一結構為電晶體的閘極結構或虛設閘極結構，且其中該第二結構為電晶體的鰭部結構。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261622711P | 2012-04-11 | 2012-04-11 | |
| US13/803,473 US8906760B2 (en) | 2012-03-22 | 2013-03-14 | Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201405668A true TW201405668A (zh) | 2014-02-01 |
| TWI518797B TWI518797B (zh) | 2016-01-21 |
Family
ID=49328050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102112917A TWI518797B (zh) | 2012-04-11 | 2013-04-11 | 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR101644732B1 (zh) |
| TW (1) | TWI518797B (zh) |
| WO (1) | WO2013154842A1 (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9490365B2 (en) | 2014-06-12 | 2016-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US9490346B2 (en) | 2014-06-12 | 2016-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US9502538B2 (en) | 2014-06-12 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Structure and formation method of fin-like field effect transistor |
| TWI565007B (zh) * | 2015-11-06 | 2017-01-01 | 上海新昇半導體科技有限公司 | 高壓無接面場效應元件及其形成方法 |
| TWI607573B (zh) * | 2015-11-30 | 2017-12-01 | 台灣積體電路製造股份有限公司 | 半導體結構的製造方法 |
| TWI728178B (zh) * | 2016-08-31 | 2021-05-21 | 日商東京威力科創股份有限公司 | 用於自對準多重圖案化方法與系統之原位間隔件再成形 |
| US11574846B2 (en) | 2019-12-15 | 2023-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate formation of semiconductor devices |
| TWI804788B (zh) * | 2019-12-15 | 2023-06-11 | 台灣積體電路製造股份有限公司 | 控制半導體裝置的閘極形成的方法及用於製造半導體裝置的系統 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691900B2 (en) | 2014-11-24 | 2017-06-27 | International Business Machines Corporation | Dual epitaxy CMOS processing using selective nitride formation for reduced gate pitch |
| KR102376481B1 (ko) | 2015-05-22 | 2022-03-21 | 삼성전자주식회사 | 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조방법 |
| KR20160143942A (ko) | 2015-06-04 | 2016-12-15 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR102523125B1 (ko) * | 2015-11-27 | 2023-04-20 | 삼성전자주식회사 | 반도체 소자 |
| US9728622B1 (en) | 2016-05-09 | 2017-08-08 | International Business Machines Corporation | Dummy gate formation using spacer pull down hardmask |
| US10141231B1 (en) * | 2017-08-28 | 2018-11-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device with wrapped-around epitaxial structure and manufacturing method thereof |
| US10515955B1 (en) | 2018-05-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing transistor gate structures by local thinning of dummy gate stacks using an etch barrier |
| US11600530B2 (en) * | 2018-07-31 | 2023-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
| US11437491B2 (en) | 2019-10-31 | 2022-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-conformal capping layer and method forming same |
| DE102020114865A1 (de) | 2019-10-31 | 2021-05-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nicht-konforme verkappungsschicht und verfahren zu deren herstellung |
| EP3968387A1 (en) | 2020-09-15 | 2022-03-16 | Imec VZW | Gate spacer patterning |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700510A (en) * | 1970-03-09 | 1972-10-24 | Hughes Aircraft Co | Masking techniques for use in fabricating microelectronic components |
| US4418095A (en) * | 1982-03-26 | 1983-11-29 | Sperry Corporation | Method of making planarized Josephson junction devices |
| KR100335483B1 (ko) * | 1995-11-28 | 2002-11-20 | 삼성전자 주식회사 | 반도체소자의스페이서형성방법 |
| US6348706B1 (en) * | 2000-03-20 | 2002-02-19 | Micron Technology, Inc. | Method to form etch and/or CMP stop layers |
| DE10296328B4 (de) | 2001-02-14 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Prozesslinie und Verfahren zum Steuern eines Ätzprozesses |
| US20060154423A1 (en) * | 2002-12-19 | 2006-07-13 | Fried David M | Methods of forming structure and spacer and related finfet |
| US7115947B2 (en) * | 2004-03-18 | 2006-10-03 | International Business Machines Corporation | Multiple dielectric finfet structure and method |
| WO2006006438A1 (ja) * | 2004-07-12 | 2006-01-19 | Nec Corporation | 半導体装置及びその製造方法 |
| EP1646080B1 (en) * | 2004-10-07 | 2014-09-24 | Imec | Etching of structures with high topography |
| US7579252B2 (en) * | 2005-09-30 | 2009-08-25 | Microsemi Corporation | Self aligned process for BJT fabrication |
| US7473593B2 (en) * | 2006-01-11 | 2009-01-06 | International Business Machines Corporation | Semiconductor transistors with expanded top portions of gates |
| US8133797B2 (en) * | 2008-05-16 | 2012-03-13 | Novellus Systems, Inc. | Protective layer to enable damage free gap fill |
| JP2011096788A (ja) * | 2009-10-28 | 2011-05-12 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US8716797B2 (en) * | 2009-11-03 | 2014-05-06 | International Business Machines Corporation | FinFET spacer formation by oriented implantation |
| US8357601B2 (en) * | 2010-02-09 | 2013-01-22 | Micron Technology, Inc. | Cross-hair cell wordline formation |
| KR101430093B1 (ko) * | 2010-03-04 | 2014-09-22 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치 |
-
2013
- 2013-03-28 KR KR1020147031546A patent/KR101644732B1/ko active IP Right Grant
- 2013-03-28 WO PCT/US2013/034418 patent/WO2013154842A1/en active Application Filing
- 2013-04-11 TW TW102112917A patent/TWI518797B/zh active
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10727137B2 (en) | 2014-06-12 | 2020-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US9490346B2 (en) | 2014-06-12 | 2016-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US9502538B2 (en) | 2014-06-12 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Structure and formation method of fin-like field effect transistor |
| TWI563657B (en) * | 2014-06-12 | 2016-12-21 | Taiwan Semiconductor Mfg Co Ltd | Structure and formation method of fin-like field effect transistor |
| US9490365B2 (en) | 2014-06-12 | 2016-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US12087643B2 (en) | 2014-06-12 | 2024-09-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US10014224B2 (en) | 2014-06-12 | 2018-07-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US10037921B2 (en) | 2014-06-12 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| US11393727B2 (en) | 2014-06-12 | 2022-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of fin-like field effect transistor |
| TWI565007B (zh) * | 2015-11-06 | 2017-01-01 | 上海新昇半導體科技有限公司 | 高壓無接面場效應元件及其形成方法 |
| US10811423B2 (en) | 2015-11-30 | 2020-10-20 | Taiwan Semiconductor Manufacturing Company Limited | Method of fabricating semiconductor structure |
| US10269814B2 (en) | 2015-11-30 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating semiconductor structure |
| TWI607573B (zh) * | 2015-11-30 | 2017-12-01 | 台灣積體電路製造股份有限公司 | 半導體結構的製造方法 |
| TWI728178B (zh) * | 2016-08-31 | 2021-05-21 | 日商東京威力科創股份有限公司 | 用於自對準多重圖案化方法與系統之原位間隔件再成形 |
| US11574846B2 (en) | 2019-12-15 | 2023-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate formation of semiconductor devices |
| TWI804788B (zh) * | 2019-12-15 | 2023-06-11 | 台灣積體電路製造股份有限公司 | 控制半導體裝置的閘極形成的方法及用於製造半導體裝置的系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013154842A1 (en) | 2013-10-17 |
| KR101644732B1 (ko) | 2016-08-01 |
| TWI518797B (zh) | 2016-01-21 |
| KR20140143841A (ko) | 2014-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI518797B (zh) | 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗 | |
| US8906760B2 (en) | Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme | |
| US9318343B2 (en) | Method to improve etch selectivity during silicon nitride spacer etch | |
| US9111746B2 (en) | Method for reducing damage to low-k gate spacer during etching | |
| US10290506B2 (en) | Method for etching high-K dielectric using pulsed bias power | |
| US8664125B2 (en) | Highly selective spacer etch process with reduced sidewall spacer slimming | |
| US7087998B2 (en) | Control of air gap position in a dielectric layer | |
| US8809194B2 (en) | Formation of SiOCl-containing layer on spacer sidewalls to prevent CD loss during spacer etch | |
| US8980111B2 (en) | Sidewall image transfer method for low aspect ratio patterns | |
| US9748366B2 (en) | Etching oxide-nitride stacks using C4F6H2 | |
| US20230343598A1 (en) | Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer | |
| TW202412104A (zh) | SiC半導體之溝槽輪廓角控制 |