TW201405223A - 液晶顯示面板 - Google Patents

Abstract

一種液晶顯示面板，其包括第一基板、多個畫素、第二基板、多個浮置電極以及液晶層。畫素係陣列排列於第一基板上，各個畫素包括第一電極以及第二電極，且第一電極與第二電極之間維持一間隙。浮置電極配置於第二基板上，並且位於間隙上方。液晶層位於第一基板與第二基板之間，當第一電極與第二電極之間無電壓差時，液晶層為光學等向性，當第一電極與第二電極之間具有電壓差時，液晶層為光學異向性。

Description

液晶顯示面板

本揭露是有關於一種顯示面板，且特別是有關於一種具有浮置電極之液晶顯示面板。

隨著顯示科技的蓬勃發展，消費大眾對於顯示器顯像品質的要求越來越高。消費大眾除了對顯示器之解析度(resolution)、對比(contrast ratio)、視角(viewing angle)、灰階反轉(grey level inversion)、色飽和度(color saturation)之規格有所要求外，對顯示器之反應時間(response time)之規格要求亦日漸提高。

為了因應消費大眾之需求，顯示器相關業者紛紛投入具有快速應答特性之藍相(blue phase)液晶顯示器的開發。以藍相(blue phase)液晶材料為例，一般需要橫向電場來進行操作以使其具有光閥之功能。目前已經有人採用平面轉換(In-Plane Switching，IPS)顯示面板之電極設計來驅動藍相液晶顯示器中的藍相液晶分子。然而，習知的平面轉換顯示面板之電極設計會有透光率(transmittance)不佳的問題。

此外，雖然藍相液晶具有應答快速的優點，但卻有驅動電壓較高(約可達100伏特)、較為耗電等缺點。就量產的角度來看，如何降低藍相液晶的高驅動電壓，是研發人員亟需解決的問題之一。

本揭露提供一種具有浮置電極之液晶顯示面板。

本揭露提供一種液晶顯示面板，其包括第一基板、多個畫素、第二基板、多個浮置電極以及液晶層。畫素係陣列排列於第一基板上，各個畫素包括第一電極以及第二電極，且第一電極與第二電極之間維持一間隙。浮置電極配置於第二基板上，並且位於間隙上方。液晶層位於第一基板與第二基板之間，當第一電極與第二電極之間無電壓差時，液晶層為光學等向性(optically isotropic)，當第一電極與第二電極之間具有電壓差時，液晶層為光學異向性(optically anisotropic)。

為讓本揭露之上述特徵能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本揭露一實施例之液晶顯示面板的剖面示意圖，圖2為本揭露一實施例之畫素的佈局(layout)示意圖，而圖3為本揭露一實施例之多個畫素的佈局示意圖。請參照圖1、圖2與圖3，本實施例之液晶顯示面板100包括第一基板SUB1、多個畫素110、第二基板SUB2、多個浮置電極120以及液晶層130。畫素110係陣列排列於第一基板SUB1上(如圖3所示)，各個畫素110包括第一電極112以及第二電極114，且第一電極112與第二電極114之間維持一間隙116。浮置電極120配置於第二基板SUB2上，並且位於間隙116上方。液晶層130位於第一基板 SUB1與第二基板SUB2之間，當第一電極112與第二電極114之間無電壓差時，液晶層130為光學等向性。此外，當第一電極112與第二電極114之間具有電壓差時，液晶層130為光學異向性。

值得注意的是，在實施例中，液晶層130的複折射率(△n)例如係正比於第一電極112與第二電極114之間的電場之平方(E²)。舉例而言，液晶層130例如為藍相(Blue phase)液晶層或是其他具有上述光學特性之液晶層。具體而言，液晶層130可為聚合物穩定型態之藍相(Polymer-Stabilized Blue phase)液晶層。

此外，本實施例之液晶顯示面板100可進一步包括一第一偏光片140以及一第二偏光片150，其中第一偏光片140配置於第一基板SUB1上，而第二偏光片150配置於第二基板SUB2上。當然，為了優化液晶顯示面板100的光學表現，此領域具有通常知識者可選擇性的設置所需之光學膜片(例如相位延遲片、擴散片等)於第一基板SUB1及/或第二基板SUB2上。

在本實施例中，多個陣列排列於第一基板SUB1上之畫素110會構成一畫素陣列(pixel array)，且各個畫素110中的第一電極112與第二電極114適於提供一實質上平行於第一基板SUB1的橫向電場，以驅動液晶層130，並使液晶層130具有光學異向性。如圖2所示，各個畫素110可進一步包括一主動元件118，此主動元件118與第一電極112電性連接，且第二電極114則電性耦接至一共通電壓Vcom。此外，本實施例之液晶顯示面板100可進一步 包括多條掃描線SL以及多條資料線DL，掃描線SL以及資料線DL皆配置於第一基板SUB1上，其中各個主動元件118分別與對應之掃描線SL以及對應之資料線DL電性連接。

第一電極112與第二電極114之間的橫向電場來自於第一電極112與第二電極114之間的電壓差，且第一電極112與第二電極114之間的電壓差會影響液晶層130中液晶分子的排列，進而決定第一電極112與第二電極114之間的液晶層130之穿透率。舉例而言，由於第二電極114係電性耦接至共通電壓Vcom(例如：固定電壓之電壓源或電壓呈週期性變化之電壓源)，而第一電極112係透過主動元件118與對應之資料線DL電性連接，因此由資料線DL所傳送之資料電壓Vdata可用以決定第一電極112與第二電極114之間的液晶層130之穿透率。

在本實施例中，畫素110中的第一電極112與第二電極114例如皆為指狀電極(finger-shaped electrodes)。詳言之，各個第一電極112具有多個彼此連接之第一條狀分支112a，而各個第二電極114具有多個彼此連接之第二條狀分支114a，且第一條狀分支112a與第二條狀分支114a係交替地排列於第一基板SUB1上。此外，本實施例中的第一電極112與第二電極114之材質包括金屬或導電氧化物。舉例而言，第一電極112與第二電極114可由單一金屬層或合金層所構成，當然，第一電極112與第二電極114亦可由多層金屬層或多層合金層堆疊而構成。此外，前述之導電氧化物例如為銦錫氧化物(ITO)、銦鋅氧化物 (IZO)、銦鎵鋅氧化物(IGZO)等。

如圖1所示，各個第一條狀分支112a具有一與第一基板SUB1接觸之第一底表面B1以及一與第一底表面B1相對之第一頂表面T1，而各個第二條狀分支114a具有一與第一基板SUB1接觸之第二底表面B2以及一與第二底表面B2相對之第二頂表面T2，第一底表面B1的面積大於第一頂表面T1的面積，且第二底表面B2的面積大於第二頂表面T2的面積。此外，各個第一條狀分支112a具有多個與第一底表面B1以及第一頂表面T1連接之第一側表面S1，而各個第二條狀分支114a具有多個與第二底表面B2以及與第二頂表面T2連接之第二側表面S2，第一側表面S1為一傾斜平面，且第二側表面S2為一傾斜平面。

舉例而言，第一條狀分支112a之第一底表面B1與第二條狀分支114a之第二底表面B2例如具有相同的寬度，且第一底表面B1與第二底表面B2的寬度例如係介於1微米至10微米之間。第一條狀分支112a之第一頂表面T1與第二條狀分支114a之第二頂表面T2例如具有相同的寬度，且第一頂表面T1與第二頂表面T2的寬度例如係介於0.1微米至10微米之間。

如圖1與圖2所示，各個浮置電極120與相鄰之第一電極112以及第二電極114部分重疊。舉例而言，各個浮置電極120的寬度為W0，各個浮置電極120與相鄰之第一電極112的重疊寬度為W1，各個浮置電極120與相鄰之第二電極114的重疊寬度為W2，亦即浮置電極120的寬度W0大於第一電極112與第二電極114之間的間隙 116(G)，且W0、W1、W2滿足下列關係式：0<W1/W00.5；以及0<W2/W00.5。

在本揭露之一可行的實施例中，W1實質上等於W2。此外，0.01<W1/W00.5，而0.01<W2/W00.5。

如圖1與圖2所示，各個浮置電極120的寬度為W0，而相鄰之第一電極112與第二電極114之間的間隙116為G，且0.1G/W0<1。在本實施例中，間隙116(G)例如係介於2微米至10微米之間，而浮置電極120的寬度W0例如係介於2微米至10微米之間。

然而，本揭露不限定浮置電極120必須與相鄰之第一電極112以及第二電極114重疊。換言之，各個浮置電極120亦可與相鄰之第一電極112以及第二電極114不重疊，亦即浮置電極120的寬度W0小於第一電極112與第二電極114之間的間隙116(G)，其中各個浮置電極120的寬度為W0，而相鄰之第一電極112與第二電極114之間的間隙為G，且1G/W02，如圖1’所示。

舉例而言，浮置電極120的寬度W0可介於2.4微米至4.8微米之間，而第一電極112與第二電極114之間的間隙G可介於2.4微米至4.8微米之間。

此外，在本實施例中，畫素110中的各個第一電極112與各個第二電極114的厚度例如同為T，而第一基板SUB1與第二基板SUB2之間的距離為d，且0.1T/d0.9。在本實施例中，第一電極112與第二電極114的厚度T例如係介於0.5微米至8微米之間，而第一基板SUB1與第二 基板SUB2之間的距離d例如係介於1微米至12微米之間。

請參照圖3，當多個畫素110陣列排列於第一基板SUB1上時，位於同一列的畫素110中之第二電極114會彼此電性連接，且同時電性耦接至共通電壓Vcom。此外，位於同一列的畫素110中之第一電極112僅會透過對應的主動元件118與對應的資料線DL電性連接，但彼此之間是電性絕緣的。

圖4為本揭露另一實施例之液晶顯示面板的剖面示意圖。請參照圖4，本實施例之液晶顯示面板100a與圖1中的液晶顯示面板100類似，惟二者主要差異之處在於：本實施例之第一電極112與第二電極114的第一側表面S1為一曲面，且第二側表面S2為一曲面。

值得注意的是，本實施例中不限定浮置電極120必須與相鄰之第一電極112以及第二電極114重疊。換言之，各個浮置電極120亦可與相鄰之第一電極112以及第二電極114不重疊。

圖5A與圖5B為本揭露又一實施例之液晶顯示面板的剖面示意圖。請參照圖5A，本實施例之液晶顯示面板100b與圖1中的液晶顯示面板100類似，惟二者主要差異之處在於：本實施例之各個第一電極112包括一第一突起結構P1以及一覆蓋第一突起結構P1之第一導電層C1，而各個第二電極114包括第二突起結構P以及一覆蓋第二突起結構P2之第二導電層C2。舉例而言，第一突起結構P1以及第二突起結構P2之材質可為介電材料，而第一導電層C1以及第二導電層C2之材質可為金屬、合金、導電氧化 物或其他導電材料。此外，前述之導電氧化物例如為銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)等。

值得注意的是，本實施例中不限定浮置電極120必須與相鄰之第一電極112以及第二電極114重疊。換言之，各個浮置電極120亦可與相鄰之第一電極112以及第二電極114不重疊。

請參照圖5B，本實施例之液晶顯示面板100c與圖5A中的液晶顯示面板100b類似，惟二者主要差異之處在於：本實施例之第一電極112與第二電極114的第一側表面S1為一曲面，且第二側表面S2為一曲面。

值得注意的是，本實施例中不限定浮置電極120必須與相鄰之第一電極112以及第二電極114重疊。換言之，各個浮置電極120亦可與相鄰之第一電極112以及第二電極114不重疊。

圖6A為不具有浮置電極之液晶顯示面板中的等電位(equal-potential lines)分佈圖，而圖6B為具有浮置電極之液晶顯示面板中的等電位分佈圖。請參照圖6A與圖6B，在不具有浮置電極之液晶顯示面板中(如圖6A所示)，其等電位線的分佈較疏，而在具有浮置電極之液晶顯示面板中(如圖6B所示)，其等電位線分佈較密。此外，浮置電極120的存在可以使得浮置電極120與第一電極112之間的電場以及浮置電極120與第二電極114之間的電場增強。因此，第一電極112、第二電極114以及浮置電極120的結合可以有效地降低液晶顯示面板的驅動電壓並且提升穿透率。

圖7A為不具有浮置電極之液晶顯示面板的電壓-穿透率曲線(voltage-transmittance curve)，而圖7B為具有浮置電極之液晶顯示面板的電壓-穿透率曲線。請參照圖7A與圖7B，在不具有浮置電極之液晶顯示面板中(如圖7A所示)，當驅動電壓為18伏時，其穿透率為76.3%，而在具有浮置電極之液晶顯示面板中(如圖7B所示)，當驅動電壓為22伏時，其穿透率為90.42%。很明顯地，浮置電極120的設置可以在不大幅增加驅動電壓的情況下，大幅增加液晶顯示面板的穿透率或顯示輝度(brightness)。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a、100b、100c‧‧‧液晶顯示面板

110‧‧‧畫素

112‧‧‧第一電極

112a‧‧‧第一條狀分支

114‧‧‧第二電極

114a‧‧‧第二條狀分支

116‧‧‧間隙

118‧‧‧主動元件

120‧‧‧浮置電極

130‧‧‧液晶層

140‧‧‧第一偏光片

150‧‧‧第二偏光片

B1‧‧‧第一底表面

T1‧‧‧第一頂表面

S1‧‧‧第一側表面

P1‧‧‧第一突起結構

C1‧‧‧第一導電層

B2‧‧‧第二底表面

T2‧‧‧第二頂表面

S2‧‧‧第二側表面

P2‧‧‧第二突起結構

C2‧‧‧第二導電層

Vcom‧‧‧共通電壓

Vdata‧‧‧資料電壓

DL‧‧‧資料線

SL‧‧‧掃描線

SUB1‧‧‧第一基板

SUB2‧‧‧第二基板

W0、W1、W2‧‧‧寬度

T‧‧‧厚度

d‧‧‧距離

圖1為本揭露一實施例之液晶顯示面板的剖面示意圖。

圖1’為本揭露另一實施例之液晶顯示面板的剖面示意圖。

圖2為本揭露一實施例之畫素的佈局示意圖。

圖3為本揭露一實施例之多個畫素的佈局示意圖。

圖4為本揭露另一實施例之液晶顯示面板的剖面示意圖。

圖5A與圖5B為本揭露又一實施例之液晶顯示面板的 剖面示意圖。

圖6A為不具有浮置電極之液晶顯示面板中的等電位分佈圖。

圖6B為具有浮置電極之液晶顯示面板中的等電位分佈圖。

圖7A為不具有浮置電極之液晶顯示面板的電壓-穿透率曲線。

圖7B為具有浮置電極之液晶顯示面板的電壓-穿透率曲線。

100‧‧‧液晶顯示面板

112‧‧‧第一電極

112a‧‧‧第一條狀分支

114‧‧‧第二電極

114a‧‧‧第二條狀分支

116、G‧‧‧間隙

120‧‧‧浮置電極

130‧‧‧液晶層

140‧‧‧第一偏光片

150‧‧‧第二偏光片

B1‧‧‧第一底表面

T1‧‧‧第一頂表面

S1‧‧‧第一側表面

B2‧‧‧第二底表面

T2‧‧‧第二頂表面

S2‧‧‧第二側表面

SUB1‧‧‧第一基板

SUB2‧‧‧第二基板

d‧‧‧距離

T‧‧‧厚度

W0、W1、W2‧‧‧寬度

Claims (16)

1. 一種液晶顯示面板，包括：一第一基板；多個畫素，陣列排列於該第一基板上，其中各該畫素包括一第一電極以及一第二電極，且該第一電極與該第二電極之間維持一間隙；一第二基板；多個浮置電極，配置於該第二基板上，並且設置該間隙上方；以及一液晶層，位於該第一基板與該第二基板之間，當該第一電極與該第二電極之間無電壓差時，該液晶層為光學等向性(optically isotropic)，當該第一電極與該第二電極之間具有電壓差時，該液晶層為光學異向性(optically anisotropic)。
2. 如申請專利範圍第1項所述之液晶顯示面板，其中各該第一電極具有多個彼此連接之第一條狀分支，而各該第二電極具有多個彼此連接之第二條狀分支，且該些第一條狀分支與該些第二條狀分支係交替地排列於該第一基板上。
3. 如申請專利範圍第2項所述之液晶顯示面板，其中各該第一條狀分支具有一與該第一基板接觸之第一底表面以及一與該第一底表面相對之第一頂表面，而各該第二條狀分支具有一與該第一基板接觸之第二底表面以及一與該第二底表面相對之第二頂表面，該第一底表面的面積大於該第一頂表面的面積，且該第二底表面的面積大於該第二 頂表面的面積。
4. 如申請專利範圍第3項所述之液晶顯示面板，其中各該第一條狀分支具有多個與該第一底表面以及該第一頂表面連接之第一側表面，而各該第二條狀分支具有多個與該第二底表面以及該第二頂表面連接之第二側表面，該第一側表面為一曲面或一傾斜平面，且該第二側表面為一曲面或一傾斜平面。
5. 如申請專利範圍第1項所述之液晶顯示面板，其中各該浮置電極與相鄰之該第一電極以及該第二電極部分重疊，其中該浮置電極的寬度大於該第一電極與該第二電極之間的該間隙。
6. 如申請專利範圍第5項所述之液晶顯示面板，其中各該浮置電極的寬度為W0，各該浮置電極與相鄰之該第一電極的重疊寬度為W1，各該浮置電極與相鄰之該第二電極的重疊寬度為W2，且W0、W1、W2滿足下列關係式：0<W1/W00.5；以及0<W2/W00.5。
7. 如申請專利範圍第5項所述之液晶顯示面板，其中各該浮置電極的寬度為W0，而相鄰之該第一電極與該第二電極之間的該間隙為G，且0.1G/W0<1。
8. 如申請專利範圍第1項所述之液晶顯示面板，其中各該浮置電極與相鄰之該第一電極以及該第二電極不重疊，其中該浮置電極的寬度小於該第一電極與該第二電極之間的該間隙。
9. 如申請專利範圍第8項所述之液晶顯示面板，其中 各該浮置電極的寬度為W0，而相鄰之該第一電極與該第二電極之間的該間隙為G，且1G/W02。
10. 如申請專利範圍第1項所述之液晶顯示面板，其中各該第一電極與各該第二電極的厚度為T，而該第一基板與該第二基板之間的距離為d，且0.1T/d0.9。
11. 如申請專利範圍第1項所述之液晶顯示面板，其中各該第一電極與各該第二電極之材質包括金屬或導電氧化物。
12. 如申請專利範圍第1項所述之液晶顯示面板，其中各該第一電極包括一第一突起結構以及一覆蓋該第一突起結構之第一導電層，而各該第二電極包括第二突起結構以及一覆蓋該第二突起結構之第二導電層。
13. 如申請專利範圍第1項所述之液晶顯示面板，其中該液晶層的複折射率(△n)正比於該第一電極與該第二電極之間的電場之平方(E²)。
14. 如申請專利範圍第1項所述之液晶顯示面板，其中各該畫素更包括一主動元件，該主動元件與該第一電極電性連接，且該第二電極耦接至一共通電壓。
15. 如申請專利範圍第14項所述之液晶顯示面板，更包括多條掃描線以及多條資料線，其中該些掃描線與該些資料線配置於該第一基板上，且各該主動元件分別與對應之掃描線以及對應之資料線電性連接。
16. 如申請專利範圍第1項所述之液晶顯示面板，更包括：一第一偏光片，配置於該第一基板上；以及一第二偏光片，配置於該第二基板上。