TW201351556A - 使用基板幾何以判定基板分析取樣之方法及裝置 - Google Patents

使用基板幾何以判定基板分析取樣之方法及裝置 Download PDF

Info

Publication number
TW201351556A
TW201351556A TW102116758A TW102116758A TW201351556A TW 201351556 A TW201351556 A TW 201351556A TW 102116758 A TW102116758 A TW 102116758A TW 102116758 A TW102116758 A TW 102116758A TW 201351556 A TW201351556 A TW 201351556A
Authority
TW
Taiwan
Prior art keywords
substrate
tool
analysis tool
processing
sampling
Prior art date
Application number
TW102116758A
Other languages
English (en)
Other versions
TWI603422B (zh
Inventor
Craig W Macnaughton
Jaydeep K Sinha
Original Assignee
Kla Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kla Tencor Corp filed Critical Kla Tencor Corp
Publication of TW201351556A publication Critical patent/TW201351556A/zh
Application granted granted Critical
Publication of TWI603422B publication Critical patent/TWI603422B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525—Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

於本發明中揭示一種用於處理一基板中之處理控制之方法及設備。本發明之實施例利用一第一分析工具以判定一基板之幾何變化。該基板幾何資料用於產生將用於檢查在處理後可能具有誤差之基板之區域之取樣計劃。該取樣計劃被前饋至在該基板已被處理後對該基板進行取樣之一第二分析工具。強調處在於提供此摘要以符合要求摘要將允許檢索者或其他讀者快速確定技術揭示內容之標的之規定。此係在瞭解其不得用於解釋或限制申請專利範圍之範疇或含義下提出。

Description

使用基板幾何以判定基板分析取樣之方法及裝置
本發明之實施例大致係關於基板處理且更特定言之係關於基板處理中之處理控制。
基板處理(例如，半導體裝置晶圓處理)中需要較嚴格之層至層裝置疊對容限以滿足裝置效能要求及使裝置良率最大化。隨著電路密度增大及裝置大小縮小，圖案疊對變為半導體處理技術開發期間之最顯著效能問題之一。
現代積體電路晶片之製造需要許多不同圖案彼此層疊。各新圖案需與已在晶片上之圖案準確對齊。將圖案印刷在晶圓上之圖案化工具(例如，掃描器或步進器)含有量測現有圖案之位置、高度及傾斜度之子系統。可用於進行此等量測之時間有限，此係因為此等量測需在前一晶圓被暴露(或另外處理)時完成。因此，在此時間期間進行之量測之數量受限。
根據2005 ITRS藍圖，在32-nm節點上，臨界層上之疊對準確度之總預算預計為大約5.7nm 3σ。掃描器確實在印刷之前調整各個別晶粒之調平及對準，但是調平僅針對X及Y方向(例如，傾斜晶圓平面)上之平均斜度校正且不針對比晶粒短之刻度長度上之垂直扭曲校正。對準僅補償一些誤差而非所有誤差。為了節省時間及改良處理量，掃描器通常使用晶圓上之晶粒總數之一些樣本子組(例如大約150個中之 30個)執行對準。
歸因於幾何與先前處理步驟相比之不均勻變化之晶圓形狀在X、Y及Z上之複雜扭曲而無法由圖案化工具充分解決。此易於形成歸因於在晶圓之該區域中晶片上之一圖案與先前圖案之不良對準而良率低之晶圓區域。因此，在用處理後分析工具圖案化後需檢驗晶圓以確保對準令人滿意。
所使用之一此類型之度量係疊對度量。可發現廣泛之技術文獻描述此目的所依賴之許多不同光學、演算法及標記架構。舉例而言，最新技術係KLA-Tencor Archer 100疊對度量工具，其按盒中盒(box-in-box)或週期(AIM)兩層度量結構之高解析度明場成像之原理運作。使用盒中盒結構，藉由透過顯微鏡獲取之影像之影像處理而計算並數位儲存在許多圖案化步驟中連續產生之兩個或更多特徵之對稱中心之間之位移。此技術進一步描述及分析於SPIE Press(1993年)《Handbook of Critical Dimensions Metrology and Process Control》Neal T.Sullivan「Semiconductor Pattern Overlay」第160頁至188頁，第CR52卷。此等盒中盒結構之變化亦描述於美國專利第6,118,185號及第6,130,750號中，其等兩者之揭示內容以引用的方式併入本文中。
盒中盒技術之已知替代被稱作散射量測疊對。在此技術中，自反射自週期疊對標記之光之強度提取資訊。疊對標記包括在後續圖案化步驟中印刷在光柵上方之光柵。在此方法中，數個疊層單元(具有各單元之兩個光柵之間之不同有意偏移)緊鄰形成。從此等疊對標記散射之光之強度之間之差異，允許疊對誤差之無模型判定。此等光柵型目標(有時稱作「AIM」標記)可能比「盒」或環形標記更密集且更穩健，導致收集更多處理資訊以及可更好地承受化學機械平坦化(CMP)之苛刻之目標結構。此等標記之使用例如由Ade1等人描述於共同讓與之美國專利第6,023,338號、第6,921,916號及第6,985,618號 中，其等所有三者為了所有目的以引用的方式併入本文中。
疊對工具通常使用解決掃描器導致之誤差之疊對處理之數學模型。存在兩種方法。一方法係使用來自疊對工具之資料以計算高次可校正項並將其回饋至掃描器。另一方法係由掃描器在校準時計算高次可校正項並使用其以改良模型及改良疊對。高次形狀可校正項之一些實例及其等如何判定描述於例如Sathish Veeraraghavan等人之共同讓與美國專利第8,065,109號，其以引用的方式併入本文中。可從疊對量測資料中減去由疊對工具計算之高次可校正項且所得值(被稱作殘值)提供模型如何適當地用於計算可校正項以解決實際疊對誤差之量測值措施。
測試晶圓上之每個晶粒係耗時的。因此，並非可測試所有晶粒且必須創建取樣計劃。取樣計劃之目標係識別最可能具有對準問題之區域。產生取樣計劃之先前技術方法包含針對給定層對每批一晶圓或多個晶圓上之每個晶粒進行取樣。在整個樣本組內展現最高殘值之晶粒上之區域隨後併入取樣計劃，該取樣計劃隨後用於各後續晶圓。選擇取樣計劃使得其最佳化計算疊對殘留誤差及提供合理之工具處理量及晶圓循環時間之能力。舉例而言，五點計劃可在晶圓之中心上選擇一晶粒及在距離中心大約三分之二路程之四個均勻分隔基點上選擇晶粒。對於九點計劃，可增加位於對角線上之晶粒。
圖1A描繪針對當前3X/2X nm節點每個晶圓測試24個域之典型取樣計劃。晶圓100分為多個晶粒104。在晶圓100上之所有晶粒104中，僅選擇24個晶粒進行進一步分析。此等24個取樣位置105在晶圓上方策略地分隔使得其等與在初始測試晶圓中展現最高疊層殘值之區域重合。此取樣計劃隨後用於所有後續批且僅在生產中發現顯著疊層誤差的情況下更新。
但是，在此項領域中應瞭解疊層殘留誤差通常由晶圓幾何變化 導致。由先前處理導致之晶圓幾何將隨時間改變且此等改變可於未在原始取樣計劃中取樣之晶圓之區域中發生。圖1B提供疊加在原始取樣計劃上之後續晶圓101之晶圓幾何之表面構形圖。舉例而言且非限制，取代使用基板幾何之絕對量測值，圖1B亦可展示前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量(delta))。當針對靜態取樣計劃匹配時，明顯存在疊對殘留誤差可能發生但不會被靜態取樣計劃偵測到之數個區域。舉例而言，在位置107上，存在兩個區域之間之輪廓線。但是，在靜態取樣計劃下，不存在沿著輪廓之任何位置取得之樣本105。此外，在位置108上，在稍微大於一晶粒之長度內，存在從垂直切面(elevation)之最大增加至垂直切面之最大減小之陡斜率。在此一小區域內具有大幾何變化的情況下，位置108將理想地具有一個以上樣本105。更大幾何變化之區域係疊對殘留誤差之可能來源，但是不保證其等被檢查。僅偶爾像位置106之區域會具有充分取樣。在不檢查此等問題區域的情況下，許多批可歷經邊際疊對。此等疊對問題可能產生對大量返工或甚至作廢之需要。
因此，此項技術中需要能夠產生動態取樣計劃之方法及設備預測具有邊際疊對之個別晶圓之目標區域。
100‧‧‧晶圓
101‧‧‧晶圓
104‧‧‧晶粒
105‧‧‧取樣位置
106‧‧‧位置
107‧‧‧位置
108‧‧‧位置
201‧‧‧基板
202‧‧‧資料匯流排
203‧‧‧光阻劑
204‧‧‧處理前分析工具
205‧‧‧曝光場
206‧‧‧共同腔室
210‧‧‧處理後分析工具
220‧‧‧半導體處理工具
221‧‧‧置物台
222‧‧‧光源
223‧‧‧對準系統
224‧‧‧曝光隙縫
225‧‧‧加熱元件
226‧‧‧比例光罩
228‧‧‧透鏡
230‧‧‧控制器
231‧‧‧中央處理單元(CPU)
232‧‧‧記憶體
233‧‧‧程式
234‧‧‧大容量儲存裝置
236‧‧‧資料
237‧‧‧顯示單元
238‧‧‧使用者介面單元
240‧‧‧支援電路
241‧‧‧輸入/輸出(I/O)電路
242‧‧‧電源供應器(P/S)
243‧‧‧時鐘(CLK)
244‧‧‧快取記憶體
250‧‧‧內部系統匯流排
300‧‧‧方法
304‧‧‧處理前分析
310‧‧‧處理後分析
315‧‧‧基板幾何資料
316‧‧‧取樣計劃
320‧‧‧處理
339‧‧‧取樣計劃產生引擎
341‧‧‧高次可校正項
400‧‧‧方法
404‧‧‧處理前分析
415‧‧‧基板幾何資料
416‧‧‧對準計劃
420‧‧‧處理
439‧‧‧對準計劃產生引擎
在閱讀下文詳細描述及在參考附圖時將瞭解本發明之其他目標及優點，其中：圖1A係用於偵測疊對殘留誤差之靜態取樣計劃之先前技術實施例之俯視圖。
圖1B係疊加在晶圓之表面構形圖上之靜態取樣計劃之先前技術實施例之俯視圖。
圖2係根據本發明之實施例之半導體基板處理系統之方塊圖。
圖3係繪示根據本發明之實施例之半導體晶圓處理中之處理控制 之方法之流程圖。
圖4係繪示根據本發明之額外實施例之半導體晶圓處理中之處理控制之方法之流程圖。
雖然為說明之目的下列詳細描述含有許多特定細節，但是此項領域任何一般技術人員將瞭解下列細節之許多變化及變更在本發明之範疇內。因此，說明下文所述之本發明之例示性實施例而不失一般性且不對所主張發明強加限制。
在下文描述中，參考附圖，其形成本發明之一部分且其中經由說明繪示本發明之實施例可實踐之特定實施例。在此方面，方向術語，諸如「頂部」、「底部」、「正面」、「背面」、「前」、「後」等有時結合對所描述之(諸)圖之定向使用。由於本發明之實施例之組件可定位為許多不同定向，故方向術語用於說明之目的且絕非限制。應瞭解可利用其他實施例且可進行結構或邏輯變化而不脫離本發明之範疇。因此，下列詳細描述不得理解為限制意義且本發明之範疇由隨附申請專利範圍定義。
本發明之實施例包含用於微影圖案化處理中之處理控制之方法及設備。在用第一分析工具對基板執行微影圖案化處理之前，可對基板執行基板分析。可基於度量產生取樣計劃。取樣計劃隨後可發送至第二分析工具，其能夠對經圖案化基板實施經修訂取樣計劃。
本發明之實施例包含用於拋光處理中之處理控制之方法及設備。在對基板執行拋光處理之前，可對基板執行分析，例如度量、檢驗或再檢測。取樣計劃可基於分析產生。取樣計劃隨後可發送至處理後分析工具，其能夠對經圖案化基板實施經修訂取樣計劃。
本發明之實施例利用從處理前分析工具前饋至處理後分析工具之各種類型之基板幾何資訊以提高半導體裝置製造中之晶粒良率。取 樣計劃可經組態以允許高次可校正項具有最小殘值。藉由自動調整取樣圖案以在基板幾何之大變化區域中更密集地對經處理基板進行取樣，甚至當由給定處理導致之基板幾何隨時間變化或跨基板不均勻時，仍可從各基板獲得最大良率。此外，經改良取樣將允許更好地計算高次可校正項及因此將減少疊對誤差。
與先前技術不同，本發明之實施例利用藉由處理前分析工具計算之基板幾何資訊以產生取樣計劃。藉由識別展現更大程度之幾何變化之基板之區域而產生取樣計劃。更大變化之此等區域隨後被選擇以藉由處理後分析工具更密集地取樣。取樣計劃隨後被前饋至處理後分析工具，其使用取樣計劃以根據取樣計劃在晶圓之所選部分上進行量測，例如，疊對誤差之量測。
相比之下，先前技術依賴靜態取樣計劃。藉由使用處理後分析工具以針對給定層每批量測來自多個基板之子組之所選基板上之各晶粒而創建靜態取樣計劃。在整個樣本組內展現最高殘值之晶粒上之區域隨後併入靜態取樣計劃。此取樣計劃隨後用於所有後續批且僅在生產中發現顯著疊層誤差的情況下更新。與本發明之實施例不同，此等靜態取樣計劃無法對可在處理多批基板之期限內出現之基板幾何變化進行動態調整。如此一來，若基板幾何變化發生在無取樣之區域中，則不會偵測到疊對誤差。因此，靜態取樣計劃可能導致許多批僅以邊際疊對或甚至不合格疊對通過檢驗。
圖2繪示根據本發明之實施例之設備200。設備200包含至少一半導體處理工具220、處理前分析工具204、處理後分析工具210及控制器230。處理工具220、處理前分析工具204及處理後分析工具210可駐留在共同腔室206中。基板201在處理工具220中經歷製作相關處理。可例如使用基板操作機器人或自動化材料操作系統或兩者之一些組合而在處理工具220與分析工具204、210之間轉移基板。舉例而言且非 限制，基板可為半導體基板。處理前分析工具204在由處理工具220進行製作相關處理之前分析基板201以產生基板幾何之量測值。舉例而言，基板幾何之量測值可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。控制器230可使用來自處理前分析工具204之資訊以提供處理後分析工具210之前饋控制。處理工具220、分析工具204、210及控制器230可透過資料匯流排202彼此通信。
如本文中所使用，術語「分析工具」旨在涵蓋在基板處理步驟之前、期間、之後或之間用於對基板執行量測之工具。分析工具可分類為子類別，包含但不限於度量工具、檢驗工具及再檢測工具。
度量工具通常經組態以藉由進行量測及提供個對應於一些物理性質之值之輸出而執行分析。值輸出通常係數值或數值組，其可以類比或數位形式傳輸或儲存。度量工具之實例包含但不限於疊對工具、干涉儀、臨界尺寸(CD)工具(例如，CD掃描電子顯微鏡(CD-SEM))、膜厚度工具、離子植入度量工具、表面輪廓量測(surface profiling)工具、電阻率度量工具、比例光罩(reticle)圖案放置度量工具、邊緣度量工具、反射計及橢偏計。
可購得之疊對度量工具之特定實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之Archer系列疊對工具。
光學CD度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之SpectraShape光學CD工具。
光學膜厚度/折射率/應力度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之Aleris系列、ASET-F5x及SpectraFx工具。
用於量測晶圓幾何及表面構形之度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之WaferSight工具。此 外，來自KLA-Tencor之Surfscan SPx系列工具之SURF監測模組可指示毯覆性膜及裸基板上之亞埃表面構形變化。
離子植入度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之ThermaProbe工具。
表面輪廓量測度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之HRP-x50自動化之基於觸筆之表面輪廓量測儀。
電阻率度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之RS-x00薄層電阻映射工具。
比例光罩圖案放置度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之IPRO系列工具。
邊緣度量工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之VisEdge系列工具。
檢驗工具通常經組態以查找缺陷，即非常規事項。檢驗工具之典型輸出係基板或基板之部分之每個區域之缺陷計數。檢驗工具之實例包含但不限於用於經圖案化或未圖案化晶圓之光學及電子束晶圓檢驗系統、大缺陷檢驗工具、邊緣缺陷檢驗工具、紅外線檢驗工具及比例光罩檢驗工具。
可購得之檢驗工具之特定實例包含但不限於下列。
用於經圖案化晶圓之光學晶圓檢驗工具包含28XX系列及29XX系列寬頻光學缺陷檢驗工具及Puma系列基於雷射之光學缺陷檢驗工具及8900高速明場/暗場光學缺陷檢驗系統；其等之所有可購自加利福尼亞州Milpitas之KLA-Tencor Corporation。
用於經圖案化晶圓之電子束晶圓檢驗工具包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之eS800電子束缺陷檢驗系統。
用於未圖案化晶圓之光學晶圓檢驗工具包含來自加利福尼亞州 Milpitas之KLA-Tencor Corporation之Surfscan SPx及系列及SURFmonitor(SURFmonitor係SPx工具上之一選項)晶圓缺陷檢驗工具。
邊緣缺陷檢驗工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之VisEdge系列工具。
大缺陷檢驗工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之LDS紅外線缺陷檢驗工具及再檢測機台。
紅外線缺陷檢驗工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之IRIS紅外線缺陷檢驗工具及再檢測機台。
比例光罩檢驗工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之TeraFab系列光罩(photomask)檢驗工具。
檢驗工具亦可組態用於製成裝置之後段製程(BEOL)檢驗。BEOL檢驗工具之實例包含但不限於經組態以檢驗在托盤中處置之各種半導體組件(諸如微處理器或記憶體晶片)之組件檢驗工具。組件缺陷檢驗工具能力包含但不限於：3D共面性檢驗；接觸之均勻度之量測；及2D表面檢驗以檢查封裝之表面態樣、識別標記及定向。BEOL檢驗工具亦可經組態以檢驗切割或未切割晶圓或安裝在膜框架載具上之經切割晶圓。此等工具可經組態以檢驗晶圓之表面品質、晶圓切口或晶圓凸塊之品質。
BEOL工具之可購得實例包含但不限於組件檢驗器，諸如來自加利福尼亞州Milpitas之KLA-Tencor Corporation之ICOS CI-T620、ICOS CI-T120/CI-T130、ICOS CI-TI20S/CI-T130S及ICOS CI-3050型工具。
再檢測工具大致經組態以取得度量或檢驗工具之輸出並進一步研究。為了再檢測度量，再檢測工具可經組態以調查值為何不同。針對檢驗，再檢測工具可經組態以研究檢驗工具所發現之缺陷之本質。再檢測工具之實例包含電子束、光學或紅外線再檢測工具。電子束再 檢測工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之eDR-7000系列基於SEM之缺陷再檢測及分類系統。光學再檢測工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之INX-3x00系列自動化、全光譜光學再檢測系統。紅外線再檢測工具之實例包含來自加利福尼亞州Milpitas之KLA-Tencor Corporation之IRIS紅外線檢驗及再檢測機台。
應注意，一些工具可實施度量及再檢測功能兩者，一些工具可實施再檢測及檢驗功能，一些工具可實施度量及檢驗功能且一些工具可實施所有三種功能。因此，此等功能之兩者或更多者可由相同類型之工具或在一些情況中由相同工具實施。
舉例而言且不限制本發明之實施例，處理前分析工具204可包含經組態以量測晶圓表面構形之干涉儀。此一工具之可購得實例係來自加利福尼亞州聖荷西之KLA-Tencor Corporation之WaferSight 2系統。或者，處理前分析工具204可使用電感測器(諸如電容感測器)，其等可量測基板高度之變化。經由非限制性實例且在不失一般性的情况下，處理前分析工具可為使用基於聚焦之z高度度量之光學度量工具。此一工具之實例係來自加利福尼亞州聖荷西之KLA-Tencor Corporation之Spectra Fx 200光學薄膜度量系統。在一些實施方案中，基於聚焦之z高度度量可與光學三角測量組合以計算傾斜度。或者，處理前分析工具204可為基於光譜橢圓光度法之光學薄膜度量系統。
處理前分析工具用於產生基板幾何資訊。舉例而言且非限制，基板幾何資訊包含高次形狀特性，諸如部位平整度、部位奈米表面構形、邊緣滾偏及翹曲。舉例而言，基板幾何之量測值可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。
如上所述，高次形狀可校正項之一些實例及其等如何判定描述 於例如共同讓與Sathish Veeraraghavan等人之美國專利第8,065,109號，其已以引用的方式併入本文中。此外，可根據已知量測標準而判定其他高次形狀可校正項。舉例而言，可大致藉由使用SEMI MF1530中規定的標準而判定部位平整度。部位平整度係當基板之背面理想地平整時(如當被真空向下拉至理想地清潔平整夾頭上時)基板之正面相對於指定參考平面之偏移。部位奈米表面構形可根據SEMI M43標準而判定並定義為大約0.2mm至20mm之空間波長範圍內及固定品質區域(FQA)內整個正面晶圓表面之非平整偏移。部位奈米表面構形之典型實例包含晶圓表面上之凹陷、凸塊或波紋，其等在從幾奈米至數百奈米之峰至谷高度中變化。邊緣滾偏(ERO)係邊緣附近大直徑矽晶圓之表面偏差，但不含歸因於晶圓邊緣輪廓量測及表面粗糙度之效應。可根據SEMI M69-0307(臨時)標準判定邊緣滾偏(ERO)。翹曲可根據SEMI MF1390標準而量測並被定義為自由未夾箝晶圓之中間表面相距於參考平面之最大距離與最小距離之間之差異。
舉例而言且不限制本發明之實施例，處理後分析工具210可包含疊對工具、薄膜工具(諸如光譜橢偏計)、電子束工具(諸如臨界尺寸掃描電子顯微鏡(CD-SEM))或散射量測工具或上列其他工具之任意者。舉例而言且在不失一般性的情況下，處理後分析工具210可為光學顯微工具。舉例而言且在不失一般性的情況下，處理後分析工具210可為薄膜度量工具。此等工具之實例包含光學薄膜度量工具，諸如基於橢偏計、散射計及干涉儀之工具或上列其他工具。舉例而言，處理後分析工具210可為來自加利福尼亞州聖荷西之KLA-Tencor Corporation之Archer 300 LCM疊層及微影CD度量系統系統。
處理工具220可為用於對基板執行各種製作處理之許多不同類型之工具之任意者。此等處理之實例包含但不限於圖案化、蝕刻、材料沈積、光阻剝離、清洗、拋光、離子植入、退火。
舉例而言且不限制本發明之實施例，處理工具220可大致包含微影圖案化工具220，諸如掃描或步進顯影器。此等顯影器之運作類似於幻燈機或照片放大器。通常在用於在半導體晶圓之表面上形成微型電路元件之光微影處理中使用此等工具。在圖案化工具中，基板保持在置物台221上，其可包含夾頭，例如，真空夾頭或靜電夾頭。在光罩或比例光罩226之表面上之透明及不透明區域之圖案中複製電路之元件或將形成在IC上之其他組件。比例光罩226上之圖案通常對應於單個晶粒或晶片之圖案。來自光源222之光穿過比例光罩226並形成比例光罩圖案之影像。影像被透鏡228聚焦且有時減小並投影至塗佈光阻劑203之基板201之表面上。抗蝕劑203上之聚焦影像通常被稱作曝光場205。在曝光後，可化學顯影經塗布基板201，導致光阻劑203根據特定區域在曝光期間接收之光量而在該等區域中溶解。此將比例光罩226上之圖案轉印至抗蝕劑203。圖案化工具220可配備加熱元件225，諸如加熱燈以促進曝光之前或之後抗蝕劑203之加熱，例如，以使其硬化。圖案化工具220可為具有對準系統223之步進器，其在使一晶圓曝光後移動基板201使得基板201之另一部分可以相同曝光場203曝光。
處理工具220亦可組態為掃描器。掃描器係在曝光期間藉由在彼此相反方向上移動比例光罩226及置物台221而增大曝光場203之長度之步進器。取代立即曝光整個場，透過「曝光隙縫」224進行曝光，曝光隙縫224寬度與曝光場205一樣但其長度僅為曝光場205長度之一分率(例如，33x26mm場之8x26mm隙縫係產業標準)。跨基板201上之曝光區域掃描來自曝光隙縫224之影像。
舉例而言且在不失一般性的情況下，處理工具220亦可組態為電子束微影工具。與掃描器及步進器不同，電子束微影工具係直寫微影系統。一束電子經導向跨覆蓋有抗蝕劑之基板201而無需光罩。舉例 而言且在不失一般性的情況下，處理工具220亦可為導向式自組裝(DSA)微影工具。DSA利用材料內之自然處理(諸如較佳結合定向(bonding orientation))，以產生有序結構。此等處理之操縱可用於形成條紋且可藉由改變化學物而微調以達成奈米特徵。
具有經顯影抗蝕劑203之基板201隨後可經歷進一步處理，例如，蝕刻或沈積。此等處理可在圖2中未描繪之其他處理工具中發生。此等工具可包含旋塗機(其將抗蝕劑沈積在基板201上)或預焙腔室(其中抗蝕劑在於處理工具220中曝光或顯影之前被加熱)。舉例而言且在不失一般性的情況下，其他工具可包含沈積工具、蝕刻工具、離子植入工具、抗蝕劑塗覆工具、光阻剝離工具、CMP工具，或可針對雙重圖案化層而進一步固化及圖案化抗蝕劑。
控制器230可包括中央處理單元(CPU)231及記憶體232(例如，RAM、DRAM、ROM及類似物)。CPU 231可執行處理控制程式233，其部分可儲存在記憶體232中。記憶體可含有與工具220中發生之處理及/或由一或多個基板201上之分析工具204、210之任一者執行之度量相關之資料236。控制器230亦可包含已知支援電路240，諸如輸入/輸出(I/O)電路241、電源供應器(P/S)242、時鐘(CLK)243及快取記憶體244。控制器230視需要可包含大容量儲存裝置234(諸如磁碟機、CD-ROM機、磁帶機或類似物)以儲存程式及/或資料。控制器230視需要亦可包含顯示單元237及使用者介面單元238，以促進控制器230與使用者之間之互動。顯示單元237亦可為顯示文字、數字或圖形符號之陰極射線管(CRT)或平板螢幕之形式。使用者介面238可包含鍵盤、滑鼠、操縱桿、光筆或其他裝置。先前組件可經由內部系統匯流排250彼此交換信號。控制器230可為在運行如本文所述之本發明之實施例之程式碼時變為專用電腦之通用電腦。
舉例而言，控制器230可整合至處理前分析工具204中。當整合 至處理前分析工具204中時，控制器230可共用組件，諸如但不限於記憶體232、支援電路240及CPU 231。或者，控制器230可整合至處理後分析工具210中。當整合至處理後分析工具210中時，控制器230可共用組件，諸如但不限於記憶體232、支援電路240及CPU 231。在額外實施例中，控制器可為獨立單元。
根據本發明之實施例，處理控制程式233可實施處理控制迴圈，其中按跨基板201之高空間密度獲取之基板幾何資料用於產生將由處理後分析工具210使用之取樣計劃。程式233可使用基板幾何資料以識別歸因於先前處理而具有基板幾何之大變化之基板區域。舉例而言，基板幾何資料可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。程式233隨後可創建取樣計劃，其指示需按更高密度取樣此等區域。程式233隨後可將取樣計劃前饋至處理後分析工具210。在已由處理工具220處理基板後，可由處理後分析工具210執行經修訂取樣計劃以偵測疊對殘留誤差。因此，取自疊對誤差之樣本聚集在最可能包含更高疊對誤差之基板201之區域中。舉例而言且非限制，程式233亦可利用從處理後分析工具210產生之資料以產生高次可校正項，其等隨後被回饋至處理工具220用於後續基板201上。最近節點中之取樣密度已由計算高次可校正項之需要而增大。具有最大基板幾何變化之優先取樣區域减小樣本大小並因此允許更大處理量。
根據本發明之另一實施例，處理控制程式233可實施處理控制迴圈，其中按跨基板201之高空間密度獲取之基板幾何資料用於產生將由處理後分析工具210使用之批取樣計劃。舉例而言，基板幾何資料可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。程式233可使用來自數個晶圓之基板幾何資料以識別歸因於先前處理而具有基板幾何之大變化之 批。程式233隨後可創建批取樣計劃用於檢驗。檢驗步驟通常對每第N批取樣，但是對於存在顯著晶圓幾何變化之基板，檢驗取樣策略可改變為更頻繁或更不頻繁之批取樣。
程式233隨後可將取樣計劃前饋至處理後分析工具210。在基板已由處理工具220處理後，經修訂批取樣計劃可由處理後分析工具210執行以偵測疊對誤差。因此，針對最可能包含較高疊對誤差之批增加疊對目標取樣。舉例而言且非限制，程式233亦可利用從處理後分析工具210產生之資料以產生高次可校正項，其等隨後被回饋至處理工具220用於後續批上。具有最大基板幾何變化之優先取樣批减小樣本大小並因此允許更大處理量。
在額外實施例中，處理控制程式233可實施處理控制迴圈，其中按跨基板201之高空間密度獲取之基板幾何資料用於產生將由處理工具220使用之對準計劃。舉例而言，基板幾何資料可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。程式233可使用基板幾何資料以識別歸因於先前處理而具有基板幾何之最小或最大變化之基板區域。程式233隨後可創建對準計劃，其指示最小幾何變化之此等區域應被用作對準位置。最可能地，對準計劃將使用具有最大幾何變化之區域以計算更佳高次可校正項並改良產品疊對效能。此等位置被選擇，此係因為其等使需由處理工具220在對準基板的同時進行之調整數量最小化。程式233隨後可將對準計劃前饋至處理工具220。
如圖3中所示，處理控制程式233可實施用於處理基板201中之處理控制之方法300。在圖3中，虛線箭頭指示資料流程，且實線箭頭指示基板201流程。根據方法300，在處理前分析工具204中對基板201執行處理前分析304。舉例而言，處理前分析304可包含干涉量測或能夠產生基板幾何資料315之其他適當形式之度量。舉例而言且非限制， 基板幾何資料315可為高次形狀特性，諸如部位平整度、奈米表面構形、邊緣滾偏或翹曲。舉例而言，基板幾何資料315可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。
基板幾何資料315隨後用作取樣計劃產生引擎339之輸入，該取樣計劃產生引擎339可實施為程式233之部分。或者，取樣計劃產生引擎339可完全或部分實施為硬體。舉例而言，取樣計劃產生模組339可使用基板幾何資料315，以藉由識別基板幾何之最大變化所處之基板201上之區域及指派更多取樣區域105至此等區域而產生取樣計劃316。舉例而言，取樣計劃316亦可為批取樣計劃。
取樣計劃316隨後可前饋至處理後分析工具210。舉例而言，處理後分析工具210可為疊對度量工具或適於執行疊對殘留誤差分析之任意其他工具。或者，處理後分析工具可為檢驗或再檢測工具。隨後，基板201被傳送至處理工具220。基板201之處理320在處理工具220中發生。舉例而言，可用步進器處理基板201。或者，可在取樣計劃316產生之前或期間執行基板201之處理320。在處理320後，基板201被運送至處理後分析工具210。當處理後分析工具210具有經處理基板201及取樣計劃316兩者時，隨後處理後工具210如取樣計劃316所指示對基板201執行處理後分析310。舉例而言且非限制，若處理後工具210係疊對工具，且若疊對誤差在預定臨限內，則基板201可被批准繼續處理。若疊對殘留誤差不在預定臨限內，則基板可被識別為需要返工或其可報廢。處理後分析工具210可基於取樣計劃316中其對晶粒之分析而產生高次可校正項341。高次可校正項341回饋至處理工具220用於後續基板上。
在本發明之實施例中，控制器230可整合至處理前分析工具204或處理後分析工具210中。控制器亦可為獨立裝置，例如與分析工具 204、210分開之通用電腦。來自基板201之基板幾何資料315可儲存在處理前分析工具204與控制器230之間共用之記憶體232中。控制器230可從記憶體232存取基板幾何資料315並將其用作取樣計劃產生引擎339之輸入。一旦已產生取樣計劃316，控制器即可發送取樣計劃316至處理後分析工具210。舉例而言且非限制，處理後分析工具210可將取樣計劃316儲存在內部記憶體中，使得其可在相應基板201準備好被取樣時由處理後分析工具210存取取樣計劃316。
在本發明之額外實施例中，控制器230可整合至處理後分析工具210中。控制器230可從處理前分析工具204擷取基板幾何資料315。舉例而言且非限制，處理前分析工具204可將基板幾何資料315儲存在內部記憶體中。控制器230可利用基板幾何資料315作為取樣計劃產生引擎339之輸入以創建取樣計劃316。舉例而言且非限制，取樣計劃316儲存在控制器230與處理後分析工具210之間共用之記憶體232中。一旦需要處理後分析工具210測試相應基板201，處理後分析工具210即可存取所儲存之取樣計劃316。
在本發明之實施例中，由處理工具220處理之基板201之一些或所有可具有為各基板201產生之唯一取樣計劃316。舉例而言，可針對基板201之100%產生唯一取樣計劃316。或者，可僅針對基板201之所選子組產生唯一取樣計劃316。若單個處理工具(或特定工具上之單個處理腔室)具有基板扭曲之可重複圖徵，則其可足以針對基板幾何資料315從該工具(或腔室)量測每批一個基板或每數批量測一個晶圓。在此情况中，可由處理後分析工具310使用從基板幾何資料315產生之取樣計劃316以對來自相同批之每個基板取樣。在一些情況中，工具可具有一個以上夾頭且各夾頭可具有不同圖徵。
如圖4中所示，處理控制程式233可實施用於處理基板201中之處理控制之方法400。在圖4中，虛線箭頭指示資料流程，且實線箭頭指 示基板201流程。根據方法400，在處理前分析工具204中對基板201執行處理前分析404。舉例而言，處理前分析404可包含干涉量測或能夠產生基板幾何資料415之其他適當形式之度量。舉例而言且非限制，基板幾何資料415可為高次形狀特性，諸如部位平整度、奈米表面構形、邊緣滾偏或翹曲。舉例而言，基板幾何資料415可代表前一層與當前層之間之幾何變化(即，相同基板上之兩個幾何量測之差量)或其可為幾何之絕對量測值。
基板幾何資料415隨後用作對準計劃產生引擎439之輸入，該對準計劃產生引擎439可實施為程式233之部分。或者，對準計劃產生引擎439可完全或部分實施為硬體。舉例而言，對準計劃產生模組439可使用基板幾何資料415以藉由識別基板幾何之最小變化所處之基板201上之區域及指派更多對準位置至此等區域而產生對準計劃416。
對準計劃416隨後可前饋至處理工具220。舉例而言，處理工具210可為步進器。隨後，基板201被傳送至處理工具220。基板201之處理420包含根據對準計劃416對準基板。
在本發明之實施例中，控制器230可整合至處理前分析工具204或處理工具220中。控制器亦可為獨立裝置，例如與分析工具204、220分開之通用電腦。來自基板201之基板幾何資料415可儲存在處理前分析工具204與控制器230之間共用之記憶體232中。控制器230可從記憶體232存取基板幾何資料415並將其用作對準計劃產生引擎439之輸入。一旦已產生對準計劃416，控制器即可發送對準計劃416至處理工具220。舉例而言且非限制，處理工具220可將對準計劃416儲存在內部記憶體中，使得可在相應基板201準備好被對準時由處理工具220存取對準計劃416。
在本發明之額外實施例中，控制器230可整合至處理工具220中。控制器220可從處理前分析工具204擷取基板幾何資料415。舉例 而言且非限制，處理前分析工具204可將基板幾何資料415儲存在內部記憶體中。控制器230可利用基板幾何資料415作為對準計劃產生引擎439之輸入以創建對準計劃416。舉例而言且非限制，對準計劃416可儲存在控制器230與處理工具220之間共用之記憶體232中。一旦其被要求對準相應基板201，處理工具210即存取所儲存之對準計劃416。
在本發明之實施例中，由處理工具220處理之基板201之一些或所有可具有為各基板201產生之唯一對準計劃416。舉例而言，唯一對準計劃416可針對基板201之100%產生。或者，唯一對準計劃416可僅針對基板201之所選子組產生。若單個處理工具(或特定工具上之單個處理腔室)具有基板扭曲之可重複圖徵，則其可足以針對基板幾何資料415從該工具(或腔室)每批量測一個基板或每數批量測一個晶圓。在此情况中，從基板幾何資料415產生之對準計劃416可由處理工具220用於對準來自相同批之每個基板。在一些情況中，工具可具有一個以上夾頭且各夾頭可具有不同圖徵。
額外態樣
根據第一額外態樣，一種用於處理複數批基板中之處理控制之方法可包含：a)產生一批取樣計劃，其中藉由自在對第一批基板執行製作處理之前用一第一分析工具執行之該第一批基板內之基板之一者或多者之一或多個分析而導出之基板幾何資訊之變化而判定一批取樣頻率；及b)將該批取樣計劃前饋至一第二分析工具，使得在用一處理工具對該複數批基板執行該製作處理之後，該第二分析工具可根據該批取樣計劃對該複數批基板進行取樣。
在第一額外態樣之方法中，該第一分析工具可經組態以執行干涉量測、橢圓光度法、基於電容之度量或光學聚焦。
在第一額外態樣之方法中，可在該第一批基板內之基板之一者或多者之整個表面內執行用第一分析工具執行之一或多個分析。
在第一額外態樣之方法中，基板幾何資訊可包含高次形狀、部位平整度、奈米表面構形、局部化特徵或邊緣滾偏。
在第一額外態樣之方法中，基板幾何資訊可為介於該第一批基板內之基板之一者或多者之先前處理層與該第一批基板內之基板之一者或多者之將被處理之一層之間之幾何變化。
在第一額外態樣之方法中，該基板幾何資訊可為可用於產生該第一批基板內之基板之一者或多者之表面構形圖之形式。
在第一額外態樣之方法中，對該複數批基板執行之該製作處理係微影處理。在此一情况中，該處理工具可包含掃描器、步進器、電子束微影工具或導向式自組裝工具。
在第一額外態樣之方法中，該製作處理可為拋光處理。在此一情況中，拋光處理可包含化學機械平坦化。
在第一額外態樣之方法中，第二分析工具可經組態以執行疊對、臨界尺寸、散射量測、光學顯微術或掃描電子顯微術。
在第一額外態樣之方法中，該製作處理在產生該批取樣計劃前發生。
在第一額外態樣之方法中，該製作處理可在將該批取樣計劃前饋至第二分析工具之前發生。
在第一額外態樣之方法中，該製作處理可在產生該批取樣計劃或將該批取樣計劃前饋至該第二分析工具的同時發生。
在第一額外態樣之方法中，產生該批取樣計劃可包含：在一控制器處接收自用該第一分析工具執行之一或多個分析而導出之該第一批基板內之基板之一者或多者之幾何資訊；及用該控制器產生批取樣計劃。在此一情况中，該控制器可為第一分析工具之部分。
在第一額外態樣之方法中，前饋批取樣計劃可包含：將該批取樣計劃直接發送至與該第二分析工具相關聯之一控制器。在此一情况 中，該前饋批取樣計劃可包含：經由另一控制器將該批取樣計劃間接發送至與該第二分析工具相關聯之一控制器。該控制器可為該第二分析工具之部分。該取樣計劃可從該控制器之一部分發送至分析工具之一部分。
另一額外態樣(A)包含一種用於處理基板中之處理控制之方法，其包括：a)產生一對準計劃，其中藉由自在對該基板執行一製作處理之前用一第一分析工具執行之該基板之一或多個分析而導出之對基板之基板幾何資訊之變化而判定該基板上之複數個對準位置；及b)將該對準計劃前饋至該處理工具使得複數處理工具可在處理該基板之前實施該對準計劃。
額外態樣(B)包含態樣A之方法，其中該第一分析工具經組態以執行干涉量測、橢圓光度法、基於電容之度量或光學聚焦。
額外態樣(C)包含態樣A之方法，其中在該基板之整個表面內執行用該第一分析工具執行之一或多個分析。
額外態樣(D)包含態樣A之方法，其中該基板幾何資訊包含高次形狀、部位平整度、奈米表面構形、局部化特徵或邊緣滾偏。
額外態樣(E)包含態樣A之方法，其中該基板幾何資訊係該基板之先前處理層與該基板之將處理之一層之間之幾何變化。
額外態樣(F)包含態樣A之方法，其中該基板幾何資訊係可用於產生該基板之表面構形圖之形式。
額外態樣(G)包含態樣A之方法，其中對該基板執行之該製作處理係微影處理。
額外態樣(H)包含態樣G之方法，其中該處理工具包含掃描器、步進器、電子束微影工具或導向式自組裝工具。
額外態樣(I)包含態樣A之方法，其中該製作處理係拋光處理。
額外態樣(J)包含態樣I之方法，其中該拋光處理包含化學機械平坦化。
額外態樣(K)包含態樣A之方法，其中該製作處理在將該取樣計劃前饋至該第二分析工具之前發生。
額外態樣(L)包含態樣A之方法，其中產生該取樣計劃包含：在一控制器處接收自用該第一分析工具執行之一或多個分析而導出之該基板之幾何資訊；及用該控制器產生取樣計劃。
額外態樣(M)包含態樣L之方法，其中該控制器係第一分析工具之部分。
額外態樣(N)包含態樣L之方法，其中前饋該取樣計劃包含：經由另一控制器將取樣計劃間接發送至與該第二分析工具相關聯之一控制器。
上述態樣之所有可藉由經適當組態之設備或編碼有經適當組態之電腦可讀指令之非暫時性可計算可讀媒體實施。
舉例而言，設備可包含一控制器，該控制器耦合至一第一分析工具或一處理工具。該控制器可經組態以：a)產生一對準計劃，其中藉由自在對該基板執行一製作處理之前用第一分析工具執行之該基板之一或多個分析而導出之該基板之基板幾何資訊之變化而判定該基板上之複數個對準位置；及b)將該對準計劃前饋至該處理工具，使得該處理工具可在處理該基板之前實施該對準計劃。
或者，設備可包含一控制器，該控制器耦合至該第一分析工具或該第二分析工具。控制器可經組態以：a)產生一批取樣計劃，其中藉由自在對第一批基板執行一製作處理之前用該第一分析工具執行之該第一批基板內之基板之一者或多者之一或多個分析而導出之基板幾何資訊之變化而判定一批取樣頻率；及b)將批取樣計劃前饋至該第二分析工具使得在用一處理工具對該複數批基板執行該製作處理之後， 該第二分析工具可根據該批取樣計劃對該複數批基板進行取樣。
舉例而言，非暫時性電腦可讀媒體含有用於執行處理基板中之處理控制之程式指令，其中由一電腦系統之一或多個處理器執行該等程式指令導致該一或多個處理器執行方法，其包含：a)產生一對準計劃，其中藉由自在對該基板執行一製作處理之前用一第一分析工具執行之該基板之一或多個分析而導出之該基板之基板幾何資訊之變化而判定該基板上之複數個對準位置；及b)將該對準計劃前饋至該處理工具，使得該處理工具可在處理該基板之前實施該對準計劃。
或者，非暫時性電腦可讀媒體可含有用於執行處理基板中之處理控制之程式指令，其中由一電腦系統之一或多個處理器執行該等程式指令導致該一或多個處理器執行方法，其包含：a)產生一批取樣計劃，其中藉由自在對該第一批基板執行一製作處理之前用一第一分析工具執行之第一批基板內之基板之一者或多者之一或多個分析而導出之基板幾何資訊之變化而判定一批取樣頻率；及b)將該批取樣計劃前饋至一第二分析工具使得在用一處理工具對該複數批基板執行該製作處理之後，該第二分析工具可根據該批取樣計劃對該複數批基板進行取樣。
雖然上文係本發明之較佳實施例之完整描述，但是可使用不同替代例、修改例及等效例。因此，本發明之範疇非參考上文描述判定而是取而代之參考隨附申請專利範圍連同其等之等效物完整範疇而判定。較佳或非較佳之任意特徵可與任意其他較佳或非較佳特徵組合。在下文申請專利範圍中，不定冠詞「一」或「一個」指的是冠詞之後之項目之一者或多者之數量，除非另有明確規定。隨附申請專利範圍不解釋為包含構件加功能限制，除非此一限制在給定申請專利範圍中使用術語「之構件」明確叙述。
201‧‧‧基板
202‧‧‧資料匯流排
203‧‧‧光阻劑
204‧‧‧處理前分析工具
205‧‧‧曝光場
206‧‧‧共同腔室
210‧‧‧處理後分析工具
220‧‧‧半導體處理工具
221‧‧‧置物台
222‧‧‧光源
223‧‧‧對準系統
224‧‧‧曝光隙縫
225‧‧‧加熱元件
226‧‧‧比例光罩
228‧‧‧透鏡
230‧‧‧控制器
231‧‧‧中央處理單元(CPU)
232‧‧‧記憶體
233‧‧‧程式
234‧‧‧大容量儲存裝置
236‧‧‧資料
237‧‧‧顯示單元
238‧‧‧使用者介面單元
240‧‧‧支援電路
241‧‧‧輸入/輸出(I/O)電路
242‧‧‧電源供應器(P/S)
243‧‧‧時鐘(CLK)
244‧‧‧快取記憶體
250‧‧‧內部系統匯流排

Claims (36)

  1. 一種用於處理一基板中之處理控制之方法，其包括：a)產生一取樣計劃，其中藉由自在對該基板執行一製作處理之前用一第一分析工具執行之該基板之一或多個分析而導出之該基板之基板幾何資訊之變化而判定該基板上之一區域之一取樣密度；及b)將該取樣計劃前饋至一第二分析工具，使得在用一處理工具對該基板執行該製作處理之後，該第二分析工具可根據該取樣計劃對該基板進行取樣。
  2. 如請求項1之方法，其中該第一分析工具經組態以執行干涉量測、橢圓光度法、基於電容之度量或光學聚焦。
  3. 如請求項1之方法，其中在該基板之一整個表面內執行用該第一分析工具執行之該一或多個分析。
  4. 如請求項1之方法，其中該基板幾何資訊可包含高次形狀、部位平整度、奈米表面構形、局部化特徵或邊緣滾偏。
  5. 如請求項1之方法，其中該基板幾何資訊係介於該基板之一先前經處理層與該基板之將被處理之一層之間之幾何變化。
  6. 如請求項1之方法，其中該基板幾何資訊係可用於產生該基板之一表面構形圖之一形式。
  7. 如請求項1之方法，其中對該基板執行之該製作處理係一微影處理。
  8. 如請求項7之方法，其中該處理工具包含一掃描器、步進器、電子束微影工具或導向式自組裝工具。
  9. 如請求項1之方法，其中該製作處理係一拋光處理。
  10. 如請求項9之方法，其中該拋光處理包含化學機械平坦化。
  11. 如請求項1之方法，其中該第二分析工具經組態以執行疊對、臨界尺寸、散射量測、光學顯微術或掃描電子顯微術。
  12. 如請求項1之方法，其中該製作處理在產生該取樣計劃前發生。
  13. 如請求項1之方法，其中該製作處理在將該取樣計劃前饋至該第二分析工具前發生。
  14. 如請求項1之方法，其中該製作處理在產生該取樣計劃或將該取樣計劃前饋至該第二分析工具的同時發生。
  15. 如請求項1之方法，其中產生該取樣計劃包含：在一控制器處接收自用該第一分析工具執行之一或多個分析而導出之該基板之幾何資訊；及用該控制器產生該取樣計劃。
  16. 如請求項15之方法，其中該控制器係該第一分析工具之部分。
  17. 如請求項16之方法，其中前饋該取樣計劃包含：將該取樣計劃直接發送至與該第二分析工具相關聯之一控制器。
  18. 如請求項16之方法，其中前饋該取樣計劃包含：經由另一控制器將該取樣計劃間接發送至與該第二分析工具相關聯之一控制器。
  19. 如請求項15之方法，其中該控制器係該第二分析工具之部分。
  20. 如請求項19之方法，其中前饋該取樣計劃包含：將該取樣計劃從該控制器之一部分發送至該第二分析工具之一部分。
  21. 如請求項15之方法，其中該控制器不是該第一分析工具或該第二分析工具之部分。
  22. 一種用於處理複數批基板中之處理控制之方法，其包括：a)產生一批取樣計劃，其中藉由自在對第一批基板執行一製作處理之前用一第一分析工具執行之該第一批基板內之該等基板之一者或多者之一或多個分析而導出之基板幾何資訊之變化而判定一批取樣頻率；及 b)將該批取樣計劃前饋至一第二分析工具，使得在用一處理工具對該複數批基板執行該製作處理之後，該第二分析工具可根據該批取樣計劃對該複數批基板進行取樣。
  23. 一種用於處理一基板中之處理控制之方法，其包括：a)產生一對準計劃，其中藉由自在對該基板執行一製作處理之前用一第一分析工具執行之該基板之一或多個分析而導出之該基板之基板幾何資訊之變化而判定該基板上之複數個對準位置；及b)將該對準計劃前饋至一處理工具使得該處理工具可在處理該基板之前實施該對準計劃。
  24. 一種用於執行處理一基板中之處理控制之設備，其包括：一控制器，其耦合至一第一分析工具或一第二分析工具，其中該控制器經組態以：在藉由一處理工具對該基板執行一製作處理之前從該第一分析工具擷取基板幾何資料；產生一取樣計劃，其中藉由該基板幾何資料之變化而判定該基板上之一區域之一取樣密度；及將該取樣計劃前饋至該第二分析工具，使得在用該處理工具對該基板執行該製作處理之後，該第二分析工具可根據該取樣計劃對該基板進行取樣。
  25. 如請求項24之設備，其中控制器係該第一分析工具之部分。
  26. 如請求項24之設備，其中該控制器係該第二分析工具之部分。
  27. 如請求項24之設備，其中該控制器係與該分析工具或再檢測工具分開。
  28. 如請求項24之設備，其中由該第一分析工具執行之該度量包含干涉量測、橢圓光度法或基於電容之度量。
  29. 如請求項24之設備，其中該基板幾何資料包含高次形狀、部位平整度、奈米表面構形、局部化特徵或邊緣滾偏。
  30. 如請求項24之設備，其中該基板幾何資訊係可用於產生該基板 之一表面構形圖之一形式。
  31. 如請求項24之設備，其中該處理工具係一微影工具。
  32. 如請求項31之設備，其中該微影工具包含一掃描器、步進器、電子束微影工具或導向式自組裝工具。
  33. 如請求項24之設備，其中該處理工具係一拋光工具。
  34. 如請求項33之設備，其中該拋光工具包含一化學機械拋光工具。
  35. 如請求項24之設備，其中由該第二分析工具執行之該一或多個分析包含：疊對、臨界尺寸、散射量測、光學顯微術或掃描電子顯微術。
  36. 一種包含用於執行處理一基板中之處理控制之程式指令之非暫時性電腦可讀媒體，其中由一電腦系統之一或多個處理器執行該等程式指令導致該一或多個處理器執行用於處理一基板中之處理控制之方法，該方法包括：a)產生一取樣計劃，其中藉由自在對該基板執行一製作處理之前用一第一分析工具執行之一或多個分析而導出之該基板之幾何資訊之該變化而判定該基板上之一區域之一取樣密度；及b)將該取樣計劃前饋至一第二分析工具，使得在用一處理工具對該基板執行該製作處理之後，該第二分析工具可根據該取樣計劃對該基板進行取樣。
TW102116758A 2012-05-18 2013-05-10 使用基板幾何以判定基板分析取樣之方法及裝置 TWI603422B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/475,402 US9588441B2 (en) 2012-05-18 2012-05-18 Method and device for using substrate geometry to determine optimum substrate analysis sampling

Publications (2)

Publication Number Publication Date
TW201351556A true TW201351556A (zh) 2013-12-16
TWI603422B TWI603422B (zh) 2017-10-21

Family

ID=48614130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116758A TWI603422B (zh) 2012-05-18 2013-05-10 使用基板幾何以判定基板分析取樣之方法及裝置

Country Status (5)

Country Link
US (1) US9588441B2 (zh)
EP (1) EP2850494A2 (zh)
KR (1) KR101907245B1 (zh)
TW (1) TWI603422B (zh)
WO (1) WO2013173468A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621001B (zh) * 2014-06-11 2018-04-11 蘇鴻德 藉由單變數控制單元達成多變數控制之控制器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2009853A (en) 2011-12-23 2013-06-26 Asml Netherlands Bv Methods and apparatus for measuring a property of a substrate.
US9059037B2 (en) * 2013-05-31 2015-06-16 Globalfoundries Inc. Methods for overlay improvement through feed forward correction
US9646896B2 (en) * 2013-07-12 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Lithographic overlay sampling
US10401279B2 (en) * 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
US9518932B2 (en) 2013-11-06 2016-12-13 Kla-Tencor Corp. Metrology optimized inspection
US9286675B1 (en) 2014-10-23 2016-03-15 Applied Materials Israel Ltd. Iterative defect filtering process
US10430719B2 (en) 2014-11-25 2019-10-01 Stream Mosaic, Inc. Process control techniques for semiconductor manufacturing processes
KR102521159B1 (ko) 2014-11-25 2023-04-13 피디에프 솔루션즈, 인코포레이티드 반도체 제조 공정을 위한 개선된 공정 제어 기술
US10365225B1 (en) * 2015-03-04 2019-07-30 Kla-Tencor Corporation Multi-location metrology
JP6437387B2 (ja) * 2015-05-25 2018-12-12 東芝メモリ株式会社 基板平坦化方法
JP6489999B2 (ja) 2015-11-19 2019-03-27 東芝メモリ株式会社 位置合わせ方法およびパターン形成システム
US10234401B2 (en) * 2016-02-22 2019-03-19 Qoniac Gmbh Method of manufacturing semiconductor devices by using sampling plans
WO2017194289A1 (en) * 2016-05-12 2017-11-16 Asml Netherlands B.V. Method of obtaining measurements, apparatus for performing a process step and metrology apparatus
US10190991B2 (en) 2016-11-03 2019-01-29 Applied Materials Israel Ltd. Method for adaptive sampling in examining an object and system thereof
JP2018159875A (ja) * 2017-03-23 2018-10-11 東芝メモリ株式会社 半導体装置の製造システム及び半導体装置の製造方法
US11029673B2 (en) 2017-06-13 2021-06-08 Pdf Solutions, Inc. Generating robust machine learning predictions for semiconductor manufacturing processes
US11022642B2 (en) 2017-08-25 2021-06-01 Pdf Solutions, Inc. Semiconductor yield prediction
US11029359B2 (en) 2018-03-09 2021-06-08 Pdf Solutions, Inc. Failure detection and classsification using sensor data and/or measurement data
US11775714B2 (en) 2018-03-09 2023-10-03 Pdf Solutions, Inc. Rational decision-making tool for semiconductor processes
US10777470B2 (en) 2018-03-27 2020-09-15 Pdf Solutions, Inc. Selective inclusion/exclusion of semiconductor chips in accelerated failure tests
US11900026B1 (en) * 2019-04-24 2024-02-13 X Development Llc Learned fabrication constraints for optimizing physical devices
CN113034424A (zh) * 2019-12-24 2021-06-25 中强光电股份有限公司 模型训练方法与电子装置
US11853042B2 (en) * 2021-02-17 2023-12-26 Applied Materials, Inc. Part, sensor, and metrology data integration
US20240038558A1 (en) * 2022-07-26 2024-02-01 Kla Corporation Metrology sampling plans for only out of specification detection

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750141A (en) 1985-11-26 1988-06-07 Ade Corporation Method and apparatus for separating fixture-induced error from measured object characteristics and for compensating the measured object characteristic with the error, and a bow/warp station implementing same
US5248889A (en) 1990-08-14 1993-09-28 Tencor Instruments, Inc. Laser apparatus and method for measuring stress in a thin film using multiple wavelengths
US5134303A (en) 1990-08-14 1992-07-28 Flexus, Inc. Laser apparatus and method for measuring stress in a thin film using multiple wavelengths
JPH0526349A (ja) 1991-07-19 1993-02-02 Riken Corp 内燃機関のオイルリング
US5661408A (en) * 1995-03-01 1997-08-26 Qc Solutions, Inc. Real-time in-line testing of semiconductor wafers
US5586059A (en) 1995-06-07 1996-12-17 Advanced Micro Devices, Inc. Automated data management system for analysis and control of photolithography stepper performance
DE19602445A1 (de) 1996-01-24 1997-07-31 Nanopro Luftlager Produktions Vorrichtung und Verfahren zum Vermessen von zwei einander gegenüberliegenden Oberflächen eines Körpers
US5805290A (en) 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
US6023338A (en) 1996-07-12 2000-02-08 Bareket; Noah Overlay alignment measurement of wafers
US5912738A (en) 1996-11-25 1999-06-15 Sandia Corporation Measurement of the curvature of a surface using parallel light beams
US6031611A (en) 1997-06-03 2000-02-29 California Institute Of Technology Coherent gradient sensing method and system for measuring surface curvature
US5898106A (en) 1997-09-25 1999-04-27 Digital Instruments, Inc. Method and apparatus for obtaining improved vertical metrology measurements
US5919714A (en) 1998-05-06 1999-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented box-in-box for improving back end overlay measurement
JP2003500847A (ja) 1999-05-20 2003-01-07 マイクロニック レーザー システムズ アクチボラゲット リソグラフィに於ける誤差低減方法
JP2001332609A (ja) 2000-03-13 2001-11-30 Nikon Corp 基板保持装置及び露光装置
AU2001259504A1 (en) * 2000-05-24 2001-12-03 Semitool, Inc. Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6503767B2 (en) 2000-12-19 2003-01-07 Speedfam-Ipec Corporation Process for monitoring a process, planarizing a surface, and for quantifying the results of a planarization process
DE10229818A1 (de) 2002-06-28 2004-01-15 Carl Zeiss Smt Ag Verfahren zur Fokusdetektion und Abbildungssystem mit Fokusdetektionssystem
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US6912435B2 (en) 2002-08-28 2005-06-28 Inficon Lt Inc. Methods and systems for controlling reticle-induced errors
US8017411B2 (en) 2002-12-18 2011-09-13 GlobalFoundries, Inc. Dynamic adaptive sampling rate for model prediction
US6847458B2 (en) 2003-03-20 2005-01-25 Phase Shift Technology, Inc. Method and apparatus for measuring the shape and thickness variation of polished opaque plates
US6766214B1 (en) 2003-04-03 2004-07-20 Advanced Micro Devices, Inc. Adjusting a sampling rate based on state estimation results
US6859746B1 (en) 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US7250237B2 (en) 2003-12-23 2007-07-31 Asml Netherlands B.V. Optimized correction of wafer thermal deformations in a lithographic process
JP2005233928A (ja) 2004-01-23 2005-09-02 Horiba Ltd 基板検査装置
US7033903B2 (en) * 2004-02-18 2006-04-25 United Microelectronics Corp. Method and apparatus for forming patterned photoresist layer
US7126668B2 (en) 2004-04-28 2006-10-24 Litel Instruments Apparatus and process for determination of dynamic scan field curvature
US7363173B2 (en) 2004-06-01 2008-04-22 California Institute Of Technology Techniques for analyzing non-uniform curvatures and stresses in thin-film structures on substrates with non-local effects
GB0510497D0 (en) 2004-08-04 2005-06-29 Horiba Ltd Substrate examining device
US7519447B1 (en) * 2004-10-05 2009-04-14 Advanced Micro Devices, Inc. Method and apparatus for integrating multiple sample plans
US7239368B2 (en) 2004-11-29 2007-07-03 Asml Netherlands B.V. Using unflatness information of the substrate table or mask table for decreasing overlay
JP2006278767A (ja) 2005-03-29 2006-10-12 Toshiba Corp オーバーレイ制御システム及びオーバーレイ制御方法
US7161669B2 (en) 2005-05-06 2007-01-09 Kla- Tencor Technologies Corporation Wafer edge inspection
US7184853B2 (en) 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
CN101238384B (zh) 2005-07-08 2012-01-18 罗格·贝克尔 射频识别（rfid）标签及技术
EP1744217B1 (en) 2005-07-12 2012-03-14 ASML Netherlands B.V. Method of selecting a grid model for correcting grid deformations in a lithographic apparatus and lithographic assembly using the same
WO2007103566A2 (en) * 2006-03-09 2007-09-13 Ultratech, Inc. Determination of lithography misalignment based on curvature and stress mapping data of substrates
US8175831B2 (en) 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US8111376B2 (en) 2007-05-30 2012-02-07 Kla-Tencor Corporation Feedforward/feedback litho process control of stress and overlay
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
DE102008044646B4 (de) * 2008-08-27 2011-06-22 Siltronic AG, 81737 Verfahren zur Herstellung einer Halbleiterscheibe
US8065109B2 (en) 2008-08-28 2011-11-22 Kla-Tencor Corporation Localized substrate geometry characterization
US8039397B2 (en) * 2008-11-26 2011-10-18 Applied Materials, Inc. Using optical metrology for within wafer feed forward process control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621001B (zh) * 2014-06-11 2018-04-11 蘇鴻德 藉由單變數控制單元達成多變數控制之控制器

Also Published As

Publication number Publication date
WO2013173468A3 (en) 2014-03-27
US9588441B2 (en) 2017-03-07
KR20150013699A (ko) 2015-02-05
WO2013173468A2 (en) 2013-11-21
US20130310966A1 (en) 2013-11-21
TWI603422B (zh) 2017-10-21
KR101907245B1 (ko) 2018-10-11
EP2850494A2 (en) 2015-03-25

Similar Documents

Publication Publication Date Title
TWI603422B (zh) 使用基板幾何以判定基板分析取樣之方法及裝置
US11106142B2 (en) Metrology recipe selection
US11320745B2 (en) Measuring a process parameter for a manufacturing process involving lithography
US9940703B2 (en) Method of measuring a property of a target structure, inspection apparatus, lithographic system and device manufacturing method
CN107924140B (zh) 测量光刻工艺参数的方法和设备、衬底以及该方法中使用的图案化装置
KR102349124B1 (ko) 측정 방법 및 장치
US10394135B2 (en) Method and apparatus for measuring a parameter of a lithographic process, computer program products for implementing such methods and apparatus
TWI646409B (zh) 位階感測器設備、測量橫跨基板之構形變化的方法、測量關於微影製程的物理參數之變化的方法及微影設備
US10747124B2 (en) Method of measuring a target, metrology apparatus, polarizer assembly
KR102217214B1 (ko) 성능 파라미터의 핑거프린트를 결정하는 장치 및 방법
KR102353128B1 (ko) 기판 내의 응력을 결정하는 방법들, 리소그래피 공정을 제어하는 제어 시스템, 리소그래피 장치 및 컴퓨터 프로그램 제품
EP3457213A1 (en) Methods and apparatus for use in a device manufacturing method
US10831111B2 (en) Metrology method and lithographic method, lithographic cell and computer program
TW201928379A (zh) 用於控制製造設備之方法及其相關設備
KR20220132634A (ko) 국부 균일성 메트릭을 추론하는 방법