TW201334649A - 堆疊式基板結構 - Google Patents

堆疊式基板結構 Download PDF

Info

Publication number
TW201334649A
TW201334649A TW101104028A TW101104028A TW201334649A TW 201334649 A TW201334649 A TW 201334649A TW 101104028 A TW101104028 A TW 101104028A TW 101104028 A TW101104028 A TW 101104028A TW 201334649 A TW201334649 A TW 201334649A
Authority
TW
Taiwan
Prior art keywords
substrate
frame
solder
stacked
barrier
Prior art date
Application number
TW101104028A
Other languages
English (en)
Other versions
TWI433618B (zh
Inventor
Tsung-Jung Cheng
Original Assignee
Universal Scient Ind Shanghai
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai, Universal Global Scient Ind Co filed Critical Universal Scient Ind Shanghai
Priority to TW101104028A priority Critical patent/TWI433618B/zh
Priority to US13/470,301 priority patent/US8767409B2/en
Priority to DE102012104220.9A priority patent/DE102012104220B4/de
Priority to FR1255347A priority patent/FR2986689B1/fr
Publication of TW201334649A publication Critical patent/TW201334649A/zh
Application granted granted Critical
Publication of TWI433618B publication Critical patent/TWI433618B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提出一種堆疊式基板結構，其包含一基板單元、一第一框體、一導電體單元及一阻擋體單元。基板單元具有一第一基板及一第二基板，第一框體位於第一基板及第二基板之間，導電體單元具有多個第一導電體及多個第二導電體，多個第一導電體分別透過焊錫而達成連接第一基板及第一框體，多個第二導電體分別透過焊錫而達成連接第二基板及第一框體，第一導電體則電性連接第二導電體。阻擋體單元具有一第一阻擋體及一第二阻擋體，第一阻擋體圍繞多個第一導電體的外圍，第二阻擋體圍繞多個第二導電體的外圍，且第一阻擋體透過焊錫而密合於第一基板與第一框體之間，第二阻擋體透過焊錫而密合於第二基板與第一框體之間。

Description

堆疊式基板結構
本發明在於提供一種基板結構，尤指一種用於印刷電路板的堆疊式基板結構。
隨著電子消費產品的快速發展，各種因應消費者不同需求的電子產品也跟著不斷地推陳出新。為了使一般電子產品的功能更加強大，並進一步吸引消費者購買慾望，電子產品將逐漸朝輕薄短小化發展，因而所使用的印刷電路板也就朝向高密度設計佈局、堆疊多層結構、微縮尺寸、不斷增加功能及薄板化來設計。所以如何在印刷電路板設計過程中充分考量到電性連接的良好性，以及確保訊號完整，不會產生電路異常或訊號傳送不良，已經成為現在印刷電路板的重點。
請參考圖1所示，第一基板11及第二基板12上設計佈局出多個電子元件13，當第一基板11及第二基板12進行堆疊時，為防止第一基板11的電子元件13與第二基板12的電子元件13產生接觸而造成電路短路，此時會在第一基板11及第二基板12之間設置一框體14，框體14的形狀為中空形狀，以使該第一基板11及第二基板12之間具有一容置空間，讓第一基板11的電子元件13與第二基板12的電子元件13容置於其中。並且框體14上下分別具有多個焊墊15，第一基板11透過焊墊15、焊錫16及框體14而與第二基板12達成電性連接。
在習知的conformal shielding技術中，將第一基板11與框體14結合及第二基板12與框體14結合且設置封裝層後(未標示封裝層)，為防止後續的導電層塗佈製程時，導電物質滲透進入第一基板11與框體14之間及第二基板12與框體14之間，因此會在第一基板11與框體14之間及第二基板12與框體14之間注入絕緣的膠體17，膠體17可為環氧樹脂或熱固性膠體等，以使膠體17封閉焊墊15的外圍及第一、第二基板與框體14之間的縫隙，而達到阻絕後續的導電層塗佈製程時導電物質與焊墊15接觸。然而，由於注入膠體17的製程，需多花幾道製程步驟，不符合經濟成本，且注膠過程中需掌控注膠的進行，過程不容易控制。因此，提出能簡化製程步驟及不用注膠的製程，將能大幅提高生產效率。
本發明目的在於使用焊墊圍設於基板與框體之間，來取代習知技術的膠體，如此一來即可不需另外進行注膠的製程，可簡化製程步驟，增加生產的效率。
本發明提出一種堆疊式基板結構，其包含一基板單元、一第一框體、一導電體單元及一阻擋體單元。基板單元具有一第一基板及一第二基板，第一基板及第二基板分別具有多個電子元件，第一框體位於第一基板及第二基板之間。導電體單元具有多個第一導電體及多個第二導電體，第一導電體連接第一基板及第一框體，第二導電體連接第二基板及第一框體，第一導電體則電性連接第二導電體。阻擋體單元具有一第一阻擋體及一第二阻擋體，第一阻擋體圍繞多個第一導電體的外圍，第二阻擋體圍繞多個第二導電體的外圍，且第一阻擋體透過焊錫與第一導電體密合於第一基板與第一框體之間，第二阻擋體透過焊錫與第二導電體密合於第二基板與第一框體之間。本發明係使用焊錫(如含有錫、銀或銅之金屬合金)並透過基板上第一導電體及第二導電體，與框體上的第一導電體及第二導電體，經SMT製程電性連接而成。
本發明另提出一種堆疊式基板結構，其包含一第一基板、一第一框體、多個第一導電體及一第一阻擋體，第一基板具有多個電子元件，第一框體位於第一基板的一側，多個第一導電體連接第一基板及第一框體，第一阻擋體圍繞多個第一導電體的外圍，且第一阻擋體透過焊錫而密合於第一基板與第一框體之間。本發明係使用焊錫(如含有錫、銀或銅之金屬合金)並透過基板上第一導電體，與框體上的第一導電體，經SMT製程電性連接而成。
綜上所述，本發明的堆疊式基板結構由於將阻擋體設置於基板及框體之間，可充分防止在後續的導電層塗佈製程中，導電物質滲透進入基板及框體之間，可減少電路短路或異常的情況發生。另外，阻擋體及導電體可於同一製程中製作，以取代習知技術的膠體，因此可不需另外進行注膠的製程，可簡化製程步驟，並能大幅提高生產效率。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
 [第一實施例]
請參考圖2及圖3所示，一種堆疊式基板結構2，其包含一基板單元20、一第一框體25、一導電體單元27及一阻擋體單元28。首先，基板單元20具有一第一基板21及一第二基板22，如圖2(a)所示即為第一基板21，圖2(c)所示即為第二基板22，第一基板21位於第二基板22的上方，第一基板21及第二基板22上分別具有多個電子元件24，第一基板21及第二基板22可為印刷電路板。
其中，可於第一基板21及第二基板22之間設置一第一框體25，如圖2(b)所示即為第一框體25，也就是說，第一基板21堆疊於第一框體25的上方，第二基板22設置於第一框體25的下方，而形成疊層的結構。在本實施例中，第一框體25可為方形的形狀，然而第一框體25也可為多邊形或圓弧形，第一框體25的形狀並不加以限定。並且，第一框體25為中空的型態，因此第一基板21與第二基板22之間會經由第一框體25而架設出一容置空間，以容置第一基板21及第二基板22的電子元件24，且第一框體25可因實際需求而設計成使第一基板21及第二基板22電性連接。
導電體單元27具有多個第一導電體271及多個第二導電體272，多個第一導電體271位於第一基板21及第一框體25之間，多個第二導電體272位於第二基板22及第一框體25之間，因此，第一導電體271電性連接第一基板21及第一框體25，第二導電體272電性連接第二基板22及第一框體25。其中，第一基板21上的第一導電體271及第二基板上的第二導電體272分別以焊錫29(含有錫、銀或銅的金屬合金)與第一框體25上下兩側的第一導電體271與第二導電體272，經SMT製程電性連接而成，第一導電體271及第二導電體272例如可為焊墊。
另外，由於第一框體25具有導電及訊號傳輸的性質，以使得第一導電體271電性連接第二導電體272。因此，當電路訊號從第一基板21傳輸出來，透過第一導電體271到達第一框體25，再經由第一框體25將電路訊號傳輸至第二導電體272，最後由第二導電體272將電路訊號傳輸至第二基板22上。然而，也可為另一種方向的電路訊號傳輸方式，亦即電路訊號可從第二基板22傳輸出來，再依序通過第二導電體272、第一框體25及第一導電體271而到達第一基板21。除此之外，第一框體25也可具有電路設計的功能，以使得第一框體25可同時具有電路訊號傳輸及電路設計的效果，然而第一框體25的功能不加以限定。
阻擋體單元28具有第一阻擋體281及第二阻擋體282，本發明第一阻擋體281及第二阻擋體282為環繞框體與基板四周連續型態之焊墊。第一阻擋體281圍繞在多個第一導電體271的外圍，且第一阻擋體281透過焊錫29密合於第一基板21與第一框體25之間。第二阻擋體282圍繞在多個第二導電體272的外圍，且第二阻擋體282透過焊錫29密合於第二基板22與第一框體25之間。透過第一阻擋體281及第二阻擋體282與焊錫29的結合，可使得第一基板21及第二基板22與第一框體25之間呈現為封閉的狀態，以阻絕其他物質滲透進入。
堆疊式基板結構2的製造方式，首先，請復參考圖2所示，將第一導電體271及第一阻擋體281形成於第一基板21的下側面，且第一導電體271及第一阻擋體281亦形成於第一框體25的上側面。以及，將第二導電體272及第二阻擋體282形成於第一框體25的下側面(圖未標示)，第二導電體272及第二阻擋體282亦形成於第二基板22的上側面。其中，形成上述導電體及阻擋體的方式，是透過分別於基板或框體的周邊位置上印製焊錫29，焊錫29位於基板及框體上的位置相互對應，再將上述第一及第二導電體271、272與第一及第二阻擋體281、282接合於焊錫29上，因此第一及第二導電體271、272的位置可分別相互對應，第一及第二阻擋體281、282的位置也可分別相互對應，之後經由迴焊(Reflow)製程使得焊錫29形成固態，即可將導電體與阻擋體固定於基板及框體的預定位置上。
接下來，印製焊錫29與組裝基板及框體的方式可參考下列所述，然而印製焊錫29與組裝基板及框體的方式不以下列所述為限。
請參考圖4A所示，可先在第二基板22上的第二導電體272的表面及第二阻擋體282的表面印製焊錫29。接下來，如圖4B所示，將第二基板22及第一框體25進行堆疊，讓第二導電體272及第二阻擋體282分別透過焊錫29接合。之後，進行迴焊製程，亦即將其置入高溫爐(例如可為IR爐)內加熱，以溫度範圍150℃至300℃之間，較佳溫度為230℃進行迴焊製程，而後再冷卻至室溫。透過迴焊製程及冷卻至室溫後，可使得焊錫29形成為固態，以使第二導電體272透過焊錫29達成連接第二基板22及第一框體25，以及第二阻擋體282透過焊錫29達成密合於第二基板22及第一框體25之間。
請參考圖4C所示，接下來，可於第一框體25上的第一導電體271的表面及第一阻擋體281的表面印製焊錫29。再來，請參考圖4D所示，將第一基板21及第一框體25進行堆疊，讓第一導電體271及第一阻擋體281分別透過焊錫29接合。之後，透過迴焊製程及冷卻至室溫後，可使得焊錫29形成為固態，以使第一導電體271透過焊錫29達成連接第一基板21及第一框體25，以及第一阻擋體281透過焊錫29達成密合於第一基板21及第一框體25之間。然而，亦可改變順序，依序為先印製焊錫29於第一基板21上的第一導電體271及第一阻擋體281，再堆疊第一基板21及第一框體25並進行迴焊製程，接下來進行印製焊錫29於第一框體25上的第二導電體272及第二阻擋體282，之後堆疊第二基板22及第一框體25並進行迴焊製程，然而其順序並不加以限定。
由第一實施例可得知，舉凡於印刷電路板上的基板與框體之間使用阻擋體，以防止後續導電層塗佈製程中的導電物質滲透進入，皆為第一實施例的延伸，然而並不限定基板及框體的數量，亦不限定基板及框體位於印刷電路板的相對位置。
除此之外，如圖5所示，更可在第一基板21上設置一封裝層30以保護第一基板21及電子元件24，封裝層30可為不同種類之封裝材料，例如：熱固性膠體或環氧樹脂等。之後，如圖6所示，可設置電磁屏蔽單元40於封裝層30的外表面及堆疊式基板結構2的側表面，其中電磁屏蔽單元40為導電物質，其可透過濺鍍、化學鍍膜、電鍍、氣相沉積或塗佈的製程而形成，其可以達到電磁屏蔽的效果。
[第二實施例]
請參考圖7及圖8所示，第二實施例的堆疊式基板結構2可由第一實施例延伸而出，亦即可於第一實施例的結構再繼續堆疊一層基板及框體，所以第二基板22的下方可再設置一第二框體26及一第三基板23，以使得堆疊式基板結構2為三層基板及二個框體所堆疊而成。如圖7(a)所示即為第一基板，圖7(b)所示即為第一框體，圖7(c)所示即為第二基板，圖7(d)所示即為第二框體，圖7(e)所示即為第三基板。
更進一步地說，可在第二基板22的下側面設置第二導電體272及焊錫29連接第二框體26，第二框體26再透過第三導電體273及焊錫29連接第三基板23，而形成疊層的結構。其中，在第二基板22及第二框體26之間設置第二阻擋體282及焊錫29，其圍繞在多個第二導電體272的外圍，第二框體26及第三基板23之間設置第三阻擋體283及焊錫29，其圍繞在多個第三導電體273的外圍，以使第二實施例的堆疊式基板結構2的基板與框體之間皆有阻擋體以阻絕其他物體滲入。本實施例中第三阻擋體283為環繞基板與框體四周連續型態之焊墊。
其中，第二實施例的堆疊式基板結構2的製造方式可參考第一實施例，亦即可將第一導電體271、第二導電體272及第三導電體273分別設置於框體及基板上，且第一阻擋體281、第二阻擋體282及第三阻擋體283分別設置於框體及基板上。再透過選擇性地於第一導電體271的表面、第二導電體272的表面及第三導電體273的表面印製焊錫29，以及選擇性地於第一阻擋體281的表面、第二阻擋體282的表面及第三阻擋體283的表面印製焊錫29，之後進行堆疊第一基板21、第二基板22及第三基板23，然而其堆疊順序並不加以限定。接下來透過迴焊製程之後冷卻至室溫使得焊錫29形成固態，以使第一導電體271、第二導電體272及第三導電體273透過焊錫29分別連接基板及框體，第一阻擋體281、第二阻擋體282及第三阻擋體283則分別圍繞在多個第一導電體271、多個第二導電體272及多個第三導電體273的外圍，並透過焊錫29密合於基板及框體之間。
因此，可由第二實施例延伸而出其他實施例，亦即可於第三基板23再繼續堆疊至少一個以上的基板及框體，以形成堆疊四層以上基板的堆疊式基板結構2，並且堆疊基板的數量可視需求來決定，並不予以限定。
之後，更可在第一基板21上設置一封裝層30以保護第一基板21及第三基板23，封裝層30可為不同種類之封裝材料，例如：熱固性膠體或環氧樹脂等。並且可再設置電磁屏蔽單元40於封裝層30的外表面及堆疊式基板結構2的側表面，其中電磁屏蔽單元40為導電物質，其可透過濺鍍、化學鍍膜、電鍍、氣相沉積或塗佈的製程而形成，其可以達到電磁屏蔽的效果。
[第三實施例]
請參考圖9及圖10所示，第三實施例的堆疊式基板結構2包含一第一基板21、一第一框體25、多個第一導電體271及一第一阻擋體281。如圖9(a)所示為第一基板，圖9(b)所示為第一框體。首先，第一基板21可為印刷電路板，第一框體25位於第一基板21的一側，第一框體25可為中空形狀，故能容置第一基板21的電子元件24，且第一框體25可具有導電及訊號傳輸的性質。
其中，多個第一導電體271連接第一基板21及第一框體25，第一導電體271透過焊錫29(含有錫、銀或銅的金屬合金)與第一框體25上的第一導電體271，經SMT製程電性連接而成，第一導電體271可為焊墊。另外，第一阻擋體281則圍繞在多個第一導電體271的外圍，因而第一阻擋體281是透過焊錫29密合於第一基板21及第一框體25之間，且本實施例中第一阻擋體281為環繞基板與框體四周連續型態之焊墊。
第三實施例的堆疊式基板結構2的製造方式可參考第一實施例，亦即可將第一導電體271分別設置於第一基板21及第一框體25上，且第一阻擋體281分別設置於第一基板21及第一框體25上。之後，選擇性地於第一導電體271的表面印製焊錫29，以及選擇性地於第一阻擋體281的表面印製焊錫29，再堆疊第一基板21及第一框體25，接下來透過迴焊製程之後冷卻至室溫使得焊錫29形成固態，以使第一導電體271透過焊錫29連接第一基板21及第一框體25，第一阻擋體281則圍繞在多個第一導電體271的外圍，並且透過焊錫29密合於第一基板21及第一框體25之間。
之後，更可在第一基板21上設置一封裝層30以保護第一基板21及電子元件24，封裝層30可為不同種類之封裝材料，例如：熱固性膠體或環氧樹脂等。並且可再設置電磁屏蔽單元40於封裝層30的外表面及堆疊式基板結構2的側表面，其中電磁屏蔽單元40為導電物質，其可透過濺鍍、化學鍍膜、電鍍、氣相沉積或塗佈的製程而形成，其可以達到電磁屏蔽的效果。
綜上所述，本發明具有下列諸項優點：
1.本發明的堆疊式基板結構由於將阻擋體設置於基板及框體之間，可充分防止在後續的導電層塗佈製程中，導電物質滲透進入基板及框體之間，可減少電路短路或異常的情況發生。
2.　本發明由於將阻擋體及導電體可於同一製程中製作，取代習知技術的膠體，因此可不需另外進行注膠的製程，可簡化製程步驟，並能大幅提高生產效率。
惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明的專利保護範圍，故舉凡運用本發明說明書及圖式內容所為的等效變化，均同理皆包含於本發明的權利保護範圍內，合予陳明。
 [習知技術]
1．．．堆疊式基板結構
11．．．第一基板
12．．．第二基板
13．．．電子元件
14．．．框體
15．．．焊墊
16．．．焊錫
17．．．膠體
[本發明]
2．．．堆疊式基板結構
20．．．基板單元
21．．．第一基板
22．．．第二基板
23．．．第三基板
24．．．電子元件
25．．．第一框體
26．．．第二框體
27．．．導電體單元
271．．．第一導電體
272．．．第二導電體
273．．．第三導電體
28．．．阻擋體單元
281．．．第一阻擋體
282．．．第二阻擋體
283．．．第三阻擋體
29．．．焊錫
30．．．封裝層
40．．．電磁屏蔽單元
圖1為習知技術的堆疊式基板結構的剖面示意圖。
圖2為本發明的堆疊式基板結構第一實施例的分解示意圖。
圖3為本發明的堆疊式基板結構第一實施例的剖面示意圖。
圖4A為本發明的堆疊式基板結構的印製焊錫於第二基板的第二導電體及第二阻擋體上的剖面示意圖。
圖4B為本發明的堆疊式基板結構的組合第一框體及第二基板之後的剖面示意圖。
圖4C為本發明的堆疊式基板結構的印製焊錫於第一框體的第一導電體及第一阻擋體上的剖面示意圖。
圖4D為本發明的堆疊式基板結構的組合第一框體及第一基板之後的剖面示意圖。
圖5為本發明的堆疊式基板結構的增加封裝層的剖面示意圖。
圖6為本發明的堆疊式基板結構的增加電磁屏蔽單元的剖面示意圖。
圖7為本發明的堆疊式基板結構第二實施例的分解示意圖。
圖8為本發明的堆疊式基板結構第二實施例的剖面示意圖。
圖9為本發明的堆疊式基板結構第三實施例的分解示意圖。
圖10為本發明的堆疊式基板結構第三實施例的剖面示意圖。
2．．．堆疊式基板結構
20．．．基板單元
21．．．第一基板
22．．．第二基板
24．．．電子元件
25．．．第一框體
27．．．導電體單元
271．．．第一導電體
272．．．第二導電體
28．．．阻擋體單元
281．．．第一阻擋體
282．．．第二阻擋體
29．．．焊錫

Claims (10)

  1. 一種堆疊式基板結構，其包含：一基板單元，其具有一第一基板及一第二基板，該第一基板及該第二基板分別具有多個電子元件；一第一框體，其位於該第一基板及該第二基板之間；一導電體單元，其具有多個透過焊錫而達成連接該第一基板及該第一框體的第一導電體與多個透過焊錫而達成連接該第二基板及該第一框體的第二導電體，該些第一導電體分別電性連接該些第二導電體；以及一阻擋體單元，其具有一圍繞該些第一導電體的第一阻擋體及一圍繞該些第二導電體的第二阻擋體，且該第一阻擋體透過焊錫而密合於該第一基板與該第一框體之間，該第二阻擋體透過焊錫而密合於該第二基板與該第一框體之間。
  2. 如申請專利範圍第1項所述的堆疊式基板結構，其中該第一基板及該第二基板為印刷電路板，該些第一導電體及該些第二導電體為焊墊，該第一阻擋體及該第二阻擋體為環繞框體與基板四周連續型態之焊墊。
  3. 如申請專利範圍第1項所述的堆疊式基板結構，其中該第一框體為中空形狀，以容置該第一基板及該第二基板的該些電子元件，且該第一框體為具有電性連接及訊號傳輸之結構。
  4. 如申請專利範圍第1項所述的堆疊式基板結構，其中該些第一導電體及該些第二導電體分別是透過迴焊製程的焊錫達成連接，該第一阻擋體及該第二阻擋體分別是透過迴焊製程的焊錫達成連接。
  5. 如申請專利範圍第1項所述的堆疊式基板結構，更包含：一設置於該第一基板上的封裝層；以及一設置於該封裝層的外表面及該堆疊式基板結構的側表面的電磁屏蔽單元。
  6. 一種堆疊式基板結構，其包含：一第一基板，其具有多個電子元件；一第一框體，其位於該第一基板的一側；多個第一導電體，其透過焊錫而達成連接該第一基板及該第一框體；以及一第一阻擋體，其圍繞該些第一導電體，且該第一阻擋體透過焊錫而密合於該第一基板與該第一框體之間。
  7. 如申請專利範圍第6項所述的堆疊式基板結構，其中該第一基板為印刷電路板，該些第一導電體為焊墊，該第一阻擋體為環繞框體與基板四周連續型態之焊墊。
  8. 如申請專利範圍第6項所述的堆疊式基板結構，其中該第一框體為中空形狀，以容置該第一基板的該些電子元件，且該第一框體為具有電性連接及訊號傳輸之結構。
  9. 如申請專利範圍第6項所述的堆疊式基板結構，其中該些第一導電體分別是透過迴焊製程的焊錫達成連接，該第一阻擋體是透過迴焊製程的焊錫達成連接。
  10. 如申請專利範圍第6項所述的堆疊式基板結構，更包含：一設置於該第一基板上的封裝層；以及一設置於該封裝層的外表面及該堆疊式基板結構的側表面的電磁屏蔽單元。
TW101104028A 2012-02-08 2012-02-08 堆疊式基板結構 TWI433618B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101104028A TWI433618B (zh) 2012-02-08 2012-02-08 堆疊式基板結構
US13/470,301 US8767409B2 (en) 2012-02-08 2012-05-12 Stacked substrate structure
DE102012104220.9A DE102012104220B4 (de) 2012-02-08 2012-05-15 Gestapelte Substratstruktur
FR1255347A FR2986689B1 (fr) 2012-02-08 2012-06-08 Structure de substrats empiles

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101104028A TWI433618B (zh) 2012-02-08 2012-02-08 堆疊式基板結構

Publications (2)

Publication Number Publication Date
TW201334649A true TW201334649A (zh) 2013-08-16
TWI433618B TWI433618B (zh) 2014-04-01

Family

ID=48794572

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101104028A TWI433618B (zh) 2012-02-08 2012-02-08 堆疊式基板結構

Country Status (4)

Country Link
US (1) US8767409B2 (zh)
DE (1) DE102012104220B4 (zh)
FR (1) FR2986689B1 (zh)
TW (1) TWI433618B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581396B (zh) * 2012-10-17 2017-05-01 環旭電子股份有限公司 立體堆疊式封裝結構及其製作方法
WO2014171225A1 (ja) * 2013-04-16 2014-10-23 株式会社村田製作所 高周波部品およびこれを備える高周波モジュール
DE102013221120A1 (de) * 2013-10-17 2015-04-23 Zf Friedrichshafen Ag Steuerungseinrichtung
DE102014207114A1 (de) * 2014-04-14 2015-10-15 Zf Friedrichshafen Ag Schaltungsanordnung und Verfahren
CN104619117A (zh) * 2015-02-20 2015-05-13 王镇山 电路板和电路板间的磁性组合结构
US10321556B2 (en) * 2016-04-29 2019-06-11 Hewlett Packard Enterprise Development Lp Air dielectric printed circuit board
US10129979B2 (en) * 2016-09-23 2018-11-13 Apple Inc. PCB assembly with molded matrix core
US20190280421A1 (en) * 2018-03-07 2019-09-12 Xcelsis Corporation Configurable smart object system with grid or frame-based connectors
US10862252B2 (en) * 2018-05-04 2020-12-08 The Ricker Lyman Robotic Company, Inc. Surface-contact ethernet connector, network equipment chassis including the same and operating method thereof
US10455707B1 (en) 2018-08-10 2019-10-22 Apple Inc. Connection pad for embedded components in PCB packaging
KR20210007217A (ko) * 2019-07-10 2021-01-20 삼성전자주식회사 인터포저를 포함하는 전자 장치
KR20210101671A (ko) * 2020-02-10 2021-08-19 삼성전자주식회사 인쇄 회로 기판에 인터포저를 사용하는 전자 장치
KR20210128782A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 쉴드 캔을 포함하는 전자 장치
KR20220022242A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치
CN113118584B (zh) * 2021-03-10 2023-01-17 青岛歌尔智能传感器有限公司 一种sip模组与电路板的焊接装置及焊接方法
US20230420351A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Substrate frame design for three-dimensional stacked electronic assemblies
WO2024129104A1 (en) * 2022-12-16 2024-06-20 Google Llc Molding compound application in printed circuit board by three dimensional (3d) stacking

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618267B1 (en) 1998-09-22 2003-09-09 International Business Machines Corporation Multi-level electronic package and method for making same
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6821878B2 (en) 2003-02-27 2004-11-23 Freescale Semiconductor, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
JP2004327641A (ja) * 2003-04-24 2004-11-18 Tdk Corp 電子部品モジュール
TWI294673B (en) 2003-04-30 2008-03-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
EP1537767B1 (de) 2003-07-02 2008-12-03 Siemens Home and Office Communications Devices GmbH & Co. KG Abschirmung für emi-gefährdete elektronische bauelemente und/oder schaltungen von elektronischen geräten
US7126829B1 (en) * 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
JP4876906B2 (ja) 2006-12-26 2012-02-15 パナソニック株式会社 三次元基板間接続構造体およびそれを用いた立体回路装置
US7635914B2 (en) * 2007-05-17 2009-12-22 Texas Instruments Incorporated Multi layer low cost cavity substrate fabrication for pop packages
FR2939963B1 (fr) * 2008-12-11 2011-08-05 St Microelectronics Grenoble Procede de fabrication d'un support de composant semi-conducteur, support et dispositif semi-conducteur
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE102012104220B4 (de) 2021-08-19
DE102012104220A1 (de) 2013-08-08
US20130201648A1 (en) 2013-08-08
US8767409B2 (en) 2014-07-01
FR2986689A1 (fr) 2013-08-09
FR2986689B1 (fr) 2021-04-16
TWI433618B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
TWI433618B (zh) 堆疊式基板結構
CN102448247B (zh) 其内嵌有电子组件的印刷电路板
TWI491010B (zh) 微小化電磁干擾防護結構及其製作方法
US10083887B2 (en) Chip component-embedded resin multilayer substrate and manufacturing method thereof
CN109390316A (zh) Ic封装
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
TWI469700B (zh) 具有內埋元件的電路板及其製作方法
JP2007157891A (ja) 回路モジュールおよびその製造方法
JP2008047917A (ja) 電子部品内蔵型多層印刷配線基板及びその製造方法
CN205542769U (zh) 电子装置和电子设备
JP2016225620A (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
JP2005251889A (ja) 立体的電子回路装置
JP2013021628A (ja) 半導体装置及びその製造方法
US20150195905A1 (en) Package board, method of manufacturing the same, and semiconductor package using the same
US20150351228A1 (en) Package board and method for manufacturing the same
US20160021737A1 (en) Electric device module and method of manufacturing the same
JP2020519028A (ja) Ｐｃｂ、パッケージ構造、端末及びｐｃｂ加工方法
KR20150135048A (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2019145766A (ja) プリント回路基板
US9699908B2 (en) Component-embedded board and communication terminal device
US20150351247A1 (en) Package board and method for manufacturing the same
JP5609037B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
US9633923B2 (en) Electronic device module and manufacturing method thereof
JP2014157857A (ja) 部品内蔵樹脂多層基板およびその製造方法
CN103249273B (zh) 堆叠式基板结构