TW201334151A - 多晶粒封裝之黏著／間隙壁結構 - Google Patents

多晶粒封裝之黏著／間隙壁結構 Download PDF

Info

Publication number
TW201334151A
TW201334151A TW102116249A TW102116249A TW201334151A TW 201334151 A TW201334151 A TW 201334151A TW 102116249 A TW102116249 A TW 102116249A TW 102116249 A TW102116249 A TW 102116249A TW 201334151 A TW201334151 A TW 201334151A
Authority
TW
Taiwan
Prior art keywords
die
adhesive
package
spacer
percentage
Prior art date
Application number
TW102116249A
Other languages
English (en)
Inventor
Sang-Ho Lee
Jong-Wook Ju
Hyeog-Chan Kwon
Marcos Karnezos
Original Assignee
Chippac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/969,116 external-priority patent/US20050258527A1/en
Priority claimed from US11/134,845 external-priority patent/US8552551B2/en
Application filed by Chippac Inc filed Critical Chippac Inc
Publication of TW201334151A publication Critical patent/TW201334151A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明提供用於在一堆疊半導體組件中將一第一裝置(諸如晶粒或封裝)黏附至一第二裝置(諸如晶粒或封裝或散熱片)之黏著/間隙結構，其包括將該第一裝置及該第二裝置以一選定間隔彼此固定之複數個隔開的黏著/間隙壁。該第一裝置及該第二裝置之任一者或兩者可為晶粒；或，該等裝置之任一者或兩者可為封裝。封裝包括安裝於基板上且電互連至基板之晶粒，且其中封裝(''上''封裝)係堆疊於下晶粒抑或下封裝之上，該上封裝可經定向以使得該上封裝之晶粒附著側面向該下晶粒或下封裝基板(意即，該上封裝可被反轉)，抑或使得該上封裝之晶粒附著側遠離該下晶粒或下封裝基板。本發明同樣揭示了製作包括該等黏著/間隙壁結構之組件之方法。

Description

多晶粒封裝之黏著/間隙壁結構
本發明係關於多晶粒封裝之黏著/間隙壁結構。
為自一具有最小尺寸之封裝獲得最大之功能及效率，已開發出多種類型之增強密度之封裝。在此等多種類型封裝中的是多晶粒半導體晶片封裝，其通常稱為多晶片模組、多晶片封裝或堆疊之晶片封裝。多晶片封裝包括經常稱為電路晶粒的一或多個積體電路半導體晶片，其堆疊於彼此之上以提供輕重量、高密度及增強電效能之優勢。為堆疊該等半導體晶片，可藉由一晶片接合工具將每一晶片舉起，該接合工具通常安裝在一取置裝置之端部，且安裝在該基板上或安裝在一先前已安裝之半導體晶片上。
在某些情形下，諸如當上晶粒小於下晶粒時，上晶粒可直接附著於下晶粒而無需使用間隔物。然而，當在上晶粒與下晶粒之間需要間隔物時，可在上晶粒與下晶粒之間使用間隔晶粒，即，無電路之晶粒。此外，包含間隔元件(通常為微球)之黏著劑經常用於適宜地間隔上晶粒與下晶粒。參見美國專利第5,323,060號、第6,333,562號、第6,340,846號、第6,388,313號、第6,472,758號、第6,569,709號、第6,593,662號、第6,441,496號；及美國專利公開案第US 2003/0178710號。
在晶片安裝過程之後，在一引線接合過程中以Au或Al引線將該等 晶片之接合襯墊連接至基板之接合襯墊，以產生半導體晶片裝置之一陣列。最後，通常使用環氧成型化合物來密封該等半導體晶片及其連接至該基板之相關引線，以產生密封之半導體裝置之一陣列。該成型化合物保護該等半導體裝置免受諸如物理撞擊及濕氣之外部環境影響。密封之後，通常藉由鋸切將經密封之裝置分成獨立之半導體晶片封裝。
概言之，本發明提供黏著/間隔結構，其用於在一堆疊半導體組件中將一第一裝置(諸如晶粒或封裝)黏附至一第二裝置(諸如晶粒或封裝或散熱片)。根據本發明之黏著/間隔結構包括複數個隔開的黏著/間隙壁，其以一選定間隔將該第一裝置及該第二裝置彼此固定。該第一裝置及該第二裝置之任一者或兩者可為晶粒；或，該等裝置之任一者或兩者可為封裝。一封裝包括一安裝於基板上且電互連至基板之晶粒，且其中一封裝("上"封裝)係堆疊於下晶粒抑或下封裝之上，該上封裝可經定向以使得該上封裝之晶粒附著側面向該下晶粒或下封裝基板(意即，該上封裝可被反轉)，抑或使得該上封裝之晶粒附著側遠離該下晶粒或下封裝基板。
本發明之一一般態樣提供一種黏著/間隔結構，其用於在一多裝置半導體晶片封裝中以一選定間隔使第一及第二裝置彼此黏附。該黏著/間隔結構包括複數個隔開的黏著/間隙壁，其以一選定間隔將該第一裝置及該第二裝置彼此固定。在某些實施例中，該第一裝置及該第二裝置兩者均為晶粒；在某些實施例中，該第一裝置為晶粒，且該第二裝置為封裝或散熱片。在某些實施例中，該第一裝置及該第二裝置兩者均為封裝。該黏著/間隔結構在某些實施例中可用以在收納連接至該等兩裝置之一表面上之襯墊之引線接合(wire bond)的裝置之間提供一間隔。在其他實施例中，該黏著/間隔結構用以將一上裝置升高至一下基 板上方，以便在與一下晶粒相鄰處為諸如另一晶粒之額外組件提供空間。
在第一裝置為晶粒之情形下，第一晶粒安裝至基板，該第一晶粒具有一以一外圍為界之第一表面且在該第一表面處具有接合襯墊。引線被接合至基板，且自該等接合襯墊向外延伸穿過該外圍至該基板。一第二裝置(其可為，例如，晶粒、或封裝、或散熱片)之一第二表面定位成與該第一表面相對以在其間界定一晶粒接合區域。複數個隔開的黏著/間隔壁在該晶粒接合區域內且以一選定間隔將第一晶粒及第二裝置彼此固定以產生一多晶粒組件。該等黏著/間隙壁在一黏著劑內包含間隔元件。一材料密封該多裝置組件以產生多裝置之半導體晶片封裝。
本發明之另一態樣提供一種黏著/間隔結構，其用於在多晶粒半導體晶片封裝中以一選定間隔使第一及第二晶粒彼此黏附。該黏著/間隔結構包含複數個隔開的黏著/間隙壁，其以一選定間隔將該第一晶粒及該第二晶粒彼此固定。在此等實施例中，該黏著/間隔結構用以在容納連接至該兩晶粒之一者之一表面上的襯墊之引線接合之裝置之間提供一間隔。在其他實施例中，該黏著/間隔結構用以將一上裝置升高至一下基板上方，以便在與一下晶粒相鄰處為諸如另一晶粒之額外組件提供空間。
本發明之另一態樣提供一種多晶粒半導體晶片封裝，其具有以一選定間隔將第一及第二晶粒彼此固定之黏著/間隙壁結構。一第一晶粒安裝至該基板，該第一晶粒具有一以一外圍為界之第一表面且在該第一表面處具有接合襯墊。引線被接合至該基板，且自該等接合襯墊向外延伸穿過該外圍至該基板。一第二晶粒之一第二表面定位成與該第一表面相對以在其間界定一晶粒接合區域。複數個隔開的黏著/間隔壁在該晶粒接合區域內且以一選定間隔將該第一晶粒與該第二晶粒彼此 固定，以產生一多晶粒組件。該等黏著/間隙壁在一黏著劑內包含間隔元件。一材料密封該多晶粒組件以產生多晶粒半導體晶片封裝。
本發明之另一態樣提供一種黏著/間隔結構，其用於在一多晶粒半導體晶片組件中以一選定間隔將第一及第二晶粒之相對表面彼此黏附。該第一晶粒及該第二晶粒在其間界定一晶粒接合區域。該黏著/間隔結構在一黏著劑內包含間隔元件。該黏著/間隔結構將該第一晶粒及該第二晶粒彼此固定且至多佔據晶粒接合區域之約50%。
本發明之另一態樣提供一種多晶粒半導體晶片封裝。一第一晶粒安裝至一基板，該第一晶粒具有一以一外圍為界之第一表面且在該第一表面處具有接合襯墊。引線被接合至該基板，且自該等接合襯墊向外延伸穿過該外圍至該基板。一第二晶粒之一第二表面定位於與該第一表面相對，以在其間界定一晶粒接合區域。該晶粒接合區域內之一黏著/間隔結構以一選定間隔將該第一表面及該第二表面彼此固定，以產生多晶粒組件。該黏著/間隔結構在一黏著劑內包含間隔元件。該黏著/間隔結構至多佔據該晶粒接合區域之約50%。一材料密封該多晶粒組件以產生多晶粒半導體晶片封裝。
本發明之另一態樣提供一種方法，其用於在一多晶粒半導體晶片封裝組件中以一選定間隔將第一及第二晶粒彼此黏附。選擇在一黏著劑內具有間隔元件之一黏著/間隔材料。該黏著/間隔材料在複數個隔開的位置處沉積於一第一晶粒之一第一表面上。一第二晶粒之一第二表面定位成與該第一晶粒之第一表面相對且在其間與該黏著/間隔材料接觸，藉此以一選定間隔將該第一晶粒及該第二晶粒彼此固定。在固定步驟之後執行選擇及沉積步驟以產生複數個隔開的黏著/間隙壁。
本發明之另一態樣提供一種方法，其用於產生一多晶粒半導體晶片封裝。將一第一晶粒安裝至一基板，該第一晶粒具有一第一表面，而接合襯墊位於該第一表面處。用引線將該等接合襯墊連接至該基 板。選擇在一黏著劑內包含間隔元件之一黏著/間隔材料。在複數個隔開的位置處將該黏著/間隔材料沉積於該第一晶粒之該第一表面上。一第二晶粒之一第二表面定位成與該第一晶粒之第一表面相對且在其間與該黏著/間隔材料接觸，藉此：在該第一表面與該第二表面之間界定一晶粒接合區域；且以一選定間隔將該第一晶粒及該第二晶粒彼此固定以產生一多晶粒組件。在固定步驟之後執行選擇及沉積步驟，以產生複數個隔開的黏著/間隙壁。密封該多晶粒組件以產生一多晶粒半導體晶片封裝。
本發明之另一態樣提供一種方法，其在一多晶粒半導體晶片封裝組件中以一選定間隔將第一及第二晶粒之相對表面彼此黏附。選擇在一黏著劑內具有間隔元件之黏著/間隔材料。選擇一定量之黏著/間隔材料。將選定量之黏著/間隔材料沉積於一第一晶粒之一第一表面上。一第二晶粒之一第二表面定位成與該第一晶粒之第一表面相對且在其間與該黏著/間隔材料接觸，藉此：在該第一表面與該第二表面之間界定一晶粒接合區域；且以一選定間隔將該第一晶粒及該第二晶粒彼此固定。在固定步驟之後執行選擇及沉積步驟，以使得該黏著/間隔材料至多佔據該晶粒接合區域之約50%。
本發明之另一態樣提供一種方法，其用於產生一多晶粒半導體晶片封裝。將包含在一第一表面處具有接合襯墊之第一表面的一第一晶粒安裝至一基板。該等接合襯墊及該基板用引線連接。選擇在一黏著劑內具有間隔元件之一黏著/間隔材料。在複數個隔開的位置處將該黏著/間隔材料沉積於該第一晶粒之一第一表面上。一第二晶粒之一第二表面定位成與該第一晶粒之該第一表面相對且在其間與該黏著/間隔材料接觸，藉此：在該第一表面與該第二表面之間界定一晶粒接合區域；且以一選定間隔將該第一晶粒及該第二晶粒彼此固定以產生一多晶粒組件。執行選擇及沉積步驟以使得該黏著/間隔材料至多佔據該晶 粒接合區域之約50%。密封該多晶粒組件以產生一多晶粒半導體晶片封裝，且該密封材料佔據該晶粒接合區域之一第二百分比。
本發明之另一態樣提供黏著/間隔結構，其用於在一堆疊半導體組件中將一第一裝置(諸如晶粒或封裝)黏附至一第二裝置(諸如晶粒或封裝或散熱片)。根據本發明之黏著/間隔結構包括複數個隔開的黏著/間隙壁，其以一選定間隔將該第一裝置及該第二裝置彼此固定。在某些實施例中該第一裝置為晶粒；在其他實施例中該第一裝置為封裝；在另外之其他實施例中，該第二裝置為封裝。一封裝包括一安裝至基板上且電互連至基板之晶粒，且其中一封裝("上"封裝)係堆疊於一下晶粒或一下封裝上，該上封裝可經定向以使得該上封裝之晶粒附著側面向該下晶粒或下封裝基板(意即，該上封裝可被反轉)，抑或使得該上封裝之晶粒附著側遠離該下晶粒或下封裝基板。
本發明提供優於習知晶粒堆疊結構(尤其是矽間隔晶粒及習知間隔黏著劑)之若干潛在優勢。與使用矽間隔晶圓之習知封裝相比，減少了處理步驟數。根據本發明，可簡化材料處理，可減少間隔材料之使用量且可潛在提高封裝可靠性及生產率。
自以下描述中將易瞭解本發明之多種特點及優勢，其中接合所附圖式詳細闡述了較佳之實施例。
10、34、51‧‧‧多晶粒組件
12、112、212、412‧‧‧基板
14‧‧‧第一/下晶粒
16、44、74‧‧‧黏著劑
18‧‧‧第二/上晶粒
20‧‧‧間隔晶粒
22、24‧‧‧黏著層
26‧‧‧引線
28、28A、30、32、6A、80‧‧‧接合襯墊
36‧‧‧間隔/黏著材料
38‧‧‧晶粒接合區域
40‧‧‧施配器
42‧‧‧沉積物
46、76‧‧‧間隔元件
48、88‧‧‧介電層
50‧‧‧第二下表面
52、52A、72‧‧‧黏著/間隙壁
53‧‧‧間隔
54‧‧‧密封材料
56‧‧‧多晶粒半導體晶片封裝
58‧‧‧邊界
60‧‧‧連續擴展
64、78、142、144、242、442‧‧‧晶粒
66‧‧‧中心區域
68、69、70、71‧‧‧外圍邊緣
100、400‧‧‧上封裝
102、103、104、105‧‧‧堆疊晶粒組合
118‧‧‧焊球
120、220‧‧‧引線接合
146、246‧‧‧黏著/間隔結構
170‧‧‧下表面
172‧‧‧三晶粒組件
217‧‧‧密封
417‧‧‧成型帽
450‧‧‧絕緣層
圖1及圖2為分別使用一間隔晶粒及一黏著/間隔材料來間隔上晶粒與下晶粒之習知多晶粒組件之側視圖；圖3至圖5說明根據本發明之一態樣使用簇射頭型施配器將黏著間隔材料沉積於一下晶粒上；圖6為一多晶粒組件之側視圖，該多晶粒組件根據本發明之一態樣製成，其在圖5之沉積步驟且將一上晶粒置於黏著/間隔材料之沉積物上之後，產生支撐該上晶粒於該下晶粒上且將該上晶粒固定至該下 晶粒之黏著/間隙壁；圖7為頂部晶粒被移除的圖6之組件之俯視圖以說明該黏著/間隙壁；圖8說明在圖7中展示之結構之一替代實施例；圖9至圖11說明圖7之下晶粒之替代實施例，黏著/間隙壁具有多種大小及形狀；圖12說明一多晶粒半導體晶片封裝，其根據本發明藉由用一密封材料來密封圖6之多晶粒組件而製成；圖13至圖15說明黏著/間隔材料之連續區域而非隔開的黏著/間隙壁之區域；圖16為一中心接合晶粒之簡化平面圖，其上施加有黏著/間隔材料；圖17為一多晶粒組件之側視圖，其根據本發明之一態樣製成，其在如圖5所示將黏著/間隔材料沉積於該第二晶粒上之後將一第三晶粒如圖6所示之組件中之該第二晶粒上，且將該第三晶粒置於黏著/間隔材料之沉積物上產生了支撐該第三晶粒於該第二晶粒上且將該第三晶粒固定至該第二晶粒之黏著/間隙壁；且圖18至圖21說明根據本發明之多種態樣之組件之實施例，其中堆疊一封裝與一晶粒。
現將參考圖式更詳細地描述本發明，該等圖式說明本發明之替代實施例。該等圖式為概略圖，其展示本發明之零件及其與其它零件及結構的關係，且未按比例繪製。為改良表達的清晰性，在說明本發明之實施例之圖中，對應於其他圖式中所展示之元件的元件並非均被特別地重新編號，雖然其在所有的圖式中全部為可識別的。採用諸如"上"及"下"之方向術語來指圖式中所展示之多種零件的相對方向，應瞭 解在使用中可在任何方向上佈署多種組件之任一者。
下文中討論根據本發明製作之若干先前技術結構及實施例。相似參考數字係指相似元件。
圖1說明一包含一基板12之習知多晶粒組件10，使用一黏著劑16將一第一下晶粒14黏附至該基板12。一第二上晶粒18藉由一間隔晶粒20而安裝至第一晶粒14，該間隔晶粒藉由黏著層22、24而黏附至第一及第二晶粒14、18。引線26連接第一及第二晶粒14、18之接合襯墊28、30與基板12上之接合襯墊32。圖2展示一習知多晶粒組件34，其與圖1之組件相似，但使用一間隔/黏著材料36而非間隔晶粒20及黏著層22、24。間隔/黏著材料36完全充滿界定於第一晶粒14與第二晶粒18之間的晶粒接合區域38。
現將參看一堆疊之晶粒組件來描述本發明，在該堆疊之晶粒組件中一間隔/黏著壁結構在相鄰堆疊晶粒之間提供一間隔。
圖3至圖6說明根據本發明之一程序，該程序用於將黏著/間隔材料36施加至一第一晶粒14。在此實施例中，使用一簇射頭型施配器40來在第一晶粒14上之四個隔開的位置處施加材料36。通常較佳使用圓點圖案型的簇射頭型施配器40，而非習知之施配器毛細管，因為一步注入法可減少施配時間。同樣，亦可更容易地控制每一沉積物42之量及位置。
亦參見圖5至圖7，材料36之每一沉積物42包含黏著劑44及至少一間隔元件46。材料36可為一習知材料，諸如Loctite® QMI536-3、4或6，其使用標稱的3密耳、4密耳或6密耳(75毫米、100毫米及150毫米)直徑之有機聚合物球形粒子作為間隔元件46；或來自Ablestik 2025 Sx系列之間隔黏著劑。間隔元件46較佳為有機聚合物材料且足夠柔軟且足夠大以容納自(在此實施例中)第一晶粒14上之接合襯墊28延伸之引線26。間隔元件46通常直徑約30毫米至250毫米。材料36亦有助於提供接 合線厚度控制及晶粒傾斜控制。用於間隔元件46之適當材料之實例包括PTFE(聚四氟乙烯)及其他聚合物。
間隔元件46在使用之前通常為球形、橢圓形、具有球形或橢圓形端部之圓柱形，或其相似物。在組裝之後，假設間隔元件46為可壓縮的，將間隔元件46壓縮至一定程度且其具有平坦區域，於該處其接觸下晶粒及上晶粒14、18；此等間隔物之形狀統稱為大致橢圓形。舉例而言，一具有8密耳(200毫米)直徑之初始球形的間隔元件46通常將壓縮至約7.5密耳(188毫米)的高度。間隔物46之高度(等於選定間隔53)通常至少等於自第一下晶粒14之接合襯墊28延伸之引線26之引線迴路高度，更通常大於該引線迴路高度，且可比該引線迴路高度大至少約10%。若需要，該等間隔元件之選擇包括選擇間隔元件以使得選定間隔53至少等於引線迴路高度加上對於製作該等引線接合所導致之製造容限累積、間隔元件46之大小及壓縮性的變化及其他適當變數之餘量。
圖8說明一替代實施例，其中施配器40將先前施配之材料36之五個隔開的沉積物42施配至第一晶粒14上。沉積物42之數量、大小及位置將取決於視包括該晶粒之大小及封裝種類之多種因素。
在沉積物42之沉積之後，較佳藉由材料36之沉積物42將第二上晶粒18(其第二下表面50處較佳具有一介電層48)固定至第一下晶粒14以產生一多晶粒組件51，且上晶粒及下晶粒14、18由一選定間隔53加以間隔。參見圖6。此引起沉積物42稍微散開(見圖7及圖8)，產生彼此隔開之黏著/間隙壁52。在圖3至圖8之實施例中，材料36之每一沉積物42產生一間隔黏著/間隙壁52；意即，沒有沉積物42合併。在某些情形下，材料36之沉積物42中某些可合併，而仍然產生複數個黏著/間隙壁52。舉例而言，見圖9及圖10之黏著/間隙壁52A。
介電層48用以在晶粒18及其間之引線迴路與晶粒14(該晶粒18安裝於其上)之間接觸的情形下阻止電短路。根據本發明，此在製造中提 供顯著優勢。在一堆疊中的上晶粒下側未提供介電層之情形下，上晶粒之下表面與下晶粒之上表面之間的完成之間隔必須必定至少與下晶粒之上表面上方之設計引線迴路高度一樣大。因為在製造中之變化，必須使特定間隔顯著大於設計引線迴路高度；特定言之，例如，必須為迴路之實際高度之變化、間隔元件之大小之變化(尤其是壓縮之間隔元件之高度尺寸的變化)留出餘量。此等餘量可導致完成之堆疊中之間隔顯著增加，且因此此等餘量可導致在完成之封裝之總體厚度顯著增加。在一多晶粒封裝包括兩個以上間隔(隔開)之堆疊晶粒之情形下，此影響會更大。
相反，在根據本發明之一對堆疊之晶粒中的上晶粒之下側具有一介電層之情形下，該餘量可顯著減少。雖然其對引線迴路接觸上晶粒之下側(意即，接觸介電層)而言可能並非是吾人尤其希望的，但是若在製造期間有時候發生接觸，則其對封裝而言並非致命的，且因此，其不一定會顯著增加間隔規格或顯著增加所得封裝高度。
可設計圖6至圖11之多間隙壁實施例，以使得每一該等黏著/間隙壁52為相同大小(諸如在圖6及圖7中)或不同大小(諸如圖9至圖11中之黏著/間隙壁52A)。黏著/間隙壁52、52A僅佔據晶粒接合區域38之一百分比，較佳為至多約50%且更佳為晶粒接合區域38之約20-50%。
之後，如圖12所示，使用一密封材料54來產生一多晶粒半導體晶片封裝56。該密封過程通常在真空下進行，以使得密封材料54亦有效地填充壁52與壁52A之間的開放區域，以使得密封材料54、引線26及壁52佔據晶粒接合區域38之約100%，從而有效消除該晶粒接合區域中之空隙。
密封材料54可為包含填充之環氧物之習知材料；填充之環氧材料通常包含約80-90%的小、硬的填充材料，其通常為5-10毫米的玻璃或陶瓷顆粒。因此，習知密封材料54可能不適合用作黏著組份44，因為 該小、硬的填充材料可卡在間隔元件46與晶粒14、18之任一者或兩者之間，從而導致晶粒之損壞。在黏著/間隙壁52與密封材料(成型化合物)54之間產生邊界58。
可選擇間隔/黏著壁結構之材料，以便最佳化封裝之穩定性如下。成型化合物(密封材料)通常具有非常不同於習知(聚合物)黏著劑之性質。成型化合物(或密封材料)通常為高度填充之環氧物(epoxy)；意即，其包含填充有高比例的精細(亞微米大小)顆粒填充物(例如，80%-90%一般大)(諸如矽或玻璃)之環氧物。相反，習知聚合物黏著劑未經填充或被填充至小得多的程度。成型化合物環氧物通常被選擇為具有對矽(晶粒)及對多種基板之較強黏著性。根據本發明，用於間隙壁52之黏著組份44之較佳材料為具有與成型化合物之性質相似之性質的環氧物。可選擇黏著組份44以使得間隙壁52之固化的黏著組份44之多種物理特徵(例如，熱膨脹係數)與成型化合物54之多種物理特徵相匹配。同樣，間隙壁52之黏著組份44之較佳材料(類似於至少某些成型化合物)較不可能吸收濕氣。根據此等準則選擇間隙壁之黏著組份可改良完成之封裝之機械穩定性，減少(例如)在完成之封裝中多種組份分層的可能性或完成之封裝彎曲的可能性。
如上所述，在此等實施例中，選擇間隔物46之高度以提供一選定間隔53，其足夠大以容納自(在此實施例中)第一晶粒14上之接合襯墊28延伸之引線26。間隔元件46可相應地通常為約30-250毫米的直徑。然而，在可實質上減少引線迴路高度之情形下(例如，在採用反轉引線接合之情形下)，卻必須將間隔53選擇為足夠大以在密封過程中允許成型化合物在堆疊之裝置之間流動。無需不當試驗法，便可易於判定之最小間隔取決於(在其他因素中)成型化合物本身之特徵(例如其流變性)以及成型化合物必須在其間流動之相對表面之範圍。舉例而言，對於典型成型化合物而言，若該成型化合物必須在堆疊之裝置之間流動 越過為約10 mm之距離，則可期望在該等相對裝置表面之間為約150 um之間隔來滿足要求；若該流動長度為約3-4 mm，則該間隙通常可為50 um一般小。此等參數及其他相關參數(成型化合物流入之壓力、時間、溫度)在此項技術中為已知，且常採用多種演算法來判定可要求何種間隔，或相反地，使用選定之成型化合物及該等組份之間之給定間隔何種條件可用於達成無空隙之密封。可採用電腦程式而無需不當實驗法，以使根據本發明之黏著/間隙壁之最佳大小、數量及排列模型化。
在某些情形下，可藉由諸如在圖13至圖15中所說明之黏著/間隔材料36之連續擴展60來替代複數個隔開的黏著/間隙壁52、52A。可沉積材料36之連續擴展60以使得其較佳至多佔據晶粒接合區域38之約50%，且更佳為晶粒接合區域38之約20-50%。
本發明可特定用於諸如DRAM之中心接合晶粒64(參見圖16)，其具有外圍邊緣68-71且在晶粒64之一中心區域66處具有接合襯墊28。自接合襯墊28延伸之引線26延伸穿過外圍邊緣68、70。對於中心接合晶粒，接合襯墊與相應外圍邊緣之間的距離較佳比100毫米大得多。更佳地，對於中心接合晶粒64，接合襯墊28與最近的外圍邊緣之間的距離至少為該晶粒之相應長度或寬度之約40%。舉例而言，接合襯墊28A與外圍邊緣68之間的距離至少為外圍邊緣69之長度的約40%。假設外圍邊緣69為8 mm長，接合襯墊68A與外圍邊緣68之間之距離至少為約3.2 mm。
在圖12中以實例方式說明之多晶粒封裝在堆疊中具有兩晶粒：一第一晶粒及一第二晶粒。根據本發明之多晶粒封裝在堆疊中可具有三個或三個以上之晶粒。舉例而言，一具有三個堆疊之晶粒之多晶粒堆疊可藉由以下步驟來製作：提供如圖6所示之多晶粒組件；及藉由將黏著/間隔材料沉積至大致如圖5所示之第二晶粒上且將第三晶粒置於該沉積物上而在該第二晶粒上安裝一額外晶粒，以製作大致如圖17中之 172所示之三晶粒組件。參看圖17，如圖6所示之兩晶粒組件具有堆疊於晶粒14之上的晶粒18，晶粒14係使用一黏著劑而安裝至一基板12上(在此實例中，使用黏著點來將晶粒14附著至基板12)。晶粒18藉由黏著/間隙壁52而與晶粒14間隔，每一該等黏著/間隙壁52包括黏著劑44及至少一間隔元件46。一施加至晶粒18之下表面50上之介電層48用以阻止晶粒18與將晶粒14與基板12互連之引線接合之間的電短路，且藉此允許減少間隔物尺寸之容限，如上所述。藉由連接至晶粒18上之接合襯墊30之引線接合26來完成晶粒18與基板12之互連。為安裝一額外晶粒78，通常如上文參考圖3至圖5所描述一樣將包括黏著劑74及至少一間隔元件76之黏著/間隔材料之沉積物施加至晶粒18之表面上，且然後將在下表面170上施加有介電層88之晶粒78置於黏著/間隔材料沉積物上。所得黏著/間隙壁72在晶粒78與晶粒18之間提供足夠高度，其等於引線接合26之設計引線迴路高度加上製造容限之餘量。然後使用一引線接合工具來使晶粒78與基板之間的電互連連接至接合襯墊80。根據本發明，可將進一步之額外晶粒添加至該堆疊。當該堆疊完成時，採用一密封過程來完成該封裝且，在該封裝係製造於一多封裝基板上的封裝之一陣列中之情形下，該等封裝藉由鋸單一化(saw-sigulation)或沖單一化而彼此間隔。
圖6及圖17中展示之黏著/間隔結構作為構成壁具有規則大小及形狀；根據本發明，該等壁可具有如上文參考(例如)圖9至圖11及圖13至圖16所述之多種形狀及大小之任一者。
在根據本發明之多晶粒封裝中，在堆疊中至少兩晶粒藉由一黏著/間隔結構加以間隔；或者，在堆疊中之至少下晶粒藉由一黏著/間隔結構與基板間隔。所有晶粒可藉由間隔物加以間隔，該等間隔物之至少兩者藉由一黏著/間隔結構加以間隔；或者，在一或多個晶粒比其上堆疊有該或該等晶粒之晶粒窄的情形下，該等兩晶粒之間可不需要間隔 物。
根據本發明，且通常參考圖6及圖12，晶粒14抑或晶粒18，或晶粒14及晶粒18兩者可構成一封裝而非一晶粒，該封裝包括至少一附著至且電連接至一基板之晶粒。
因此，舉例而言，在其他實施例中，一堆疊半導體組件包括以一晶粒堆疊之封裝，其藉由大致如上文描述之堆疊晶粒組件之一黏著/間隔材料加以間隔。圖18及圖19說明此等組件之實例102、103，其中一反轉封裝堆疊於一晶粒之上。參看圖18，一下外圍接合晶粒142安裝於一基板112上，且在該晶粒上之接合襯墊藉由引線接合120與在該基板上之接合襯墊電互連。一黏著/間隔結構146形成於晶粒142上，其包括一黏著劑及如上文參考黏著/間隔結構52所說明之排列為離散壁的間隔元件。將一上封裝100反轉且將其安裝於黏著/間隔結構146之上，其方式大體上與將上晶粒18安裝於(例如)圖6之堆疊晶粒組件51中之黏著/間隔結構52上的方式相同。
在此實例中之上封裝100為一低高度柵格陣列封裝(land grid array package)，其具有在上封裝基板212上安裝至一晶粒附著側上的一晶粒242。在此實例中，晶粒242係用引線接合至基板212，且該晶粒及引線接合封圍於一密封217中。將封裝100反轉以使得基板212之低高度側面向遠離第一晶粒142及基板212，且使得密封217之一上表面面向第一晶粒142及基板212。在圖18之方向中，反轉之上封裝212之低高度側面向上，且該上封裝藉由在上封裝基板212之低高度側上之接合襯墊與在下基板112之面向上側上之接合襯墊之間的引線接合而與底部基板212電互連。然後將該組件密封(在圖18中未圖示)以形成一封裝，大體上如將圖6中之堆疊晶粒組件51密封以形成圖12之封裝56一般。為將該封裝互連至(例如)一主機板，將焊球118安裝至基板112之面向下側上之襯墊上。在美國專利申請案第11/014,257號中描述了具有堆疊於一晶粒之 上的反轉之封裝的多晶片模組，其中本文所描述之黏著/間隔結構可尤為適宜。
在其他實施例中，可使用一黏著/間隔結構將兩個(或兩個以上)晶粒在一下基板上堆疊於彼此之上，且可使用一黏著/間隔結構而將一封裝堆疊於該等堆疊之晶粒之最高晶粒上，如在圖19中以實例方式展示的。此處，一晶粒142安裝於一下基板112上，且一晶粒144堆疊於該晶粒142之上，且其如上文對堆疊晶粒組件所描述那樣藉由一黏著/間隔結構246而與該晶粒142間隔。晶粒142及144藉由引線接合220與基板112電互連。一反轉封裝100安裝於堆疊晶粒142、144之上，且如上文參考圖18所描述，藉由晶粒144及黏著/間隔結構146加以間隔。應瞭解：在晶粒之間且在該晶粒與該反轉封裝之間的該等間隔物之任一者或兩者可為如上文參考堆疊晶粒組件所描述之壁黏著/間隔結構。
多種封裝之任一者可堆疊於根據本發明之此等實施例之組件中的晶粒之上。在美國專利申請案第10/681,572號中描述了具有反轉之上封裝之堆疊多封裝模組；且其中描述了適當之反轉封裝類型之實例。此等實例除如圖18及圖19中所說明之低高度柵格陣列封裝之外，還包括(例如)凸塊晶片載體封裝；且上封裝可包括一個以上晶粒。在上封裝密封具有接觸該黏著/間隔結構之大致平坦表面之情形下，該表面(稱為"第二"表面)自身不導電，且在此等實施例中應用一額外之絕緣層(如圖6中之層48)為可選的。然而，在上封裝之第二表面為導電材料(諸如金屬散熱片)或其包括曝露之導電區域或元件之情形下，應如上文參考(例如)圖6所描述應用一絕緣層48。
在另一實施例中，其中一堆疊半導體組件大致如上文對堆疊晶粒組件所描述那樣包括堆疊有由一黏著/間隔材料而間隔之晶粒的一封裝，不反轉該上封裝。圖20及圖21說明此等組件之實例104、105。參看圖20，一下周邊接合晶粒142安裝於一基板112上，且在該晶粒上之 接合襯墊藉由引線接合120與在該基板上之接合襯墊電互連。一黏著/間隔結構146形成於晶粒142上，其如上文參考黏著/間隔結構52所描述那樣包括一黏著劑及間隔元件。將一上封裝400反轉且將其安裝於黏著/間隔結構146上，其方式與將上晶粒18安裝於(例如)圖6之堆疊晶粒組件51中之黏著/間隔結構52上的方式大體上相同。
在此實例中之上封裝400為一低高度柵格陣列封裝，其具有一安裝於上封裝基板412上之一晶粒附著側上的晶粒442。在此實例中晶粒442係用引線接合至基板412，且該晶粒及該等引線接合封圍於一成型帽417中。此處封裝400經定向以使得基板412之低高度側面向第一晶粒142及基板212，且使得上封裝基板412之低高度側面向第一晶粒142及基板212。在圖20之方向中，反轉之上封裝412之低高度側面向下，且該上封裝藉由在上封裝基板412之面向上(晶粒附著)側上之接合襯墊與在下基板112之面向上側上之接合襯墊之間的引線接合而與底部基板112電互連。然後密封(在圖20中未圖示)該組件以形成一封裝，大體上就如密封圖6之堆疊晶粒組件51以形成圖12之封裝56一樣。為將該封裝互連至(例如)一主機板，將焊球118安裝至基板112之面向下側上之襯墊上。
在其他實施例中，可使用一黏著/間隔結構將兩個(或兩個以上)晶粒在一下基板上堆疊於彼此之上，且可使用一黏著/間隔結構將一封裝堆疊於該等堆疊之晶粒之最上晶粒上，如圖21中以實例方式所展示的。此處，如圖20中所示，一晶粒142安裝於一下基板112上，且一晶粒144堆疊於該晶粒142上，且其藉由一黏著/間隔結構246如上文對堆疊晶粒組件所描述那樣與該晶粒142間隔。晶粒142及144藉由引線接合220與基板112電互連。一反轉之封裝100安裝於堆疊之晶粒142、144之上，其如上文參考圖19所描述那樣藉由晶粒144及黏著/間隔結構246加以間隔。應瞭解：在晶粒之間且在晶粒與反轉封裝之間的間隔物之 任一者或兩者可為如上文參考堆疊晶粒組件所描述之黏著/間隔結構。
多種封裝之任一者可堆疊於根據本發明之此等實施例之組件中的晶粒上。在美國專利申請案第10/632,549號、第10/632,568號、第10/632,551號、第10/632,552號、第10/632,553號及第10/632,550號中描述了適宜之上封裝之堆疊多封裝模組；且其中描述了適宜之上封裝類型之實例。此等實例除如圖20及圖21中所說明之低高度柵格陣列封裝之外還包括(例如)凸塊晶片載體封裝及覆晶封裝；且該上封裝可包括一個以上晶粒。在上封裝之面向下表面("第二"表面)具有一導電元件或區域之情形下，可要求應用一額外絕緣層(如圖6中之層48)且可如上文參考(例如)圖6所描述且如圖20及圖21中所示(例如)在450處應用一額外絕緣層。此額外絕緣層可作為薄膜應用於上封裝基板之低高度側，且根據此項技術中之已知技術藉由以低壓加熱而移除薄膜與基板之間的空隙。
在其他實施例中(再次參看圖6)，元件18及元件14兩者可為封裝，該封裝包含安裝於一基板上且電連接於該基板的一晶粒。
可將其他裝置堆疊於第一晶粒之上，且該等裝置如上所述藉由一黏著/間隔結構與其間隔，且該等裝置具有一適當之絕緣層。舉例而言，可將一金屬散熱片堆疊於該第一晶粒之上的一黏著/間隔結構上，來代替上述上晶粒或上封裝。
可對所揭示之實施例進行其他修改或變更而不會脫離由下列申請專利範圍所界定之本發明之主題。舉例而言，雖然上述實施例揭示在下晶粒14與上晶粒18之間使用黏著/間隔材料36，但是材料36亦可用於具有(例如)四個晶粒之多晶粒半導體晶片封裝，且材料36用在相鄰晶粒對之一、二或三對之間。同樣，雖然上述實施例展示用於將引線26附著至接合襯墊28、30之凸塊反轉接合方法，但是亦可使用習知之前向引線接合方法。
根據本發明之組件及封裝可用於多種產品之任一者，諸如電腦、行動電信裝置、個人數位助理裝置、媒體儲存裝置，尤其是攜帶型攝像機及音訊及視訊設備。
上文引述之專利案、專利申請案及印刷公開案之全部及任一者以引用的方式併入本文。
其它實施例在本發明之範疇內。
14‧‧‧第一下晶粒
18‧‧‧第二上晶粒
26‧‧‧引線
30‧‧‧接合襯墊
44‧‧‧黏著劑
46‧‧‧間隔元件
48‧‧‧介電層
50‧‧‧第二下表面
51‧‧‧多晶粒組件
52‧‧‧黏著/間隙壁
53‧‧‧間隔

Claims (22)

  1. 一種堆疊半導體組件，其包含：一第一半導體裝置，其具有以一外圍為界之一第一表面且在該第一表面處具有接合襯墊；多條引線，其接合至該外圍且自該等接合襯墊向外延伸穿過該外圍，該等引線延伸至該第一晶粒上方之一最大高度h；一封裝，其包含一安裝至一封裝基板且電互連於該封裝基板之封裝晶粒，該封裝具有一位於該第一表面之反面之不導電之第二表面；該第一裝置及該封裝在其間界定一第一區域；在該第一區域內之一黏著/間隔結構，該黏著/間隔結構接觸該第一表面及該第二表面且以一選定間隔將該第一裝置與該封裝彼此黏附，該黏著/間隔結構在一黏著劑內包含間隔元件。
  2. 如請求項1之堆疊半導體組件，其中該上封裝經定向以使得該上封裝基板之晶粒附著側面向該第一裝置。
  3. 如請求項1之堆疊半導體組件，其中該上封裝經定向以使得該上封裝基板之與該晶粒附著側相反之側面向該第一晶粒。
  4. 一種堆疊半導體封裝，其包含如請求項1之組件。
  5. 一種用於在一堆疊半導體封裝中以一選定間隔將一晶粒與一封裝彼此黏附之方法，該方法包含：選擇一在一黏著劑內具有間隔元件之黏著/間隔材料；將該黏著/間隔材料沉積至一第一晶粒之一第一表面上，該第一晶粒具有以一外圍為界之一第一表面、在該第一表面處之接合襯墊以及接合至該外圍且自該等接合襯墊向外延伸穿過該外圍之引線，該等引線延伸至該第一晶粒上方之一最大高度h，該等引 線包含一組一般平行之引線，該組一般平行之引線界定該第一表面之一引線跨越部分；選擇一具有一不導電之第二表面之封裝；將該封裝之該第二表面定位成與該第一晶粒之該第一表面相對且接觸於在其間之該黏著/間隔材料，藉此以一選定間隔將該封裝與該第一晶粒彼此固定，該第一表面之引線跨越部分在該第一表面與該第二表面之間界定一引線跨越區；且阻止任何間隔元件進入該引線跨越區。
  6. 一種多晶粒半導體晶片封裝，其包含：一基板；一安裝至該基板之第一晶粒，該第一晶粒具有以一外圍為界之一第一表面且在該第一表面處具有接合襯墊；多條引線，其接合至該基板且自該等接合襯墊向外延伸穿過該外圍至該基板；一第二晶粒，其具有一定位成與該第一表面相對之第二表面且在其間界定一晶粒接合區域，該第二晶粒之該第二表面包含一介電層；黏著/間隔結構，其在該晶粒接合區域中，以一選定間隔將該第一表面及該第二表面彼此固定以產生一多晶粒組件；該黏著/間隔結構在一黏著劑內包含多個間隔元件；該黏著/間隔結構佔據該晶粒接合區域之一第一百分比，該第一百分比至多為約50%；及一材料，其密封該多晶粒組件以產生一多晶粒半導體晶片封裝，該密封材料佔據該晶粒接合區域之一第二百分比。
  7. 如請求項6之封裝，其中該第一百分比為約20%-50%。
  8. 如請求項6之封裝，其中在該晶粒接合區域內之該等引線佔據該 晶粒接合區域之一第三百分比，且其中該第一百分比、該第二百分比及該第三百分比之和為約100%，藉此有效消除該晶粒接合區域內之空隙。
  9. 一種用於在一多晶粒半導體晶片封裝中以一選定間隔將第一晶粒與第二晶粒彼此黏附之方法，其，該方法包含：選擇一在一黏著劑內具有間隔元件之黏著/間隔材料；將該黏著/間隔材料沉積於一第一晶粒之一第一表面上的複數個隔開的位置處；提供一介電層至該第二晶粒之一第二表面；將一第二晶粒之該第二表面定位成與該第一晶粒之該第一表面相對且接觸於在其間之該黏著/間隔材料，藉此：以一選定間隔將該第一晶粒及該第二晶粒彼此固定；及在該固定步驟之後執行該選擇步驟及該沉積步驟以產生複數個隔開的黏著/間隙壁。
  10. 如請求項9之方法，其中該選擇步驟包含選擇具有相同大小及形狀之間隔元件。
  11. 如請求項9之方法，其中在該固定步驟之後執行該沉積步驟，以產生該黏著/間隔材料之複數個大致相等大小之壁。
  12. 如請求項9之方法，其中在該固定步驟之後執行該沉積步驟以產生該黏著/間隔材料之至少三個大致相等大小之壁。
  13. 一種用於產生一多晶粒半導體晶片封裝之方法，該方法包含：將一第一晶粒安裝至一基板，該第一晶粒具有一第一表面，其在該第一表面處具有接合襯墊；用多條引線來連接該等接合襯墊與該基板；選擇一在一黏著劑內包含間隔元件之黏著/間隔材料；將該黏著/間隔材料沉積於該第一晶粒之一第一表面上的複數 個隔開的位置處；為該第二晶粒之一第二表面提供一介電層；將一第二晶粒之一第二表面定位成與該第一晶粒之該第一表面相對且接觸於在其間之該黏著/間隔材料，藉此：在該第一表面與該第二表面之間界定一晶粒接合區域；且以一選定間隔將該第一晶粒及該第二晶粒彼此固定，以產生一多晶粒組件；在該固定步驟之後執行該選擇步驟及該沉積步驟，以產生複數個隔開的黏著/間隙壁，該等黏著/間隙壁佔據該晶粒接合區域之一第一百分比；及將該多晶粒組件密封以產生一多晶粒半導體晶片封裝，該密封材料佔據該晶粒接合區域之一第二百分比，且在該晶粒接合區域內之該等引線佔據該晶粒接合區域之一第三百分比。
  14. 如請求項13之方法，其中執行該沉積步驟以使得該第一百分比為約20%-50%。
  15. 如請求項13之方法，其中執行該沉積步驟以使得該第一百分比至多為約50%。
  16. 如請求項13之方法，其中該第一百分比、該第二百分比及該第三百分比之和為約100%，藉此有效消除在該晶粒接合區域內之空隙。
  17. 一種用於在一多晶粒半導體晶片封裝中以一選定間隔將第一及第二晶粒之相對表面彼此黏附之方法，該方法包含：選擇一在一黏著劑內具有間隔元件之黏著/間隔材料；選擇一定量之該黏著/間隔材料；將選定量之該黏著/間隔材料沉積於一第一晶粒之一第一表面上； 為該第二晶粒之一第二表面提供一介電層；將一第二晶粒之一第二表面定位成與該第一晶粒之該第一表面相對且接觸於其間之該黏著/間隔材料，藉此：在該第一表面及該第二表面之間界定一晶粒接合區域；且以一選定間隔將該第一晶粒及該第二晶粒彼此固定；及在該固定步驟之後執行該選擇步驟及該沉積步驟以使得該黏著/間隔材料至多佔據該晶粒接合區域之約50%。
  18. 如請求項17之方法，其中在該固定步驟之後執行該沉積步驟，以產生該黏著/間隔材料之一單一、連續的擴展。
  19. 如請求項17之方法，其中執行該選擇步驟以使得該黏著/間隔材料佔據該晶粒接合區域之約20%-50%。
  20. 一種用於產生一多晶粒半導體晶片封裝之方法，該方法包含：將一第一晶粒安裝至一基板，該第一晶粒包含一第一表面，其在該第一表面處具有接合襯墊；用多條引線來連接該等接合襯墊與該基板；選擇一在一黏著劑內具有間隔元件之黏著/間隔材料；將該黏著/間隔材料沉積於該第一晶粒之一第一表面上的複數個隔開的位置處；將一第二晶粒之一第二表面定位成與該第一晶粒之該第一表面相對且接觸於其間之該黏著/間隔材料，藉此：在該第一表面與該第二表面之間界定一晶粒接合區域；以一選定間隔將該第一晶粒及該第二晶粒彼此固定，以產生一多晶粒組件；執行該選擇步驟及該沉積步驟，以使得該黏著/間隔材料佔據該晶粒接合區域之一第一百分比，該第一百分比至多為約50%；及密封該多晶粒組件以產生一多晶粒半導體晶片封裝，該密封材 料佔據該晶粒接合區域之一第二百分比，且在該晶粒接合區域內之該等引線佔據該晶粒接合區域之一第三百分比。
  21. 如請求項20之方法，其中執行該沉積步驟以使得該第一百分比為約20%-50%。
  22. 如請求項20之方法，其中該第一百分比、該第二百分比及該第三百分比之和為約100%，藉此有效消除在該晶粒接合區域內之空隙。
TW102116249A 2004-05-24 2005-05-24 多晶粒封裝之黏著／間隙壁結構 TW201334151A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US57390304P 2004-05-24 2004-05-24
US10/969,116 US20050258527A1 (en) 2004-05-24 2004-10-20 Adhesive/spacer island structure for multiple die package
US11/134,845 US8552551B2 (en) 2004-05-24 2005-05-20 Adhesive/spacer island structure for stacking over wire bonded die

Publications (1)

Publication Number Publication Date
TW201334151A true TW201334151A (zh) 2013-08-16

Family

ID=49479606

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094117103A TWI445157B (zh) 2004-05-24 2005-05-24 多晶粒封裝之黏著／間隙壁結構
TW102116249A TW201334151A (zh) 2004-05-24 2005-05-24 多晶粒封裝之黏著／間隙壁結構

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW094117103A TWI445157B (zh) 2004-05-24 2005-05-24 多晶粒封裝之黏著／間隙壁結構

Country Status (1)

Country Link
TW (2) TWI445157B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI394260B (zh) * 2007-10-31 2013-04-21 Adl Engineering Inc 具有多晶粒之半導體元件封裝結構及其方法

Also Published As

Publication number Publication date
TWI445157B (zh) 2014-07-11
TW200620621A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
US8030134B2 (en) Stacked semiconductor package having adhesive/spacer structure and insulation
TWI380431B (en) Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US8552551B2 (en) Adhesive/spacer island structure for stacking over wire bonded die
TWI556374B (zh) 封裝結構及其形成方法
CN100424871C (zh) 半导体封装体及其制造方法
TWI255536B (en) Chip-stacked semiconductor package and fabrication method thereof
US6919627B2 (en) Multichip module
TWI442541B (zh) 具有支撐結構之可堆疊式多晶片封裝件系統
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US20100171206A1 (en) Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI499017B (zh) 用於懸垂晶粒之環氧基凸塊
US20070114677A1 (en) Semiconductor package with heat sink, stack package using the same and manufacturing method thereof
CN107978566A (zh) 堆叠封装结构的制造方法
WO2012107972A1 (ja) 半導体装置
US20050258545A1 (en) Multiple die package with adhesive/spacer structure and insulated die surface
TW200913222A (en) Multi layer low cost cavity substrate fabrication for PoP packages
JP2003078105A (ja) スタックチップモジュール
US20140175625A1 (en) Semiconductor device including at least one element
US8623704B2 (en) Adhesive/spacer island structure for multiple die package
TWI404190B (zh) 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組
US20060063306A1 (en) Semiconductor package having a heat slug and manufacturing method thereof
US20220352121A1 (en) Semiconductor package having passive support wafer
CN101241902A (zh) 多芯片的半导体封装件及其制法
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
TWI445157B (zh) 多晶粒封裝之黏著／間隙壁結構