TW201330126A - 半導體封裝方法及其結構 - Google Patents

半導體封裝方法及其結構 Download PDF

Info

Publication number
TW201330126A
TW201330126A TW101100131A TW101100131A TW201330126A TW 201330126 A TW201330126 A TW 201330126A TW 101100131 A TW101100131 A TW 101100131A TW 101100131 A TW101100131 A TW 101100131A TW 201330126 A TW201330126 A TW 201330126A
Authority
TW
Taiwan
Prior art keywords
conductive
copper
free
particle contact
contact regions
Prior art date
Application number
TW101100131A
Other languages
English (en)
Other versions
TWI456674B (zh
Inventor
施政宏
林淑真
林政帆
謝永偉
姜伯勳
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW101100131A priority Critical patent/TWI456674B/zh
Priority to JP2012138164A priority patent/JP2013140937A/ja
Priority to KR1020120083789A priority patent/KR101395175B1/ko
Priority to SG2012069589A priority patent/SG191464A1/en
Publication of TW201330126A publication Critical patent/TW201330126A/zh
Application granted granted Critical
Publication of TWI456674B publication Critical patent/TWI456674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一種半導體封裝方法，其包含提供一基板，該基板係具有複數個接點，且各該接點係具有一第一接合表面，該第一接合表面係具有複數個第一導電顆粒接觸區及複數個第一非導電顆粒接觸區；形成一可導電之防游離膠體於該基板，該可導電之防游離膠體係混合有複數個導電顆粒及複數個防游離材；以及覆晶結合一晶片於該基板，該晶片係具有複數個含銅凸塊，各該含銅凸塊係具有一第二接合表面及一環壁，該第二接合表面係具有複數個第二導電顆粒接觸區及複數個第二非導電顆粒接觸區，該些導電顆粒係電性連接該些第一導電顆粒接觸區及該些第二導電顆粒接觸區，該些防游離材係結合於該些第二非導電顆粒接觸區，且該些防游離材更包覆該些環壁。

Description

半導體封裝方法及其結構
　　本發明係有關於一種半導體封裝方法，特別係有關於一種可防止銅離子游離之半導體封裝方法。
　　基於電子產品之體積越來越趨向輕薄短小之方向，使得電子產品內部之電路布局也必須越來越趨向微細間距發展，然電路佈線之間距越微細將使得短路之機率提昇。
　　本發明之主要目的係在於提供一種半導體封裝方法，其包含提供一基板，該基板係具有一上表面及複數個設置於該上表面之接點，各該接點係具有一第一接合表面，且該第一接合表面係具有複數個第一導電顆粒接觸區及複數個第一非導電顆粒接觸區；形成一可導電之防游離膠體於該基板之該上表面及該些接點上，該可導電之防游離膠體係混合有複數個導電顆粒及複數個防游離材；以及覆晶結合一晶片於該基板，該晶片係具有一主動面及複數個設置於該主動面之含銅凸塊，該主動面係朝向該基板之該上表面，該可導電之防游離膠體係包覆該些含銅凸塊，各該含銅凸塊係具有一第二接合表面及一環壁，該第二接合表面係具有複數個第二導電顆粒接觸區及複數個第二非導電顆粒接觸區，該些含銅凸塊係藉由該些導電顆粒電性連接於該些接點，該些導電顆粒係位於該些第一接合表面及該些第二接合表面之間，且該些導電顆粒係電性連接該些第一接合表面之該些第一導電顆粒接觸區及該些第二接合表面之該些第二導電顆粒接觸區，該些防游離材係位於相鄰導電顆粒之間，且該些防游離材係位於各該第一接合表面及各該第二接合表面之間，該些防游離材係結合於該些第二接合表面之該些第二非導電顆粒接觸區，且該些防游離材更包覆該些含銅凸塊之該些環壁。由於該可導電之防游離膠體所具有之該些防游離材係包覆該些含銅凸塊之該些環壁，因此當該些含銅凸塊中之銅離子產生游離時，該些防游離材係可即時捕捉游離之銅離子以防止短路之情形發生。
　　請參閱第1A至1C圖，其係本發明之一較佳實施例，一種半導體封裝方法係包含下列步驟：首先，請參閱第1A圖，提供一基板110，該基板110係具有一上表面111及複數個設置於該上表面111之接點112，該些接點112係可為基板110上之引腳或是連接線路之凸塊接墊，各該接點112係具有一第一接合表面113及一側壁114，且該第一接合表面113係具有複數個第一導電顆粒接觸區113a及複數個第一非導電顆粒接觸區113b；接著，請參閱第1B圖，形成一可導電之防游離膠體120於該基板110之該上表面111及該些接點112上，該可導電之防游離膠體120係混合有複數個導電顆粒121及複數個防游離材122，在本實施例中，該些防游離材122之材質係為有機保焊劑，且該有機保焊劑之材質係選自於咪唑化合物或咪唑衍生物其中之一，該咪唑衍生物係可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一，該咪唑化合物可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一。
　　最後，請參閱第1C圖，覆晶結合一晶片130於該基板110，該晶片130係具有一主動面131及複數個設置於該主動面131之含銅凸塊132，在本實施例中，該些含銅凸塊132之材質係選自於銅/鎳或銅/鎳/金其中之一，該主動面131係朝向該基板110之該上表面111，該可導電之防游離膠體120係包覆該些含銅凸塊132，各該含銅凸塊132係具有一第二接合表面133及一環壁134，該第二接合表面133係具有複數個第二導電顆粒接觸區133a及複數個第二非導電顆粒接觸區133b，該些含銅凸塊132係藉由該些導電顆粒121電性連接於該些接點112，該些導電顆粒121係位於該些第一接合表面113及該些第二接合表面133之間，且該些導電顆粒121係電性連接該些第一接合表面113之該些第一導電顆粒接觸區113a及該些第二接合表面133之該些第二導電顆粒接觸區133a，該些防游離材122係位於相鄰導電顆粒121之間，且該些防游離材122係位於各該第一接合表面113及各該第二接合表面133之間，該些防游離材122係結合於該些第二接合表面133之該些第二非導電顆粒接觸區133b，且該些防游離材122更包覆該些含銅凸塊132之該些環壁134，此外，該些防游離材122係亦結合於該些第一接合表面113之該些第一非導電顆粒接觸區113b，且該些防游離材122係包覆該些接點112之該些側壁114以形成一半導體封裝結構100。由於該可導電之防游離膠體120所具有之該些防游離材122係可包覆該些含銅凸塊132之該些環壁134，因此當該些含銅凸塊132中之銅離子產生游離時，該些防游離材122係可即時捕捉游離之銅離子以防止短路之情形發生，進而提高該半導體封裝結構100之良率。
　　請再參閱第1C圖，其係本發明之一較佳實施例之一種半導體封裝結構100，其係包含有一基板110、一可導電之防游離膠體120以及一晶片130，該基板110係具有一上表面111及複數個設置於該上表面111之接點112，各該接點112係具有一第一接合表面113，且該第一接合表面113係具有複數個第一導電顆粒接觸區113a及複數個第一非導電顆粒接觸區113b，該可導電之防游離膠體120係形成於該基板110之該上表面111及該些接點112上，該可導電之防游離膠體120係混合有複數個導電顆粒121及複數個防游離材122，該晶片130係覆晶結合於該基板110，該晶片130係具有一主動面131及複數個設置於該主動面131之含銅凸塊132，該主動面131係朝向該基板110之該上表面111，該可導電之防游離膠體120係包覆該些含銅凸塊132，各該含銅凸塊132係具有一第二接合表面133及一環壁134，該第二接合表面133係具有複數個第二導電顆粒接觸區133a及複數個第二非導電顆粒接觸區133b，該些含銅凸塊132係藉由該些導電顆粒121電性連接於該些接點112，該些導電顆粒121係位於該些第一接合表面113及該些第二接合表面133之間，且該些導電顆粒121係電性連接該些第一接合表面113之該些第一導電顆粒接觸區113a及該些第二接合表面133之該些第二導電顆粒接觸區133a，該些防游離材122係位於相鄰導電顆粒121之間，且該些防游離材122係位於各該第一接合表面113及各該第二接合表面133之間，該些防游離材122係結合於該些第二接合表面133之該些第二非導電顆粒接觸區133b及該些第一接合表面113之該些第一非導電顆粒接觸區113b，且該些防游離材122更包覆該些含銅凸塊132之該些環壁134及該些接點112之該些側壁114。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100．．．半導體封裝結構
110．．．基板
111．．．上表面
112．．．接點
113．．．第一接合表面
113a．．．第一導電顆粒接觸區
113b．．．第一非導電顆粒接觸區
114．．．側壁
120．．．可導電之防游離膠體
121．．．導電顆粒
122．．．防游離材
130．．．晶片
131．．．主動面
132．．．含銅凸塊
133．．．第二接合表面
133a．．．第二導電顆粒接觸區
133b．．．第二非導電顆粒接觸區
134．．．環壁
第1A至1C圖：依據本發明之一較佳實施例，一種半導體封裝方法之截面示意圖。
100．．．半導體封裝結構
110．．．基板
111．．．上表面
112．．．接點
113．．．第一接合表面
113a．．．第一導電顆粒接觸區
113b．．．第一非導電顆粒接觸區
114．．．側壁
120．．．可導電之防游離膠體
121．．．導電顆粒
122．．．防游離材
130．．．晶片
131．．．主動面
132．．．含銅凸塊
133．．．第二接合表面
133a．．．第二導電顆粒接觸區
133b．．．第二非導電顆粒接觸區
134．．．環壁

Claims (14)

  1. 一種半導體封裝方法，其至少包含：
    　提供一基板，該基板係具有一上表面及複數個設置於該上表面之接點，各該接點係具有一第一接合表面，且該第一接合表面係具有複數個第一導電顆粒接觸區及複數個第一非導電顆粒接觸區；
    　形成一可導電之防游離膠體於該基板之該上表面及該些接點上，該可導電之防游離膠體係混合有複數個導電顆粒及複數個防游離材；以及
    　覆晶結合一晶片於該基板，該晶片係具有一主動面及複數個設置於該主動面之含銅凸塊，該主動面係朝向該基板之該上表面，該可導電之防游離膠體係包覆該些含銅凸塊，各該含銅凸塊係具有一第二接合表面及一環壁，該第二接合表面係具有複數個第二導電顆粒接觸區及複數個第二非導電顆粒接觸區，該些含銅凸塊係藉由該些導電顆粒電性連接於該些接點，該些導電顆粒係位於該些第一接合表面及該些第二接合表面之間，且該些導電顆粒係電性連接該些第一接合表面之該些第一導電顆粒接觸區及該些第二接合表面之該些第二導電顆粒接觸區，該些防游離材係位於相鄰導電顆粒之間，且該些防游離材係位於各該第一接合表面及各該第二接合表面之間，該些防游離材係結合於該些第二接合表面之該些第二非導電顆粒接觸區，且該些防游離材更包覆該些含銅凸塊之該些環壁。
  2. 如申請專利範圍第1項所述之半導體封裝方法，其中該些防游離材係結合於該些第一接合表面之該些第一非導電顆粒接觸區。
  3. 如申請專利範圍第1項所述之半導體封裝方法，其中各該接點係具有一側壁，該些防游離材係包覆該些側壁。
  4. 如申請專利範圍第1項所述之半導體封裝方法，其中該些防游離材之材質係為有機保焊劑。
  5. 如申請專利範圍第4項所述之半導體封裝方法，其中該有機保焊劑之材質係選自於咪唑化合物或咪唑衍生物其中之一。
  6. 如申請專利範圍第5項所述之半導體封裝方法，其中該咪唑衍生物係可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一，該咪唑化合物可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一。
  7. 如申請專利範圍第1項所述之半導體封裝方法，其中該些含銅凸塊之材質係選自於銅/鎳或銅/鎳/金其中之一。
  8. 一種半導體封裝結構，其至少包含：
    　一基板，其係具有一上表面及複數個設置於該上表面之接點，各該接點係具有一第一接合表面，且該第一接合表面係具有複數個第一導電顆粒接觸區及複數個第一非導電顆粒接觸區；
    　一可導電之防游離膠體，其係形成於該基板之該上表面及該些接點上，該可導電之防游離膠體係混合有複數個導電顆粒及複數個防游離材；以及
    　一晶片，其係覆晶結合於該基板，該晶片係具有一主動面及複數個設置於該主動面之含銅凸塊，該主動面係朝向該基板之該上表面，該可導電之防游離膠體係包覆該些含銅凸塊，各該含銅凸塊係具有一第二接合表面及一環壁，該第二接合表面係具有複數個第二導電顆粒接觸區及複數個第二非導電顆粒接觸區，該些含銅凸塊係藉由該些導電顆粒電性連接於該些接點，該些導電顆粒係位於該些第一接合表面及該些第二接合表面之間，且該些導電顆粒係電性連接該些第一接合表面之該些第一導電顆粒接觸區及該些第二接合表面之該些第二導電顆粒接觸區，該些防游離材係位於相鄰導電顆粒之間，且該些防游離材係位於各該第一接合表面及各該第二接合表面之間，該些防游離材係結合於該些第二接合表面之該些第二非導電顆粒接觸區，且該些防游離材更包覆該些含銅凸塊之該些環壁。
  9. 如申請專利範圍第8項所述之半導體封裝結構，其中該些防游離材係結合於該些第一接合表面之該些第一非導電顆粒接觸區。
  10. 如申請專利範圍第8項所述之半導體封裝結構，其中各該接點係具有一側壁，該些防游離材係包覆該些側壁。
  11. 如申請專利範圍第8項所述之半導體封裝結構，其中該些防游離材之材質係為有機保焊劑。
  12. 如申請專利範圍第11項所述之半導體封裝結構，其中該有機保焊劑之材質係選自於咪唑化合物或咪唑衍生物其中之一。
  13. 如申請專利範圍第12項所述之半導體封裝結構，其中該咪唑衍生物係可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一，該咪唑化合物可為苯基聯三連唑、苯基咪唑、替代性苯基咪唑或芳香族羥基咪唑或其混合體其中之一。
  14. 如申請專利範圍第8項所述之半導體封裝結構，其中該些含銅凸塊之材質係選自於銅/鎳或銅/鎳/金其中之一。
TW101100131A 2012-01-03 2012-01-03 半導體封裝方法及其結構 TWI456674B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101100131A TWI456674B (zh) 2012-01-03 2012-01-03 半導體封裝方法及其結構
JP2012138164A JP2013140937A (ja) 2012-01-03 2012-06-19 半導体実装方法および半導体実装品
KR1020120083789A KR101395175B1 (ko) 2012-01-03 2012-07-31 반도체 패키징 방법 및 반도체 패키지 구조
SG2012069589A SG191464A1 (en) 2012-01-03 2012-09-19 Semiconductor packaging method and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100131A TWI456674B (zh) 2012-01-03 2012-01-03 半導體封裝方法及其結構

Publications (2)

Publication Number Publication Date
TW201330126A true TW201330126A (zh) 2013-07-16
TWI456674B TWI456674B (zh) 2014-10-11

Family

ID=48992265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100131A TWI456674B (zh) 2012-01-03 2012-01-03 半導體封裝方法及其結構

Country Status (4)

Country Link
JP (1) JP2013140937A (zh)
KR (1) KR101395175B1 (zh)
SG (1) SG191464A1 (zh)
TW (1) TWI456674B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594151B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
TW452950B (en) * 2000-09-19 2001-09-01 Siliconware Precision Industries Co Ltd Packaging structure of bonding pad with increased space height
JP4993880B2 (ja) * 2005-07-06 2012-08-08 旭化成イーマテリアルズ株式会社 異方導電性接着シート及び微細接続構造体
TWI269415B (en) * 2005-12-30 2006-12-21 Internat Semiconductor Technol Flip-chip bonding method utilizing non-conductive paste and its product
JP5622137B2 (ja) * 2007-10-29 2014-11-12 デクセリアルズ株式会社 電気的接続体及びその製造方法
TW201140777A (en) * 2010-05-04 2011-11-16 Raydium Semiconductor Corp IC chip and an IC chip manufacturing method thereof
JP5296116B2 (ja) * 2011-02-16 2013-09-25 シャープ株式会社 半導体装置
JP2012212864A (ja) * 2011-03-18 2012-11-01 Sekisui Chem Co Ltd 接続構造体の製造方法及び接続構造体
TWM428493U (en) * 2012-01-03 2012-05-01 Chipbond Technology Corp Semiconductor packaging structure

Also Published As

Publication number Publication date
JP2013140937A (ja) 2013-07-18
KR20130079979A (ko) 2013-07-11
KR101395175B1 (ko) 2014-05-15
SG191464A1 (en) 2013-07-31
TWI456674B (zh) 2014-10-11

Similar Documents

Publication Publication Date Title
US20230207416A1 (en) Semiconductor packages
US9502335B2 (en) Package structure and method for fabricating the same
KR102522322B1 (ko) 반도체 패키지
TWI632662B (zh) 電子封裝件及其製法
US10186488B2 (en) Manufacturing method of semiconductor package and manufacturing method of semiconductor device
US20140021591A1 (en) Emi shielding semiconductor element and semiconductor stack structure
CN108074905B (zh) 电子装置及其制法与基板结构
TW201304116A (zh) 層疊封裝及其形成方法
TW201806111A (zh) 半導體封裝元件
KR102826729B1 (ko) 반도체 장치 및 이의 제조 방법
TWI578472B (zh) 封裝基板、半導體封裝件及其製法
CN105575915A (zh) 封装结构及其制法
KR102723551B1 (ko) 반도체 패키지
TW201508877A (zh) 半導體封裝件及其製法
TW201330126A (zh) 半導體封裝方法及其結構
JP3178122U (ja) 半導体実装品
TWI508197B (zh) 半導體封裝件及其製法
JP3178121U (ja) 半導体パッケージ
TWI463585B (zh) 半導體封裝方法及其結構
CN104392979A (zh) 芯片堆叠封装结构
CN108206177A (zh) 微间距封装堆叠方法与微间距封装堆叠构造
CN202585382U (zh) 半导体封装结构
JP6320681B2 (ja) 半導体装置
KR20150056406A (ko) 반도체 플립칩 패키지
CN104867901A (zh) 基板结构与半导体封装件