TW201329984A - 用於包含記憶體裝置及系統的半導體裝置之設定資料儲存 - Google Patents

用於包含記憶體裝置及系統的半導體裝置之設定資料儲存 Download PDF

Info

Publication number
TW201329984A
TW201329984A TW101134838A TW101134838A TW201329984A TW 201329984 A TW201329984 A TW 201329984A TW 101134838 A TW101134838 A TW 101134838A TW 101134838 A TW101134838 A TW 101134838A TW 201329984 A TW201329984 A TW 201329984A
Authority
TW
Taiwan
Prior art keywords
data storage
setting data
error
storage block
setting
Prior art date
Application number
TW101134838A
Other languages
English (en)
Inventor
Sam-Kyu Won
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201329984A publication Critical patent/TW201329984A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

一種設定資料儲存電路包含：一設定資料儲存區塊，其經組態以儲存設定資料；一存取單元，其經組態以存取該設定資料儲存區塊之該設定資料；一錯誤偵測單元，其經組態以偵測該設定資料中之一錯誤；及一錯誤復原單元，其經組態以在該錯誤偵測單元偵測到一錯誤時復原該設定資料儲存區塊中之一錯誤。

Description

用於包含記憶體裝置及系統的半導體裝置之設定資料儲存
本發明之例示性實施例係關於記憶體系統設定資訊儲存，且更特定言之係關於用於儲存用於諸如非揮發性記憶體裝置之各種裝置之操作的設定資訊之設定資料儲存電路。
本申請案主張在2011年9月22日申請之韓國專利申請案第10-2011-0095763號的優先權，該案之全部內容以引用的方式併入本文中。
諸如攝錄影機、數位相機、攜帶型電話、MP3(MPEG-1層3)播放器等之高效能行動產品係有需求的。
此等行動產品中之大多數(若非全部)需要記憶體裝置作為子組件部分。待應用於行動產品中之通常為非揮發性類型之記憶體裝置的內部選項或設定係符合行動產品之操作特性而判定，以便允許記憶體裝置與在行動產品中執行之應用程式相合地操作。隨著愈來愈多的應用程式隨行動技術之進步在行動產品中執行，使用熔絲來設定用於行動產品中之非揮發性記憶體裝置之內部選項或設定的傳統方式具有許多限制。按照慣例，非揮發性記憶體中之熔絲用以儲存設定資訊；然而，在高整合、高效能行動積體電路中，藉由熔絲所佔據之電路面積將有可能變為實質上大的。為了阻遏此問題，常常使用內容可定址記憶體(CAM)胞來替代熔絲儲存設定資訊。
通常，讀取操作僅被允許存取儲存於CAM胞中之資訊。一旦在將裝置投入市場之前，CAM胞藉由製造商寫有資訊，則CAM胞不允許藉由使用者或控制器重寫。在非揮發性NAND快閃記憶體中，例如，設定資訊儲存於記憶體之某一區塊中。為了確保CAM胞可靠性，相同的資料多次寫入於一頁中。當執行CAM胞讀取操作時，多次寫入於頁中之資料被讀取，且讀取資料經比較。已一貫地讀取大多數次之相同的資料接著經辨識為真實或正確資料。然而，當非揮發性記憶體中之資料被讀取如此多的次數時，非揮發性記憶體歸因於其固有的讀取干擾特性可最終失去保留所儲存資料之能力。因此，當CAM胞資料經受重複之讀取操作如此多的次數作為程序之一部分以確保資料讀取的完整性時，CAM胞資料可在非揮發性記憶體中丟失係可能的。
根據本發明之實施例改良設定資訊儲存電路之可靠性。
根據本發明之實施例，一種設定資料儲存電路可包含：一設定資料儲存區塊，其經組態以儲存設定資料；一存取單元，其經組態以存取該設定資料儲存區塊之該設定資料；一錯誤偵測單元，其經組態以偵測該設定資料中之一錯誤；及一錯誤復原單元，其經組態以在該錯誤偵測單元偵測到一錯誤時復原該設定資料儲存區塊中之一錯誤。
相同的設定資料可儲存於該設定資料儲存區塊中之至少兩個區域(諸如，頁)中。該錯誤偵測單元可藉由比較設定資料而偵測一錯誤，該等設定資料儲存於該設定資料儲存 區塊中之不同區域中。該錯誤復原單元可在該錯誤偵測單元偵測到一錯誤時改變用於該設定資料儲存區塊中之該設定資料之讀取的一區域，或可控制該存取單元，使得在該錯誤偵測單元偵測到一錯誤時將該設定資料重寫於該設定資料儲存區塊中。
此外，根據本發明之實施例，一種設定資料儲存電路可包含：一設定資料儲存區塊，其經組態以儲存設定資料；一存取單元，其經組態以存取該設定資料儲存區塊之該設定資料；一計數器，其經組態以對該存取單元存取該設定資料之次數進行計數；及一錯誤復原單元，其經組態以在藉由該計數器所計數之該存取次數相同於或大於預定次數時復原該設定資料儲存區塊。
可在該錯誤復原單元執行一復原操作時初始化該計數器。該計數器可藉由對包含該設定資料儲存電路之一系統的電力開啟次數進行計數而對該存取次數進行計數。
又進一步根據本發明之實施例，一種非揮發性記憶體裝置可包含：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料儲存區塊及該設定資料儲存區塊之資料；一錯誤偵測單元，其經組態以偵測該設定資料中之一錯誤；及一錯誤復原單元，其經組態以在該錯誤偵測單元偵測到一錯誤時復原該設定資料儲存區塊中之一錯誤。
再進一步根據本發明之實施例，一種非揮發性記憶體裝 置可包含：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料儲存區塊及該設定資料儲存區塊之資料；一計數器，其經組態以對電力開啟次數進行計數；及一錯誤復原單元，其經組態以在該電力開啟次數相同於或大於預定次數時復原該設定資料儲存區塊。
根據本發明之實施例，一種記憶體系統可包含一非揮發性記憶體裝置及用於控制該非揮發性記憶體裝置之一控制器，該非揮發性記憶體裝置包含：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料儲存區塊及該設定資料儲存區塊；及一錯誤復原單元，其經組態以回應於一錯誤復原命令而復原該設定資料儲存區塊，其中該控制器對該非揮發性記憶體裝置之電力開啟次數進行計數，且在該電力開啟次數相同於或大於預定次數時將該錯誤復原命令施加至該非揮發性記憶體裝置。
又進一步根據本發明之實施例，一種記憶體系統可包含一非揮發性記憶體裝置及用於控制該非揮發性記憶體裝置之一控制器，該非揮發性記憶體裝置包含：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料儲存區塊及該設定資料儲存 區塊；一錯誤偵測單元，其經組態以偵測該設定資料中之一錯誤且偵測到在一錯誤時將一錯誤之出現通知給該控制器；及一錯誤復原單元，其經組態以復原該設定資料儲存區塊中之一錯誤，其中，當一錯誤之出現自該非揮發性記憶體裝置通知時，該控制器控制該非揮發性記憶體裝置之該錯誤復原單元復原該設定資料儲存區塊中的一錯誤。
下文將參看隨附圖式更詳細地描述本發明之例示性實施例。然而，本發明可以不同形式具體化且不應解釋為限於本文所闡述之實施例。實情為，提供此等實施例，使得本發明將為詳盡且完整的，且將向熟習此項技術者充分傳達本發明之範疇。遍及本發明，相似參考數字遍及本發明之各個圖式及實施例指代相似部分。
圖1為根據本發明之實施例之非揮發性記憶體裝置的組態圖。
參看圖1，根據本發明之實施例的非揮發性記憶體裝置尤其包含：複數個正常資料儲存區塊110_0至110_N、設定資料儲存區塊120、存取單元130、錯誤偵測單元140、錯誤復原單元150、計數器160及控制電路170。
該複數個正常資料儲存區塊110_0至110_N儲存用於來自控制器或使用者之儲存的正常資料或任何資訊。正常資料儲存區塊110_0至110_N之數目及區塊與頁大小可以許多不同方式來設計，以適合非揮發性記憶體裝置之記憶體容量及高整合程度。
設定資料儲存區塊120儲存設定資料或選項資料。如與正常資料相對之設定資料指代與非揮發性記憶體裝置自身之各種設定相關聯的資訊、與非揮發性記憶體裝置之修復相關聯的資訊等。設定資料之大小可遠小於正常資料之大小，且由此，設定資料儲存區塊120之頁數目及頁大小可小於正常資料儲存區塊110_0至110_N的頁數目及頁大小。
將設定資料多次重複地儲存在設定資料儲存區塊120之每一頁中。舉例而言，以1個位元組(亦即，8個位元)為單位之設定資料可在設定資料儲存區塊120之每一頁中儲存8次。當讀取設定資料儲存區塊120中之設定資料時，已重複讀取大多數次之相同的8位元組資料經判定為真實或正確資料。此外，設定資料重複地儲存於預定數目個頁(其例如可為3頁)中。亦即，舉例而言，一位元組單位設定資料可在設定資料儲存區塊120之3頁中的每一者中寫入8次，且由此設定資料儲存區塊120中之複數個頁(例如，3頁)寫有相同的資料。儘管複數個頁(例如，3頁)寫有相同的設定資料，但指定頁針對使用設定資料而預先指明用於存取，且關於哪一頁將預先指明用於存取可藉由控制電路170判定。舉例而言，相同的設定資料可儲存於設定資料儲存區塊120之頁A、B、C中，且該等頁中之一者(例如，頁A)可預先指明用於讀取設定資料。
表1至3展示可分別儲存於設定資料儲存區塊120之頁A、B、C中之設定資料的實例。
表1展示可儲存於設定資料儲存區塊120之頁A中之設定資料的實例。
表2展示可儲存於設定資料儲存區塊120之頁B中之設定資料的實例。
表3展示可儲存於設定資料儲存區塊120之頁C中之設定資料的實例。
參看表1至3，設定資料CAM_DATA 0至CAM_DATA N在頁A、B、C中之每一者中重複地儲存8次。
亦稱為非揮發性記憶體裝置中之頁緩衝器陣列的存取單元130經組態以存取儲存於複數個正常資料儲存區塊110_0至110_N及設定資料儲存區塊120中之資料。頁緩衝器陣列130經組態以執行程式化及讀取操作。舉例而言，程式化 操作可針對將資料儲存於儲存區塊110_0至110_N及120中而執行，且讀取操作可針對自儲存區塊110_0至110_N及120讀出資料而執行。
錯誤偵測單元140經組態以偵測儲存於設定資料儲存區塊120中之設定資料中的錯誤。錯誤偵測單元140經組態以藉由比較儲存於設定資料儲存區塊120之不同區域(亦即，頁)中之設定資料而偵測設定資料中的任何錯誤。下文參看圖2描述偵測設定資料中之錯誤之錯誤偵測單元140的細節。可在計數器160之控制下調整操作錯誤偵測單元140之頻率。舉例而言，錯誤偵測單元140可經組態以在每次存取單元130已存取設定資料預定次數時操作。
當錯誤藉由錯誤偵測單元140偵測到時，錯誤復原單元150還原設定資料儲存區塊120中之設定資料。存在兩種方式使藉由錯誤復原單元150還原經偵測具有某錯誤之設定資料。下文參看圖3更詳細描述之第一復原方案係針對在錯誤被偵測到時改變設定資料儲存區塊120之設定資料儲存區域或頁。下文參看圖4更詳細描述之第二復原方案係針對在錯誤被偵測到時重寫設定資料儲存區塊120。
計數器160對儲存於設定資料儲存區塊120中之設定資料已藉由存取單元130存取之次數進行計數，且在判定存取設定資料之次數已超過預定次數(例如，50次)後即啟動錯誤偵測單元140。此係防止過度的電流消耗及處理時間，若錯誤偵測單元140在每次存取單元130存取設定資料時操作以偵測錯誤，則可引起過度的電流消耗及處理時間。每 次啟動錯誤偵測單元140時，初始化計數器160之存取計數值。每次啟動非揮發性記憶體裝置時，存取設定資料儲存區塊120中之設定資料。每次啟動非揮發性記憶體裝置時，啟動電力開啟信號PWRUP。因此，藉由對啟動電力開啟信號PWRUP之次數進行計數，計數器160可算出(figure out)藉由存取單元130存取設定資料儲存區塊120中之設定資料的次數。
控制電路170經組態以執行非揮發性記憶體裝置中之元件的總體控制。舉例而言，控制電路170藉由解碼來自控制器之命令、位址等而選擇資料區塊及頁用於存取，該控制器控制非揮發性記憶體裝置且控制非揮發性記憶體裝置中之元件的操作順序。
圖1展示如應用於根據本發明之實施例之非揮發性記憶體裝置中的設定資料儲存電路作為實例；然而，應易於理解，圖1之元件(諸如，設定資料儲存電路之元件120、130、140、150、160)以及本申請案之其他圖的元件可不僅用於非揮發性記憶體裝置中，而且在儲存合適之設定資訊時用於各種種類的積體電路晶片中。
圖2為根據本發明之實施例的圖1中所示之錯誤偵測單元140偵測錯誤之復原方案的流程圖。
在步驟S210中，藉由(例如)錯誤偵測單元140經由存取單元130自設定資料儲存區塊120之頁A讀取設定資料。如表1中所示，設定資料CAM_DATA_0至CAM_DATA_N重複地多次寫入於頁A中，且已重複地寫入大多數次的相同資 料集合經判定為作為真實或正確資料讀取。舉例而言，若設定資料CAM_DATA_0作為「11001010」寫入7次且作為「11001011」寫入1次，則「11001010」經判定為真實資料，此係因為相同的位元組重複地寫入大多數次(亦即，8次中的7次)。
在步驟S220中，藉由錯誤偵測單元140經由存取單元130讀取來自設定資料儲存區塊120之頁B的設定資料。自頁A及B讀取設定資料之步驟S210、S220可以同一方式操作，以自相同資料集合判定已讀取大多數次的真實資料。
在步驟S230中，將自頁A所讀取之設定資料與自頁B所讀取之設定資料比較。當自頁A及B所讀取之設定資料相同時，在步驟S240中判定在自設定資料儲存區塊120所讀取的設定資料中不存在錯誤。
當在步驟S230中判定自頁A及B所讀取之設定資料彼此不相同時，在步驟S250中讀取來自設定資料儲存區塊120之頁C的設定資料。接著，在步驟S260中，比較自頁A、B及C所讀取之設定資料，且將針對大多數次比較判定為相同的設定資料判定為真實設定資料。舉例而言，若自頁A所讀取之設定資料不同於自頁B及C所讀取的設定資料，且若自B及C所讀取之設定資料為相同的，則自頁B及C所讀取之設定資料將判定為真實資料。
在步驟S270中，錯誤偵測單元140向錯誤復原單元150提供關於錯誤的出現及含有錯誤之頁(例如，頁A)之識別碼的資訊。
在本發明之實施例中，亦可能隨著設定資料重複地寫入至頁A、B、C在步驟S210、S220、S250中自頁A、B、C讀取所有設定資料，且在步驟S230及S260中比較在步驟S210、S220、S250中所讀取的所有設定資料以便改良錯誤偵測的精確度。亦即，所有資料經讀取且彼此比較以判定真實資料，而非以如上文所述之方式將頁A、B、C彼此比較。然而，在讀取且比較所有資料之狀況下，可實施將忽視具有小位元數目之錯誤的演算法。
圖3為用於展示錯誤藉由改變可用於設定資料之讀取的在設定資料儲存區塊120中之區域(例如，頁)而藉由圖1中所示之錯誤復原單元150復原的第一復原方案之流程圖。
參看圖3，在步驟S310中，錯誤復原單元150自錯誤偵測單元140接收錯誤出現頁。
在步驟S320中，錯誤復原單元150經組態以在需要時改變可用於存取(其包含讀出)設定資料之在設定資料儲存區塊120中的頁之位置。舉例而言，若錯誤已出現在用於存取設定資料之頁A中，則錯誤復原單元150可接著進行至指明頁B或C而非頁A此後用於存取設定資料。若(例如)頁A為指明用於存取設定資料之頁且錯誤出現在頁B中，則頁A可繼續用於存取設定資料。如上文所述之第一復原方案可以如下方式實施：錯誤復原單元150經組態以關於可用於存取設定資料之頁的位置改變控制電路170之設定。
亦即，在步驟S320中，錯誤復原單元150經組態以在需要時改變控制電路170之設定，使得識別為具有錯誤之頁 將不再用於存取設定資料，且無錯誤的另一頁將替代地用於存取設定資料。
圖4為展示圖1中所示之錯誤復原單元150藉由重寫設定資料儲存區塊120之設定資料而復原錯誤的第二復原方案之流程圖。
參看圖4，在步驟S410中，錯誤復原單元150經組態以自錯誤偵測單元140接收關於具有錯誤之頁的資訊。
在步驟S420中，錯誤復原單元150自無錯誤之頁擷取且儲存設定資料。舉例而言，若在步驟S410中所接收之資訊為頁A具有錯誤，則錯誤復原單元150經由存取單元130自頁B或C存取且儲存設定資料。
在步驟S430中，錯誤復原單元150控制存取單元130，使得在頁A、B及C中重寫(亦即，重新程式化)在步驟S420中所儲存的設定資料。
在實施如圖4中所示之步驟時，錯誤復原單元150可儲存來自頁A、B及C當中之判定為無錯誤之頁的設定資料，且在頁A、B及C中之每一者中重寫(亦即，重新程式化)所儲存資料。經由此操作，無錯誤設定資料再次儲存於所有頁A、B及C中。
圖5展示如應用於根據本發明之實施例之非揮發性記憶體裝置中的設定資料儲存電路之變化。
參看圖5，非揮發性記憶體裝置包含：複數個正常資料儲存區塊110_0至110_N、設定資料儲存區塊120、存取單元130、錯誤復原單元550、計數器560及控制電路170。複 數個正常資料儲存區塊110_0至110_N、設定資料儲存區塊120、存取單元130及控制電路170可以與圖1中相同的方式組態，且上文關於圖1中之此等元件的相同描述將適用。
在關於圖5之實施例中，非揮發性記憶體裝置並非經組態以偵測可能存在於設定資料儲存區塊120中之錯誤，但錯誤復原單元550經組態以在設定資料儲存區塊120之設定資料經存取的次數超過預定次數(例如，等於或大於1,000次)時復原設定資料儲存區塊120。若設定資料儲存區塊120中之設定資料經存取之次數超過(例如)1,000次，則此情形可支援如下判定：設定資料之可靠性可能歸因於讀取干擾而降級。
計數器560對儲存於設定資料儲存區塊120中之資料已藉由存取單元130存取之次數進行計數，且在判定存取資料之次數已超過預定次數(例如，1000次)後即啟用錯誤復原單元550以執行復原操作。每次復原單元550開始復原操作時，初始化儲存於計數器560中之計數值(亦即，存取次數)。當初始化非揮發性記憶體裝置時，存取儲存於設定資料儲存區塊120中之設定資料。每次電力開啟非揮發性裝置時，啟動電力開啟信號PWRUP。因此，計數器560可藉由對電力開啟信號PWRUP經啟動之次數進行計數而算出藉由存取單元130存取儲存於設定資料儲存區塊120中之設定資料的次數。
錯誤復原單元550在藉由計數器560所計數之每一預定存取次數時復原設定資料儲存區塊120。錯誤復原單元550可 根據兩種以下方案中之一者復原設定資料儲存區塊120。
用於藉由錯誤復原單元550復原設定資料儲存區塊120之方案1如下。
每次藉由計數器560所計數之存取次數對應於預定次數時，經指明且用於存取設定資料儲存區塊120中之設定資料的頁被改變。舉例而言，當存取次數對應於1至1,000次時，頁A可經存取以自設定資料儲存區塊120讀出設定資料，且當存取次數對應於1,001至2,000次時，頁B可經存取以自設定資料儲存區塊120讀出設定資料，且接著，當存取次數對應於2,001至3,000次時，頁C可經存取以自設定資料儲存區塊120讀出設定資料。隨著存取次數繼續增加，頁A、B及C針對每1000次存取交替，使得其中一者變為設定資料所讀出自的頁。錯誤復原單元550之上文所述操作可藉由經組態以改變控制電路170之設定的錯誤復原單元550來實施。藉由在每一預定存取次數(例如，1000)時改變在設定資料儲存區塊120中之設定資料所讀出自的頁，歸因於資料之降級的錯誤之出現可得以抑制。
用於藉由錯誤復原單元550復原設定資料儲存區塊120之方案2如下。
針對藉由計數器560所計數之每一預定存取次數，將設定資料重寫於設定資料儲存區塊120中。舉例而言，若存取次數超過(例如)1,000次，則錯誤復原單元550存取(例如，讀出且儲存)儲存於頁C中之設定資料，且接著控制存取單元130，使得用儲存於錯誤復原單元550中的所存取之 設定資料重寫(或重新程式化)頁A、B及C。藉由針對設定資料經存取之每一預定次數(例如，1000)在設定資料儲存區塊120中重寫設定資料，設定資料之可靠性得以保全。
圖5展示如應用於根據本發明之實施例之非揮發性記憶體裝置中的設定資料儲存電路作為實例；然而，應易於理解，此僅為說明目的而描述且圖5之元件(諸如，設定資料儲存電路之元件120、130、550及560)以及本申請案之其他圖的元件可不僅用於非揮發性記憶體裝置中，而且用於各種種類的積體電路晶片中以儲存設定資訊。
圖6為根據本發明之實施例之記憶體系統的組態圖。
參看圖6，記憶體系統包含非揮發性記憶體裝置610及用於控制非揮發性記憶體裝置610之控制器620。非揮發性記憶體裝置610復原可能存在於設定資料儲存區塊120中之錯誤的復原方案類似於關於圖1所述之方案，但控制器620亦可涉及於復原操作中。此後，下文描述不同於與圖1相關聯之復原方案之態樣的與圖6相關聯之復原方案的態樣。
當錯誤被偵測到時，錯誤偵測單元140向控制器620通知關於錯誤之出現及錯誤出現頁之資訊。接著，控制器620將錯誤復原命令連同針對復原錯誤所必要之資訊傳送至非揮發性記憶體裝置610，且錯誤復原單元150回應於命令而復原錯誤。若非揮發性記憶體裝置610藉由自身復原錯誤，則在最佳地排程用於復原錯誤之時間方面可能存在困難(例如，僅在非繁忙時間中執行錯誤復原操作可為最佳的，在非繁忙時間期間，控制器620並不輸出用於執行錯 誤復原操作的命令)。然而，當控制器620涉及於根據本發明之實施例的錯誤復原操作中時，錯誤復原操作根據來自控制器620之命令而執行，且由此更容易地控制執行錯誤復原操作的時序可為可能的。
在錯誤偵測單元140與控制器620之間的通信及在錯誤復原單元150與控制器620之間的通信可經由控制電路170而執行。
圖7為根據本發明之另一實施例之記憶體系統的組態圖。
參看圖7，記憶體系統包含非揮發性記憶體裝置710及用於控制非揮發性記憶體裝置710之控制器720。非揮發性記憶體裝置710復原可能存在於設定資料儲存區塊120中之錯誤的復原方案類似於關於圖5所述之方案，但在控制器720中所提供的計數器721用以對非揮發性記憶體裝置710之電力開啟次數進行計數。此後，將描述不同於與圖5相關聯之復原方案之態樣的與圖7相關聯之復原方案的態樣。
控制器720之計數器721對非揮發性記憶體裝置710經電力開啟之次數進行計數。由於控制器720控制非揮發性記憶體裝置710之電力開啟，因此控制器720可容易地算出非揮發性記憶體裝置710是否經電力開啟。若藉由計數器710所計數之非揮發性記憶體裝置710的電力開啟次數達到預定次數(例如，1,000次)，則控制器720命令非揮發性記憶體裝置710復原設定資料儲存區塊120中之錯誤。當錯誤復原命令經啟動時，初始化計數器710之計數目。
若錯誤復原命令自控制器720施加至非揮發性記憶體裝置710，則非揮發性記憶體裝置710之錯誤復原單元550將開始操作以復原設定資料儲存區塊120。錯誤復原單元550之復原方案可與參看圖5所述之方案相同。
在錯誤復原單元550與控制器720之間的通信可經由控制電路170實施。
如自以上描述顯而易見，設定資料可儲存於設定資料儲存區塊中之同一區域(例如，頁)或不同區域(例如，頁)中，且當錯誤被偵測到時，用於讀取設定資料之區域(例如，頁)可改變或區域(例如，頁)可寫有設定資料。藉由此操作，設定資料儲存電路之可靠性得以改良。
另外，計數操作經執行以對設定資料經存取(例如，自設定資料儲存區塊讀取)之次數進行計數，且當設定資料被讀取至少預定次數時，可判定設定資料之可靠性降級，且用於存取(例如，讀取)設定資料的區域(例如，頁)可改變或設定資料可被重寫。結果，設定資料儲存區塊之可靠性得以改良。
儘管已關於特定實施例描述了本發明，但熟習此項技術者將顯而易見，在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下，可進行各種改變及修改。
110_0‧‧‧正常資料儲存區塊
110_1‧‧‧正常資料儲存區塊
110_N‧‧‧正常資料儲存區塊
120‧‧‧設定資料儲存區塊
130‧‧‧存取單元/頁緩衝器陣列
140‧‧‧錯誤偵測單元
150‧‧‧錯誤復原單元
160‧‧‧計數器
170‧‧‧控制電路
550‧‧‧錯誤復原單元
560‧‧‧計數器
610‧‧‧非揮發性記憶體裝置
620‧‧‧控制器
710‧‧‧非揮發性記憶體裝置
720‧‧‧控制器
721‧‧‧計數器
PWRUP‧‧‧電力開啟信號
圖1為根據本發明之實施例的包含非揮發性記憶體之記憶體裝置的組態圖。
圖2為展示圖1中所示之錯誤偵測單元偵測錯誤之方案的 流程圖。
圖3為展示圖1中所示之錯誤復原單元藉由改變用於設定資料儲存區塊中之設定資料之讀取的區域(諸如，頁)而復原錯誤之第一復原方案的流程圖。
圖4為展示圖1中所示之錯誤復原單元藉由重寫設定資料儲存區塊之設定資料而復原錯誤的第二復原方案之流程圖。
圖5為根據本發明之實施例的包含非揮發性記憶體之記憶體裝置的組態圖。
圖6為根據本發明之實施例之記憶體系統的組態圖。
圖7為根據本發明之實施例之記憶體系統的組態圖。
110_0‧‧‧正常資料儲存區塊
110_1‧‧‧正常資料儲存區塊
110_N‧‧‧正常資料儲存區塊
120‧‧‧設定資料儲存區塊
130‧‧‧存取單元/頁緩衝器陣列
140‧‧‧錯誤偵測單元
150‧‧‧錯誤復原單元
160‧‧‧計數器
170‧‧‧控制電路
PWRUP‧‧‧電力開啟信號

Claims (21)

  1. 一種設定資料儲存電路，其包括：一設定資料儲存區塊，其經組態以儲存設定資料；一存取單元，其經組態以存取該設定資料儲存區塊中之該設定資料；一錯誤偵測單元，其經組態以偵測該設定資料中之一錯誤；及一錯誤復原單元，其經組態以在該錯誤偵測單元偵測到一錯誤時復原該設定資料儲存區塊中之一錯誤。
  2. 如請求項1之設定資料儲存電路，其中相同的設定資料儲存於該設定資料儲存區塊中之至少兩個區域中。
  3. 如請求項2之設定資料儲存電路，其中該區域包括一頁。
  4. 如請求項2之設定資料儲存電路，其中該錯誤偵測單元藉由比較複數個該設定資料而偵測一錯誤，該複數個該設定資料中之每一者儲存於該設定資料儲存區塊中之至少兩個區域中的每一者中。
  5. 如請求項2之設定資料儲存電路，其中該錯誤復原單元經組態以在該錯誤偵測單元偵測到一錯誤時在用於讀取該設定資料儲存區塊中之該設定資料的該至少兩個區域當中選擇另一區域。
  6. 如請求項2之設定資料儲存電路，其中該錯誤復原單元控制該存取單元，使得在該錯誤偵測單元偵測到一錯誤時將該設定資料重寫於該設定資料儲存區塊中。
  7. 如請求項1之設定資料儲存電路，其進一步包括：一計數器，其經組態以對藉由該存取單元存取該設定資料之次數進行計數，其中該錯誤偵測單元經組態以在藉由該存取單元存取該設定資料達每一預定次數之後操作。
  8. 如請求項1之設定資料儲存電路，其進一步包括：一計數器，其經組態以對具有該設定資料儲存電路之一系統的電力開啟次數進行計數，其中該錯誤偵測單元經組態以在每一預定電力開啟次數之後操作。
  9. 一種設定資料儲存電路，其包括：一設定資料儲存區塊，其經組態以儲存設定資料；一存取單元，其經組態以存取該設定資料儲存區塊中之該設定資料；一計數器，其經組態以對藉由該存取單元存取該設定資料之次數進行計數；及一錯誤復原單元，其經組態以在藉由該存取單元存取該設定資料達每一預定次數之後復原該設定資料儲存區塊。
  10. 如請求項9之設定資料儲存電路，其中在該錯誤復原單元執行一復原操作時初始化該計數器。
  11. 如請求項9之設定資料儲存電路，其中該設定資料儲存於該設定資料儲存區塊中之至少兩個區域中，且 其中該錯誤復原單元經組態以在用於讀取該設定資料儲存區塊中之該設定資料的該至少兩個區域當中選擇另一區域。
  12. 如請求項9之設定資料儲存電路，其中該錯誤復原單元控制該存取單元，使得將該設定資料重寫於該設定資料儲存區塊中。
  13. 如請求項9之設定資料儲存電路，其中該計數器經組態以藉由對具有該設定資料儲存電路之一系統的電力開啟次數進行計數而對該存取次數進行計數。
  14. 一種記憶體裝置，其包括：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料儲存區塊及該設定資料儲存區塊之資料；一錯誤偵測單元，其經組態以偵測該設定資料中之一錯誤；及一錯誤復原單元，其經組態以在該錯誤偵測單元偵測到一錯誤時復原該設定資料儲存區塊中之一錯誤。
  15. 一種記憶體裝置，其包括：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料 儲存區塊及該設定資料儲存區塊之資料；一計數器，其經組態以對電力開啟次數進行計數；及一錯誤復原單元，其經組態以在每一預定電力開啟次數之後復原該設定資料儲存區塊。
  16. 一種包括一記憶體裝置及用於控制該記憶體裝置之一控制器的記憶體系統，該記憶體裝置包括：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料儲存區塊及該設定資料儲存區塊；及一錯誤復原單元，其經組態以回應於一錯誤復原命令而復原該設定資料儲存區塊，其中該控制器對該非揮發性記憶體裝置之電力開啟次數進行計數，且在每一預定電力開啟次數之後將該錯誤復原命令輸出至該非揮發性記憶體裝置。
  17. 如請求項16之記憶體系統，其中在輸出該錯誤復原命令時初始化藉由該控制器所計數之該電力開啟次數。
  18. 一種包括一記憶體裝置及用於控制該記憶體裝置之一控制器的記憶體系統，該記憶體裝置包括：複數個正常資料儲存區塊，其經組態以儲存正常資料；一設定資料儲存區塊，其經組態以儲存設定資料；一頁緩衝器陣列，其經組態以存取該複數個正常資料 儲存區塊及該設定資料儲存區塊；一錯誤偵測單元，其經組態以在偵測到該設定資料中之一錯誤時將一錯誤之出現通知給該控制器；及一錯誤復原單元，其經組態以復原該設定資料儲存區塊中之一錯誤，其中該控制器在被通知一錯誤之出現後即控制該非揮發性記憶體裝置之該錯誤復原單元復原該設定資料儲存區塊中的一錯誤。
  19. 如請求項18之記憶體系統，其中該設定資料儲存於該設定資料儲存區塊中之至少兩頁中，且其中該錯誤偵測單元藉由比較複數個該設定資料而偵測一錯誤，該複數個該設定資料中之每一者儲存於該等設定資料儲存區塊中之至少兩頁中的每一者中。
  20. 如請求項19之記憶體系統，其中該錯誤復原單元經組態以在該控制器之控制下在用於讀取該設定資料儲存區塊中之該設定資料的該至少兩頁當中選擇另一頁。
  21. 如請求項19之記憶體系統，其中該錯誤復原單元在該控制器之該控制下控制該頁緩衝器陣列，使得將該設定資料重寫於該設定資料儲存區塊中。
TW101134838A 2011-09-22 2012-09-21 用於包含記憶體裝置及系統的半導體裝置之設定資料儲存 TW201329984A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095763A KR20130032077A (ko) 2011-09-22 2011-09-22 설정 데이터 저장회로, 이를 포함하는 비휘발성 메모리 장치 및 메모리 시스템

Publications (1)

Publication Number Publication Date
TW201329984A true TW201329984A (zh) 2013-07-16

Family

ID=47912610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134838A TW201329984A (zh) 2011-09-22 2012-09-21 用於包含記憶體裝置及系統的半導體裝置之設定資料儲存

Country Status (4)

Country Link
US (1) US20130080830A1 (zh)
KR (1) KR20130032077A (zh)
CN (1) CN103021460A (zh)
TW (1) TW201329984A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102112559B1 (ko) * 2014-04-08 2020-05-21 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법
TWI573142B (zh) * 2015-02-02 2017-03-01 慧榮科技股份有限公司 資料儲存裝置以及資料維護方法
KR102549605B1 (ko) * 2016-03-04 2023-06-30 삼성전자주식회사 Raid 스토리지 장치의 리커버리 방법
JP6717059B2 (ja) * 2016-06-06 2020-07-01 オムロン株式会社 制御システム
US10275378B2 (en) * 2017-03-07 2019-04-30 Western Digital Technologies, Inc. Data buffer pointer fetching for direct memory access
CN114203239B (zh) * 2021-12-07 2024-04-30 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052803A (en) * 1997-09-26 2000-04-18 3Com Corporation Key-based technique for assuring and maintaining integrity of firmware stored in both volatile and non-volatile memory
US6910178B1 (en) * 2002-03-15 2005-06-21 Veritas Operating Corporation System and method for resolving data inconsistencies with a data majority
US7594135B2 (en) * 2003-12-31 2009-09-22 Sandisk Corporation Flash memory system startup operation
JP2007052897A (ja) * 2005-07-20 2007-03-01 Matsushita Electric Ind Co Ltd メモリ制御回路
US7797586B2 (en) * 2005-11-18 2010-09-14 Kyocera Mita Corp. Image forming apparatus with memory properly error-checked
JP2008176677A (ja) * 2007-01-22 2008-07-31 Matsushita Electric Ind Co Ltd メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
US9336387B2 (en) * 2007-07-30 2016-05-10 Stroz Friedberg, Inc. System, method, and computer program product for detecting access to a memory device
JP5279634B2 (ja) * 2009-06-30 2013-09-04 キヤノン株式会社 情報処理装置、情報処理装置の制御方法及び制御プログラム
US7818525B1 (en) * 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8452937B2 (en) * 2010-05-14 2013-05-28 Sandisk Il Ltd. Moving executable code from a first region of a non-volatile memory to a second region of the non-volatile memory to reduce read disturb

Also Published As

Publication number Publication date
CN103021460A (zh) 2013-04-03
US20130080830A1 (en) 2013-03-28
KR20130032077A (ko) 2013-04-01

Similar Documents

Publication Publication Date Title
EP3132449B1 (en) Method, apparatus and system for handling data error events with memory controller
US8935466B2 (en) Data storage system with non-volatile memory and method of operation thereof
TW201329984A (zh) 用於包含記憶體裝置及系統的半導體裝置之設定資料儲存
US8869007B2 (en) Three dimensional (3D) memory device sparing
US9361036B2 (en) Correction of block errors for a system having non-volatile memory
US20080126776A1 (en) Electronic apparatus
KR20160143371A (ko) 메모리 시스템 및 그 동작 방법
US10891185B2 (en) Error counters on a memory device
EP3262508B1 (en) Patrol scrub periods based on power status
US10956290B2 (en) Memory management
US9424134B2 (en) Boot management in a non-volatile memory system
US10782920B2 (en) Data access method, memory storage apparatus and memory control circuit unit
US10916325B2 (en) Memory chip and test system including the same
US20080072119A1 (en) Allowable bit errors per sector in memory devices
KR20210058750A (ko) 메모리의 런타임 셀 행 교체
US10804935B2 (en) Techniques for reducing latency in the detection of uncorrectable codewords
TWI616807B (zh) 資料寫入方法以及儲存控制器
US9401226B1 (en) MRAM initialization devices and methods
TWI648739B (zh) 記憶體管理方法與儲存控制器
US20140095962A1 (en) Semiconductor device and operating method thereof
US10866887B2 (en) Memory management method, memory storage device and memory control circuit unit
TWI544492B (zh) 電子裝置及其資料維護方法
KR20140095656A (ko) 불휘발성 메모리 장치 및 그것의 데이터 독출 방법
US9715345B2 (en) Apparatuses and methods for memory management
CN117687934A (zh) 虚拟和物理扩展存储器阵列