TW201328349A - 影像感測器及其驅動方法 - Google Patents

Abstract

本發明係揭露一種影像感測器及其驅動方法。該影像感測器包括：一計數電路用以接收從包括該些畫素於一列和一行的一畫素陣列所輸出的一影像訊號、轉換接收到影像訊號成為數位資料，且該計數電路包括一比較器對應該畫素陣列的該列；以及一調整電路包括複數個開關和排列有該些開關的一行線。

Description

影像感測器及其驅動方法

本發明主張於2011年12月21日所申請之韓國專利申請案號10-2011-0139625的優先權，此全文將併入本案以作為參考。

本發明係在一影像感測器中，提供一附加電路用來偵測一畫素陣列中每一列(column)和每一行(row)之參考信號的雜訊，因此，由於參考信號的變動(fluctuation)，比較器減少了固定圖樣雜訊而可進行精確的影像處理。

本揭示係關於一種影像感測器及其驅動方法，特別是關於一種影像感測器，其包括一附加的調整電路，該調整電路用於讓比較器在一典型的畫素陣列中先偵測雜訊，以補償發生在具有典型畫素和畫素陣列配置之類比前級(front-end)電路中的雜訊，及其該影像感測器的驅動方法。

類比相關性雙取樣法(CDS)電路係於1974被使用來減少電荷耦合元件(CCD)影像感測器的雜訊，且稍後被應用至一互補性金屬氧化半導體(CMOS)影像感測器。

圖1A為一類比CDS電路的範例，而圖1B為一工作時序(operation timing)。參照圖1A和1B，將根據一畫素的運作描述一CDS電路的運作。首先，在作業(1)，當一重置電晶體RST在一單元畫素晶格10為開啟時，一浮接擴散區FD的電壓達到一電源電壓Vaapix。當一開關PCLP和一開關SH被封閉在於一列線的一列晶格20中時，其中該列線具有排成列的複數個畫素，一電壓Vclp係施加至一節點b，因此跨越一電容Csh的電壓變為約0V且係被初始化。接著，在作業(2)中，浮接擴散區FD的電源電壓Vaapix，例如：電壓位準，係經由一電晶體M1而輸出，而一電壓Va_rst係生成在一輸出節點a。然後，在作業(3)，開關PCLP係被關閉。其致能一訊號抽樣(singal sampling)的作業。在作業(4)，當一傳送電晶體TX開啟時，浮接擴散區FD的電壓變成一影像電壓Vimg由於光電荷累積在一光電二極體PD且透過傳送電晶體TX被傳送到浮接擴散區FD。在作業(5)，一影像電壓Vimg透過電晶體M1而被施加至該輸出節點a，且因此，該輸出節點a的電壓從Va_rst改變為Va_img。因此，施加至該節點b的電壓從Vclp改變為Vclp-(Va_rst-Va_img)=Vclp-ΔV。

此時，由於一電壓差異係藉由電容Csh而被偵測，來自電晶體M1的雜訊影響可被移除。然而，該類比CDS電路易受發生在電容Csh後之一階段(stage)的雜訊傷害，舉例而言，比較器本身的固定圖樣雜訊。特別是，當存在有排列在每一列的複數個比較器時，在每一比較器的偏移電壓發生改變，因此需要對每一列進行雜訊處理。此外，由於比較器之間的距離在每一行發生改變，亦需要考量到距離的雜訊處理。來自於這些比較器的固定圖樣雜訊可由於一參考信號產生器的變動輸入至一比較器而發生。

本發明提供一附加電路用以偵測在一影像感測器中對一畫素陣列的每一列和每一行的參考信號的雜訊，因此比較器由於參考信號的變動而減少固定圖樣雜訊，進而可進行精確的影像處理。

在一實施例中，一影像感測器處理從複數個畫素輸出的一訊號包括：一計數電路接收從一畫素陣列輸出的一影像訊號，該畫素陣列包括在一列和一行中的該複數個畫素，並轉換所接收到的影像訊號成為數位資料，該計數電路包括一比較器對應該畫素陣列的列；一調整電路包括複數個開關，以及排列有該複數個開關的一列線和一行線，其中用來為該計數電路比較作業的一參考信號係施加至該些開關的一端，而另一端係連接至該些比較器；以及一控制器產生一控制訊號用以驅動排列在該調整電路的該一行線的該些開關以及偵測對應該畫素陣列的每一列之該些比較器的雜訊。

在另一實施例中，一影像感測器處理從複數個畫素輸出的一訊號包括：一計數電路接收從一畫素陣列輸出的一影像訊號，該畫素陣列包括在一列和一行中的該複數個畫素，並轉換所接收到的影像訊號成為數位資料，該計數電路包括一比較器對應該畫素陣列的列；一調整電路包括複數個開關和排列有該些開關的一行線(row line)，其中用來為該計數電路比較作業的一參考信號係施加至該些開關的一端，而另一端係連接至該些比較器；以及一控制器產生一控制訊號用以在每一次該畫素陣列的該一行線被控制時驅動在該調整電路的該一行線中的複數個開關以及偵測對應該畫素陣列的每一列的複數個比較器之雜訊。

在再一實施例中，一種用以驅動一影像感測器處理從複數個畫素輸出的一訊號的方法，其中該影像感測器包括：一計數電路接收從一畫素陣列輸出的一影像訊號，該畫素陣列包括在一列和一行中的該些畫素，並轉換所接收到的影像訊號成為數位資料，且該計數電路包括一比較器對應該畫素陣列的列(column)；以及一調整電路包括複數個開關和排列有該些開關的一行線(row line)，該方法包括：驅動排列在該畫素陣列的該一行線中的複數個開關；根據該些比較器的一工作時序，產生一參考信號；偵測對應該畫素陣列每一列的複數個比較器的雜訊；在該畫素陣列的每一行中，持續一預定的週期控制複數個畫素；以及依據從該些比較器所偵測到的雜訊，校正對應該些畫素的一影像訊號。

一或多個本發明實施例將配合圖式進行說明。其他特徵將從說明與圖式變得顯而知。

在下文中，將根據本發明之實施例配合圖示詳細描述與說明本發明之揭示內容與實例。

本發明將參照圖示進行詳細說明。在本發明之描述中”對一畫素陣列每一行的畫素控制”可輸出一畫素控制訊號用以藉由每一行控制在每一行的畫素。舉例而言，畫素控制訊號可描述為：在畫素中，透過從一行解碼器施加的一訊號進行的一連串的作業，用以控制構成畫素之電晶體的啟閉(on-off)以從每一畫素輸出一重置訊號和一影像訊號。

圖2繪示根據一實施例之影像感測器的配置。參照圖2，根據一實施例的一影像感測器包括一計數電路(counter circuit)400、一調整電路200、以及一控制器500。計數電路400接收從一畫素陣列100輸出的一影像訊號，該畫素陣列100包括成一矩陣的複數個畫素、以及轉換該影像訊號成為數位資料。同時，計數電路400包括對應畫素陣列100之一列的比較器401、402。調整電路200包括複數個開關SW1、SW2、SW3、SW4、SW5；以及一列線210和一行線220。用來作為計數電路400比較運算的一參考信號Vref係施加至該些開關的一端，而其另一端係連接至比較器401、402。控制器500產生一控制訊號用以驅動排列在調整電路200一行線220中的該些開關SW1、SW2、SW3以及進行控制以偵測對應畫素陣列100每一列的比較器401、402的雜訊。此外，影像感測器可更包括一附加比較器410用以偵測從調整電路200之一列線210輸出的一雜訊訊號。再者，影像感測器更包括一行解碼器300用以輸出一畫素控制訊號至每一行，該畫素控制訊號根據控制器500的控制來控制每一行的畫素。

控制器500可藉由每一行來控制畫素陣列100，且可從畫素陣列100輸出一影像訊號。控制器500可在依序施加一畫素的控制訊號至每一行104、102之前，持續一預定週期，施加一訊號用以驅動排列在調整電路200的該一行線220上的該些開關。舉例而言，影像訊號從畫素陣列100的所有畫素輸出及轉換的一圖框(frame)。因此，控制器500可與從該一行線220之訊號的輸出同步驅動附加比較器410和比較器401、402。再者，根據一實施例的影像感測器包括：參考信號產生器450其產生參考信號Vref至排列在調整電路200之列線210和行線220上之開關SW1、SW2、SW3、SW4、SW5的一端。參考信號為，例如，斜波信號(ramp signal)。參考信號係輸入至該些開關，因此其被使用在比較器410、401、402的比較運算。

舉例而言，如果有一來自於附加比較器410的雜訊，來自於附加比較器410之訊號間的差異只要在接近(accessing)的行102、104與行220的電力(power)/接地(ground)雜訊相同就可為0。此外，由於比較器401、402的電氣特性與比較器410不同，即使是提供相同的訊號位準作為輸入，其輸出的訊號會出現微小的位準差異(small level differences)，而在該些輸出的該些微小的位準差異被當作固定圖樣雜訊。亦即，畫素陣列100的列101、103分別具有固定圖樣雜訊“a”和“b”。因此，由於該些雜訊“a”和“b”係分別地從自畫素陣列100對於行102、104的輸出訊號間的差異扣除，從畫素陣列100輸出的一影像訊號可被讀取且把固定圖樣雜訊排除在外。亦即，在一圖框期間，一訊號從畫素陣列100輸出且被轉換前，調整電路200的開關SW1、SW2、SW3係被驅動以偵測來自附加比較器410和比較器401、402的一雜訊訊號。如此，使用該偵測到的雜訊訊號，來自畫素陣列100的一影像訊號可在排除固定圖樣雜訊的情況下被讀取。

先前之說明係假設接近的行102、104的電力/接地雜訊與行220的電力/接地雜訊相同。然而，實際上，雜訊可在畫素陣列100的每一行線改變。畫素陣列100每一行的雜訊差異可為由於不同的電路作業狀況下不同時序發生的電力/接地雜訊差異。畫素陣列每一行中的雜訊可依據從調整電路200的該一列線210所偵測到的雜訊而被擷取。舉例而言，如前所述，即使該附加比較器410的雜訊訊號為0時，該雜訊訊號為當調整電路200的該一行線220被驅動時被偵測到的訊號，每一次施加一訊號至畫素陣列100的每一行102、104，一訊號係被施加至調整電路200的該一列線210，藉以驅動開關SW4、SW5。在此時，雜訊具有除了0之外的值，例如，“c”和“d”，可從該附加比較器410被偵測到。因此，當每一畫素陣列100的影像訊號為正確(correct)時，則(a+c,b+c,a+d,b+d)係被當作雜訊從該些畫素10、20、30、40的影像訊號扣除，然後，藉由算術運算(arithmetic operation)而被移除，亦即減法(subtraction)。

因此，根據本發明，調整電路200係附加地配置在現有的畫素陣列100中。此外，當畫素陣列100被驅動且調整電路200中僅具有一操作開關時，對於每一列之比較器401、402的雜訊和對於畫素陣列100每一行的雜訊可在每一圖框中被偵測。基於此，從畫素陣列100輸出的每一影像訊號之雜訊可被移除。

圖3繪示根據另一實施例之影像感測器的配置。參照圖3，根據另一實施例的一影像感測器包括一計數電路400、一調整電路250、以及一控制器500。計數電路400接收一影像訊號，該影像訊號從為矩陣之包括複數個畫素的畫素陣列100所輸出；以及轉換該影像訊號為數位資料。同時，計數電路400包括比較器401、402對應畫素陣列100的一列。調整電路250包括一行線220具有複數個開關SW1、SW2、SW3。用在計數電路400比較運算的一參考信號Vref係施加至開關SW1、SW2、SW3的一端，而另一端則連接至比較器401、402。每一次畫素陣列100的該些行線102、104被控制時，控制器500產生一控制訊號用以驅動排列在調整電路250的該一行線220的該些開關SW1、SW2、SW3，並進行控制以偵測對應畫素陣列100的每一列之該些比較器401、402的雜訊。除了調整電路250僅包括一行線220而無列線之外，圖3的影像感測器與圖2的影像感測器相同。取而代之的是，運算子230的一輸出訊號係被應用以驅動一附加比較器410。運算子230可為一OR運算子而畫素陣列100的一行驅動訊號row_sel可應用來作為一輸入訊號。亦即，每一次每一行的一訊號係被施加至畫素陣列100，該行驅動訊號row_sel為開啟(on)，因此運算子230的輸出為開啟(on)。於是，從附加比較器410的訊號可被輸出。每一次該訊號輸出時，該附加比較器410可藉由偵測一參考信號Vref而偵測到雜訊。除了取代一列線的運算子230設置在調整電路100外以驅動附加比較器410，每一次畫素陣列100的一行係被控制，如圖3所示的影像感測器的驅動係與圖2的影像感測器相同，因此將省略重覆的描述。

圖4繪示根據一實施例之用以驅動一影像感測器的方法。

在作業S11，在一影像感測器中，一調整電路一行線的一開關係被驅動。

在作業S12，根據複數個比較器的工作時序產生一參考信號。該參考信號的產生可在作業S11之前根據產生參考信號的時序而為連續。

在作業S13，對應該畫素陣列每一列之複數個比較器的雜訊係被偵測到。亦即，連接至一調整電路的一開關和一附加比較器的該些比較器的雜訊可藉由驅動在影像感測器中調整電路之一行線的開關而被偵測。舉例而言，該偵測到的雜訊稍後被用來移除在一影像訊號上的雜訊，因此在一畫素陣列的驅動圖框期間，其可暫時地被儲存。

在作業S14，對於該畫素陣列每一行的複數個畫素係被控制持續一預定週期。舉例而言，來自一行解碼器的一訊號係依序地被施加於該畫素陣列的一驅動圖框的期間，因此來自於該畫素陣列的所有畫素的該些影像訊號係被輸出。

在作業S15，在對應該些畫素之該些影像訊號的雜訊係依據從該些比較器所偵測到的雜訊而被移除。

再者，顯示在圖4中用以驅動一影像感測器之方法可應用在驅動圖2和圖3之影像感測器的方法。亦即，在圖2和圖3同樣會發生的情況：用以驅動在一調整電路中之一行線中之開關，在該畫素陣列驅動一圖框之前、偵測第一該些比較器的雜訊、然後從該些畫素陣列輸出和校準(correcting)一影像訊號的一系列的作業。原因係因圖2之開關SW4、SW5的驅動時序在該調整電路中的該一列線並不是分開執行而是與該畫素陣列每一行之該些畫素的驅動同步進行。

至此，已描述根據一實施例之用以驅動一影像感測器的方法。用以驅動一影像感測器的方法可應用至一使用者介面的方法，其追蹤一儲存的偵測目標區域的動作(movement)和輸入對應移動的資料，且可儲存為一電氣的記錄碼於一電腦可讀取的記錄媒介中。

根據一實施例，發生在構成一影像感測器之類比電路中的固定圖樣雜訊可藉由一附加電路之配置而被移除。

雖然已參考許多說明性實施例來描述實施例，但應理解，可由熟習此項技術者設計的許多其他修改及實施例將落入本揭示案之原理之精神及範疇內。特別的是，在元件部份各種變化與修改可能及/或主體的組合排列，圖例與附加主張，仍將落入本揭示案的範疇。此外，對元件部份及/或排列的修改，交替使用顯而易見也將落入本技術範疇。

10、20、30、40．．．畫素

100．．．畫素陣列

101、103．．．列

102、104．．．行

200．．．調整電路

210．．．列線

220．．．行線

230．．．運算子

250．．．調整電路

300．．．行解碼器

400．．．計數電路

401、402、410．．．比較器

450．．．參考信號產生器

500．．．控制器

a、b．．．節點

Csh．．．電容

FD．．．浮接擴散區

M1．．．電晶體

PCLP．．．開關

RST．．．重置電晶體

row_sel．．．行驅動訊號

SH．．．開關

SW1、SW2、SW3、SW4、SW5．．．開關

S11~S15．．．步驟

TX．．．傳送電晶體

Vaapix．．．電源電壓

Vclp．．．電壓

Vref．．．參考信號

圖1A繪示一相關性雙取樣法(CDS)電路。

圖1B繪示該CDS的時序圖。

圖2繪示根據一實施例的影像感測器。

圖3繪示根據另一實施例的一影像感測器。

圖4繪示根據一實施例用以驅動一影像感測器的一流程圖。

10、20、30、40．．．畫素

100．．．畫素陣列

101、103．．．列

102、104．．．行

200．．．調整電路

210．．．列線

220．．．行線

300．．．行解碼器

400．．．計數電路

401、402、410．．．比較器

450．．．參考信號產生器

500．．．控制器

SW1、SW2、SW3、SW4、SW5．．．開關

Vref．．．參考信號

Claims (17)

1. 一種影像感測器處理從複數個畫素輸出的一訊號，包括：一計數電路接收從一畫素陣列輸出的一影像訊號，該畫素陣列包括在一列和一行中的該些畫素，並轉換所接收到的該影像訊號成為數位資料，該計數電路包括一比較器對應該畫素陣列的該列；一調整電路包括複數個開關，以及排列有該些開關的一列線和一行線，其中用來為該計數電路的一比較作業的一參考信號係施加至該些開關的一端，而另一端係連接至該些比較器；以及一控制器產生一控制訊號用以驅動排列在該調整電路的該一行線的該些開關以及偵測對應該畫素陣列的每一列之該些比較器的雜訊。
2. 如申請專利範圍第1項所述之影像感測器，更包括一附加比較器偵測從該調整電路的該一列線輸出之一雜訊訊號。
3. 如申請專利範圍第2項所述之影像感測器，其中在該調整電路的該一列線中之該些開關係根據對該控制器的該畫素陣列之每一行的控制而被驅動；以及該控制器依據該附加比較器之一雜訊訊號來進行控制以對於該畫素陣列的每一行偵測雜訊。
4. 如申請專利範圍第1項所述之影像感測器，更包括一參考信號產生器施加一參考信號至在該調整電路的該一列線和該一行線中之該些開關的一端。
5. 如申請專利範圍第1項所述之影像感測器，其中該控制器持續一預定的週期依序控制構成該畫素陣列的複數條行線中之複數個畫素以及產生一訊號用來於每一週期驅動在該調整電路一行線中的該些開關。
6. 如申請專利範圍第2項所述之影像感測器，其中該控制器於每一預定週期依序控制該計數電路的該些比較器以及對於每一週期，產生一訊號用以驅動該附加比較器。
7. 如申請專利範圍第5項或第6項所述之影像感測器，其中該控制器依據從該附加比較器和該些比較器所偵測到的雜訊移除來自於一畫素陣列所輸出之一影像訊號的雜訊。
8. 一種影像感測器處理從複數個畫素所輸出的一訊號，包括：一計數電路接收從一畫素陣列輸出的一影像訊號，該畫素陣列包括在一列和一行中的該些畫素，並轉換所接收到的該影像訊號成為數位資料，該計數電路包括一比較器對應該畫素陣列的該列；一調整電路包括複數個開關，以及排列有該些開關的一行線，其中用來為該計數電路的一比較作業的一參考信號係施加至該些開關的一端，而另一端係連接至該些比較器；以及一控制器產生一控制訊號，該控制訊號在每一次該畫素陣列的該一行線被控制時，用來驅動在該調整電路的該一行線中的複數個開關，以及該控制器偵測對應該畫素陣列每一列的複數個比較器之雜訊。
9. 如申請專利範圍第8項所述之影像感測器，更包括一附加比較器偵測一參考信號產生器的一雜訊訊號用來產生該參考信號。
10. 如申請專利範圍第8項所述之影像感測器，更包括一參考信號產生器用來施加一參考信號至排列在該調整電路中一行線之複數個開關的一端。
11. 如申請專利範圍第9項所述之影像感測器，其中該控制器於每一預定週期依序控制該計數電路的該些比較器以及對於每一週期，產生一訊號用以驅動該附加比較器。
12. 如申請專利範圍第11項所述之影像感測器，其中該控制器依據從該附加比較器和該些比較器所偵測到的一雜訊訊號移除來自於一畫素陣列所輸出之一影像訊號的雜訊。
13. 一種用以驅動一影像感測器處理從複數個畫素輸出的一訊號的方法，其中該影像感測器包括：一計數電路接收從一畫素陣列輸出的一影像訊號，該畫素陣列包括在一列和一行中的該些畫素，並轉換所接收到的該影像訊號成為數位資料，且該計數電路包括一比較器對應該畫素陣列的該列；以及一調整電路包括複數個開關和排列有該些開關的一列線和一行線，該方法包括：根據該些比較器的一工作時序產生一參考信號；偵測對應該畫素陣列每一列的複數個比較器的雜訊；在該畫素陣列的每一行中，持續一預定的週期控制複數個畫素；以及依據從該些比較器所偵測到的雜訊，移除對應該些畫素之一影像訊號的雜訊。
14. 如申請專利範圍第13項所述之方法，其中該調整電路更包括排列有複數個開關的一列線，更包括：每一次對於該畫素陣列每一行的複數個畫素被控制時，驅動排列在該一列線中的該些開關；以及對於該畫素陣列的每一行偵測一雜訊訊號。
15. 如申請專利範圍第13項所述之方法，更包括施加一參考信號至排列在該調整電路的該一行線上之該些開關的一端.
16. 如申請專利範圍第13項所述之方法，其中對應該畫素陣列每一列的該些比較器的雜訊偵測更包括：對該預定的週期，產生一訊號用以驅動在該調整電路的該一行線中的該些開關。
17. 如申請專利範圍第13項所述之方法，其中該調整電路更包括一附加比較器用以偵測一參考信號產生器的一雜訊訊號，該參考信號產生器產生該參考信號且藉由使用來自於該附加比較器的一訊號偵測該些比較器的雜訊。