TW201327030A - 修正佈局圖案的方法以及製作光罩的方法 - Google Patents
修正佈局圖案的方法以及製作光罩的方法 Download PDFInfo
- Publication number
- TW201327030A TW201327030A TW100147067A TW100147067A TW201327030A TW 201327030 A TW201327030 A TW 201327030A TW 100147067 A TW100147067 A TW 100147067A TW 100147067 A TW100147067 A TW 100147067A TW 201327030 A TW201327030 A TW 201327030A
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- contact hole
- hole pattern
- layout
- distance
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一種修正佈局圖案的方法包括下列步驟。提供一第一佈局圖案以及一第二佈局圖案。第一佈局圖案包括一第一導線圖案,第二佈局圖案包括至少一接觸孔圖案,且接觸孔圖案與第一導線圖案至少部分重疊。提供一對位誤差值。藉由一電腦系統檢測接觸孔圖案與第一導線圖案間之距離是否小於對位誤差值。自接觸孔圖案與第一導線圖案間距離小於對位誤差值之一對邊擴大接觸孔圖案以取得一第一修正後接觸孔圖案。
Description
本發明係有關於一種修正佈局圖案的方法以及製作光罩的方法,尤指一種對於與導線圖案相重疊之接觸孔圖案進行修正之修正佈局圖案的方法與製作光罩的方法。
在半導體元件的製程中,為了將積體電路(integrated circuits)的圖案順利地轉移到半導體晶片上,必須先將一資料庫中的電路圖案利用電腦設計成一佈局圖案,再依據此佈局圖案來製作一光罩,並且將光罩上的圖案以一定的比例轉移到半導體晶片上,也就是俗稱的微影(lithography)製程。上述之佈局圖案的轉移需要極為準確,以使與之前以及之後之其他製程的圖案相互對應,進而製造出精密的積體電路。
在微影製程中,將光罩上的標準圖形轉移至晶圓表面時,由於易受到微影機台對位精度狀況的影響,而使轉移至晶圓表面之圖形產生偏差,進而影響半導體裝置之性能。尤其對多重金屬內連線等堆疊的結構而言,當設計成與上、下層導線圖案互相重疊之接觸孔圖案受到對位狀況影響而有所偏差時,會使得有效之接觸孔面積縮小,而影響到電性連結之狀況。
在習知之修正佈局圖案的方法中,為了補償微影機台產生對位誤差的影響,一般係對於導線圖案來進行修正,尤其是對預定有接觸孔圖案位置之導線圖案進行局部的放大修正,以使得即便產生對位誤差,接觸孔圖案與導線圖案間的有效接觸區域仍不會受影響。
再者,隨著半導體電路的積體層次的快速增加,微影製程所要求的線寬也越來越小,各半導體元件間的距離也日益縮短。受限於目前微影製程所使用之曝光波長的物理限制,許多過小之間距無法僅藉由單一次曝光而完成。因此,目前發展出一種雙重曝光技術,將目標圖案分解並經由兩次的曝光製程來完成。然而,在使用雙重曝光技術時,由於導線圖案間的間距已與臨界間距(critical space)非常接近,加上兩次曝光間亦存在對位誤差之考量,故對習知之修正佈局圖案的方法產生許多限制,而無法達到所期望之修正效果。此外,一般使用雙重曝光技術來定義接觸孔圖案時,往往會搭配自對準(self-aligned)方式來進行接觸孔蝕刻,故接觸孔的大小亦不易藉由蝕刻製程再進行調整,因此如何對接觸孔圖案的設計進行調整也就顯得格外重要。
本發明之目的之一在於提供一種修正佈局圖案的方法以及製作光罩的方法,對於接觸孔圖案進行修正,以補償曝光對位誤差之影響。
本發明之一較佳實施例提供一種修正佈局圖案的方法,包括下列步驟。首先,提供一第一佈局圖案、一第二佈局圖案以及一對位誤差值(mis-alignment value)。第一佈局圖案包括一第一導線圖案,第二佈局圖案包括至少一接觸孔圖案,且接觸孔圖案係與第一導線圖案至少部分重疊。接著,藉由一電腦系統檢測接觸孔圖案與第一導線圖案間之距離是否小於對位誤差值。然後,自接觸孔圖案與第一導線圖案間距離小於對位誤差值之一對邊擴大接觸孔圖案以取得一第一修正後接觸孔圖案。
本發明之一較佳實施例提供一種製作光罩的方法,包括下列步驟。首先,提供一第一佈局圖案、一第二佈局圖案以及一對位誤差值。第一佈局圖案包括一第一導線圖案,第二佈局圖案包括至少一接觸孔圖案,且接觸孔圖案係與第一導線圖案至少部分重疊。接著,藉由一電腦系統檢測接觸孔圖案與第一導線圖案間之距離是否小於對位誤差值。然後,自接觸孔圖案與第一導線圖案間距離小於對位誤差值之一對邊擴大接觸孔圖案以取得一第一修正後接觸孔圖案。之後,將第二佈局圖案輸出至至少一光罩。
本發明之一較佳實施例提供一種製作光罩的方法,包括下列步驟。首先,提供一第一佈局圖案、一第二佈局圖案、一第三佈局圖案、一對位誤差值以及一臨界間距(critical space)。第一佈局圖案包括一第一導線圖案,第二佈局圖案包括至少一接觸孔圖案,且第三佈局圖案包括一第二導線圖案以及一第三導線圖案。接觸孔圖案係與第一導線圖案至少部分重疊,且接觸孔圖案係與第二導線圖案至少部分重疊。接著,藉由一電腦系統檢測接觸孔圖案與第一導線圖案間之距離是否小於對位誤差值。然後,自接觸孔圖案與第一導線圖案間距離小於對位誤差值之一對邊擴大接觸孔圖案以取得一第一修正後接觸孔圖案。之後,藉由電腦系統檢測第一修正後接觸孔圖案與第三導線圖案間之一距離是否小於臨界間距。然後,自第一修正後接觸孔圖案與第三導線圖案間距離小於臨界間距之一邊縮小第一修正後接觸孔圖案以取得一第二修正後接觸孔圖案。第二修正後接觸孔圖案與第三導線圖案間之距離係大於或等於該臨界間距。之後,將第二佈局圖案輸出至至少一光罩。
本發明可應用在各式上、下堆疊的結構,例如接觸插塞(contact plug)與摻雜區、多重金屬內連線的插塞(plug)與導線、雙鑲嵌(dual damascene)的介層孔(via hole)與溝槽(trench)等結構中,亦即本發明可有效解決上、下層圖案互相重疊之佈局圖案受到對位狀況影響而有所偏差的問題,並能提升使用雙重曝光技術或多重曝光技術來定義接觸孔圖案以及搭配自對準(self-aligned)方式來進行接觸孔蝕刻時的製程容許度(process window),進而能提升半導體製程之良率及元件的可靠度(reliability)。
請參考第1圖至第4圖。第1圖至第3圖繪示了本發明之第一較佳實施例之修正佈局圖案的方法示意圖。第4圖繪示了本發明之第一較佳實施例之修正佈局圖案的方法流程示意圖。如第1圖至第4圖所示,本發明之第一較佳實施例提供一種修正佈局圖案的方法,包括下列步驟。首先,進行步驟S10,由一資料庫提供一第一佈局圖案210、一第二佈局圖案220以及一對位誤差值。第二佈局圖案220包括複數個接觸孔圖案,而第一佈局圖案210包括複數個第一導線圖案。在本實施例中,第二佈局圖案220可包括複數個接觸孔圖案221,而第一佈局圖案210可包括一第一導線圖案211,且接觸孔圖案221係與第一導線圖案211相重疊。更進一步說明,接觸孔圖案221係與第一導線圖案211於後續之半導體製程中的對應位置相重疊。為了更明確說明本實施例之修正佈局圖案的方法之各種狀況,本實施例之第二佈局圖案220可更包括複數個接觸孔圖案222、複數個接觸孔圖案223以及複數個接觸孔圖案224,而第一佈局圖案210可更包括一第一導線圖案212、一第一導線圖案213以及一第一導線圖案214,但本發明並不以此為限,而可使第二佈局圖案220僅包括至少一接觸孔圖案,且使第一佈局圖案僅包括一第一導線圖案。各接觸孔圖案222係與第一導線圖案212重疊,各接觸孔圖案223係與第一導線圖案213重疊,且各接觸孔圖案224係與第一導線圖案214重疊。
接著,進行步驟S11,利用一電腦系統檢測各接觸孔圖案與對應之第一導線圖案間之距離是否小於對位誤差值。對位誤差值大體上係小於10奈米,但並不以此為限而可視所使用之曝光機台的效能來決定對位誤差值的大小。舉例來說,本實施例之修正佈局圖案的方法可對各接觸孔圖案221與第一導線圖案211間之一距離DL1與一距離DR1、對各接觸孔圖案222與第一導線圖案212間之一距離DL2與一距離DR2、對各接觸孔圖案223與第一導線圖案213間之一距離DL3與一距離DR3以及對各接觸孔圖案224與第一導線圖案214間之一距離DL4與一距離DR4分別進行檢測,並比對距離DL1、距離DR1、距離DL2、距離DR2、距離DL3、距離DR3、距離DL4以及距離DR4是否小於對位誤差值。
然後,若各接觸孔圖案與對應之第一導線圖案間之距離並未小於對位誤差值,則進行步驟S14,也就是不對接觸孔圖案進行修改。相對地,若各接觸孔圖案與對應之第一導線圖案間之距離係小於對位誤差值,則進行步驟S12,也就是自接觸孔圖案與對應之第一導線圖案間距離小於對位誤差值之一對邊擴大接觸孔圖案以取得一第一修正後接觸孔圖案。
舉例來說,由於距離DL1與距離DR1小於對位誤差值,故可自接觸孔圖案221與第一導線圖案211間距離小於對位誤差值之對邊(也可說是分別朝第2圖中的方向X2與方向X1)擴大接觸孔圖案221以取得一第一修正後接觸孔圖案221R1(以虛線標示)。依據同樣的規則,由於距離DL2與距離DR2小於對位誤差值,故可自接觸孔圖案222與第一導線圖案212間距離小於對位誤差值之對邊(也可說是分別朝第2圖中的方向X2與方向X1)擴大接觸孔圖案222以取得一第一修正後接觸孔圖案222R1(以虛線標示)。此外,由於距離DL3小於對位誤差值而距離DR3並未小於對位誤差值,故可僅自接觸孔圖案223與第一導線圖案213間距離小於對位誤差值之一對邊(也可說是朝第2圖中的方向X2)擴大接觸孔圖案223以取得一第一修正後接觸孔圖案223R1(以虛線標示)。另請注意,由於距離DL4與距離DR4均未小於對位誤差值,故可不對觸孔圖案224進行修改。依據本實施例之修正佈局圖案的方法,可補償曝光對位誤差所可能造成之影響。
在本實施例中,擴大接觸孔圖案的方法可包括將接觸孔圖案朝一方向增加一修正長度。舉例來說,如第2圖所示,擴大接觸孔圖案221以取得第一修正後接觸孔圖案221R1的方法可包括朝方向X1增加一修正長度LL1以及朝方向X2增加一修正長度LR1,擴大接觸孔圖案222以取得第一修正後接觸孔圖案222R1的方法可包括朝方向X1增加一修正長度LL2以及朝方向X2增加一修正長度LR2,而擴大接觸孔圖案223以取得第一修正後接觸孔圖案223R1的方法可包括朝朝方向X2增加一修正長度LR3。值得說明的是,修正長度LL1、修正長度LR1、修正長度LL2、修正長度LR2以及修正長度LR3較佳係大於或等於對位誤差值。更進一步說明,對位誤差值與接觸孔圖案至對應之第一導線圖案間之距離之一差值較佳係小於或等於對應之修正長度。也就是說,對位誤差值與距離DL1之一差值較佳係小於或等於修正長度LR1,對位誤差值與距離DR1之一差值較佳係小於或等於修正長度LL1,對位誤差值與距離DL2之一差值較佳係小於或等於修正長度LR2,對位誤差值與距離DR2之一差值較佳係小於或等於修正長度LL2,且對位誤差值與距離DL3之一差值係小於或等於修正長度LR3,但並不以此為限。
藉由上述之本實施例之修正佈局圖案的方法,可補償當對位發生問題時對第一佈局圖案210與第二佈局圖案220間重疊區域之影響。舉例來說,如第3圖所示,當第一佈局圖案210因受到對位狀況影響而有所偏移時,由於已對所需修正之接觸孔圖案進行調整而獲得第一修正後接觸孔圖案221R1、第一修正後接觸孔圖案222R1以及第一修正後接觸孔圖案223R1,故第一修正後接觸孔圖案221R1、第一修正後接觸孔圖案222R1以及第一修正後接觸孔圖案223R1與其對應之第一導線圖案211、第一導線圖案212以及第一導線圖案213間之重疊區域仍可維持一定大小。
為了進一步說明利用本實施例之修正佈局圖案的方法所製作之半導體元件,請參考第5圖,並請一併參考第1圖。第5圖繪示了本發明之第一較佳實施例之修正佈局圖案的方法所對應之半導體元件的示意圖。如第5圖所示,本實施例之修正佈局圖案的方法所對應之半導體元件250可包括一半導體基底251,一介電層252以及一金屬導線254。介電層252具有一接觸孔252V,而金屬導線254可藉由於接觸孔252V中形成之接觸插塞253與半導體基底251電性連結。如第5圖以及第1圖所示,在本實施例之修正佈局圖案的方法中,利用包含第一導線圖案之第一佈局圖案210所製作的光罩可用來定義金屬導線254,而利用包含接觸孔圖案之第二佈局圖案220所製作的光罩則可用來定義接觸孔252V。因此,若藉由本實施例之修正佈局圖案的方法所取得之第一修正後接觸孔圖案來定義接觸孔252V,可避免因曝光對位誤差造成金屬導線254與接觸插塞253接觸之有效面積過小而影響到半導體元件250的電性表現,亦即相對加寬的修正後接觸孔圖案仍能與相偏移的原始之導線圖案具有一有效的接觸面積。另請注意,如前所述,本實施例之修正佈局圖案的方法並不限於用來形成半導體元件250,而可適用於形成其他具有摻雜區、接觸孔與導線等重疊設計之半導體元件。
請再參考第4圖與第2圖。如第4圖與第2圖所示,本發明之第一較佳實施例提供一種製作光罩的方法,此製作光罩的方法除了包括上述之修正佈局圖案的方法外,更包括於步驟S12之後進行一步驟S13,將包含第一修正後接觸孔圖案例如第一修正後接觸孔圖案221R1、第一修正後接觸孔圖案222R1以及第一修正後接觸孔圖案223R1之第二佈局圖案220輸出至至少一光罩。換句話說,第一修正後接觸孔圖案221R1、第一修正後接觸孔圖案222R1以及第一修正後接觸孔圖案223R1亦可視需要輸出至不同的光罩,以進行單一或多重曝光製程來形成各接觸孔。而包含第一導線圖案之第一佈局圖案210則可不進行修正輸出至至少一光罩。另請注意,第二佈局圖案220除了包括第一修正後接觸孔圖案之外,亦可包括經檢測後判定不需進行修正之接觸孔圖案,但並不以此為限。
值得說明的是,本發明在解決上、下層圖案互相對準之佈局圖案受到對位狀況影響而有所偏差的問題時,係直接修正接觸孔圖案,而不調整導線圖案。因此本實施例之製作光罩的方法除了將第一修正後接觸孔圖案輸出至至少一光罩外,其餘導線圖案是不為上、下層圖案互相對準而進行調整。但上述之第一佈局圖案210以及第二佈局圖案220都可分別再進行一般性的修正,例如可於步驟S13之前對第二佈局圖案220進行例如光學近接修正(optical proximity correction,OPC)、工藝規則檢驗(process rule check,PRC)或光學規則檢驗(lithography rule check,LRC)等處理後再輸出製作光罩,但並不以此為限亦不再贅述。
請參考第6圖至第9圖。第6圖至第8圖繪示了本發明之第二較佳實施例之修正佈局圖案的方法示意圖。第9圖繪示了本發明之第二較佳實施例之修正佈局圖案的方法流程示意圖。如第6圖至第9圖所示,本發明之第二較佳實施例提供一種修正佈局圖案的方法,包括下列步驟。首先,進行步驟S20,由一資料庫提供一第一佈局圖案310、一第二佈局圖案320、一第三佈局圖案330、一對位誤差值以及一臨界間距(critical space)。第二佈局圖案320可包括複數個接觸孔圖案321,第一佈局圖案310可包括一第一導線圖案311,第三佈局圖案330可包括一第二導線圖案331以及一第三導線圖案341。接觸孔圖案321係與第一導線圖案311重疊,且接觸孔圖案321係與第二導線圖案331重疊。更進一步說明,接觸孔圖案321係分別與第一導線圖案311以及第二導線圖案331於後續之半導體製程中的對應位置相重疊。換言之,利用接觸孔圖案321連接上下兩層導線圖案。為了更明確說明本實施例之修正佈局圖案的方法之各種狀況,本實施例之第二佈局圖案320可更包括複數個接觸孔圖案322,第一佈局圖案310可更包括一第一導線圖案312,第三佈局圖案330可更包括一第二導線圖案332以及一第三導線圖案342,但本發明並不以此為限而可使第二佈局圖案320僅包括至少一接觸孔圖案,使第一佈局圖案310僅包括一第一導線圖案,使第三佈局圖案330僅包括一第二導線圖案以及一第三導線圖案。接觸孔圖案322係與第一導線圖案312重疊,且接觸孔圖案322係與第二導線圖案332重疊。
接著,進行步驟S21,利用一電腦系統檢測各接觸孔圖案與對應之第一導線圖案間之距離是否小於對位誤差值。舉例來說,本實施例之修正佈局圖案的方法可對各接觸孔圖案321與第一導線圖案311間之一距離DL5與一距離DR5,以及對各接觸孔圖案322與第一導線圖案312間之一距離DL6與一距離DR6分別進行檢測,並比對距離DL5、距離DR5、距離DL6以及距離DR6是否小於對位誤差值。然後,若各接觸孔圖案與對應之第一導線圖案間之距離並未小於對位誤差值,則進行步驟S26,也就是不對接觸孔圖案進行修改。相對地,若各接觸孔圖案與對應之第一導線圖案間之距離係小於對位誤差值,則進行步驟S22,也就是自接觸孔圖案與對應之第一導線圖案間距離小於對位誤差值之一對邊,擴大接觸孔圖案以取得一第一修正後接觸孔圖案。舉例來說,由於距離DL5小於對位誤差值而距離DR5並未小於對位誤差值,故可僅自接觸孔圖案321與第一導線圖案311間距離小於對位誤差值之一對邊(也可說是朝第7圖中的方向X2)擴大接觸孔圖案321以取得一第一修正後接觸孔圖案321R1(以細虛線標示)。同樣地,由於距離DL6小於對位誤差值而距離DR6並未小於對位誤差值,故可僅自接觸孔圖案322與第一導線圖案312間距離小於對位誤差值之一對邊(也可說是第7圖中的方向X2)擴大接觸孔圖案322以取得一第一修正後接觸孔圖案322R1(以細虛線標示)。
在本實施例中,擴大接觸孔圖案的方法可包括將接觸孔圖案朝一方向增加一修正長度。舉例來說,如第7圖所示,擴大接觸孔圖案321以取得第一修正後接觸孔圖案321R1的方法可包括朝方向X2增加一修正長度LR5,而擴大接觸孔圖案322以取得第一修正後接觸孔圖案322R1的方法可包括朝方向X2增加一修正長度LR6。值得說明的是,修正長度LR5以及修正長度LR6較佳係大於或等於對位誤差值。更進一步說明,對位誤差值與接觸孔圖案至對應之第一導線圖案間之距離之一差值較佳係小於或等於對應之修正長度。也就是說,對位誤差值與距離DL5之一差值較佳係小於或等於修正長度LR5,且對位誤差值與距離DL6之一差值係小於或等於修正長度LR6,但並不以此為限。
在進行完接觸孔圖案與其上層導線圖案的調整步驟之後,接續進行步驟S23,藉由電腦系統檢測接觸孔圖案與其下層導線圖案的對應位置,亦即檢測第一修正後接觸孔圖案與第三導線圖案間之一距離是否小於臨界間距。舉例來說,本實施例之修正佈局圖案的方法可對第一修正後接觸孔圖案321R1與第三導線圖案341間之一距離RD1,以及對第一修正後接觸孔圖案322R1與第三導線圖案342間之一距離RD2分別進行檢測,並比對距離RD1以及距離RD2是否小於臨界間距。然後,若各第一修正後接觸孔圖案與對應之第三導線圖案間之距離並未小於臨界間距,則進行步驟S27,也就是不對第一修正後接觸孔圖案進行修改。相對地,若各第一修正後接觸孔圖案與對應之第三導線圖案間之距離係小於臨界間距,則進行步驟S24,也就是自第一修正後接觸孔圖案與第三導線圖案間距離小於臨界間距之一邊縮小第一修正後接觸孔圖案以取得一第二修正後接觸孔圖案。舉例來說,由於距離RD1小於臨界間距,故可自第一修正後接觸孔圖案321R1與第三導線圖案341間距離小於對位誤差值之一方向(也可說是朝第8圖中的方向X1)縮小第一修正後接觸孔圖案321R1以取得一第二修正後接觸孔圖案321R2(以點狀虛線表示)。相對地,由於距離RD2並未小於臨界間距,故可不需對第一修正後接觸孔圖案322R1進行修改。值得說明的是,第二修正後接觸孔圖案321R2與第三導線圖案341間之一距離RD3較佳係大於或等於臨界間距,以避免第二修正後接觸孔圖案321R2過於接近第三導線圖案341。另請注意,本實施例之對位誤差值大體上係小於10奈米,但並不以此為限而可視所使用之曝光機台的效能來決定對位誤差值的大小。此外,本實施例之臨界間距大體上係小於10奈米,但並不以此為限而可視製程以及設計規則的變化而作調整。
為了進一步說明利用本實施例之修正佈局圖案的方法所製作之半導體元件,請參考第10圖,並請一併參考第6圖。第10圖繪示了本發明之第二較佳實施例之修正佈局圖案的方法所對應之半導體元件的示意圖。如第10圖所示,本實施例之修正佈局圖案的方法所對應之半導體元件350可包括一半導體基底351,一介電層352、一上金屬導線354、一下金屬導線355以及一下金屬導線356。上金屬導線354可稱為一第二金屬(metal 2),而下金屬導線355以及下金屬導線356可稱為一第一金屬(metal 1),但並不以此為限。介電層352具有一接觸孔352V,而上金屬導線354可藉由於接觸孔352V中形成之接觸插塞353與下金屬導線355電性連結。如第10圖與第6圖所示,在本實施例之修正佈局圖案的方法中,利用包含第一導線圖案之第一佈局圖案310所製作的光罩可用來定義上金屬導線354,利用包含第二導線圖案與第三導線圖案之第三佈局圖案所製作的光罩可用來定義下金屬導線355與下金屬導線356,而利用包含接觸孔圖案之第二佈局圖案320所製作的光罩可用來定義接觸孔352V。因此,若藉由本實施例之修正佈局圖案的方法所取得之第一修正後接觸孔圖案來定義接觸孔352V,可避免因曝光對位誤差造成上金屬導線354與接觸插塞353接觸之有效面積過小而影響到與下金屬導線355的電性連結狀況,亦即相對加寬的修正後接觸孔圖案仍能與相偏移的原始之導線圖案具有一有效的接觸面積。此外,若藉由本實施例之修正佈局圖案的方法所取得之第二修正後接觸孔圖案來定義接觸孔352V,更可進一步避免因對接觸孔圖案進行修正而使原本設計電性分離之接觸插塞353與下金屬導線356間形成電性連結。另請注意,本實施例之修正佈局圖案的方法並不限於用來形成半導體元件350,而可適用於形成其他具有摻雜區、接觸孔與導線重疊設計之半導體元件。
請再參考第9圖與第8圖。如第9圖與第8圖所示,本發明之第二較佳實施例提供一種製作光罩的方法,此製作光罩的方法除了包括上述之第二較佳實施例的修正佈局圖案的方法外,更包括於步驟S24之後進行一步驟S25,將包含第二修正後接觸孔圖案例如第二修正後接觸孔圖案321R2之第二佈局圖案320輸出至至少一光罩。另請注意,第二佈局圖案320除了可包括第二修正後接觸孔圖案之外,亦可包括第一修正後接觸孔圖案例如第一修正後接觸孔圖案322R1或經檢測後判定不需進行修正之接觸孔圖案,但並不以此為限。換句話說,第二修正後接觸孔圖案321R2以及第一修正後接觸孔圖案322R1亦可視需要輸出至不同的光罩,以進行多重曝光製程來形成各接觸孔。而包含第一導線圖案之第一佈局圖案310以及包含第二導線圖案與第三導線圖案之第三佈局圖案330則可不進行修正而分別輸出至至少一光罩。
值得說明的是,本發明在解決上、下層圖案互相對準之佈局圖案受到對位狀況影響而有所偏差的問題時,係直接修正接觸孔圖案,而不調整導線圖案。因此本實施例之製作光罩的方法除了將第二修正後接觸孔圖案或/與第一修正後接觸孔圖案輸出至至少一光罩外,其餘導線圖案並不為上、下層圖案互相對準而進行調整。但上述之第一佈局圖案310、第二佈局圖案320以及第三佈局圖案330都可分別再進行一般性的修正,例如可於步驟S25之前對第二佈局圖案320進行例如光學近接修正、工藝規則檢驗或光學規則檢驗等處理後再輸出製作光罩,但並不以此為限亦不再贅述。
綜上所述,本發明所提供之修正佈局圖案的方法以及製作光罩的方法,係藉由對接觸孔圖案進行修正,補償後續曝光製程時對位誤差的影響。此外,亦同時將接觸孔圖案所對應之各導線圖案之間距納入修正接觸孔圖案時之考量,故可在容許範圍內對接觸孔圖案作最適合之修正,進而提升使用雙重曝光技術或多重曝光技術來定義接觸孔圖案以及搭配自對準方式來進行接觸孔蝕刻時的製程容許度以及提升所用以製成之半導體元件的可靠度。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
210...第一佈局圖案
220...第二佈局圖案
211-214...第一導線圖案
221-224...接觸孔圖案
221R1...第一修正後接觸孔圖案
222R1...第一修正後接觸孔圖案
223R1...第一修正後接觸孔圖案
250...半導體元件
251...半導體基底
252...介電層
252V...接觸孔
253...接觸插塞
254...金屬導線
310...第一佈局圖案
320...第二佈局圖案
330...第三佈局圖案
311-312...第一導線圖案
321-322...接觸孔圖案
321R1...第一修正後接觸孔圖案
321R2...第二修正後接觸孔圖案
322R1...第一修正後接觸孔圖案
331-332...第二導線圖案
341-342...第三導線圖案
350...半導體元件
351...半導體基底
352...介電層
352V...接觸孔
353...接觸插塞
354...上金屬導線
355...下金屬導線
356...下金屬導線
DL1-DL6...距離
DR1-DR6...距離
LL1-LL3...修正長度
LR1...修正長度
LR2...修正長度
LR5...修正長度
LR6...修正長度
RD1-RD3...距離
S10-S14...步驟
S20-S27...步驟
X1...方向
X2...方向
第1圖至第3圖繪示了本發明之第一較佳實施例之修正佈局圖案的方法示意圖。
第4圖繪示了本發明之第一較佳實施例之修正佈局圖案的方法流程示意圖。
第5圖繪示了本發明之第一較佳實施例之修正佈局圖案的方法所對應之半導體元件的示意圖。
第6圖至第8圖繪示了本發明之第二較佳實施例之修正佈局圖案的方法示意圖。
第9圖繪示了本發明之第二較佳實施例之修正佈局圖案的方法流程示意圖。
第10圖繪示了本發明之第二較佳實施例之修正佈局圖案的方法所對應之半導體元件的示意圖。
210...第一佈局圖案
220...第二佈局圖案
211-214...第一導線圖案
221-224...接觸孔圖案
221R1...第一修正後接觸孔圖案
222R1...第一修正後接觸孔圖案
223R1...第一修正後接觸孔圖案
LL1...修正長度
LR1...修正長度
LL2...修正長度
LR2...修正長度
LR3...修正長度
X1...方向
X2...方向
Claims (19)
- 一種修正佈局圖案的方法,包括:提供一第一佈局圖案與一第二佈局圖案,其中該第一佈局圖案包括一第一導線圖案,該第二佈局圖案包括至少一接觸孔圖案,且該接觸孔圖案與該第一導線圖案至少部分重疊;提供一對位誤差值(mis-alignment value);藉由一電腦系統檢測該接觸孔圖案與該第一導線圖案間之距離是否小於該對位誤差值;以及自該接觸孔圖案與該第一導線圖案間距離小於該對位誤差值之一對邊擴大該接觸孔圖案以取得一第一修正後接觸孔圖案。
- 如申請專利範圍第1項所述之修正佈局圖案的方法,其中擴大該接觸孔圖案的方法包括將該接觸孔圖案增加一修正長度。
- 如申請專利範圍第2項所述之修正佈局圖案的方法,其中該修正長度係大於或等於該對位誤差值。
- 如申請專利範圍第2項所述之修正佈局圖案的方法,其中該對位誤差值與該接觸孔圖案至該第一導線圖案間之距離之一差值係小於或等於該修正長度。
- 如申請專利範圍第1項所述之修正佈局圖案的方法,其中該對位誤差值大體上係小於10奈米。
- 如申請專利範圍第1項所述之修正佈局圖案的方法,更包括提供一第三佈局圖案,其中該第三佈局圖案包括一第二導線圖案與一第三導線圖案,且該接觸孔圖案與該第二導線圖案至少部分重疊。
- 如申請專利範圍第6項所述之修正佈局圖案的方法,更包括:提供一臨界間距;藉由該電腦系統檢測該第一修正後接觸孔圖案與該第三導線圖案間之一距離是否小於該臨界間距;以及自該第一修正後接觸孔圖案與該第三導線圖案間距離小於該臨界間距之一邊縮小該第一修正後接觸孔圖案以取得一第二修正後接觸孔圖案,其中該第二修正後接觸孔圖案與該第三導線圖案間之距離係大於或等於該臨界間距。
- 如申請專利範圍第7項所述之修正佈局圖案的方法,其中該臨界間距大體上係小於10奈米。
- 一種製作光罩的方法,包括:提供一第一佈局圖案與一第二佈局圖案,其中該第一佈局圖案包括一第一導線圖案,該第二佈局圖案包括至少一接觸孔圖案,且該接觸孔圖案與該第一導線圖案至少部分重疊;提供一對位誤差值;藉由一電腦系統檢測該接觸孔圖案與該第一導線圖案間之距離是否小於該對位誤差值;自該接觸孔圖案與該第一導線圖案間距離小於該對位誤差值之一對邊擴大該接觸孔圖案以取得一第一修正後接觸孔圖案;以及將該第二佈局圖案輸出至至少一光罩。
- 如申請專利範圍第9項所述之製作光罩的方法,其中該對位誤差值大體上係小於10奈米。
- 如申請專利範圍第9項所述之製作光罩的方法,其中擴大該接觸孔圖案的方法包括將該接觸孔圖案增加一修正長度。
- 如申請專利範圍第11項所述之製作光罩的方法,其中該修正長度係大於或等於該對位誤差值。
- 如申請專利範圍第11項所述之製作光罩的方法,其中該對位誤差值與該接觸孔圖案至該第一導線圖案間之距離之一差值係小於或等於該修正長度。
- 一種製作光罩的方法,包括:提供一第一佈局圖案、一第二佈局圖案以及一第三佈局圖案,其中該第一佈局圖案包括一第一導線圖案,該第二佈局圖案包括至少一接觸孔圖案,該第三佈局圖案包括一第二導線圖案以及一第三導線圖案,該接觸孔圖案與該第一導線圖案至少部分重疊,且該接觸孔圖案與該第二導線圖案至少部分重疊;提供一對位誤差值以及一臨界間距;藉由一電腦系統檢測該接觸孔圖案與該第一導線圖案間之距離是否小於該對位誤差值;自該接觸孔圖案與該第一導線圖案間距離小於該對位誤差值之一對邊擴大該接觸孔圖案以取得一第一修正後接觸孔圖案;藉由該電腦系統檢測該第一修正後接觸孔圖案與該第三導線圖案間之一距離是否小於該臨界間距;自該第一修正後接觸孔圖案與該第三導線圖案間距離小於該臨界間距之一邊縮小該第一修正後接觸孔圖案以取得一第二修正後接觸孔圖案,其中該第二修正後接觸孔圖案與該第三導線圖案間之距離係大於或等於該臨界間距;以及將該第二佈局圖案輸出至至少一光罩。
- 如申請專利範圍第14項所述之製作光罩的方法,其中該對位誤差值大體上係小於10奈米。
- 如申請專利範圍第14項所述之製作光罩的方法,其中該臨界間距大體上係小於10奈米。
- 如申請專利範圍第14項所述之製作光罩的方法,其中擴大該接觸孔圖案的方法包括將該接觸孔圖案增加一修正長度。
- 如申請專利範圍第17項所述之製作光罩的方法,其中該修正長度係大於或等於該對位誤差值。
- 如申請專利範圍第17項所述之製作光罩的方法,其中該對位誤差值與該接觸孔圖案至該第一導線圖案間之距離之一差值係小於或等於該修正長度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100147067A TWI518446B (zh) | 2011-12-19 | 2011-12-19 | 修正佈局圖案的方法以及製作光罩的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100147067A TWI518446B (zh) | 2011-12-19 | 2011-12-19 | 修正佈局圖案的方法以及製作光罩的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201327030A true TW201327030A (zh) | 2013-07-01 |
TWI518446B TWI518446B (zh) | 2016-01-21 |
Family
ID=49225006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100147067A TWI518446B (zh) | 2011-12-19 | 2011-12-19 | 修正佈局圖案的方法以及製作光罩的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI518446B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9672320B2 (en) | 2015-06-30 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
US11030372B2 (en) | 2018-10-31 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for generating layout diagram including cell having pin patterns and semiconductor device based on same |
TWI788783B (zh) * | 2020-02-18 | 2023-01-01 | 德商卡爾蔡司Smt有限公司 | 光罩測量方法 |
-
2011
- 2011-12-19 TW TW100147067A patent/TWI518446B/zh active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9672320B2 (en) | 2015-06-30 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for integrated circuit manufacturing |
TWI587075B (zh) * | 2015-06-30 | 2017-06-11 | 台灣積體電路製造股份有限公司 | 積體電路製造之方法 |
US11030372B2 (en) | 2018-10-31 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for generating layout diagram including cell having pin patterns and semiconductor device based on same |
US11574107B2 (en) | 2018-10-31 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a cell having pins and semiconductor device based on same |
US11983475B2 (en) | 2018-10-31 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a cell having pins and semiconductor device based on same |
TWI788783B (zh) * | 2020-02-18 | 2023-01-01 | 德商卡爾蔡司Smt有限公司 | 光罩測量方法 |
US11899358B2 (en) | 2020-02-18 | 2024-02-13 | Carl Zeiss Smt Gmbh | Method for measuring photomasks |
Also Published As
Publication number | Publication date |
---|---|
TWI518446B (zh) | 2016-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7617475B2 (en) | Method of manufacturing photomask and method of repairing optical proximity correction | |
US8966410B2 (en) | Semiconductor structure and method for fabricating semiconductor layout | |
US8486587B2 (en) | Method for correcting layout pattern and method for manufacturing photomask | |
US7673258B2 (en) | Design data creating method, design data creating program product, and manufacturing method of semiconductor device | |
US8084872B2 (en) | Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same | |
US20050179134A1 (en) | Semiconductor device having multilayer structure and method for manufacturing thereof | |
US9746786B2 (en) | Overlay mask | |
KR100824200B1 (ko) | 반도체 소자의 금속배선 | |
JP2009076677A (ja) | 半導体装置の製造方法及びフォトマスクの設計方法 | |
TWI518446B (zh) | 修正佈局圖案的方法以及製作光罩的方法 | |
CN103186031B (zh) | 修正布局图案的方法以及制作光掩膜的方法 | |
US9530731B2 (en) | Method of optical proximity correction for modifying line patterns and integrated circuits with line patterns modified by the same | |
US20070292776A1 (en) | Overlay vernier key and method for forming contact holes of semiconductor device using the same | |
TW201430484A (zh) | 光學鄰近修正方法 | |
US8627242B1 (en) | Method for making photomask layout | |
US20110079914A1 (en) | Standard cell and semiconductor device including the same | |
TWI515589B (zh) | 半導體結構以及製作半導體佈局之方法 | |
US8701052B1 (en) | Method of optical proximity correction in combination with double patterning technique | |
JP2009519588A (ja) | ダミー部位を有する半導体素子の作製方法 | |
US20140282295A1 (en) | Method for Forming Photo-masks and OPC Method | |
US9563738B2 (en) | Optical proximity correction method | |
TWI573249B (zh) | 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件 | |
US20230138898A1 (en) | Method of fabricating a semiconductor layout and a semiconductor structure | |
US20130026641A1 (en) | Conductor contact structure and forming method, and photomask pattern generating method for defining such conductor contact structure | |
US9274416B2 (en) | Method for forming photo-mask and OPC method |