TW201325072A

TW201325072A - D類放大器

Info

Publication number: TW201325072A
Application number: TW101147052A
Authority: TW
Inventors: Fu-Chieh Hsu; Mark-Shane Peng
Original assignee: Op Global Holdings Ltd
Priority date: 2011-12-13
Filing date: 2012-12-12
Publication date: 2013-06-16
Also published as: US20130147552A1

Abstract

一種D類放大器，包含量化放大器，不具有量化誤差迴授電路，該量化放大器接收一數位輸入信號，藉以產生一輸出信號使其切換於電源端（power rails）之間。數位輸入信號被預先補償以更正誤差。低通濾波器用以通過輸出信號的低頻成分且衰減輸出信號的高頻成分，因而產生過濾輸出信號。

Description

D類放大器

本發明係有關一種D類放大器，特別是關於一種預先補償誤差的D類放大器。

D類放大器或切換放大器為電子放大器的一種，其藉由切換及過濾多階（通常為二階）電流以達到高效率的功率輸出。第一圖顯示傳統D類放大器100的方塊圖，其使用迴授電路11以降低輸出位階相關的量化誤差。為了達到輸出的高準確度及高解析度，迴授電路11需使用高準確度的類比至數位轉換電路（ADC）以產生準確的誤差信號。高準確度ADC及其相關類比電路增加D類放大器的複雜度、功率消耗及成本。再者，迴授電路11於不同的負載情形下會造成穩定性問題。

因此亟需提出一種堅固、低成本及穩定的D類放大器，用以克服傳統D類放大器的缺點。

鑑於上述，本發明實施例的目的之一在於提出一種D類放大器，其儲存的數位輸入信號預先進行補償以更正D類放大器的各種誤差，因而增進功率效能及系統穩定度。本發明還可藉由操作模式的時序，提供功率較佳化給基於微控制器（MCU-based）的混合信號系統。

根據本發明實施例之一，D類放大器包含量化放大器及低通濾波器。量化放大器不具有量化誤差迴授電路，且量化放大器接收一數位輸入信號，藉以產生一輸出信號使其切換於電源端（power rails）之間。數位輸入信號被預先補償以更正誤差。低通濾波器用以通過輸出信號的低頻成分且衰減輸出信號的高頻成分，因而產生一過濾輸出信號。

根據本發明另一實施例，基於微控制單元（MCU）的混合信號系統包含微控制單元、高頻電路、低頻電路、高頻時脈源及低頻時脈源。高頻電路及低頻電路受控於微控制單元，其中高頻電路的操作遠快於低頻電路。高頻時脈源及低頻時脈源分別提供一高頻及一低頻。高頻電路被開啟的時間少於低頻電路被開啟的時間。

第二圖顯示本發明實施例之D類放大器200的方塊圖。在本實施例中，D類放大器200包含一量化放大器（或切換放大器）21，其接收數位輸入信號（簡稱輸入信號），藉以產生輸出信號使其切換於電源端（power rails）之間。例如，輸出信號會切換於全開或全關以達到高功率效能。雖然圖式顯示了單端（single-ended）配置，然而也可以改用其他配置，例如差動（differential）配置或橋式（bridge）配置。例如，相較於單端配置使用一組切換式場效電晶體（FET）對，於差動配置中，則是使用二組切換式場效電晶體（FET）對。

D類放大器200還包含低通濾波器22，用以通過輸出信號的低頻成分且衰減輸出信號的高頻成分，因而於低通濾波器22的輸出端產生過濾輸出信號。在本實施例中，低頻成分係指其頻率低於一截止頻率，而高頻成分則是指其頻率高於截止頻率。

根據本實施例的特徵之一，數位輸入信號（其對應至一數位波形）預先儲存於記憶體裝置20。此外，使用數位信號處理器（DSP）23或其他運算裝置，藉由執行信號處理演算法以預先補償所儲存之數位輸入信號，用以更正D類放大器的各種誤差。記憶體裝置20可和數位信號處理器（或運算裝置）23置於同一晶片，也可和數位信號處理器（或運算裝置）23分別置於不同晶片。上述所要更正的誤差可以為量化誤差（或量化雜訊）。由於量化誤差已於數位輸入信號中預先得到補償，因此不再需要使用傳統D類放大器（100，第一圖）的迴授電路（11，第一圖），且迴授電路11所產生的穩定性問題也可避免。藉此，本實施例提供一種無迴授D類放大器200，然而也可基於其他考量而選擇性加上其他的迴授電路。【00010】舉例而言，當輸出週期信號（包含具有限期間的任何信號流），例如正弦波，D類放大器200不需使用迴授電路而仍能達到高效率及高準確度（低失真）的輸出，且更重要的是，可以低成本方式來實施，且可使用全數位電路而不需擔心類比準確度需求的問題。由於不需使用迴授電路，因此可於任何情形下皆可達到穩定。本實施例的主要原則係使用儲存於記憶體裝置20之預先補償的輸入信號，用以適當地控制輸出信號的輸出量化誤差。輸入信號可預先產生而具有“成型（shaped）”量化誤差。此處所謂“成型”係指量化雜訊的位階可於不同頻帶得到控制。以信號處理的理論而言，迴授電路係用來改變量化雜訊的頻率成分。本發明有利於系統的實施便利性及成本考量。例如，降低所關注的低頻帶之量化誤差，而高頻帶即可藉由低成本的低通濾波器22來過濾掉。【00011】儲存於記憶體裝置20的輸入信號可藉由讓波形的頭與尾互為連續而形成連續信號波形。例如，可儲存整數個正弦波週期以得到所要的正弦波輸出信號。【00012】儲存於記憶體裝置20的數位輸入信號除了可以預先補償量化誤差之外，也可補償其他的輸出誤差，用以更正輸出量化步距（quantization step）非線性度、電源供應下垂（droop）、非線性負載，或者補償頻率相關（frequency dependent）誤差或時變（timevarying）誤差。雖然本實施例會因為誤差成型時的週期特性而產生額外誤差，然而這些誤差也藉由一些實施上的技術加以降低，使其小於其他的誤差。【00013】在本實施例中，數位輸入信號可藉由一般濾波技術（例如三角積分調變（delta-sigma modulation））來預先產生並成型。由於這些濾波技術係執行於數位域而不會有任何類比相關的缺失，因此可以得到準確度與（過取樣）記憶體（記憶體裝置20）大小之間的最佳折衷取捨，因而可以根據應用上的準確度需求以預先選擇切換率。現今數位世界提供低價記憶體及數位切換電路，可藉由記憶體及數位信號處理的使用來達到原本高輸出功率所需的類比效能。【00014】對於有限頻寬之有限期間波形的數位輸入信號（例如音樂或歌曲），本實施例可使用低價的全數位電路以達到高傳真度以及高輸出功率的高電源效率。對於一般位於20Hz-20KHz頻寬的音訊應用（例如播放音訊檔），選擇1MHz的過取樣頻率，且（未壓縮）儲存記憶體大小為1M位元/秒，相較於傳統的0.7M位元/秒（44.1KHz於16位元）的輸入。愈高的過取樣率及更大的記憶體可達到更高的準確度。在另一例子中，以低頻率週期波形驅動16Hz頻寬的高電流負載（例如大於2安培）。使用90KHz過取樣率（90K位元/秒），於全載情形下可達到高於60db的信雜比（SNR）。【00015】一般來說，D類放大器的操作原理是快速切換輸出至預設位階，再過濾預設位階相關的輸出誤差。高輸出功率應用的主要誤差來源來自預設位階受到輸入信號的改變。例如，有限阻抗造成預設位階的幅度下垂（droop）。大輸出電流之預設位階的誤差將大於小輸出電流之預設位階的誤差。在一例子中，電源供應係作為D類放大器的二個預設位階。【00016】由於輸入相關的誤差一般可事先得知，因此在本實施例中，可使用誤差反向（inverting）濾波器來補償數位輸入信號。此技術也可適用於非線性誤差，只要是相關於輸入的誤差相關度可加以特性化。【00017】於一例子中，使用非零阻抗電源供應作為D類放大器的二預設位階之一，其驅動電阻負載如第三圖所示。如圖所示，R_dd代表電源供應的有限阻抗，V_dd代表理想電源供應，且V’_dd代表有效電源供應。I_dd代表自電源供應的電流，V_out代表輸出電壓，且R_out代表輸出負載。【00018】若所需輸出信號為正弦波，則下式(1)至(3)顯示如何補償正弦波輸入信號，其中a代表相對於電源供應之所需正弦波的幅度，ω代表徑向（radial）頻率，且t代表時間：式(3)的分母為輸入信號的更正因子，其相關於輸出幅度電源阻抗及負載（例如線圈）的輸出阻抗。將更正因子乘以所需信號，再提供給D類放大器200作為輸入。因此，藉由適當地比例調整（scaling）輸入信號而可容易的達到本實施例之目的。然而，本實施例也可適用於更複雜的誤差型態，只要相關於輸入的輸出誤差相關度可加以特性化即可。再者，上述技術可藉由適當的信號反向而可適用於差動預設位階輸出。此外，使用上述技術於頻率域中關注的頻率，可用以補償頻率相關誤差。上述技術也可用以補償時變誤差，其中該輸入的補償係隨時間改變的。值得注意的是，由於補償係作用於輸入信號上，因此無論D類放大器200是否具有迴授，上述技術皆可適用。【00020】根據本發明的另一特徵，本實施例所示的一種混合信號系統可受控於微控制單元（MCU），其週期性操作（開啟(ON)）某些類比模組，於類比操作當中，還開啟需求電源的數位處理核心。為了降低整體功率，類比操作必須盡快完成，而微控制單元則須盡量處於最低功率模式。【00021】舉例而言，在基於MCU的混合信號系統中，其週期性感測腦電波（Electroencephalography, EEG）生理信號，類比至數位轉換器（ADC）儘可能以最快時脈來運作，使其盡快完成轉換程序並進入睡眠模式以節省更多電源。僅有當需要進行下一轉換時，MCU才會醒來並讓ADC進行轉換。相較於使用較慢時脈以運作ADC，由於數位電路部分必須於轉換期間保持開啟狀態，因此前述例子可節省更多電源。類似的情形，通信模組（例如射頻電路）必須盡可能以最快時脈來運作，使其盡快完成封包傳輸並進入睡眠模式以節省更多電源。僅有當需要進行下一傳輸時，MCU才會醒來並讓通信模組進行傳輸。相較於使用較慢時脈以運作通信模組，由於數位電路部分必須於傳輸期間保持開啟狀態，因此前述例子可節省更多電源。記憶體儲存模組及感測器（例如加速計（accelerometer）、陀螺儀（gyroscope）、溫度感測器等）也可使用類似的開啟與關閉方式。【00022】第四圖顯示本發明實施例之基於微控制單元（MCU）的混合信號系統400的方塊圖。在本實施例中，系統400包含至少二電路41及42，受控於微控制單元43。在本時實例中，電路41及42分別為高頻電路41及低頻電路42，其中高頻電路41的操作遠快於（例如至少十倍快於）低頻電路42。高頻電路41可為資料轉換電路（例如ADC）、通信電路、儲存電路或感測電路，但不以此為限。【00023】在一較佳實施例中，系統400提供至少二時脈頻率以實施前述快速開啟（ON）、快速關閉（OFF）之節能操作模式。例如，使用二時脈源（高頻時脈源OSC1及低頻時脈源OSC2），例如晶體振盪器，以提供二時脈頻率。高頻（例如16MHz）時脈源OSC1可根據需求開啟或關閉以節省電源，而低頻（例如32.768KHz）時脈源OSC2可維持開啟使得系統400操作於低功率模式，並用以對高頻電路41進行排程（schedule）。在一例子中，高頻時脈源OSC1通常操作於10MHz與40MHz之間，而低頻時脈源OSC2則通常操作於10KHz與1MHz之間。【00024】在本實施例中，高頻電路41的開啟時間少於15%，而低頻電路42的開啟時間為85%或更多。例如，ADC的開啟時間僅需少於10%，射頻電路的開啟時間少於1%，儲存電路的開啟時間少於5%。【00025】以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

100．．．D類放大器

11．．．迴授電路

200．．．D類放大器

20．．．記憶體裝置

21．．．量化放大器

22．．．低通濾波器

23．．．數位信號處理器

400．．．基於微控制單元的混合信號系統

41．．．高頻電路

42．．．低頻電路

43．．．微控制單元

R_dd．．．電源供應的有限阻抗

V_dd．．．理想電源供應

V’_dd．．．有效電源供應

I_dd．．．自電源供應的電流

V_out．．．輸出電壓

R_out．．．輸出負載

OSC1．．．高頻時脈源

OSC2．．．低頻時脈源

[第一圖]顯示傳統D類放大器的方塊圖。[第二圖]顯示本發明實施例之D類放大器的方塊圖。[第三圖]顯示D類放大器驅動電阻阻抗。[第四圖]顯示本發明實施例之基於微控制單元（MCU）的混合信號系統的方塊圖。

200．．．D類放大器

20．．．記憶體裝置

21．．．量化放大器

22．．．低通濾波器

23．．．數位信號處理器

Claims

一種D類放大器，包含：一量化放大器，不具有量化誤差迴授電路，該量化放大器接收一數位輸入信號，藉以產生一輸出信號使其切換於電源端（power rails）之間，該數位輸入信號被預先補償以更正誤差；及一低通濾波器，用以通過該輸出信號的低頻成分且衰減該輸出信號的高頻成分，因而產生一過濾輸出信號。
如[請求項1]所述之D類放大器，其中該量化放大器包含差動輸出配置。
如[請求項2]所述之D類放大器，其中該量化放大器包含二組切換式場效電晶體（FET）對。
如[請求項1]所述之D類放大器，更包含一記憶體裝置，用以儲存該數位輸入信號。
如[請求項1]所述之D類放大器，更包含一運算電路，用以計算該數位輸入信號以更正該誤差。
如[請求項5]所述之D類放大器，其中該運算裝置包含一數位信號處理器（DSP）。
如[請求項5]所述之D類放大器，其中該運算裝置於低頻帶降低該待更正誤差，以預先補償該數位輸入信號。
如[請求項5]所述之D類放大器，其中該運算裝置於播放音訊檔時，預先計算以補償該數位輸入信號。
如[請求項5]所述之D類放大器，其中該運算裝置於驅動一電流負載時，預先計算以補償該數位輸入信號。
如[請求項1]所述之D類放大器，其中該待更正誤差為量化誤差、頻率相關（frequencydependent）誤差或時變（time varying）誤差。
如[請求項1]所述之D類放大器，其中該待更正誤差係用以更正輸出量化步距（quantization step）非線性度、電源供應下垂（droop）或非線性負載。
如[請求項1]所述之D類放大器，其中該量化放大器包含全數位電路。
一種基於微控制單元（MCU）的混合信號系統，包含：一微控制單元；一高頻電路及一低頻電路受控於該微控制單元，該高頻電路的操作遠快於該低頻電路；一高頻時脈源及一低頻時脈源，用以分別提供一高頻及一低頻；其中該高頻電路被開啟的時間少於該低頻電路被開啟的時間。
如[請求項13]所述基於微控制單元的混合信號系統，其中該高頻電路的操作至少十倍快於該低頻電路。
如[請求項13]所述基於微控制單元的混合信號系統，其中該高頻電路包含以下其中至少一電路：資料轉換電路、通信電路、儲存電路、感測電路及其組合。
如[請求項13]所述基於微控制單元的混合信號系統，其中該高頻時脈源及該低頻時脈源包含晶體振盪器。