TW201322425A - 低電壓能階參考電路 - Google Patents

Abstract

一種低電壓能階參考(BGR)電路，其包含一第一電晶體、一第二電晶體、一運算放大器、一第一電容組、一第二電容組以及一補償電容。第一電容組係用來在一預測階段儲存第一電晶體的一第一參考電壓。第二電容組在預測階段時係耦接於運算放大器的負輸入端，用來產生運算放大器的一偏移電壓，其中偏移電壓具有一偏移量(offset)。補償電容係耦接於運算放大器的負輸入端，用來在預測階段時儲存此偏移量。其中，在一放大階段時，補償電容耦接於運算放大器的負輸入端以及第一電容組之間，以抵消偏移量，進而使運算放大器能輸出精準的一能階參考電壓。

Description

低電壓能階參考電路

  本發明係有關一種能階參考(bandgap reference,BGR)電路，特別是關於一種具有低電壓及相關性雙取樣(correlated double sampling, CDS)的能階參考電路。

  參考電壓電路（voltage reference）係用以產生不受負載影響的固定電壓。能階電路為參考電壓電路之一種，其產生的固定參考電壓值約相當於矽之電子能階（大約為1.2伏特），且所產生的參考電壓幾乎不受溫度的影響。

  第一B圖顯示傳統能階參考(bandgap reference,BGR)電路。能階參考電路1包括兩個電晶體Q₁、Q₂，分別串接至電流源I₁及電流源I₂。電晶體Q₁的端電壓為V_EB，其具有約-1.5 mV/K之負溫度係數，如第一圖中所示，而兩電晶體Q₁、Q₂的電壓差ΔV_EB具有＋0.087 mV/K之正溫度係數，兩電壓值乘以對應之係數再相加後便產生與溫度獨立之能階參考電壓，其係由電阻R₂/R₁之電阻比與電晶體Q₁、Q₂之面積比來決定。其中電流源I₁及電流源I₂受控於一訊號源電路(signal source circuit, SSC)，如第一A圖所示。

  低電壓操作係製程技術進展之趨勢，尤其在行動電池操作產品裡特別明顯地需要低參考電壓。但當電源電壓小於1.5V之下時，在常見的能隙參考電路裡是很難穩定操作的。主要原因在於在低電壓操作下，只能使用低增益值的放大器，如此導致較嚴重的偏移情況而輸出不精準的能階參考電壓。

  因此，亟需提出一種新穎的能階參考電路，期能在低電壓操作下，校正低增益放大器的增益誤差，以產生更精準的能階參考電壓。

  鑑於上述，本發明實施例的目的之一在於提出一種能階參考電路，其能在低電壓操作下，校正低增益放大器的增益誤差，以產生更精準的能階參考電壓，進而提升能階參考電路的整體效率。

  本發明係揭示一種低電壓能階參考(BGR)電路，其包含一第一電流源、一第一電晶體、一第二電流源、一第二電晶體、一運算放大器(op-amp)、一第一電容組、一第二電容組、一補償電容以及複數個開關。第一電晶體的共集極端係電性串接至第一電流源，而第二電晶體的共集極端係電性串接至第二電流源。第一電容組係用來在一預測階段(predictive phase)儲存第一電晶體的一第一參考電壓。第二電容組在預測階段時係耦接於運算放大器的負輸入端，用來產生運算放大器的一偏移電壓(offset voltage)，其中偏移電壓具有一偏移量(offset)。補償電容係耦接於運算放大器的負輸入端，用來在預測階段時儲存此偏移量。複數個開關係用來切換預測階段以及一放大階段。其中，在放大階段時，補償電容耦接於運算放大器的負輸入端以及第一電容組之間，以抵消偏移量，進而使運算放大器能輸出精準的一能階參考電壓。

  本發明更揭示一種低電壓能階參考(BGR)電路，其包含一電流源、一第一電晶體、一第二電晶體、一運算放大器、一第一電容組、一第一預測電容、一第二預測電容、一補償電容及複數個開關。第一電晶體的共集極端電性串接至電流源，而第二電晶體的共集極端電性串接至電流源。第一電容組係用來在一預測階段(predictive phase)儲存第一電晶體的一第一參考電壓。第一預測電容在預測階段時耦接於運算放大器的負輸入端及一輸出端之間，用來在一放大階段時儲存運算放大器所輸出的一能階參考電壓，並產生運算放大器的一偏移電壓(offset voltage)，其中偏移電壓具有一偏移量(offset)。第二預測電容在預測階段時耦接於一預設電位而被重置。補償電容係耦接於運算放大器的負輸入端，用來在預測階段儲存偏移量。複數個開關係用來切換預測階段以及放大階段。其中，第二電晶體在預測階段時不連接至電流源，且在放大階段時，補償電容耦接於運算放大器的負輸入端以及第一電容組和第二預測電容之間，以抵消偏移量，進而使運算放大器能輸出精準的能階參考電壓。

  首先，請參考第二圖，係為本發明一實施例之能階參考(bandgap reference,BGR)電路2之電路圖。如第二圖所示，能階參考電路2包括一第一電流源I₁(可由一第一電阻R₁、一第一MOS(M₁)所組成)、一第一電晶體Q₁、一第二電流源I₂(可由一第二電阻R₂、一第二MOS(M₂)所組成)、一第二電晶體Q₂、一運算放大器(op-amp)25、一第一電容組21以及一第二電容組23。第一電晶體Q₁係電性串接至第一電流源I₁，而第二電晶體Q₂係電性串接至第二電流源I₂。一具體實施例中，第一電晶體Q₁以及第二電晶體Q₂係為二極體連接型態（diode-connected），且第一電晶體Q₁與第二電晶體Q₂係具有1：M之面積比，其中此M值係大於1。

  為了校正低增益運算放大器25的增益誤差(gain error)，本發明使用相關性雙取樣(correlated double sampling, CDS)的技術來解決，其使用兩組電容組21、23預測電壓偏移量，再控制兩組電容組21、23在不同時間進行預測及訊號處理，以抵消運算放大器25的增益誤差。一具體實施例中，能階參考電路2至少具有預測階段以及放大階段等兩個時脈階段(clock phase)，並由電路中的開關(圖中未示)來對其切換。

  第三A圖係為在預測階段時，本發明一實施例之能階參考電路2之電路圖。如第三A圖所示，第一電流源I₁和第一電流源I₂係以所流經的電流表示。第一電容組21係實際用來處理訊號源以產生能係參考電路，其包括一第一處理電容C_f、一第二處理電容C_s及一第三處理電容C_d；而第二電容組23係用來預測運算放大器25的偏移量(offset)以進行補償，其包括一第一預測電容C_{s_p}、一第二預測電容C_{f_p}及一第三預測電容C_{d_p}。

  具體來說，在進入預測階段時，第一處理電容C_f及第二處理電容C_s係電性並聯，並耦接於第一電晶體Q₁的共集極端(collector)，以儲存第一電晶體Q₁共集極的端電壓，即為第一參考電壓VQ₁。第三處理電容C_d係耦接於一預設電位而被重置(reset)。具體來說，該預設電位可以是接地端(在單端電路(Single Ended Circuit)中)或共模(common)電位(在雙端的差動電路(Double Ended Differential Circuit)中)，但不以揭露者為限。

  在預測階段時，第一預測電容C_{s_p}係耦接於第二電晶體Q₂的共集極端以及第三預測電容C_{d_p}之間，且第二預測電容C_{f_p}係電性並聯於第三預測電容C_{d_p}。補償電容C₁之一端係耦接於運算放大器25的負輸入端以及第一預測電容C_{s_p}、第二預測電容C_{f_p}、第三預測電容C_{d_p}之間，且補償電容C₁之另一端耦接於預設電位。第二電容組23係用來產生運算放大器25具有偏移量(offset)的偏移電壓(offset voltage) V_OS，並由補償電容C₁儲存此偏移量。其中操作原理請詳見台灣專利申請案號，第100115437號，於此將不予以贅述。

  第三B圖係為在放大階段時，本發明一實施例之能階參考電路2之電路圖。如第三B圖所示，當進入放大階段時，便將第一電容組21和第二電容組23對稱地切換。具體來說，在放大階段時，控制補償電容C₁耦接於運算放大器25的負輸入端以及第一處理電容C_f、第二處理電容C_s及第三處理電容C_d之間，以使用在預測階段儲存的偏移量來補償偏移電壓V_OS，進而避免運算放大器25的增益誤差。如此一來，運算放大器25便能輸出精準的能階參考電壓V_bg，其不會因為電壓源VDD的改變而飄移。

  另外，在放大階段時，第二處理電容C_s係被控制耦接於第二電晶體Q₂的共集極端以及第一處理電容C_f之間。由於在預測階段時，第二處理電容C_s儲存了第二電晶體Q₁的共集極的端電壓，因此在放大階段時，第二處理電容C_s便儲存了第一電晶體Q₁共集極的端電壓(第一參考電壓)與第二電晶體Q₂共集極的端電壓的電壓差，即ΔVQ (第二參考電壓)。運算放大器25具有一輸出端，且在放大階段時，第一處理電容C_f係串接於第二處理電容C_s以及運算放大器25之輸出端之間。由於在預測階段時，第一處理電容C_f儲存的電荷量為C_f*VQ₁，因此此時第一處理電容C_f儲存的電荷量變成C_f*VQ₁+ C_s*ΔVQ，其中第一處理電容C_f的電容值可視為第一參考電壓VQ₁之負溫度係數，且第二處理電容C_s的電容值可視為第二參考電壓ΔVQ之正溫度係數。第一處理電容C_f上的電荷量係與溫度獨立的，因此能產生溫度獨立之能階參考電壓V_bg。

  值得一提的是，目前產生的能階參考電壓V_bg雖與溫度無關，但其值仍略大，為了符合低電壓環境操作，在放大階段時，已重置的第三處理電容C_d被控制電性並聯於第一處理電容C_f，用來均分第一處理電容C_f上的電荷量，以降低能階參考電壓V_bg。藉由調整第三處理電容C_d之電容值，可依需求產生不同的能階參考電壓V_bg，因此能增加電路應用的彈性。

  在放大階段時，第二電容組23係與第一電容組21對稱地操作，意即控制第一預測電容C_{s_p}及第二預測電容C_{f_p}電性並聯，並耦接於第一電晶體Q₁，且控制第三預測電容C_{d_p}耦接於預設電位而被重置。

  接著，請參考第四A、四B圖，係分別為在預測，放大階段時，本發明另一實施例之能階參考電路2之電路圖。由於上面的實施例中，兩階段所產生的能階參考電壓V_bg是不相同的，不適合連續操作，因此在本實施例中特別增加一維持電容C_Load，如圖所示，其耦接於運算放大器25的輸出端，用來穩定能階參考電壓V_bg之輸出。具體來說，在預測階段時，維持電容C_Load將運算放大器25的輸出斷開，以控制能階參考電壓V_bg維持在維持電容C_Load；而在放大階段時，維持電容C_Load才開始儲存電壓，如此運算放大器25之輸出端不會因切換階段而被干擾，進而維持較為穩定的輸出。

  最後，請參考第五A-五D圖，其為本發明又一實施例之能階參考電路之電路圖。雖與第三A-三B圖之電路機制類似，本實施例僅須一個電流源I及兩個預測電容(第一預測電容C_{d_1}及第二預測電容C_{d_2})，分別在預測階段和放大階段切換兩預測電容以儲存能階參考電壓V_bg。具體來說，在預測階段時，第一預測電容C_{d_1}耦接於運算放大器25的負輸入端及輸出端之間，其儲存了在放大階段時(第五A圖)，運算放大器25所輸出的能階參考電壓V_bg。

  如第五B圖所示，於預測階段時，第二電晶體Q₂不會連接至電流源I，同樣地，第一處理電容C_f及第二處理電容C_s係電性並聯，並耦接於第一電晶體Q₁的共集極端，以儲存第一電晶體Q₁共集極的端電壓，且補償電容C₁會儲存運算放大器25的偏移電壓V_OS。

  接著，進入放大階段時，如第五C圖所示，第二處理電容C_s係被控制耦接於第二電晶體Q₂的共集極端以及第一處理電容C_f之間，且第一預測電容C_{d_1}及第二預測電容C_{d_2}亦對稱地切換。具體來說，在放大階段時，已重置的第二預測電容C_{d_2}被控制電性並聯於第一處理電容C_f，用來均分第一處理電容C_f上的電荷量，以降低能階參考電壓V_bg。此時，便第二預測電容C_{d_2}儲存了運算放大器25所輸出的能階參考電壓V_bg，如第五D圖所示。如此循環切換第一預測電容C_{d_1}及第二預測電容C_{d_2}，便可獲得溫度獨立且無偏移量之能階參考電壓V_bg。

  根據上述實施例，本發明所提出的低電壓能階參考電路，係使用相關性雙取樣的技術，利用兩組電容組在不同時間預測並補償電壓偏移量，以能在低電壓操作下，校正低增益放大器的增益誤差，如此一來，所產生的能階參考電壓不但與溫度獨立，也不受電壓源改變而飄移，進而提升能階參考電路的整體效率。

  以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

習知

M₁．．．第一MOS

M₂．．．第二MOS

Q₁．．．第一電晶體

Q₂．．．第二電晶體

V_EB．．．第一參考電壓

△V_EB．．．第二參考電壓

本發明

M₁．．．第一MOS

M₂．．．第二MOS

Q₁．．．第一電晶體

Q₂．．．第二電晶體

21．．．第一電容組

C_f．．．第一處理電容

C_s．．．第二處理電容

C_d．．．第三處理電容

23．．．第二電容組

C_{s_p}．．．第一預測電容

C_{f_p}．．．第二預測電容

C_{d_p}．．．第三預測電容

25．．．運算放大器

V_OS．．．偏移電壓

C₁．．．補償電容

V_bg．．．能階參考電壓

C_Load．．．維持電容

C_{d_1}．．．第一預測電容

C_{d_2}．．．第二預測電容

第一圖係為傳統能階參考電路。
第二圖係為本發明一實施例之能階參考電路之電路圖。
第三A圖係為在預測階段時，本發明一實施例之能階參考電路之電路圖。
第三B圖係為在放大階段時，本發明一實施例之能階參考電路之電路圖。
第四A圖係為在預測階段時，本發明另一實施例之能階參考電路之電路圖。
第四B圖係為在放大階段時，本發明另一實施例之能階參考電路之電路圖。
第五A-五D圖係為本發明又一實施例之能階參考電路之電路圖。

Q₁．．．第一電晶體

Q₂．．．第二電晶體

21．．．第一電容組

C_f．．．第一處理電容

C_s．．．第二處理電容

C_d．．．第三處理電容

23．．．第二電容組

C_{s_p}．．．第一預測電容

C_{f_p}．．．第二預測電容

C_{d_p}．．．第三預測電容

25．．．運算放大器

V_OS．．．偏移電壓

C₁．．．補償電容

V_bg．．．能階參考電壓

Claims (19)

1. 一種低電壓能階參考(BGR)電路，包含：
   一第一電流源；
   一第一電晶體，其中該第一電晶體的共集極端電性串接至該第一電流源；
   一第二電流源；
   一第二電晶體，其中該第二電晶體的共集極端電性串接至該第二電流源；
   一運算放大器(op-amp)；
   一第一電容組，用來在一預測階段(predictive phase)儲存該第一電晶體的一第一參考電壓；
   一第二電容組，在該預測階段時耦接於該運算放大器的負輸入端，用來產生該運算放大器的一偏移電壓(offset voltage)，其中該偏移電壓具有一偏移量(offset)；
   一補償電容，耦接於該運算放大器的負輸入端，用來在該預測階段儲存該偏移量；及
   複數個開關，用來切換該預測階段以及一放大階段；
   其中，在該放大階段時，該補償電容耦接於該運算放大器的負輸入端以及該第一電容組之間，以抵消該偏移量，進而使該運算放大器能輸出精準的一能階參考電壓。
   
2. 如申請專利範圍第1項所述之低電壓能階參考電路，其中該第一電容組包含：
   一第一處理電容；及
   一第二處理電容；
   其中，在該預測階段時，該第一處理電容及該第二處理電容係電性並聯，並耦接於該第一電晶體的共集極端，以儲存該第一電晶體的該第一參考電壓，且在該放大階段時，該第二處理電容係耦接於該第二電晶體的共集極端以及該第一處理電容之間，用來儲存一第二參考電壓，其中該第二參考電壓為該第一參考電壓與該第二電晶體共集極的端電壓的電壓差。
   
   
3. 如申請專利範圍第2項所述之低電壓能階參考電路，其中該運算放大器具有一輸出端，且在該放大階段時，該第一處理電容係串接於該第二處理電容以及該運算放大器之該輸出端之間，以產生溫度獨立之該能階參考電壓。
   
   
4. 如申請專利範圍第3項所述之低電壓能階參考電路，其中該第一電容組更包含：
   一第三處理電容；
   其中，在該預測階段時，該第三處理電容係耦接於一預設電位而被重置，且在該放大階段時，該第三處理電容係電性並聯於該第一處理電容，用來降低該能階參考電壓。
   
   
5. 如申請專利範圍第4項所述之低電壓能階參考電路，更包含一維持電容，耦接於該輸出端，用來穩定該能階參考電壓之輸出。
   
   
6. 如申請專利範圍第4項所述之低電壓能階參考電路，其中在該放大階段時，該第一處理電容的電容值為該第一參考電壓之負溫度係數，且該第二處理電容的電容值為該第二參考電壓之正溫度係數。
   
   
7. 如申請專利範圍第4項所述之低電壓能階參考電路，其中該第一電容組和該第二電容組在該預測階段及該放大階段會對稱地切換。
   
   
8. 如申請專利範圍第7項所述之低電壓能階參考電路，其中該第二電容組包含：
   一第一預測電容；
   一第二預測電容；及
   一第三預測電容；
   其中，在該放大階段時，該第一預測電容及該第二預測電容係電性並聯，並耦接於該第一電晶體，該第三預測電容係耦接於該預設電位而被重置，且在該預測階段時，該第一預測電容係耦接於該第二電晶體以及該第三預測電容之間，該第二預測電容係電性並聯於該第三預測電容。
   
   
9. 如申請專利範圍第8項所述之低電壓能階參考電路，其中在該預測階段時，該補償電容之一端係耦接於該運算放大器的負輸入端以及該第一預測電容、該第二預測電容、該第三預測電容的負端之間，且該補償電容之另一端耦接於該預設電位，而在放大階段時，該補償電容係耦接於該運算放大器的負輸入端以及該第一處理電容、該第二處理電容、該第三處理電容的負端之間。
   
   
10. 如申請專利範圍第1項所述之低電壓能階參考電路，其中該第一電晶體與該第二電晶體係具有1：M之面積比，其中該M值係大於1。
    
    
11. 一種低電壓能階參考(BGR)電路，包含：
    一電流源；
    一第一電晶體，其中該第一電晶體的共集極端電性串接至該電流源；
    一第二電晶體，其中該第二電晶體的共集極端電性串接至該電流源；
    一運算放大器(op-amp)；
    一第一電容組，用來在一預測階段(predictive phase)儲存該第一電晶體的一第一參考電壓；
    一第一預測電容，在該預測階段時耦接於該運算放大器的負輸入端及一輸出端之間，用來在一放大階段時儲存該運算放大器所輸出的一能階參考電壓，並產生該運算放大器的一偏移電壓(offset voltage)，其中該偏移電壓具有一偏移量(offset)；
    一第二預測電容，在該預測階段時耦接於一預設電位而被重置；
    一補償電容，耦接於該運算放大器的負輸入端，用來在該預測階段儲存該偏移量；及
    複數個開關，用來切換該預測階段以及該放大階段；
    其中，該第二電晶體在該預測階段時不連接至該電流源，且在該放大階段時，該補償電容耦接於該運算放大器的負輸入端以及該第一電容組和該第二預測電容之間，以抵消該偏移量，進而使該運算放大器能輸出精準的該能階參考電壓。
    
    
12. 如申請專利範圍第11項所述之低電壓能階參考電路，其中該第一電容組包含：
    一第一處理電容；及
    一第二處理電容；
    其中，在該預測階段時，該第一處理電容及該第二處理電容係電性並聯，並耦接於該第一電晶體的共集極端，以儲存該第一電晶體的該第一參考電壓，且在該放大階段時，該第二處理電容係耦接於該第二電晶體的共集極端以及該第一處理電容之間，用來儲存一第二參考電壓，其中該第二參考電壓為該第一參考電壓與該第二電晶體共集極的端電壓的電壓差。
    
    
13. 如申請專利範圍第12項所述之低電壓能階參考電路，其中在該放大階段時，該第一處理電容係串接於該第二處理電容以及該運算放大器之該輸出端之間，以產生溫度獨立之該能階參考電壓。
    
    
14. 如申請專利範圍第13項所述之低電壓能階參考電路，其中在該放大階段時，該第二預測電容係電性並聯於該第一處理電容，用來降低該能階參考電壓。
    
    
15. 如申請專利範圍第14項所述之低電壓能階參考電路，更包含一維持電容，耦接於該輸出端，用來穩定該能階參考電壓之輸出。
    
    
16. 如申請專利範圍第14項所述之低電壓能階參考電路，其中在該放大階段時，該第一處理電容的電容值為該第一參考電壓之負溫度係數，且該第二處理電容的電容值為該第二參考電壓之正溫度係數。
    
    
17. 如申請專利範圍第14項所述之低電壓能階參考電路，其中該第一電容組在該預測階段及該放大階段會對稱地切換，且該第一預測電容及該第二預測電容亦對稱地切換。
    
    
18. 如申請專利範圍第17項所述之低電壓能階參考電路，其中在該預測階段時，該補償電容之一端係耦接於該運算放大器的負輸入端以及該第一預測電容的負端，且該補償電容之另一端耦接於該預設電位，而在放大階段時，該補償電容係耦接於該運算放大器的負輸入端以及該第一處理電容、該第二處理電容、該第二預測電容的負端之間。
    
    
19. 如申請專利範圍第11項所述之低電壓能階參考電路，其中該第一電晶體與該第二電晶體係具有1：M之面積比，其中該M值係大於1。