TW201314788A - 製作金氧半導體電晶體的方法 - Google Patents

Abstract

本發明是揭露一種製作金氧半導體電晶體的方法。首先提供一半導體基底，該半導體基底上設有一金屬矽化物，然後進行一第一快速熱處理製程，將金屬矽化物表面之鉑金屬驅入至金屬矽化物內，之後再去除第一快速熱處理製程中未反應之鉑金屬。

Description

製作金氧半導體電晶體的方法

本發明是關於一種製作金氧半導體電晶體的方法，尤指一種利用快速熱處理製程將金屬矽化物表面之鉑金屬驅入至該金屬矽化物內的方法。

在半導體積體電路的製程中，金氧半導體(metal-oxide-semiconductor,MOS)電晶體是一種極重要的電子元件，而隨著半導體元件的尺寸越來越小，MOS電晶體的製程步驟也有許多的改進，以製造出體積小而高品質的MOS電晶體。

習知的MOS電晶體製程是在半導體基底上形成閘極結構之後，再於閘極結構相對兩側的基底中形成輕摻雜汲極結構(lightly doped drain,LDD)。接著於閘極結構側邊形成側壁子(spacer)，並以此閘極結構及側壁子做為遮罩，再進行離子植入步驟，以於半導體基底中形成源極/汲極區域。而為了要將電晶體的閘極與源極/汲極區域適當電連接於電路中，因此需要形成接觸插塞(contact plug)來進行導通。通常接觸插塞的材質為鎢(W)、鋁、銅等金屬導體，然其與閘極結構、源極/汲極區域等多晶或單晶矽等材質之間的直接導通並不理想；因此為了改善金屬插塞與閘極結構、源極/汲極區之間的歐米接觸(Ohmic contact)，通常會在閘極結構與源極/汲極區域的表面再形成一金屬矽化物(silicide)。

目前大多是利用自對準金屬矽化物(self-aligned silicide,salicide)製程來形成金屬矽化物；亦即在形成源極/汲極區之後，先依序形成一由鈷(Co)、鎳(Ni)等所構成的金屬層並覆蓋於源極/汲極區與閘極結構上方，然後進行一第一快速熱處理製程(rapid thermal process，以下簡稱為RTP)，使部分鎳金屬層與其下方之閘極以及源極/汲極區域的矽原子反應，生成過渡金屬矽化物。接著，利用一硫酸與過氧化氫混合物(sulfuric acid-hydrogen peroxide mixture,SPM)清洗方法，去除第一次RTP製程中未反應的鎳。隨後再進行一第二RTP製程，使得過渡金屬矽化物轉換成電阻值較低之金屬矽化物。

然而，上述第一次RTP與第二次RTP之間的清洗製程通常會將未反應的金屬完全去除。即便有部分金屬殘留下來，仍會集中在金屬矽化物的表面而無法進入金屬矽化物與半導體基底之間的接面處。如此便容易會導致源極/汲極區和矽基底之間的PN接合與矽化金屬層間之距離過近而誘發接合漏電(junction leakage)以及導通效應(piping)等現象。因此，如何簡化並改良現今的金屬矽化物製程以解決上述問題即為現今一重要課題。

因此本發明是提供一種製作金氧半導體電晶體的方法，以解決上述金屬矽化物製程中容易誘發接合漏電流的問題。

本發明較佳實施例是揭露一種製作金氧半導體電晶體的方法。首先提供一半導體基底，該半導體基底上設有一金屬矽化物，然後進行一第一快速熱處理製程，將金屬矽化物表面之鉑金屬驅入至金屬矽化物內，之後再去除第一快速熱處理製程中未反應之鉑金屬。

本發明另一實施例是揭露一種製作金氧半導體電晶體的方法。首先提供一半導體基底，該半導體基底上設有一源極/汲極區域，然後形成一鎳鉑金屬層以及一阻障層於源極/汲極區域表面、進行一第一快速熱處理製程使部分該鎳鉑金屬層與該源極/汲極區域反應成一金屬矽化物、去除第一快速熱處理製程中未反應之鎳金屬及阻障層、進行一第二快速熱處理製程，將鎳鉑金屬層表面之鉑金屬驅入至金屬矽化物內、去除第二快速熱處理製程中未反應之鉑金屬以及進行一第三快速熱處理製程，以降低金屬矽化物之電阻值。

請參照第1圖至第3圖，第1圖至第3圖為本發明較佳實施例製作一金氧半導體電晶體的製程示意圖。如第1圖所示，首先提供一半導體基底100，例如一晶圓(wafer)或矽覆絕緣(SOI)基底等，該基底上或基底中可針對不同產品需求與製程設計而包含有閘極電極、源極/汲極區域、絕緣區域、字元線、二極體、熱熔絲或電阻等含矽結構，在本發明第1圖至第5圖之最佳實施例中是以MOS電晶體的閘極結構106、源極/汲極區域112與絕緣區域128進行說明。如第1圖所示，閘極結構106包含有一閘極介電層102以及一閘極電極104。閘極介電層102可由矽氧化合物、氮化合物、氮氧化合物、金屬氧化物等中之一者或多者所構成，而閘極電極104則是由摻雜多晶矽(doped polysilicon)、金屬矽化物、金屬化合物或金屬等導電材料所構成。

隨後進行一輕摻雜離子佈植製程，利用閘極電極104做為一遮罩，將一輕摻雜質(圖未示)植入閘極電極104旁相對兩側的半導體基底100內，以形成一源極/汲極延伸(source/drain extension,SDE)或輕摻雜源極/汲極110。而植入的雜質類型則與MOS的類型有關；若是NMOS會植入N型雜質如磷或砷等，若是PMOS會植入P型雜質如硼等。應注意，在源極/汲極延伸或輕摻雜源極/汲極形成前，可利用熱氧化或沈積與蝕刻製程在閘極結構106的周圍側壁形成選擇性的側壁子(圖未示)；因此在進行輕摻雜離子佈植製程時，會利用閘極電極104與此選擇性的側壁子來做為遮罩而植入雜質。

接著利用沉積與蝕刻製程，於閘極結構106周圍側壁形成一選擇性的襯墊層107，例如一矽氧層，以及一由氮矽化合物所組成的單一側壁子或複數側壁子108。其中，襯墊層107與側壁子108的材料可為任何絕緣材料。接著進行一重摻雜離子佈植製程，利用閘極電極104與側壁子108做為遮罩，將一重摻雜質(圖未示)植入半導體基底100內，以於半導體基底100中形成一摻雜濃度較高的源極/汲極區域112。與輕摻雜源極與汲極110的植入雜質類型相同，NMOS會植入N型雜質如磷或砷等，PMOS會植入P型雜質如硼等。緊接著進行一高溫回火(thermal annealing)製程，利用1000至1050℃的高溫來活化半導體基底100內的摻雜質，並同時修補在各離子佈植製程中受損之半導體基底100表面的晶格結構。

熟知此項技術者應瞭解，雖然本發明以上列方式詳細敘述側壁子、輕摻雜源極/汲極、源極/汲極的形成，但本發明並不限於此。所有能夠形成側壁子、輕摻雜源極/汲極、源極/汲極的製造方式與製作流程皆係包含於本發明之範疇。例如，側壁子、輕摻雜源極/汲極、源極/汲極的形成順序可改變。在一實施例中，可先形成單一或複數側壁子、接著形成源極/汲極，最後去除該單一側壁子或複數側壁子之最外層而進行輕摻雜源極/汲極的植入。在另一實施例中，除了原本的側壁子、輕摻雜源極/汲極、源極/汲極的形成之外，更可整合應變矽製程而在形成源極/汲極之前先於閘極結構的兩側形成溝槽並以磊晶方式在溝槽中成長NMOS、PMOS各自所需的材料如碳化矽(SiC)、鍺化矽(SiGe)等。

接著進行自對準金屬矽化物(self-aligned silicide,salicide)製程來形成金屬矽化物。如第2圖所示，首先可選擇性進行一清洗步驟去除閘極結構106及源極/汲極區域112表面的原生氧化物(native oxide)或其他不純物，然後進行一薄膜沈積製程，以於閘極結構106及源極/汲極區域112表面依序形成一厚度約150至200埃的金屬層114與一厚度約100至200埃由氮化鈦(TiN)所構成之阻障層(barrier layer)116。金屬層114主要包含有用以形成金屬矽化物之第一金屬如鎳(Ni)、鈷(Co)、鈦(Ti)或其合金等，且又同時包含低濃度之第二金屬，如鉑(Pt)、鈷(Co)、鈀(Pd)、錳(Mo)、鉭(Ta)、釕(Ru)或其合金等。第二金屬之添加，乃因第一金屬形成金屬矽化物時，常發生產生結塊(agglomeration)之情形，而結塊的產生會造成接觸插塞之電阻(contact resistance)增加，以及接面漏電(junction leakage)之問題，故於金屬層114中加入3～8%熱穩定之第二金屬，以增加金屬矽化物之熱穩定性，避免在形成金屬矽化物之高溫中產生結塊。於本實施例中，第一金屬例如為鎳，而第二金屬則可為鉑，當然，於其他實施例之變化型中，第一金屬亦可選用鈷或鈦，第二金屬亦可選用鈀、錳、鉭、釕等。接下來，如第3圖所示，進行一第一快速熱處理製程(Rapid Thermal Process，以下簡稱為RTP)，使覆蓋於閘極結構106與源極/汲極區域112上方之金屬層114與矽反應，生成過渡金屬矽化物118，並同時定義金屬矽化物118的厚度。該等步驟皆為熟習該項技藝者以及通常知識者所熟知，故於此不再贅述。

請接著同時參照第4圖及第5圖至第7圖，第4圖為本發明較佳實施例於上述第一次RTP製程後所進行之流程圖，而第5圖至第7圖則為搭配第4圖之製程示意圖。如圖中所示，首先進行步驟132，即上述之第一次RTP製程，使鎳、鉑金屬層與矽反應成一過渡金屬矽化物。在本實施例中，第一次RTP製程的實施溫度係小於300℃，較佳是介於240℃至290℃；而實施時間則較佳介於30秒至120秒。

然後進行步驟134，利用一硫酸與過氧化氫混合物(sulfuric acid-hydrogen peroxide mixture，以下簡稱SPM)清洗製程來去除由氮化鈦所構成的阻障層116及第一次RTP製程中未反應的鎳金屬，但如第5圖所示，此時過渡金屬矽化物118的表面仍會有部分未反應完全鉑金屬117殘留下來。在本實施例中，清洗製程的實施時間較佳介於500秒至700秒，且較佳為600秒；實施溫度較佳為95℃；且硫酸與過氧化氫的體積百分比較佳為800:200。

接著進行步驟136，即一第二次RTP製程，將金屬矽化物118表面殘留的鉑金屬驅入至金屬矽化物118內，例如金屬矽化物118與源極/汲極區域112交界處。藉由鉑金屬在此交界處所形成的阻隔，本發明可阻擋金屬矽化物118中的鎳原子鑽入半導體基底100中而誘發接合漏電並產生導通效應。在本實施例中，第二次RTP製程所使用的製程參數較佳等同於第一次RTP製程所使用的參數，例如其實施溫度較佳介於240℃至290℃；而實施時間則較佳介於30秒至120秒。

然後進行步驟138，利用一氯化氫與過氧化氫混合物(hydrochloric acid-hydrogen peroxide mixture，以下簡稱HPM)清洗製程來去除第二次RTP製程中未反應完全而殘留的鉑金屬。需注意的是，本清洗製程較佳去除過渡金屬矽化物118表面所殘留的鉑金屬，但不會影響任何已驅入至過渡金屬矽化物118內的鉑金屬，且過渡金屬矽化物118的厚度實質上不會改變。在本實施例中，HPM清洗製程的實施時間是介於210秒至410秒，且較佳為310秒；實施溫度較佳為50℃；且氯化氫與過氧化氫混合物的體積百分比較佳為800:600。隨後可選擇性進行另一清洗製程，利用SPM再次去除剩餘的阻障層116及未反應的鎳金屬。

接著可選擇性進行一氨水與過氧化氫混合物(ammonia hydrogen peroxide mixture，以下簡稱APM)清洗製程來去除半導體基底100表面之殘餘物。在本實施例中，APM清洗製程的實施時間是介於20秒至220秒，且較佳為120秒；實施溫度較佳為60℃；且氨水、過氧化氫與水的體積百分比較佳為60:120:2400。

然後進行步驟140，即第三次RTP製程，使過渡金屬矽化物118轉換成電阻值較低之金屬矽化物。在本實施例中，第三次RTP製程可為一峰值退火(spike anneal)製程，且其實施溫度大於300℃，且較佳介於400℃至500℃。

完成第三次RTP製程之後，如第7圖所示，可直接形成一接觸洞蝕刻停止層(contact etch stop layer,CESL)120並覆蓋於金屬矽化物118上。接觸洞蝕刻停止層120可依NMOS、PMOS特性的不同，而選擇性形成具壓縮應力或伸張應力的接觸洞蝕刻停止層120。

如第8圖所示，形成一主要由氧化物所構成的層間介電層(interlayer dielectric,ILD)122於半導體基底100上並覆蓋接觸洞蝕刻停止層120。此層間介電層122可包含氮化物、氧化物、碳化物、低介電係數材料中之一或多者。

接著進行一接觸插塞製程，以一圖案化光阻(圖未示)當作遮罩於層間介電層122與接觸洞蝕刻停止層120中分段蝕刻出複數個接觸洞124並暴露出閘極結構106與源極/汲極區域112上的金屬矽化物118。隨後填入一由氮化鈦(TiN)、鎢或其他導體所構成的金屬材料於接觸洞124中以形成複數個電連接閘極電極104與源極/汲極區域112上之金屬矽化物118的接觸插塞126。至此即完成本發明較佳實施例製作一具有金屬矽化物的金氧半導體電晶體結構。

值得注意的是，在進行接觸插塞製程之前，本實施例亦可整合於前置高介電常數介電層之後閘極製程(gate-last for high-k first)以及後置高介電常數介電層之後閘極製程(gate-last for high-k last)，而製作出具有之高介電常數介電層之金屬閘極的金氧半導體電晶體。此外，本發明亦可應用於其他各式半導體元件，例如鰭狀電晶體(Fin-FET)等之非平面型電晶體(non-planar)的自對準金屬矽化物(self-aligned silicide,salicide)製程中。

由於習知在進行上述兩次RTP製程之間的清洗製程通常會將鉑金屬消耗殆盡，即便有部分鉑金屬殘留下來，仍會集中在金屬矽化物的表面而無法進入金屬矽化物與半導體基底之間的接面處，本發明主要在去除阻障層及金屬矽化物中的鎳金屬後先進行一次RTP製程，將金屬矽化物表面的鉑金屬驅入至金屬矽化物底部與半導體基底的交界處後，再去除金屬矽化物表面的鉑金屬並進行另一次RTP製程使得過渡金屬矽化物轉換成電阻值較低的金屬矽化物。藉由上述的RTP製程，本發明可利用驅入的鉑金屬在金屬矽化物與半導體基底的交界處形成阻隔，藉此阻擋金屬矽化物中的鎳原子鑽入半導體基底中而誘發接合漏電所產生的導通效應，並改善整個金屬矽化物的品質。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．半導體基底

102．．．閘極介電層

104．．．閘極電極

106．．．閘極結構

107．．．襯墊層

108．．．側壁子

110．．．輕摻雜源極/汲極

112．．．源極/汲極區域

114．．．金屬層

116．．．阻障層

117．．．鉑金屬

118．．．金屬矽化物

120．．．接觸洞蝕刻停止層

122．．．層間介電層

124．．．接觸洞

126．．．接觸插塞

128．．．絕緣區域

第1圖至第3圖為本發明較佳實施例製作一金氧半導體電晶體的製程示意圖。

第4圖為本發明較佳實施例於第一次RTP製程後所進行之流程圖。

第5圖至第8圖為第一次RTP製程後所進行之製程示意圖。

100．．．半導體基底

107．．．襯墊層

108．．．側壁子

110．．．輕摻雜源極/汲極

112．．．源極/汲極區域

118．．．金屬矽化物

120．．．接觸洞蝕刻停止層

122．．．層間介電層

124．．．接觸洞

126．．．接觸插塞

128．．．絕緣區域

Claims (14)

1. 一種製作金氧半導體電晶體的方法，包含有下列步驟：提供一半導體基底，該半導體基底上設有一金屬矽化物；進行一第一快速熱處理製程，將該金屬矽化物表面之鉑金屬驅入至該金屬矽化物內；以及去除該第一快速熱處理製程中未反應之鉑金屬。
2. 如申請專利範圍第1項所述之方法，其中該半導體基底上具有一源極/汲極區域，且該源極/汲極區域表面設有該金屬矽化物，另包含：形成一鎳鉑金屬層於該源極/汲極區域表面；形成一阻障層於該鎳鉑金屬層表面；以及進行一第二快速熱處理製程，將部份該源極/汲極區域反應為該金屬矽化物。
3. 如申請專利範圍第2項所述之方法，其中該第一快速熱處理製程及該第二快速熱處理之溫度是介於240℃至290℃。
4. 如申請專利範圍第2項所述之方法，其中該第一快速熱處理製程及該第二快速熱處理之時間是介於30秒至120秒。
5. 如申請專利範圍第1項所述之方法，其中去除該未反應之鉑金屬後另包含進行一第三快速熱處理製程，以降低該金屬矽化物之電阻值。
6. 如申請專利範圍第5項所述之方法，其中該第三快速熱處理製程之溫度是大於300℃。
7. 如申請專利範圍第1項所述之方法，其中該阻障層包含氮化鈦(TiN)。
8. 如申請專利範圍第2項所述之方法，另包含：利用一硫酸與過氧化氫混合物(sulfuric acid-hydrogen peroxide mixture,SPM)來去除該第二次快速熱處理製程中未反應之鎳金屬及該阻障層；以及利用一氯化氫與過氧化氫混合物(hydrochloric acid-hydrogen peroxide mixture,HPM)來去除該第一快速熱處理製程中未反應之鉑金屬。
9. 一種製作金氧半導體電晶體的方法，包含有下列步驟：提供一半導體基底，該半導體基底上設有一源極/汲極區域；形成一鎳鉑金屬層以及一阻障層於該源極/汲極區域表面；進行一第一快速熱處理製程，使部分該鎳鉑金屬層與該源極/汲極區域反應成一金屬矽化物；去除該第一快速熱處理製程中未反應之鎳金屬及該阻障層；進行一第二快速熱處理製程，將該鎳鉑金屬層表面之鉑金屬驅入至該金屬矽化物內；去除該第二快速熱處理製程中未反應之鉑金屬；以及進行一第三快速熱處理製程，以降低該金屬矽化物之電阻值。
10. 如申請專利範圍第9項所述之方法，其中該第一快速熱處理製程及該第二快速熱處理之溫度是介於240℃至290℃。
11. 如申請專利範圍第9項所述之方法，其中該第一快速熱處理製程及該第二快速熱處理之時間是介於30秒至120秒。
12. 如申請專利範圍第9項所述之方法，其中該第三快速熱處理製程之溫度是大於300℃。
13. 如申請專利範圍第9項所述之方法，其中該阻障層包含氮化鈦(TiN)。
14. 如申請專利範圍第9項所述之方法，另包含：利用一硫酸與過氧化氫混合物(SPM)來去除該第一快速熱處理製程中未反應之鎳金屬及該阻障層；以及利用一氯化氫與過氧化氫混合物(HPM)來去除該第二快速熱處理製程中未反應之鉑金屬。