TW201238014A - Methods of forming a glass wiring board substrate - Google Patents

Methods of forming a glass wiring board substrate Download PDF

Info

Publication number
TW201238014A
TW201238014A TW100142944A TW100142944A TW201238014A TW 201238014 A TW201238014 A TW 201238014A TW 100142944 A TW100142944 A TW 100142944A TW 100142944 A TW100142944 A TW 100142944A TW 201238014 A TW201238014 A TW 201238014A
Authority
TW
Taiwan
Prior art keywords
glass sheet
glass
molding
forming
molding surface
Prior art date
Application number
TW100142944A
Other languages
English (en)
Inventor
Thierry Luc Alain Dannoux
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201238014A publication Critical patent/TW201238014A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03BMANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B23/00Re-forming shaped glass
    • C03B23/26Punching reheated glass
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03BMANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B23/00Re-forming shaped glass
    • C03B23/02Re-forming glass sheets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Structure Of Printed Boards (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

201238014 六、發明說明: 【本案相關之交互參照申請案】 此申凊案依照專利法主張美國臨時申請案第 61/417,925號的優先權,該臨時申請案於2〇1〇年n月 30曰提出申請’本申請案仰賴該臨時申請案之内文,且 該臨時申請案的内文以全文做為參考之方式在此併入。 【發明所屬之技術領域】 本發明關於封裝積體配線板基材,該基材在cpu或 GPU封裝上特別實用,本發明特別關於用於形成玻璃配 線板基材的方法。 【先前技術】 更新一代的高效能積體電路(諸如中央處理單元 (CPU)與圖形處理單元(GPU))變得愈來愈大並且被 設計成在比過去幾個世代更寬廣的操作溫度範圍内操 作。較大的尺寸與較大的操作溫度範圍引發對於低熱膨 脹係數(低CTE )材料的需求,該材料具有相對接近石夕 的CTE而用做更新世代的積體電路之封裝内的配線板基 材。 在一般的CPU封裝與裝設中(如第】圖的示意截面圖 所示)’形成在矽基材60上的積體電路裝設在封裝件 内’該封裝件包括散熱裝置(heat spreader ) 62,該散熱 201238014 裝置62透過熱介面材料64與石夕基材6〇接觸。配線板 1〇提供緊密節距(間隔緊密)的焊料凸塊72(位在矽基 材60的介面處)與疏鬆節距(間隔較不緊密)的焊料凸 塊74之間的電連接,該配線板1〇具有拼合在該配線板 上的多層配線以及絕緣材料,該疏鬆節距的焊料凸塊Μ 提供封裝物中積體電路與協作的介面(諸如主機板 (motherboard) 80上的裝設承座)之間的電連接。封裝 物及/或主機板也可包括一或多個電容器9〇。 如第2圖的剖面中所示,配線板基材1〇提供核心結構 層,積體電路封裝配線層102與絕緣層1〇4在該核心結 構層上拼合(built Up),而形成—拼合的層結構1〇〇。基 材10中的穿孔40受到導電材料鍍覆或填充,以提供配 線板基材ίο的兩側(主要表面或平面)上的配線層1〇2 之間的電連接。 現今商用的基材一般是由纖維強化聚合物所形成,且 穿孔疋透過機械式鑽孔所產生。聚合物的CTE相對於矽 較高(此是非期望的)’而機械式鑽孔在較小的孔洞與節 距尺寸處會變得難以執行。 先前,已提出將玻璃用做為配線板基材。某些玻璃可 提供期望中的低CTE。剩下的技術挑戰是提供節省成本 的製程,以用於鑽出數千個緊靠在一起的小孔洞,同時 保持基材的結構強度。 【發明内容】 201238014 本發明包括-種用於形成玻璃配線板基材&方法或製 程,該玻璃配線板基材是用於積體電路配線板,該方法 或製程包括以下步驟:提供第一成型表面(m〇lding surface),該第一成型表面定位在第一成型模(m〇id)上, 該第一成型模具有截斷的錐狀針部,該等針部從該第一 成型模突出並且在該等針部的頂端具有15〇微米以下的 直徑以及400微米以下的最小節距;提供玻璃片,該玻 璃片在其相對主要側上具有第一及第二表面;將該玻璃 片的該第一表面壓抵該成型表面;一起加熱該玻璃片與 該第一成型表面至一溫度,該溫度足以軟化構成該玻璃 片的玻璃,使得該第一成型表面的該圖案被複製於該玻 璃片的該第一表面中,因而產生已形成的玻璃片,該已 形成的玻璃片中具有孔洞陣列;一起冷卻該已形成的玻 璃片及該成型表面至低於該玻璃的軟化點的溫度;以及 將該已形成的玻璃片分離該成型表面。 該玻璃材料提供低的CTE ’該玻璃材料的CTE與>6夕的 CTE匹配良好。基於使用非黏著的成型模(期望上是使 用石墨)’該形成製程提供尺寸的再現能力,該成型模的 CTE接近待形成之材料。形成製程是由使用一個成型模 表面或同時使用兩個成型模表面壓抵玻璃片之步驟所構 成,每一成型模表面呈現與待形成於玻璃中的穿孔相對 應的突出部。 對於穿孔是透過以單一成型模壓抵而形成的方法實施 例而言’該等孔洞在壓抵步驟後可以是盲孔,且隨後可 201238014 透過背側磨光(lapping )而被開啟以形成穿孔。或者, 玻璃被向上壓抵至穿孔形成,而避免背侧磨光的需要。 其他實施例使用兩個呈現形成突出部的成型模,該等成 型模被壓抵在待形成的玻璃片的相對主要表面上。 在此揭露的方法容許同時以低鑄造質量式生產 (low-cast mass production )許多孔洞,此是使用將已形 成的材料移位的技術所達成,而非使用移除或增加材料 的技術《此舉造成更有效率及節省成本的製程。使用石 墨(目前較佳的成型模材料)容許非常良好的孔洞位置 與間距再現能力,此是由於成型模的CTE與材料的cte 在成型溫度範圍内匹配良好之故。 【實施方式】 請大略參考第3圖至第6圖,根據本發明的一方法實 施例,用在積體電路封裝中的玻璃配線板基材H)是透過 一種方法所產生,該方法包括使第—成型表面2G定位在 第-成型模22上’該成型模22具有從該成型模突出的 截斷的錐狀針部24,如第3圖的_咅 斯弟3圖的不意剖面所示。在期望 中,針部24在其頂蟪% a t 頂、26具有15〇微米以下的直徑以及 400微米以下的最小節距28。 该方法進一步包括:提供玻璃片30,該玻璃片3〇在 其相對主要側上各具有第—表面32及第二表面Μ;以 及將〇亥玻璃片30的兮笛 . J碭第—表面32壓抵該成型模22的成 8 201238014 型表面20。可以部分藉由以主動手段或可調整的手段施 加壓力而執行該壓抵步驟,或藉由重量執行該壓抵步 驟,在任一實例中,期望是由與玻璃片3〇之材料相容的 耐火主體29 (更期望是該耐火主體29具有與第一成型 模22相同的材料)所施加。玻璃片3〇與第一成型表面 2〇隨後一起被加熱至一溫度,該溫度足以使構成玻璃片 3〇的玻璃軟化,使得第一成型表面2〇的圖案複製在玻 璃片30的第一表面32中,因此產生一已形成的玻璃片 3〇’,該已形成的玻璃片30’中具有孔洞陣列4〇,如第4 圖與第5圖的截面所說明。已形成的玻璃片3〇,隨後與成 型表面20 —起被冷卻至低於先前所軟化的玻璃的軟化 點的溫度,之後,將該已形成的玻璃片3〇,與成型表面 20彼此分離。 適當地選擇成型模22及成型表面22的材料,可容易 地執行成型表面20從已形成的玻璃片3〇,的分離,而不 至於有任何太大的力量,且對成型表面2〇只有極微的損 害(或無損害),而容許多次使用給定的成型模22。此 舉可較佳為透過選擇玻璃片3〇的材料與成型模22的材 料而達成,使得玻璃片30與第一成型表面2〇 (或成型 模22 )之間的CTE的不匹配(CTE mismatch )在300°c 夺落在0至低於15xl〇7的範圍内,且期望中在從室溫到 超過玻璃片30的玻璃軟化點的整個溫度範圍内CTE的 不匹配都在〇至低於15x1 〇·7的範圍内。此舉也使得孔洞 得以充分準確地定位,以用於配線板基材設計的特定規 201238014 格。一般而s ’在最終產品中20 mm的距離上可相對容 易地達成孔洞位置-/+20微米以内的變化。 期望中,第一成型模22與所形成的第一成型表面2〇 是由碳形成’該形成步驟是透過以下方法實現:使用鑽 石塗布的工具切削碳塊以便形成第一成型表面2〇。此成 型模材料會從已形成的玻璃片30’良好地釋放。 在第4圖與第5圖中所示的特定實施例中,由壓抵與 加熱玻璃片30而造成的該孔洞陣列4〇是盲孔陣列。在 此實例中,一額外的步驟可包括在該已形成的玻璃片3〇, 的第二表面34上磨碾(grinding)及/或研磨(p〇iishing) 已形成的玻璃片3 0至足以開啟該孔洞陣列4 〇的深度, 造成如第6圖中所示的已形成的玻璃片3〇中的穿孔陣列 40’。根據替代性實施例,壓抵製程可持續充足的時間, 且處在充足的壓力下,使得最初產生的該孔洞陣列4〇在 壓抵與加熱製程之後已成為如第6圖中所示的穿孔陣列 40’。在任一實例中,所得的已形成的玻璃片3〇,(具有 穿孔陣列40’)形成玻璃配線板基材1〇,該基材1〇在積 體電路封裝中相當實用,如參考第i圖與第2圖於上文 中所解述。 根據另一替代性實施例(該實施例大體上由第7圖至 第9圖中所示的剖面所說明),可提供第二成型表面5〇, 該第二成型表面50定位在第二成型模52上,且玻璃片 30的第二表面34可被壓抵第二成型表面5〇β 一起加熱 玻璃片30與第一成型表面2〇的步驟隨後可進一步包含 201238014 同時也加熱第二成型表面5 〇 ^ u 使仔兩個成型表面20、50 度,Li3,升一高到足以軟化構成玻璃片的玻璃的溫 J第一类仔第一成型表面2〇的圖案被複製在玻璃片30 自32中’而第二成型表面50的圖案或多或少 同時被複製在玻璃片3〇的第二表面34中。 期望中,第二成型表面5 U巴括第一針部54a,該第一 針4 54a位在該第二成型袅 表面50上,並且定位在與第一 纽表面20上的對應針部%相對的鏡像位置中,如第 ::中所不。在第8圓的截面所進一步代表的實施例令, 所仔的已形成玻璃片3〇,包括兩個盲孔陣列4〇、42,盲 孔陣列40、42分別位在第一表面32及第二表面μ上。 由對應的針部54a β Oh ji/ ,, 4形成的孔洞被玻璃薄層或玻璃 網膜(web ) 3 1公ρ弓-tK b 丄 刀開,於疋,在期望中,該方法進一步 包括將已形成的玻璃片30,充分蝕刻,以將由第一針部 5鈍形成在已形成的玻璃片3〇’的第二側μ中的孔洞接 口由對應針部24a形成在已形成的玻璃片3(),的第一側 中的孔洞。此舉提供一或多個打開的穿孔。在期望中, 透過使用第二成型表面50產生完整的開啟的穿孔陣 歹J該第—成型表面5〇包含排列成第二成型表面胃㈣ 多個針部54,該第:成型表面圖案是第-成型表面(20) 上的針部24的第一成型表面圖案的鏡像,而所得的具有 穿孔陣列40’的已形成的玻璃片如第9圖所示。根據又一 替代造實施例’具有兩個成型表面20、50的壓抵製程可 持續充足的時間,且處在充足的壓力下,使得最初產生 201238014 的該孔洞陣列40、42在壓抵與加熱製程之後已成為如第 9圖中所示的穿孔陣歹4 4〇,。無關特定的實施例,具有穿 孔陣列40的所得的已形成玻璃片3 〇,再度形成玻璃配線 板基材10,該基材10在積體電路封裝中相當實用,如 參考第1圖與第2圖於上文中所解釋。 期望中,玻璃片30的玻璃具有3〇至9〇xi〇_7/C>c範圍内 的CTE,更期望是在3〇至4〇xl〇-7/c>c範圍内,以便相當 接近矽的CTE。 範例 對於Corning Code 0211玻璃(可購自美國紐約州 Corning 的 Coming incorporated,及/或其代理商)而言, 期望的石墨材料可以是EDM4 (可購自美國德州Decatur
的 Poco Graphite,Inc 或其代理商),EDM4 具有 78x10.7/°C 的CTE。包含EDM4的成型模表面用於在氮大氣下於 740 C壓抵 Corning Code 0211 玻璃。 對於實際的生產線成型模而言,鐵;5工具切削是用於 該等成型模的形成上的較佳方法。對於在此報導的測試 而s ’ EDM4石墨成型模是由線EDM切削,而在40 X 40 mm的成型表面上產生loooo個針部,該等針部具有平均 節距400微米、平均高度230微米以及在針部底部處的 直徑250微米、在頂部處的直徑150微米。此成型模隨 後用於在氮大氣下於74〇。(:壓抵Corning Code 0211玻璃 12 201238014 對於背面研磨而言’利用在7〇°C熔融的附著蠟將成型 的玻璃固定在研磨支撐件上,隨後磨碾及研磨至孔洞之 高度。對於230微米的針部高度而言,目標是21〇微米 的最終厚度。所得的具有孔洞陣列的基材1 〇的數位影像 顯示在第10圖中》 如第二範例’對於Corning Eagle XG®玻璃(可購自美 國紐約州Corning的Corning Incorporated,及/或其代理 商)而言’期望的石墨材料可以是Ref· 2020 (可購自法 國巴黎的MERSEM (前身是Carbone Loraine)及/或其代 理商),該材料具有38χ1〇-7/°〔:的CTE。包含Ref. 2020 的成型模表面成功地被用以也在氮大氣中於1 〇40°C下壓 抵Eagle XG®玻璃片。 應注意’當類似「較佳(preferably )」、「通常 (commonly)」與「一般(typicaiiy)」之用語在此使用 時’並非用於限制所請發明的範疇或暗示某些特徵之於 所請發明的結構或功能是關鍵的、基本的或相當重要 的。此等用語反而是僅想要確認本發明的實施例之特定 態樣’或想要強調可(或不可)用在本發明特定實施例 中的替代或額外特徵。 透過詳細地描述本發明之標的及透過參考本發明的特 定實施例’將能瞭解,在不背離界定在附加的申請專利 範圍中的本發明之範疇的情況下,可能有修飾例與變化 例°更詳言之’雖然在此將本發明的一些態樣確認為較 佳的或特別有利,然而應思及本發明無須限制在此等態 13 201238014 樣中。 應注意’以下申請專利範圍請求項之一或多者利用了 其中(wherein )’」作為連接詞(transiti〇nai phrase ) 〇 為了界定本發明,應注意此用語是導入於請求項中作為 開放式連接詞,該開放式連接詞用於將一系列結構特徵 的記載導入’並且不應將該開放式連接詞以類似於更常 用的開放式則δ ( preamble)用語「包含(comprising)」 的方式詮釋。 【圖式簡單說明】 當讀者參考隨後的圖式而閱讀說明書時,可透徹地瞭 解在前文中本發明的特定實施例的詳細描述,圖中類似 的結構是以類似的元件符號指示,其中: 第1圖是積體電路封裝件内配線板基材〖〇的示意剖面 回 · 圖, 第2圖是配線板基材1〇的示意剖面圖,在該基材上有 拼合層100 ; 第3圖至第6圖是根據本發明某些實施例的各製程步 驟的玻璃片30或已形成的玻璃片3〇’的示意剖面圖; 第7圖至第9圖是根據本發明某些其他實施例的各製 程步驟的玻璃片30或已形成的玻璃片30,的示意剖面 圖;以及 第10圖疋根據在此揭露的一或多個方法產生的積體 201238014 電路配線板基材的一部分的數位影像。 【主要元件符號說明】 10 配線板 40· 孔洞 20 第一成型表面 42 孔洞 22 成型模 50 第二成型表面 24 錐狀針部 52 第二成型模 24a 對應的針部 54 針部 26 頂端 54a 第一針部 28 節距 60 $夕基材 29 耐火主體 62 散熱裝置 30 玻璃片 64 熱介面材料 30' 已形成的玻璃片 72、 74焊料凸塊 31 玻璃薄層或玻璃網 80 主機板 膜 90 電容器 32 第一表面 100 拼合層 34 第二表面 102 配線層 40 孔洞 104 絕緣層 15

Claims (1)

  1. 201238014 七、申請專利範圍· 1. 一種製造一玻璃配線板基材(丨〇)的方法,該玻璃配 線板基材(10)用於積體電路封裝,該方法包含以下 步驟: 提供一第一成型表面(20)使該第一成型表面 (20 )定位在一第一成型模(22 )上’該第一成型模 (22 )具有多個截斷的錐狀針部(24 ),該等針部(24 ) 從該第一成型模(22 )突出並且在該等針部(24 )的 頂端(26)具有150微米以下的一直徑以及4〇〇微米 以下的一最小節距(28 ); 提供一玻璃片(30),該玻璃片(30)在其相對 主要側上具有第一及第二表面(32、34 ); 將該玻璃片的該第一表面(32)壓抵該成型表面 (20); 一起加熱該玻璃片(30)與該第一成型表面(2〇) 至一溫度’該溫度足以軟化構成該玻璃片(3〇)的一 玻璃’使得該第一成型表面(20 )的該圖案被複製於 該玻璃片(30)的該第一表面(32)中,因而產生一 已形成的玻璃片(30,),該已形成的玻璃片(3〇,) 中具有一孔洞陣列(4 0 ); 一起冷卻該已形成的破璃片(30’ )及該成型表 面(20 )至低於該玻璃的該軟化點的一溫度;以及 將該已形成的玻璃片(30)分離該成型表面 16 201238014 (20) 〇 2 ·根據清求項i於、 ⑺)使:二的方法’其中提供…成型表面 成型表面(20)定位在一第一成型模 一忐刑圭的步驟包含以下步驟:提供由碳形成的-第 面(2〇)與—第一成型模(22)。 3.根據凊求項2所述的方法’其中提供由碳形成的一第 成:表面(20)與_第一成型模(22)之步驟進一 步包含Μ下步驟:使用鑽石塗佈的工具切削一碳塊, 以形成該第一成型表面(Μ)。 4·根據#求項!所述的方法其中該玻璃片⑼)具有 3 0x10 / 〇 至 90x10 7/。〇範圍内的 cte。 5. 根據請求項i所述的方法,其中該玻璃片(3〇)具有 30x10 /c 至 40x10 7/°C 範圍内的 CTE。 6. 根據請求項1至請求項5任一項所述的方法其中該 玻璃片(30)與第一成型表面(2〇)之間的一 CTE 不匹配(CTE mismatch)落在大於〇至低於ΐ5χΐ〇_7 的範圍内。 7.根據請求項!所述的方法,進一步包含以下步驟:在 17 201238014 該已形成的玻璃片(30’)的第二表面(34)上磨碾 (grinding)及/或研磨(p〇lishing)該已形成的玻璃 片(30’)至足以開啟該孔洞陣列(4〇 )的深度’造 成該已形成的玻璃片中的一穿孔陣列40’。 8. 根據請求項1所述的方法,進一步包含以下步驟: 提供一第二成型表面(5〇)使該第二成型表面 (50)定位在一第二成型模(52)上;以及 將該玻璃片(30)的該第二表面(34)壓抵該第 二成型表面(50); 其中一起加熱該玻璃片(30)與該第一成型表面 (20)的步驟進一步包含以下步驟:與該玻璃片(3〇) 及該第一成型表面(20) —起加熱該第二成型表面 (50)至一溫度’該溫度足以軟化構成該玻璃片(2〇) 的一玻璃’使得該第一成型表面(2〇)的該圖案被複 製在該玻璃片(30)的該第一表面(32)中,且該第 二成型表面(50)的該圖案被複製在該玻璃片(3〇) 的該第二表面(34)中。 9. 根據請求項8所述的方法,其中該第二成型表面(5〇) 包括··一第一針部(54a),該第一針部(54a)位在 該第二成型表面(50)上,並且定位在與該第一成型 表面(20)上的一對應針部(24a)相對的一鏡像位 置中,且其中該方法進一步包含以下步驟:將該已形 18 201238014 成的玻璃片(30’)充分蝕刻,以將由該第一針部(54a) 形成在該已形成的玻璃片(30’)的該第二側(34) 中的一孔洞接合由該對應針部(24a )形成在該已形 成的玻璃片(30’)的該第一側(32 )中的一孔洞。 10.根據請求項8所述的方法,其中該第二成型表面 (50)包含排列成一第二成型表面圖案的多個針部 (54),該第二成型表面圖案是該第一成型表面上的 針部(24)的一第一成型表面圖案的一鏡像。 19
TW100142944A 2010-11-30 2011-11-23 Methods of forming a glass wiring board substrate TW201238014A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US41792510P 2010-11-30 2010-11-30

Publications (1)

Publication Number Publication Date
TW201238014A true TW201238014A (en) 2012-09-16

Family

ID=45390174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142944A TW201238014A (en) 2010-11-30 2011-11-23 Methods of forming a glass wiring board substrate

Country Status (4)

Country Link
US (1) US20130239617A1 (zh)
CN (1) CN103237768A (zh)
TW (1) TW201238014A (zh)
WO (1) WO2012074952A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
CN106132688B (zh) 2014-01-27 2020-07-14 康宁股份有限公司 用于薄片与载体的受控粘结的制品和方法
EP3129221A1 (en) 2014-04-09 2017-02-15 Corning Incorporated Device modified substrate article and methods for making
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
US10112861B2 (en) * 2015-07-30 2018-10-30 Infineon Technologies Ag Method of manufacturing a plurality of glass members, a method of manufacturing an optical member, and array of glass members in a glass substrate
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
CN106876289B (zh) * 2017-03-09 2019-05-21 华进半导体封装先导技术研发中心有限公司 一种芯片的封装方法
JP6762914B2 (ja) * 2017-07-18 2020-09-30 株式会社テクニスコ ガラス成形方法
JP7260523B2 (ja) 2017-08-18 2023-04-18 コーニング インコーポレイテッド ポリカチオン性高分子を使用した一時的結合
US11608288B2 (en) 2017-10-13 2023-03-21 Corning Incorporated Methods and apparatus for pressing glass or glass-ceramic preforms to form shaped plates, methods for manufacturing liquid lenses, and liquid lenses
CN111615567B (zh) 2017-12-15 2023-04-14 康宁股份有限公司 用于处理基板的方法和用于制备包括粘合片材的制品的方法
US11020888B2 (en) * 2018-07-12 2021-06-01 GM Global Technology Operations LLC Method of forming at least one channel within a substrate and a system
EP3953087A1 (en) * 2019-04-09 2022-02-16 Corning Incorporated Shaped articles, methods and apparatus for forming the same, and liquid lenses comprising the same
JP7294887B2 (ja) * 2019-05-30 2023-06-20 矢崎エナジーシステム株式会社 板ガラスの製造方法
IT202000017398A1 (it) * 2020-07-17 2022-01-17 Vetromecc S A S Di Sacchetto Gabriele & C Un metodo di esecuzione di una placca di vetro
EP3939944A1 (en) 2020-07-17 2022-01-19 VETROMECC s.a.s. di Sacchetto Gabriele & C Method of making a glass plate with through holes

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326872A (en) * 1980-06-30 1982-04-27 Technology Glass Corporation Method for making perforations or depressions in a glass work piece
US4361429A (en) * 1981-09-17 1982-11-30 Corning Glass Works Method and apparatus for pressing glass articles
JPH04164835A (ja) * 1990-10-26 1992-06-10 Seiko Epson Corp ガラス板の穴明け方法
JP3617961B2 (ja) * 2001-07-18 2005-02-09 有限会社アオヤギ 側溝蓋被覆板の取付構造
DE10147648B4 (de) * 2001-09-27 2007-08-23 Berliner Glas Kgaa Verfahren zur Ausbildung von Durchbrüchen in einer Glasscheibe.
JP3991682B2 (ja) * 2001-12-28 2007-10-17 松下電器産業株式会社 ガラスの精密孔あけ方法、光ファイバーコネクタ用フェルールの製造方法および磁気ディスクガラス基板の製造方法
US20040190851A1 (en) * 2003-03-31 2004-09-30 Garner Sean M. Two-dimensional optical element arrays
US20090205372A1 (en) * 2005-07-13 2009-08-20 Toyko Electron Limited Method and device for forming hole in glass substrate
EP1964816B1 (en) * 2007-02-28 2015-06-03 Corning Incorporated Methods for forming compositions containing glass
EP1964817B1 (en) * 2007-02-28 2010-08-11 Corning Incorporated Method for making microfluidic devices
US20100126222A1 (en) * 2008-11-25 2010-05-27 Thierry Luc Alain Dannoux Method and apparatus for forming and cutting a shaped article from a sheet of material

Also Published As

Publication number Publication date
CN103237768A (zh) 2013-08-07
WO2012074952A1 (en) 2012-06-07
US20130239617A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
TW201238014A (en) Methods of forming a glass wiring board substrate
TW512129B (en) Method for forming microelectronic spring structures on a substrate
EP2546871B1 (en) Method for producing a heat dissipating structure
TWI326912B (en) Electronic parts packaging structure and method of manufacturing the same
TW552497B (en) Flexible electronic device
TW473888B (en) Bump structure and method for making the same
TWI691976B (zh) 異向性導電膜、其製造方法及連接構造體
JP2015073118A (ja) 伝熱構造体
TW201104766A (en) Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, and three-dimensional structure, on the surface of which wiring is provided and fabrication method thereof
TW200951210A (en) Sheet structure and method of manufacturing sheet structure
CN110265843B (zh) 各向异性导电膜
TW200834641A (en) Making and using carbon nanotube probes
US10825794B2 (en) Method for preparing a semiconductor apparatus
CN102017133A (zh) 芯片尺寸两面连接封装件及其制造方法
TW201124024A (en) Circuit board and process for fabricating the same
CN111508899B (zh) 一种半导体封装的制备方法
CN113261094A (zh) 封装基板及包括其的半导体装置
TWI766072B (zh) 能量存儲中介層裝置、電子裝置和製造方法
TW200941672A (en) Semiconductor device and method of manufacturing the same
JP6223903B2 (ja) カーボンナノチューブシート及び電子機器とカーボンナノチューブシートの製造方法及び電子機器の製造方法
TWI288970B (en) Method of making reinforced semiconductor package
CN105226013B (zh) 多孔状绝缘介质层的三维互连装置及其制备方法
TWM244577U (en) Bump transfer fixture
TW201028287A (en) Metal clad body, circuit board and electronic part
TW200938000A (en) Optical device and method of fabricating the same